KR101386751B1

KR101386751B1 - 액정 표시 장치

Info

Publication number: KR101386751B1
Application number: KR1020120098698A
Authority: KR
Inventors: 다까히로 나가미
Original assignee: 가부시키가이샤 재팬 디스프레이
Priority date: 2011-09-07
Filing date: 2012-09-06
Publication date: 2014-04-17
Also published as: CN102998864A; CN102998864B; KR20130027438A; US20130057797A1; TW201316089A; JP2013057704A; JP5939755B2; TWI494649B

Abstract

본 발명의 과제는, 유효 표시 영역 주변의 배선이나 회로를 보호하고, 또한 급강하 전압의 영향을 억제할 수 있는 액정 표시 장치를 제공하는 것이다.
복수의 화소를 포함하는 액정 표시 장치에 있어서, 화소는 소스 및 드레인 전극(105)과 게이트 전극(101)을 구비한 TFT와, 커먼 전극(108)과 화소 전극[106(120)]을 구비한 화소부를 포함하고, 커먼 전극(108)은, 화소 전극[106(120)], 소스 및 드레인 전극(105) 상에 형성된 무기 패시베이션막(107) 상에 설치되고, 게이트 전극(101)은 인접하는 화소의 화소 전극(120)과 겹쳐 유지 용량을 구성한다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은, 시야각 특성이 우수한 횡전계 방식의 액정 표시 장치에 관한 것이다.

액정 표시 장치에 사용되는 액정 표시 패널은, 화소 전극 및 박막 트랜지스터(TFT) 등을 갖는 화소가 매트릭스 형상으로 형성된 TFT 기판과, TFT 기판에 대향하여, TFT 기판의 화소 전극과 대응하는 장소에 컬러 필터 등이 형성된 대향 기판이 배치되고, TFT 기판과 대향 기판의 사이에 액정이 협지되어 있다. 그리고 액정 분자에 의한 광의 투과율을 화소마다 제어함으로써 화상을 형성하고 있다.

액정 표시 장치는 편평하고 경량이므로, 여러 가지 분야에서 용도가 넓어지고 있다. 휴대 전화나 DSC(Digital Still Camera) 등에는, 소형의 액정 표시 장치가 널리 사용되고 있다. 액정 표시 장치에서는 시야각 특성이 문제이다. 시야각 특성은, 화면을 정면으로부터 본 경우와, 경사 방향으로부터 본 경우에, 휘도가 변화하거나, 색도가 변화하거나 하는 현상이다. 시야각 특성은, 액정 분자를 수평 방향의 전계(횡전계)에 의해 동작시키는 IPS(In Plane Switching) 방식이 우수한 특성을 갖고 있다.

IPS 방식도 다양하게 존재하지만, 예를 들면, 커먼 전극 혹은 화소 전극을 평면 베타로 형성하고, 그 위에, 절연막을 사이에 두어 빗살 형상의 화소 전극 혹은 커먼 전극을 배치하고, 화소 전극과 커먼 전극의 사이에 발생하는 전계에 의해 액정 분자를 회전시키는 방식이 투과율을 크게 할 수 있으므로, 현재 주류로 되어 있다.

이상과 같은 방식의 IPS는, 종래에는, 우선, TFT를 형성하고, TFT를 패시베이션막으로 덮고, 그 위에, 상기 커먼 전극, 절연막, 화소 전극 등을 형성하고 있다. 그러나 제조 비용 저감의 요구가 있어, 이를 위해, TFT 기판에 있어서의 도전막, 절연막 등의 층수를 저감하는 것이 행해지고 있다(예를 들면, 특허문헌 1).

일본 특허 출원 제2010-217062호(일본 특허 출원 공개 제2012-73341호 공보)

특허문헌 1에 있어서는, TFT 및 화소 전극을 형성 후, 패시베이션막 및 커먼 전극을 순차적으로 형성함으로써, 종래 TFT와 화소 전극의 사이에 형성되어 있었던 절연막을 생략함과 함께, 그 절연막을 가공하여 TFT와 접속하기 위한 컨택트홀을 형성하는 공정을 생략하는 것이 가능해져, 제조 비용의 저감이 가능해진다. 또한, 패시베이션막을 무기막만으로 함으로써, 유기막과의 적층막으로 하는 경우에 비교하여, 유기막의 가공 공정을 저감할 수 있고, 또한, 고투과율이 얻어진다.

단, 유기 패시베이션막을 형성하지 않는 경우, 유효 표시 영역 주변의 배선이나 회로 보호를 위한 무기 패시베이션막은 두껍게 형성하는 것이 필요해진다. 이 경우, 화소 전극과 커먼 전극의 사이에서 형성되는 유지 용량이 작아진다. 휴대 전화 용도의 소형 LCD 셀에서는 저전력화의 방향에 있고, 신호 레벨이 낮아진 경우에는 급강하 전압에 대한 마진이 저하되고, 지금까지 문제로 되지 않은 정도의 급강하 전압에서도 플리커 등이 발생할 우려가 있다.

따라서 발명자 등은, 무기 패시베이션막을 얇게 하여 유지 용량을 높이고, 급강하 전압에 대한 마진을 높이기 위한 검토를 행하였다. 그러나 무기 패시베이션막의 두께를 기존(500㎚) 이하로 하는 것은 유효 표시 영역 주변의 배선이나 회로 보호의 관점에서 곤란한 것을 알 수 있었다.

본 발명의 목적은, 유효 표시 영역 주변의 배선이나 회로를 보호하고, 또한 급강하 전압의 영향을 억제할 수 있는 액정 표시 장치를 제공하는 것에 있다.

상기 목적을 달성하기 위한 일 실시 형태로서, 복수의 화소를 포함하는 표시 영역과 상기 표시 영역에 화상을 표시하기 위한 IC 드라이버를 구비한 TFT 기판과, 상기 TFT 기판에 대향하여 배치된 대향 기판과, 상기 TFT 기판과 상기 대향 기판에 협지된 액정층을 구비한 액정 표시 장치에 있어서, 상기 화소는 소스 및 드레인 전극과 게이트 전극을 구비한 TFT와, 커먼 전극과 화소 전극을 구비한 화소부를 포함하고, 상기 커먼 전극은, 상기 화소 전극, 상기 소스 및 드레인 전극 상에 형성된 무기 패시베이션막 상에 설치되고, 상기 화소 전극은, 상기 소스 및 드레인 전극 중 어느 하나와 직접 접속되고, 또한 인접하는 화소의 TFT의 게이트 전극과 상하 방향으로 겹침부를 갖고, 유지 용량을 구성하고 있는 것을 특징으로 하는 액정 표시 장치로 한다.

본 발명에 따르면, 화소 전극이 소스 및 드레인 전극 중 어느 하나와 직접 접속되고, 또한 인접하는 화소의 TFT의 게이트 전극과 상하 방향으로 겹침부를 갖고, 유지 용량을 구성함으로써, 유효 표시 영역 주변의 배선이나 회로를 보호하고, 또한 급강하 전압의 영향을 억제할 수 있는 액정 표시 장치를 제공할 수 있다.

도 1a는 본 발명의 제1 실시예에 관한 액정 표시 장치의 제조 공정(게이트 전극 형성)을 나타내는 평면도.
도 1b는 본 발명의 제1 실시예에 관한 액정 표시 장치의 제조 공정(반도체층 형성)을 나타내는 평면도.
도 1c는 본 발명의 제1 실시예에 관한 액정 표시 장치의 제조 공정(소스·드레인 전극 형성)을 나타내는 평면도.
도 1d는 본 발명의 제1 실시예에 관한 액정 표시 장치의 제조 공정(화소 전극 형성)을 나타내는 평면도.
도 1e는 본 발명의 제1 실시예에 관한 액정 표시 장치의 제조 공정(커먼 전극 형성)을 나타내는 평면도.
도 1f는 본 발명의 제1 실시예에 관한 액정 표시 장치의 제조 공정(블랙 매트릭스가 구비된 대향 기판 배치)을 나타내는 평면도.
도 2a는 본 발명의 제1 실시예에 관한 액정 표시 장치의 주요부 평면도.
도 2b는 도 2a의 AA' 단면도.
도 3a는 발명자 등에 의해 검토된 액정 표시 장치의 제조 공정(게이트 전극 형성)을 나타내는 평면도.
도 3b는 발명자 등에 의해 검토된 액정 표시 장치의 제조 공정(반도체층 형성)을 나타내는 평면도.
도 3c는 발명자 등에 의해 검토된 액정 표시 장치의 제조 공정(소스·드레인 전극 형성)을 나타내는 평면도.
도 3d는 발명자 등에 의해 검토된 액정 표시 장치의 제조 공정(화소 전극 형성)을 나타내는 평면도.
도 3e는 발명자 등에 의해 검토된 액정 표시 장치의 제조 공정(커먼 전극 형성)을 나타내는 평면도.
도 3f는 발명자 등에 의해 검토된 액정 표시 장치의 제조 공정(블랙 매트릭스가 구비된 대향 기판 배치)을 나타내는 평면도.
도 4a는 발명자 등에 의해 검토된 액정 표시 장치의 주요부 평면도.
도 4b는 도 4a의 BB' 단면도.
도 5a는 본 발명의 제2 실시예에 관한 액정 표시 장치의 제조 공정(게이트 전극 형성)을 나타내는 평면도.
도 5b는 본 발명의 제2 실시예에 관한 액정 표시 장치의 제조 공정(반도체층 형성)을 나타내는 평면도.
도 5c는 본 발명의 제2 실시예에 관한 액정 표시 장치의 제조 공정(소스·드레인 전극 형성)을 나타내는 평면도.
도 5d는 본 발명의 제2 실시예에 관한 액정 표시 장치의 제조 공정(화소 전극 형성)을 나타내는 평면도.
도 5e는 본 발명의 제2 실시예에 관한 액정 표시 장치의 제조 공정(커먼 전극 형성)을 나타내는 평면도.
도 5f는 본 발명의 제2 실시예에 관한 액정 표시 장치의 제조 공정(블랙 매트릭스가 구비된 대향 기판 배치)을 나타내는 평면도.
도 6은 본 발명의 제2 실시예에 관한 액정 표시 장치의 주요부 평면도.
도 7은 본 발명에 관한 액정 표시 장치의 개략 전체 구성을 나타내는 평면도.

TFT 및 화소 전극을 형성 후, 무기 패시베이션막 및 커먼 전극을 순차적으로 형성함으로써, 고투과율이나 제조 비용 저감을 도모할 수 있으므로, 본 발명자 등은, 본 기술을 이용한 뒤에, 급강하 전압의 영향을 억제할 수 없는지를 검토하였다. 검토 내용을 도 3a 내지 도 3f, 도 4a, 도 4b를 이용하여 설명한다. 도 3a 내지 도 3f는 발명자 등에 의해 검토된 액정 표시 장치의 제조 공정을 나타내는 평면도이다. 도 4a는 액정 표시 장치의 평면도, 도 4b는 도 4a에 도시한 액정 표시 장치의 BB'의 단면도를 나타낸다.

우선, 제조 공정에 대해 설명한다. 도 3a는 TFT 기판(100) 상에 원하는 형상을 갖는 게이트 전극(101)을 형성한 상태를 나타낸다. 다음으로, 게이트 전극(101) 상에 게이트 절연막(102)을 형성 후, 게이트 전극(101)의 상방에 반도체층(103)을 형성한다(도 3b, 도 4b).

계속해서 반도체층(103) 상에 소스 및 드레인 전극(105)을 형성한다(도 3c). 소스 전극 및 드레인 전극의 사이의 반도체층이 TFT에 있어서의 채널층으로 된다. 다음으로, 화소 전극(120)을 형성한다(도 3d). 화소 전극의 일부는 소스 전극(105)과 겹쳐 있어, 화소 전극(120)과 소스 전극(105)의 전기적 컨택트를 취하고 있다. 도 4b에서는, 화소 전극[106(120)]을 형성 후, 소스 및 드레인 전극(105)이 형성되어 있지만, 이들의 형성 순서는 상관없다. 또한, 도 4b에 있어서, 화소 전극(106과 120)은 동시에 형성된다.

계속해서, 소스 및 드레인 전극(105), 화소 전극[120(106)]을 덮어 무기 패시베이션막(107)을 형성하고, 그 위에 빗살 형상의 커먼 전극(108)을 형성한다(도 3e, 도 4b). 그 후, 블랙 매트릭스(131)를 구비한 대향 기판(130)이 TFT 기판과 위치 정렬되어 배치된다(도 3f, 도 4a, 도 4b).

이러한 공정을 거쳐 제조된 액정 표시 장치에서는, 유지 용량을 높이기 위해서는 무기 패시베이션막을 얇게 하는 것이 유효하다. 그러나 무기 패시베이션막의 두께를 기존(500㎚) 이하로 하는 것은 유효 표시 영역 주변의 배선이나 회로를 외부 오염으로부터 보호하는 필요성으로부터 곤란한 것을 알 수 있었다. 따라서 발명자 등은, 다른 구성 요소를 이용하여 용량을 늘릴 수 없는지를 검토하고, 화소 전극(120)과 게이트 전극(101)을 이용할 수 있는 것, 즉, 도 3d나 도 4a, 도 4b에 있어서, 이격하여 형성되어 있는 화소 전극(120)(제N단째의 화소 전극)과 전단의 게이트 전극(101)(제N－1단째의 게이트 전극)을 겹침으로써, 용량 증가를 도모할 수 있는 것에 생각이 이르렀다. 본 발명은 본 지식에 기초하여 생성된 것이다.

이하에 본 발명에 대해 실시예를 이용하여 상세하게 설명한다.

제1 실시예

제1 실시예에 대해, 도 1a 내지 도 1f, 도 2a, 도 2b 및 도 7을 이용하여 설명한다. 도 1a 내지 도 1f는 본 실시예에 관한 액정 표시 장치의 제조 공정을 나타내는 평면도이다. 도 2a는 액정 표시 장치의 평면도, 도 2b는 도 2a에 도시한 액정 표시 장치의 AA'의 단면도를 나타낸다. 또한, 도 7은 본 발명에 관한 액정 표시 장치의 개략 전체 구성을 나타내는 평면도이다.

우선, 액정 표시 장치의 전체 구성에 대해 도 7을 이용하여 설명한다. 도 7에 있어서, TFT 기판(100) 상에 대향 기판(200)이 설치되어 있다. TFT 기판(100)과 대향 기판(200)의 사이에 액정층이 협지되어 있다. TFT 기판(100)과 대향 기판(200)은 프레임부에 형성된 시일재(20)에 의해 접착하고 있다.

도 7의 단자부(150)와는 반대측의 일부 시일재를 형성하고 있지 않은 부분은 액정의 봉입 구멍(21)으로 되고, 이 부분으로부터 액정이 봉입된다. 액정을 봉입 후, 봉입 구멍(21)은 봉착재(22)에 의해 봉착된다. TFT 기판(100)은 대향 기판(200)보다도 크게 형성되어 있고, TFT 기판(100)이 대향 기판(200)보다도 크게 되어 있는 부분에는, 액정 표시 장치에 전원, 영상 신호, 주사 신호 등을 공급하기 위한 단자부(150)가 형성되어 있다.

또한, 단자부(150)에는, 주사선, 영상 신호선 등을 구동하기 위한 IC 드라이버(50)가 설치되어 있다. IC 드라이버(50)는 3개의 영역으로 분리되어 있고, 중앙에는 영상 신호 구동 회로(52)가 설치되고, 양편에는 주사 신호 구동 회로(51)가 설치되어 있다.

도 7의 표시 영역(10)에 있어서, 횡방향에는 도시하지 않은 주사선이 연장되고, 종방향으로 배열하고 있다. 또한, 종방향에는 도시하지 않은 영상 신호선이 연장되고, 횡방향으로 배열하고 있다. 주사선은 주사선 인출선(31)에 의해, IC 드라이버(50)의 주사 신호 구동 회로(51)와 접속하고 있다. 도 7에 있어서, 표시 영역(10)을 액정 표시 장치의 중앙에 배치하기 위해, 주사선 인출선(31)은 표시 영역(10) 양측에 배치되고, 이를 위해, IC 드라이버(50)에는, 주사 신호 구동 회로(51)가 양편에 설치되어 있다. 한편, 영상 신호선과 IC 드라이버(50)를 접속하는 영상 신호선 인출선(41)은 화면 하측에 모아져 있다. 영상 신호선 인출선(41)은 IC 드라이버(50)의 중앙부에 배치되어 있는 영상 신호 구동 회로(52)와 접속한다.

다음으로, 제조 공정에 대해 설명한다. 도 1a는 글래스제의 TFT 기판(100) 상에 원하는 형상을 갖는 게이트 전극(101)을 형성한 상태를 나타낸다. 게이트 전극은, 예를 들면 AlNd 합금 상에 MoCr이 적층된 구성으로 되어 있다. 다음으로, 게이트 전극(101) 상에 게이트 절연막(102)을 형성 후, 게이트 전극(101)의 상방에 반도체층(103)을 형성하였다(도 1b, 도 2b). 게이트 절연막(102)은 SiN을 스퍼터링함으로써 형성하였다. 또한, 반도체층(103)으로서 CVD에 의해 a―Si막을 형성하였다.

계속해서 반도체층(103) 상에 소스 및 드레인 전극(105)을 대향하도록 형성하였다(도 1c). 소스 및 드레인 전극(105)은 MoCr에 의해 동시에 형성하였다. 소스 전극 및 드레인 전극의 사이의 반도체층이 TFT에 있어서의 채널층으로 된다. 또한 반도체층(103)과 소스 혹은 드레인 전극(105)의 사이에는 오믹 컨택트를 취하기 위해, 도시하지 않은 n^＋Si층이 형성되어 있다.

다음으로, 화소 전극(120)을 게이트 전극(101)과 일부가 겹치도록 ITO에 의해 형성하였다(도 1d). 또한, 화소 전극(120)과 게이트 전극(101)을 겹치게 하기 위해, 화소 전극을 크게 해도 되고, 게이트 전극을 크게 해도 된다. 본 실시예에서는 게이트 전극을 크게 형성하였다. 또한, 게이트 전극과 화소 전극의 겹침량은 0을 초과하면 용량 증가의 효과를 발휘하는 것이며, 클수록 용량 증가의 효과는 커진다. 단, 겹침량이 많아짐에 따라 투과율이 저하되므로, 용량과 투과율을 고려하여 게이트 전극과 화소 전극의 겹침량을 결정하는 것이 바람직하다. 또한, 화소 전극의 일부는 소스 전극(105)과 겹쳐 있어, 화소 전극(120)과 소스 전극(105)의 전기적 컨택트를 취하고 있다. 도 2b에서는, 화소 전극[106(120)]을 형성 후, 소스 및 드레인 전극(105)이 형성되어 있지만, 이들의 형성 순서는 상관없다. 또한, 도 2b에 있어서, 화소 전극(106과 120)은 동시에 형성된다.

계속해서, 소스 및 드레인 전극(105), 화소 전극[120(106)]을 덮어 무기 패시베이션막(107)을 CVD에 의한 SiN에 의해 형성하고, 그 위에 빗살 형상의 커먼 전극(108)을 형성하였다(도 1e, 도 2b). 무기 패시베이션막(107)은 원래 TFT를 보호하기 위해 형성되지만, 커먼 전극(108)과 화소 전극[120(106)]의 사이의 절연막의 역할을 겸하고 있다.

그 후, 블랙 매트릭스(131)를 구비한 대향 기판(130)을 TFT 기판과 위치 정렬되어 배치하였다(도 1f, 도 2a, 도 2b). 또한, TFT 기판(100)과 대향 기판(130)의 사이에 액정층이 협지된다.

상기 공정을 거쳐 제조된 액정 표시 장치에서는, 도 4a에서는 겹침이 없는 게이트 전극(101)과 화소 전극(120)이 겹쳐 있고, 이에 의해, 유지 용량 증가를 도모하는 것이 가능해지고, 급강하 전압의 영향을 저감할 수 있었다. 본 실시예의 제조 공정은, 게이트 전극 형성용 혹은 화소 전극 형성용 마스크를 변경하는 것뿐이며, 발명자 등이 검토한 상기 제조 공정(도 3a 내지 도 3f)을 변경할 필요는 없이, 고투과율이나 제조 비용 저감을 도모할 수 있다. 또한, 유지 용량을 증가시키기 위해 게이트 전극을 크게 한 경우, 빗살 형상의 커먼 전극의 근본 부분에서는 액정 배열이 흐트러져 광이 누설되는 부분(도메인부)을 차폐하기 위한 블랙 매트릭스의 형성이 불필요해진다. 즉, 이 도메인부에 게이트 전극을 배치하는 것이 가능해져, 블랙 매트릭스의 기능을 겸할 수 있기 때문이다. 대향 기판에 설치한 블랙 매트릭스를 이용하여 도메인부를 차폐하는 경우에는, TFT 기판과 대향 기판의 사이의 거리가 크므로 TFT 기판과 대향 기판의 정합 정밀도는 3 내지 5.5㎛이며, 고정밀도화의 네크로 되어 있었지만, TFT 기판측에서 도메인부를 차폐함으로써, 정합 정밀도가 1.2 내지 1.8㎛로 향상되었다. 이에 의해, 대향 기판과의 정합 여유를 크게 할 수 있었다. 또한, 화소 피치가 작아진 경우(고정채화)에도 대응이 가능해진다. 또한, 게이트 전극과 화소 전극을 겹칠 때, 도메인부에 근접하여 배치되는 게이트 전극을 크게 함으로써, 거리가 이격된 대향 기판에 있어서 도메인부에 대응하는 개소에 블랙 매트릭스를 설치하는 경우에 비해, 작은 면적으로 차폐할 수 있으므로 효율적으로 콘트라스트를 향상시킬 수 있다.

이상 설명한 바와 같이, 본 실시예에 따르면, 유효 표시 영역 주변의 배선이나 회로를 보호하고, 또한 급강하 전압의 영향을 억제할 수 있는 액정 표시 장치를 제공할 수 있다. 또한, 게이트 전극과 화소 전극을 겹칠 때, 게이트 전극을 크게 함으로써, 대향 기판에 블랙 매트릭스를 설치할 필요가 없어지고, 콘트라스트를 향상시킬 수 있다. 또한, TFT 기판과 대향 기판의 정합 여유도를 증대할 수 있다.

제2 실시예

제2 실시예에 대해, 도 5a 내지 도 5f, 도 6을 이용하여 설명한다. 도 5a 내지 도 5f는 본 실시예에 관한 액정 표시 장치의 제조 공정을 나타내는 평면도이다. 도 6은 액정 표시 장치의 평면도를 나타낸다. 또한, 제1 실시예에 기재되고 본 실시예에 미기재된 사항은 본 실시예에도 적용할 수 있다.

본 실시예에 관한 액정 표시 장치의 제조 공정에 대해 설명한다. 또한, 도 5a 내지 도 5f는 제1 실시예에 있어서의 도 1a 내지 도 1f와 마찬가지이므로, 상세한 설명은 생략한다. 도 1a는 TFT 기판(100) 상에 게이트 전극(101)을 형성한 상태를 나타낸다. 본 실시예에서는, 게이트 전극 하단부를 요철 형상으로 하였다. 다음으로, 게이트 전극(101) 상에 게이트 절연막(102)을 형성 후, 게이트 전극(101)의 상방에 반도체층(103)을 형성하였다(도 5b).

계속해서 반도체층(103) 상에 소스 및 드레인 전극(105)을 대향하도록 형성하였다(도 5c). 이어서, 화소 전극(120)을 게이트 전극(101)의 하단부의 요철 형상부를 포함하는 영역과 겹치도록 형성하였다(도 5d). 또한, 화소 전극의 일부는 소스 전극(105)과 겹쳐 있어, 화소 전극(120)과 소스 전극(105)의 전기적 컨택트를 취하고 있다.

계속해서, 소스 및 드레인 전극(105), 화소 전극(120)을 덮어 무기 패시베이션막(107)을 형성하고, 그 위에 빗살 형상의 커먼 전극(108)을 형성하였다(도 5e). 이때, 게이트 전극(101)의 하단부의 요철 형상의 볼록부가 커먼 전극(108)의 근본부의 도메인부와 겹치도록 커먼 전극을 배치하였다. 이에 의해, 게이트 전극 하단부의 볼록부에 의해 도메인부의 차폐가 가능해진다. 또한, 게이트 전극 하단부의 오목부는, 그 상부에 커먼 전극이 형성되지만, 그 재료는 ITO이므로 광이 투과하고, 투과율의 저하를 저감할 수 있다.

그 후, 블랙 매트릭스(131)를 구비한 대향 기판(130)을 TFT 기판과 위치 정렬되어 배치하였다(도 5f, 도 6). 또한, TFT 기판(100)과 대향 기판(130)의 사이에 액정층이 협지된다.

상기 공정을 거쳐 제조된 액정 표시 장치에서는, 도 4a에서는 겹침이 없는 게이트 전극(101)과 화소 전극(120)이 겹쳐 있고, 이에 의해, 유지 용량 증가를 도모하는 것이 가능해지고, 급강하 전압의 영향을 저감할 수 있었다. 본 실시예의 제조 공정은, 게이트 전극 형성용 혹은 화소 전극 형성용 마스크를 변경하는 것뿐이며, 발명자 등이 검토한 상기 제조 공정(도 3a 내지 도 3f)을 변경할 필요는 없이, 고투과율이나 제조 비용 저감을 도모할 수 있다. 또한, 유지 용량을 증가시키기 위해 게이트 전극을 크게 한 경우, 빗살 형상의 커먼 전극의 근본 부분에서는 액정 배열이 흐트러져 광이 누설되는 부분(도메인부)을 차폐하기 위한 블랙 매트릭스의 형성이 불필요해진다. 즉, 이 도메인부에 게이트 전극을 배치하는 것이 가능해져, 블랙 매트릭스의 기능을 겸할 수 있기 때문이다. 도메인부를 대향 기판에 설치한 블랙 매트릭스로 행하는 경우에는, TFT 기판과 대향 기판의 사이의 거리가 크므로 TFT 기판과 대향 기판의 정합 정밀도는 3 내지 5.5㎛이며, 고정밀도화의 네크로 되어 있었지만, TFT 기판측에서 도메인부를 차폐함으로써, 정합 정밀도가 1.2 내지 1.8㎛로 향상되었다. 이에 의해, 대향 기판과의 정합의 여유를 크게 할 수 있었다. 또한, 화소 피치가 작아진 경우(고정채화)에도 대응이 가능해진다. 또한, 게이트 전극과 화소 전극을 겹칠 때, 도메인부에 근접하여 배치되는 게이트 전극을 크게 함으로써, 거리가 이격된 대향 기판에 있어서 도메인부에 대응하는 개소에 블랙 매트릭스를 설치하는 경우에 비해, 작은 면적으로 차폐할 수 있으므로 효율적으로 콘트라스트를 향상시킬 수 있다.

이상 설명한 바와 같이, 본 실시예에 따르면, 제1 실시예와 마찬가지의 효과를 얻을 수 있다. 또한, 게이트 전극의 하단부에 요철을 형성함으로써, 투과율의 저하를 억제하면서, 콘트라스트를 높이는 것이 가능해진다.

또한, 본 발명은 상기한 실시예에 한정되는 것은 아니고, 여러 가지 변형예가 포함된다. 예를 들면, 상기한 실시예는 본 발명을 이해하기 쉽게 설명하기 위해 상세하게 설명한 것이며, 반드시 설명한 모든 구성을 구비하는 것에 한정되는 것은 아니다. 실시예의 구성의 일부에 대해, 다른 구성의 추가·삭제·치환을 하는 것이 가능하다.

10 : 표시 영역
20 : 시일재
21 : 봉입 구멍
22 : 봉착재
31 : 주사선 인출선
41 : 영상 신호 인출선
50 : IC 드라이버
51 : 주사 신호 구동 회로
52 : 영상 신호 구동 회로
100 : TFT 기판
101 : 게이트 전극
102 : 게이트 절연막
103 : 반도체층
105 : 소스·드레인 전극
106 : 화소 전극
107 : 무기 패시베이션막
108 : 커먼 전극
120 : 화소 전극
130 : 대향 기판
131 : 블랙 매트릭스
150 : 단자
200 : 대향 기판

Claims

삭제
삭제
복수의 화소를 포함하는 표시 영역과 상기 표시 영역에 화상을 표시하기 위한 IC 드라이버를 구비한 TFT 기판과, 상기 TFT 기판에 대향하여 배치된 대향 기판과, 상기 TFT 기판과 상기 대향 기판에 협지된 액정층을 구비한 액정 표시 장치에 있어서,
상기 화소는 소스 및 드레인 전극과 게이트 전극을 구비한 TFT와, 커먼 전극과 화소 전극을 구비한 화소부를 포함하고,
상기 커먼 전극은, 상기 화소 전극, 상기 소스 및 드레인 전극 상에 형성된 무기 패시베이션막 상에 설치되고,
상기 화소 전극은, 상기 소스 및 드레인 전극 중 어느 하나와 직접 접속되고, 또한 인접하는 화소의 TFT의 게이트 전극과 상하 방향으로 겹침부를 갖고, 유지 용량을 구성하고 있고,
상기 커먼 전극은 빗살 형상이며,
상기 게이트 전극은, 빗살 형상의 상기 커먼 전극의 상기 빗살의 근본 부분의 도메인부까지 연신하여 설치되어 있고,
상기 게이트 전극은, 상기 화소 전극과의 겹침부에 있어서 평면 형상이 요철 형상을 갖고, 상기 요철 형상의 볼록부가 상기 도메인부의 위치에 대응하는 것을 특징으로 하는 액정 표시 장치.
제3항에 있어서,
상기 화소 전극은, 상기 소스 및 드레인 전극 중 어느 하나의 하부에 형성되어 있는 것을 특징으로 하는 액정 표시 장치.
제3항에 있어서,
상기 화소 전극은, 상기 소스 및 드레인 전극 중 어느 하나의 상부에 형성되어 있는 것을 특징으로 하는 액정 표시 장치.
복수의 화소를 포함하는 표시 영역과 상기 표시 영역에 화상을 표시하기 위한 IC 드라이버를 구비한 TFT 기판과, 상기 TFT 기판에 대향하여 배치된 대향 기판과, 상기 TFT 기판과 상기 대향 기판에 협지된 액정층을 구비한 액정 표시 장치에 있어서,
상기 화소는 소스 및 드레인 전극과 게이트 전극을 구비한 TFT와, 커먼 전극과 화소 전극을 구비한 화소부를 포함하고,
상기 커먼 전극은, 상기 화소 전극, 상기 소스 및 드레인 전극 상에 형성된 무기 패시베이션막 상에 설치되고,
상기 화소 전극은, 상기 소스 및 드레인 전극 중 어느 하나와 직접 접속되고, 또한 인접하는 화소의 TFT의 게이트 전극과 상하 방향으로 겹침부를 갖고, 유지 용량을 구성하고 있고,
상기 커먼 전극은 빗살 형상이며,
상기 게이트 전극은, 빗살 형상의 상기 커먼 전극의 상기 빗살의 근본 부분의 도메인부까지 연신하여 설치되어 있고,
상기 대향 기판은, 상기 도메인부에 대향하는 부분이 투광성을 갖는 것을 특징으로 하는 액정 표시 장치.
제6항에 있어서,
상기 화소 전극은, 상기 소스 및 드레인 전극 중 어느 하나의 하부에 형성되어 있는 것을 특징으로 하는 액정 표시 장치.
제6항에 있어서,
상기 화소 전극은, 상기 소스 및 드레인 전극 중 어느 하나의 상부에 형성되어 있는 것을 특징으로 하는 액정 표시 장치.