KR101377068B1 - Vertical multiple storage dram cell and fabrication method therefor - Google Patents

Vertical multiple storage dram cell and fabrication method therefor Download PDF

Info

Publication number
KR101377068B1
KR101377068B1 KR1020130015843A KR20130015843A KR101377068B1 KR 101377068 B1 KR101377068 B1 KR 101377068B1 KR 1020130015843 A KR1020130015843 A KR 1020130015843A KR 20130015843 A KR20130015843 A KR 20130015843A KR 101377068 B1 KR101377068 B1 KR 101377068B1
Authority
KR
South Korea
Prior art keywords
layer
storage
channel
gate
pillar
Prior art date
Application number
KR1020130015843A
Other languages
Korean (ko)
Inventor
허천신
Original Assignee
(주)피델릭스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)피델릭스 filed Critical (주)피델릭스
Priority to KR1020130015843A priority Critical patent/KR101377068B1/en
Application granted granted Critical
Publication of KR101377068B1 publication Critical patent/KR101377068B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/377—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate having a storage electrode extension located over the transistor

Abstract

A vertical multiple storage dram cells and a method for manufacturing the same are disclosed. The vertical multiple storage dram cells of the present invention includes: a semiconductor substrate; a bonding wire formed on the semiconductor substrate; a gate wire formed on the bonding wire; a channel pillar formed to penetrate the gate wire, in which the inner surface is varied with a channel pillar layer, and a channel area can be formed in the channel pillar layer of the inner surface; a storage electrode layer connected to the channel area of the channel pillar on the channel pillar; a dielectric layer in which electric polarization is generated in an electrostatic field; and a storage reference layer to which the application of voltage is possible. The storage electrode layer has a plurality of pillars. The storage reference layer is connected to an uneven shape in a direction to be perpendicular to the storage electrode layer. The dielectric layer includes vertical multiple storages formed in the boundary surface between the storage electrode layer and the storage reference layer. According to the vertical multiple storage dram cells of the present invention, a layout area can be reduced while securing a sufficient storage capacity is available. Furthermore, the leaked current amount of a channel is significantly reduced in the vertical multiple storage dram cells as a cell transistor is formed to form the channel area in the channel pillar layer varied in the channel pillar formed by penetrating the gate wire.

Description

수직 다중 스토리지 디램 셀 및 그의 제조방법{Vertical Multiple Storage DRAM Cell AND Fabrication method therefor}Vertical Multiple Storage DRAM Cell and Fabrication Method therefor}

본 발명은 디램셀 및 그의 제조방법에 관한 것으로, 특히, 집적도와 스토리지 용량을 향상시킬 수 있는 수직 다중 스토리지 디램 셀 및 그의 제조방법에 관한 것이다.
The present invention relates to a DRAM cell and a method of manufacturing the same, and more particularly, to a vertical multiple storage DRAM cell and a method of manufacturing the same that can improve the density and storage capacity.

일반적으로 디램(DRAM:Dynamic Random Access Memory)은 매트릭스 구조로 배열되는 디램셀(DRAM Cell)들을 포함한다. 이때, 디램셀은 하나의 셀 트랜지스터 및 하나의 스토리지로 이루어진다.In general, a dynamic random access memory (DRAM) includes DRAM cells arranged in a matrix structure. In this case, the DRAM cell includes one cell transistor and one storage.

디렘셀에서, 입력되는 데이터는 셀 트랜지스터를 통하여 상기 스토리지에 전송되어 기입되며, 또한, 상기 셀 스토리지에 저장된 데이터는 상기 셀 트랜지스터를 통하여 독출된다. 이때, 디램의 오동작을 피하기 위해서는, 상기 스토리지의 용량을 충분히 확보하는 것이 필요하다.In a dirm cell, input data is transferred to the storage through a cell transistor and written, and data stored in the cell storage is read through the cell transistor. At this time, in order to avoid malfunction of the DRAM, it is necessary to secure sufficient capacity of the storage.

한편, 반도체 소자의 고집적화에 따라, 디자인 룰(design rule)이 더욱 미세화됨으로써, 반도체 소자의 제조 공정에서 패턴 형성에 따른 많은 어려움이 발생되고 있다. 특히, 디램(DRAM)의 경우, 패턴이 작아짐에도 불구하고 스토리지의 용량에 대한 스케일링 (scaling)은 가급적 허용되고 있지 않다.On the other hand, as the integration of semiconductor devices increases, design rules are further refined, and thus, many difficulties due to pattern formation are generated in the manufacturing process of semiconductor devices. In particular, in the case of DRAM, scaling of storage capacity is not allowed, although the pattern is small.

이에 따라, 스토리지의 용량의 충분한 확보가 가능하면서도, 레이아웃 면적을 저감할 수 있는 디램셀을 개발하기 위한 노력이 다각도로 진행되고 있다.
Accordingly, efforts to develop DRAM cells capable of sufficiently securing the storage capacity and reducing the layout area have been made at various angles.

본 발명의 기술적 사상이 해결하고자 하는 과제는 스토리지 용량의 충분한 확보가 가능하면서도, 레이아웃 면적을 저감할 수 있는 수직 다중 스토리지 디램 셀 및 그의 제조방법을 제공하는 데 있다.
An object of the present invention is to provide a vertical multi-storage DRAM cell and a manufacturing method thereof capable of sufficiently securing storage capacity and reducing layout area.

상기의 목적을 달성하기 위한 본 발명의 일면은 수직 다중 스토리지 디램 셀의 제조방법에 관한 것이다. 본 발명의 수직 다중 스토리지 디램 셀의 제조방법은 반도체 기판 위에 접합 배선을 형성하는 접합 배선 단계; 상기 접합 배선 위에 게이트 폴리층을 형성하는 게이트 폴리층 형성 단계; 상기 게이트 폴리층을 관통하는 채널 필라를 형성하고, 상기 게이트 폴리층의 게이트 분리 영역을 식각하여 게이트 배선을 형성하는 게이트 배선 단계로서, 상기 채널 필라는 채널 필라층으로 매립되며, 내측면의 상기 채널 필라층에 채널 영역이 형성될 수 있으며, 상기 게이트 배선은 상기 게이트 폴리층의 게이트 분리 영역을 식각하여 형성되며, 상기 게이트 분리 영역은 상기 채널 필라가 형성되는 영역을 배제하는 상기 게이트 배선 단계; 및 상기 채널 필라 위에 상기 채널 필라의 채널 영역과 접속되는 스토리지 전극층과, 정전기장 속에서 전기 편극이 발생하는 유전막과, 기준 전압의 인가가 가능한 스토리지 기준층을 포함하는 수직 다중 스토리지를 형성하는 수직 다중 스토리지 형성 단계로서, 상기 스토리지 전극층은 복수개의 필라 기둥들을 가지며, 상기 스토리지 기준층은 상기 스토리지 전극층과 수직방향의 요철 모양으로 결합되며, 상기 유전막은 상기 스토리지 전극층과 상기 스토리지 기준층 사이의 경계면에 형성되는 상기 수직 다중 스토리지 형성 단계를 구비한다. 그리고, 상기 채널 필라의 채널 영역은 상기 게이트 배선에 인가되는 전압에 따라 상기 접합 배선과 상기 수직 다중 스토리지의 상기 스토리지 전극층을 전기적으로 연결하는 채널이 형성될 수 있는 영역이다.One aspect of the present invention for achieving the above object relates to a method for manufacturing a vertical multiple storage DRAM cell. The manufacturing method of the vertical multiple storage DRAM cell of the present invention comprises a junction wiring step of forming a junction wiring on a semiconductor substrate; A gate poly layer forming step of forming a gate poly layer on the junction wiring; Forming a channel pillar penetrating through the gate poly layer and etching a gate isolation region of the gate poly layer to form a gate wiring, wherein the channel pillar is filled with a channel pillar layer, and the channel on the inner side A channel region may be formed in the pillar layer, the gate line may be formed by etching a gate isolation region of the gate poly layer, and the gate isolation region may exclude a region where the channel pillar is formed; And a storage electrode layer connected to the channel region of the channel pillar on the channel pillar, a dielectric layer in which electrical polarization occurs in an electrostatic field, and a storage reference layer to which a reference voltage can be applied. In the forming step, the storage electrode layer has a plurality of pillar pillars, the storage reference layer is coupled to the storage electrode layer in a vertical concave-convex shape, the dielectric film is formed on the interface between the storage electrode layer and the storage reference layer Multiple storage forming steps. The channel region of the channel pillar may be a region in which a channel electrically connecting the junction line and the storage electrode layer of the vertical multiple storage may be formed according to a voltage applied to the gate line.

상기의 다른 목적을 달성하기 위한 본 발명의 일면은 수직 다중 스토리지 디램 셀에 관한 것이다. 본 발명의 수직 다중 스토리지 디램 셀은 반도체 기판; 상기 반도체 기판 위에 형성되는 접합 배선; 상기 접합 배선 위에 형성되는 게이트 배선; 상기 게이트 배선을 관통하여 형성되며, 내면이 채널 필라층으로 매립되며, 내측면의 상기 채널 필라층에 채널 영역이 형성될 수 있는 채널 필라; 및 상기 채널 필라 위에 상기 채널 필라의 채널 영역과 접속되는 스토리지 전극층과, 정전기장 속에서 전기 편극이 발생하는 유전막과, 기준 전압의 인가가 가능한 스토리지 기준층을 포함하는 수직 다중 스토리지로서, 상기 스토리지 전극층은 복수개의 필라 기둥들을 가지며, 상기 스토리지 기준층은 상기 스토리지 전극층과 수직방향의 요철 모양으로 결합되며, 상기 유전막은 상기 스토리지 전극층과 상기 스토리지 기준층 사이의 경계면에 형성되는 상기 수직 다중 스토리지를 구비한다. 그리고, 상기 채널 필라의 상기 채널 영역은 상기 게이트 배선에 인가되는 전압에 따라 상기 접합 배선과 상기 수직 다중 스토리지의 상기 스토리지 전극층을 전기적으로 연결하는 채널이 형성될 수 있는 영역이다.
One aspect of the present invention for achieving the above object is directed to a vertical multiple storage DRAM cell. The vertical multiple storage DRAM cell of the present invention comprises a semiconductor substrate; A junction wiring formed on the semiconductor substrate; A gate wiring formed on the junction wiring; A channel pillar formed through the gate wiring, and having an inner surface filled with a channel pillar layer, and having a channel region formed in the channel pillar layer on an inner side of the channel pillar; And a storage electrode layer connected to the channel region of the channel pillar on the channel pillar, a dielectric layer in which electrical polarization is generated in an electrostatic field, and a storage reference layer to which a reference voltage can be applied. The storage reference layer has a plurality of pillar pillars, and the storage reference layer is coupled to the storage electrode layer in a vertical uneven shape, and the dielectric layer includes the vertical multiple storage formed at an interface between the storage electrode layer and the storage reference layer. The channel region of the channel pillar may be a region in which a channel electrically connecting the junction line and the storage electrode layer of the vertical multiple storage may be formed according to a voltage applied to the gate line.

본 발명의 수직 다중 스토리지 디램 셀에서는, 셀 트랜지스터가 필라형으로 반도체 기판에 대하여 수직으로 형성되며, 상기 셀 트랜지스터 위에 수직 다중 스토리지가 형성된다. 이에 따라, 본 발명의 수직 다중 스토리지 디램 셀에 의하면, 스토리지 용량의 충분한 확보가 가능하면서도, 레이아웃 면적을 저감할 수 있다. 그리고, 수직 다중 스토리지 디램 셀에서는, 게이트 배선을 관통하여 형성되는 채널 필라의 내면에 매립되는 채널 필라층에 채널 영역이 형성되도록 셀 트랜지스터가 구현됨으로써, 채널의 누설 전류량의 현저히 감소된다.
In the vertical multiple storage DRAM cell of the present invention, a cell transistor is pillar-shaped and perpendicular to the semiconductor substrate, and vertical multiple storage is formed on the cell transistor. Accordingly, according to the vertical multiple storage DRAM cell of the present invention, while sufficient storage capacity can be secured, the layout area can be reduced. In the vertical multiple storage DRAM cell, the cell transistor is implemented such that the channel region is formed in the channel pillar layer embedded in the inner surface of the channel pillar formed through the gate wiring, thereby significantly reducing the amount of leakage current of the channel.

본 발명에서 사용되는 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일실시예에 따른 수직 다중 스토리지 디램 셀을 나타내는 도면이다.
도 2는 도 1의 수직 다중 스토리지를 보다 자세히 나타내는 도면이다.
도 3은 도 1의 수직 다중 스토리지 디램 셀의 제조방법을 설명하기 위한 플로우챠트이다.
도 4a 내지 도 8a는 도 1의 수직 다중 스토리지 디램 셀의 A-A'의 단면(xz 면)을 나타내는 단면도들이고, 도 4b 내지 도 8b는 도 1의 수직 다중 스토리지 디램 셀의 B-B'의 단면(yz 면)을 나타내는 단면도들이다.
도 6c는 도 1의 수직 다중 스토리지 디램 셀의 평면(xy면)을 나타내는 도면으로서, 도 3의 수직 다중 스토리지 디램 셀의 제조방법에 따른 게이트 배선 단계에서의 평면을 나타내는 도면이다.
도 9a 내지 도 9d는 도 7a의 스토리지 전극층의 형성방법을 설명하기 위한 도면이다.
도 10은 본 발명의 수직 다중 스토리지 디램 셀의 등가회로를 나타내는 도면이다. A brief description of each drawing used in the present invention is provided.
1 is a diagram illustrating a vertical multiple storage DRAM cell according to an embodiment of the present invention.
FIG. 2 illustrates the vertical multiple storage of FIG. 1 in more detail.
3 is a flowchart illustrating a method of manufacturing a vertical multiple storage DRAM cell of FIG. 1.
4A to 8A are cross-sectional views illustrating a cross section (xz plane) of A-A 'of the vertical multiple storage DRAM cell of FIG. 1, and FIGS. 4B to 8B are views of B-B' of the vertical multiple storage DRAM cell of FIG. Sectional drawing which shows the cross section (yz plane).
FIG. 6C is a view illustrating a plane (xy plane) of the vertical multiple storage DRAM cell of FIG. 1 and illustrating a plane in a gate wiring step according to the method of manufacturing the vertical multiple storage DRAM cell of FIG. 3.
9A to 9D are diagrams for describing a method of forming the storage electrode layer of FIG. 7A.
10 is a diagram illustrating an equivalent circuit of a vertical multiple storage DRAM cell of the present invention.

본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 또한, 하기의 설명에서, 구체적인 처리흐름과 같은 많은 특정 상세들은 본 발명의 보다 전반적인 이해를 제공하기 위해 기술된다. 그러나, 이들 특정 상세들 없이도, 본 발명의 실시될 수 있다는 것은 당해 기술분야에서 통상의 지식을 가진 자에게는 자명한 사실이다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.For a better understanding of the present invention and its operational advantages, and the objects attained by the practice of the present invention, reference should be made to the accompanying drawings, which illustrate preferred embodiments of the invention, and the accompanying drawings. In understanding each of the figures, it should be noted that like parts are denoted by the same reference numerals whenever possible. In addition, in the following description, numerous specific details such as specific processing flows are described to provide a more general understanding of the present invention. However, it will be apparent to one of ordinary skill in the art that the present invention may be practiced without these specific details. Further, detailed descriptions of known functions and configurations that may be unnecessarily obscured by the gist of the present invention are omitted.

이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 그러나 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면에서 여러 층(또는 막) 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 관점에서 설명하였고, 층, 막, 영역 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라, 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 의미한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments disclosed herein are being provided so that this disclosure will be thorough and complete, and will fully convey the concept of the invention to those skilled in the art. In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. As described in the overall description of the drawings, when an observer pointed out that a part, such as a layer, a film, or an area, is "on top" of another part, it is not only when another part is "right on", but also when there is another part in the middle. Include. Conversely, when a part is referred to as being "directly on" another part, it means that there is no other part in the middle.

도 1은 본 발명의 일실시예에 따른 수직 다중 스토리지 디램 셀을 설명하기 위한 도면으로서, 본 발명의 수직 다중 스토리지 디램 셀이 매트릭스 형태로 배열되어 이루어지는 어레이의 일부를 나타내는 도면이다. 도 1에서는, 설명의 간략화를 위하여, 당업자가 용이하게 이해할 수 있는 구성요소들의 도시 및 이에 대한 설명은 생략될 수 있음에 유의한다.1 is a view illustrating a vertical multiple storage DRAM cell according to an embodiment of the present invention, and illustrates a portion of an array in which the vertical multiple storage DRAM cells of the present invention are arranged in a matrix form. In FIG. 1, for the sake of simplicity, it is noted that the description of the components and description thereof may be omitted.

도 1을 참조하면, 본 실시예에 따른 수직 다중 스토리지 디램 셀은 반도체 기판(SUB), 접합 배선(ESOC), 게이트 배선(EGT), 채널 필라(PLCH) 및 수직 다중 스토리지(VMCST)를 구비한다.Referring to FIG. 1, the vertical multiple storage DRAM cell according to the present exemplary embodiment includes a semiconductor substrate SUB, a junction line ESOC, a gate line ETG, a channel pillar PLCH, and a vertical multiple storage VMCST. .

상기 접합 배선(ESOC)은 상기 반도체 기판(SUB) 위에 형성되며, 상기 게이트 배선(EGT)은 상기 접합 배선(ESOC) 위에 형성된다. The junction wiring ESOC is formed on the semiconductor substrate SUB, and the gate wiring ETG is formed on the junction wiring ESOC.

상기 채널 필라(PLCH)는 상기 게이트 배선(EGT)을 관통하여 형성되며, 내면이 채널 필라층(LPL)으로 매립된다. 상기 채널 필라(PLCH)의 내측면의 상기 채널 필라층(LPL)에는, 채널 영역(ARCH)이 형성될 수 있다.The channel pillar PLCH is formed through the gate line ETG, and an inner surface of the channel pillar PLCH is filled with the channel pillar layer LPL. A channel region ARCH may be formed in the channel pillar layer LPL on the inner side of the channel pillar PLCH.

상기 수직 다중 스토리지(VMCST)는 상기 채널 필라(PLCH) 위에 형성된다.The vertical multiple storage VMCST is formed on the channel pillar PLCH.

도 2는 도 1의 수직 다중 스토리지(VMCST)를 보다 구체적으로 나타내는 도면이다. 도 2를 참조하면, 상기 수직 다중 스토리지(VMCST)는 도전성의 스토리지 전극층(ELST), 유전막(TST) 및 도전성의 스토리지 기준층(ELRF)을 구비한다.FIG. 2 is a diagram illustrating the vertical multiple storage (VMCST) of FIG. 1 in more detail. Referring to FIG. 2, the vertical multiple storage VMCST includes a conductive storage electrode layer ELST, a dielectric layer TST, and a conductive storage reference layer ELRF.

상기 스토리지 전극층(ELST)은 상기 채널 필라(PLCH) 위에 상기 채널 필라(PLCH)의 채널 영역(ARCH)과 접속되도록 형성된다. 이때, 상기 스토리지 전극층(ELST)은 복수개의 필라 기둥(SRPR)들을 가지는 구조로 형성된다. 상기 유전막(TST)은 정전기장 속에서 전기 편극(偏極)이 발생하는 유전체로 형성된다. 그리고, 상기 스토리지 기준층(ELRF)에는, 소정의 기준 전압의 인가가 가능하다. The storage electrode layer ELST is formed to be connected to the channel region ARCH of the channel pillar PLCH on the channel pillar PLCH. In this case, the storage electrode layer ELST is formed in a structure having a plurality of pillar pillars SRPR. The dielectric film TST is formed of a dielectric in which electric polarization occurs in an electrostatic field. In addition, a predetermined reference voltage may be applied to the storage reference layer ELRF.

상기 스토리지 전극층(ELST)과 상기 스토리지 기준층(ELRF)은 수직방향의 요철(凹凸) 모양으로 결합되며, 상기 유전막(TST)은 상기 스토리지 전극층(ELST)과 상기 스토리지 기준층(ELRF) 사이의 경계면에 접하여 형성된다.The storage electrode layer ELST and the storage reference layer ELRF are coupled in a vertical concave-convex shape, and the dielectric layer TST is in contact with an interface between the storage electrode layer ELST and the storage reference layer ELRF. Is formed.

상기와 같은 수직 다중 스토리지(VMCST)에서는, 상기 스토리지 전극층(ELST)과 상기 스토리지 기준층(ELRF)이 요철 모양으로 결합되고, 그 경계면에 유전막(TST)이 형성되므로, 커패시터의 표면적이 증가하여, 결국 스토리지의 저장 용량이 현저히 증가하게 된다.In the vertical multiple storage VMCST, the storage electrode layer ELST and the storage reference layer ELRF are combined in a concave-convex shape, and a dielectric film TST is formed at an interface thereof, so that the surface area of the capacitor increases and eventually The storage capacity of the storage will increase significantly.

그리고, 상기 채널 필라(PLCH)의 상기 채널 영역(ARCH)은 상기 게이트 배선(EGT)에 인가되는 전압에 따라 상기 채널 필라(PLCH)의 상기 접합 배선(ESOC)과 상기 수직 다중 스토리지(VMCST)의 상기 스토리지 전극층(ELST)을 전기적으로 연결하는 채널이 형성될 수 있다.The channel region ARCH of the channel pillar PLCH may include the junction wire ESOC and the vertical multiple storage VMCST of the channel pillar PLCH according to a voltage applied to the gate line ETG. A channel may be formed to electrically connect the storage electrode layer ELST.

계속하여, 본 발명의 수직 다중 스토리지 디램 셀의 제조방법이 기술된다.Subsequently, a method of manufacturing a vertical multiple storage DRAM cell of the present invention is described.

도 3은 도 1의 수직 다중 스토리지 디램 셀의 제조방법을 설명하기 위한 플로우챠트이다.3 is a flowchart illustrating a method of manufacturing a vertical multiple storage DRAM cell of FIG. 1.

도 3을 참조하면, 수직 다중 스토리지 디램 셀의 제조방법은 접합 배선 단계(S110), 게이트 폴리층 형성단계(S120), 게이트 배선 단계(S130) 및 수직 다중 스토리지 형성단계(S140)를 구비한다.Referring to FIG. 3, a method of manufacturing a vertical multiple storage DRAM cell includes a junction wiring step S110, a gate poly layer forming step S120, a gate wiring step S130, and a vertical multiple storage forming step S140.

상기 접합 배선 단계(S110)에서는, 도 4a 및 도 4b에 도시되는 바와 같이, 준비된 반도체 기판(SUB) 위에 접합 배선(ESOU)이 형성된다. 이때, 상기 접합 배선(ESOU)은 본 발명의 수직 다중 스토리지 디램 셀의 비트 라인으로 작용될 수 있다.In the junction wiring step S110, as shown in FIGS. 4A and 4B, the junction wiring ESOU is formed on the prepared semiconductor substrate SUB. In this case, the junction line ESOU may serve as a bit line of the vertical multiple storage DRAM cell of the present invention.

상기 접합 배선 단계(S110)는 구체적으로 기판 절연층 형성과정(S111), 접합 도체층 형성 과정(S113), 접합 분리 영역 식각 과정(S115)을 포함한다.The junction wiring step S110 may include a substrate insulation layer forming process S111, a junction conductor layer forming process S113, and a junction isolation region etching process S115.

상기 기판 절연층 형성과정(S111)에서는, 상기 반도체 기판(SUB) 위에 기판 절연층(LSBC)이 형성된다. 바람직하기로는, 상기 기판 절연층(LSBC)은 산화막 또는 질화막으로 형성된다.In the substrate insulating layer forming process S111, a substrate insulating layer LSBC is formed on the semiconductor substrate SUB. Preferably, the substrate insulating layer LSBC is formed of an oxide film or a nitride film.

상기 접합 도체층 형성 과정(S113)에서는, 상기 기판 절연층(LSBC) 위에 접합 도체층(LSOU)이 형성된다. 바람직하기로는, 상기 접합 도체층(LSOU)은 구리와 같은 도전체로 형성된다.In the bonding conductor layer forming process S113, a bonding conductor layer LSOU is formed on the substrate insulating layer LSBC. Preferably, the junction conductor layer LSOU is formed of a conductor such as copper.

그리고, 상기 접합 분리 영역 식각 과정(S115)에서는, 상기 접합 도체층(LSOC)의 접합 분리 영역(ARSC)이 식각되어, 상기 접합 배선(ESOC)이 형성된다. 이러한 상기 접합 도체층(LSOC)의 접합 분리 영역(ARSC)에 대한 식각 공정은 당업자라면 용이하게 실현할 수 있으므로, 본 명세서에서는, 그에 대한 구체적인 기술은 생략된다.In the junction isolation region etching process S115, the junction isolation region ARSC of the junction conductor layer LSOC is etched to form the junction wiring ESOC. Since the etching process for the junction isolation region ARSC of the junction conductor layer LSOC can be easily realized by those skilled in the art, a detailed description thereof will be omitted herein.

다시 도 3을 참조하면, 상기 게이트 폴리층 형성단계(S120)에서는, 도 5a 및 도 5b에 도시되는 바와 같이, 상기 접합 배선(ESOU) 위에 게이트 폴리층(LPG)이 형성된다.Referring back to FIG. 3, in the gate poly layer forming step S120, as shown in FIGS. 5A and 5B, a gate poly layer LPG is formed on the junction line ESOU.

상기 게이트 폴리층 형성단계(S120)는 구체적으로 접합 절연층 형성과정(S121), 접합 콘택 형성과정(S123), 게이트 폴리층 도포과정(S125)을 포함한다.The gate poly layer forming step (S120) specifically includes a junction insulating layer forming process (S121), a junction contact forming process (S123), and a gate poly layer applying process (S125).

상기 접합 절연층 형성과정(S121)에서는, 상기 접합 배선(ESOU) 위에 접합 절연층(LSCC)이 형성된다. 바람직하기로는, 상기 접합 절연층(LSCC)은 산화막 또는 질화막으로 형성된다.In the junction insulating layer forming process S121, a junction insulating layer LSCC is formed on the junction line ESOU. Preferably, the junction insulating layer LSCC is formed of an oxide film or a nitride film.

상기 접합 콘택 형성과정(S123)에서는, 상기 접합 절연층(LSCC)을 관통하여 상기 접합 배선(ESOU)에 접속되는 접합 콘택(HST)이 형성된다. 바람직하기로는, 상기 접합 콘택(HST)은 구리와 같은 도전체로 형성된다. 이에 따라, 상기 접합 콘택(HST)은 추후에 기술되는 채널 필라(PLCH)의 채널 영역(ARCH)과 상기 접합 배선(ESOC)을 전기적으로 연결하게 된다.In the junction contact forming process S123, a junction contact HST is formed through the junction insulating layer LSCC and connected to the junction wiring ESOU. Preferably, the junction contact HST is formed of a conductor such as copper. Accordingly, the junction contact HST electrically connects the channel region ARCH of the channel pillar PLCH described later and the junction wiring ESOC.

그리고, 이러한 상기 접합 콘택(HST)의 형성은 당업자라면 용이하게 실현할 수 있으므로, 본 명세서에서는, 그에 대한 구체적인 기술은 생략된다.In addition, since the formation of the junction contact HST can be easily realized by those skilled in the art, a detailed description thereof is omitted in the present specification.

상기 게이트 폴리층 도포과정(S125)에서는, 상기 접합 콘택(HST)이 형성된 상기 접합 절연층(LSCC) 상에 상기 게이트 폴리층(LPG)이 도포되어 형성된다. 바람직하기로는, 상기 게이트 폴리층(LPG)은 폴리사이드로 형성된다.In the gate poly layer coating process S125, the gate poly layer LPG is coated on the junction insulating layer LSCC on which the junction contact HST is formed. Preferably, the gate poly layer LPG is formed of polyside.

이때, 상기 게이트 폴리층(LPG)의 높이는 본 발명의 수직 다중 스토리지 디램 셀에서 요구되는 셀 트랜지스터의 채널의 길이에 따라 결정될 수 있다. 즉, 본 발명의 수직 다중 스토리지 디램 셀에서는, 상기 게이트 폴리층(LPG)의 높이를 충분히 높게 하여, 충분한 채널 길이를 가지는 셀 트랜지스터를 구현할 수 있다.In this case, the height of the gate poly layer LPG may be determined according to the channel length of the cell transistor required in the vertical multiple storage DRAM cell of the present invention. That is, in the vertical multiple storage DRAM cell of the present invention, the height of the gate poly layer LPG is sufficiently high to implement a cell transistor having a sufficient channel length.

그리고, 이러한 상기 게이트 폴리층(LPG)의 형성은 당업자라면 용이하게 실현할 수 있으므로, 본 명세서에서는, 그에 대한 구체적인 기술은 생략된다.In addition, since the formation of the gate poly layer LPG may be easily realized by those skilled in the art, a detailed description thereof will be omitted herein.

다시 도 3을 참조하면, 상기 게이트 배선 단계(S130)에서는, 도 6a 내지 도 6c에 도시되는 바와 같이, 상기 게이트 폴리층(LPG)을 관통하는 채널 필라(PLCH)가 형성되고, 상기 게이트 폴리층(LPG)의 게이트 분리 영역(ARGC)이 식각되어 게이트 배선(EGT)이 형성된다. 이때, 상기 게이트 배선(EGT)은 본 발명의 수직 다중 스토리지 디램 셀의 워드라인으로 작용될 수 있다.Referring back to FIG. 3, in the gate wiring step S130, as shown in FIGS. 6A to 6C, a channel pillar PLCH penetrating the gate poly layer LPG is formed, and the gate poly layer is formed. The gate isolation region ARGC of the LPG is etched to form the gate line ETG. In this case, the gate line ETG may serve as a word line of the vertical multiple storage DRAM cell of the present invention.

이때, 상기 채널 필라(PLCH)는 채널 필라층(LPL)으로 매립되며, 상기 게이트 배선(EGT)의 전압 인가에 따라 상기 채널 필라(PLCH)의 내측면의 상기 채널 필라층(LPL)에 채널 영역(ARCH)이 형성될 수 있다. 그리고, 상기 게이트 배선(EGT)은 상기 게이트 폴리층(LPG)의 게이트 분리 영역(ARGT)을 식각하여 형성되며, 상기 게이트 분리 영역(ARGT)은 상기 채널 필라(PLCH)가 형성되는 영역을 배제한다.In this case, the channel pillar PLCH is buried in the channel pillar layer LPL, and a channel region is formed in the channel pillar layer LPL on the inner side of the channel pillar PLCH according to the application of the voltage of the gate wiring ETG. (ARCH) may be formed. In addition, the gate line ETG is formed by etching the gate isolation region ARGT of the gate poly layer LPG, and the gate isolation region ARGT excludes a region where the channel pillar PLCH is formed. .

상기 게이트 배선 단계(S130)는 구체적으로 채널 필라 식각 과정(S131), 게이트 산화막 형성과정(S133), 채널 필라층 매립 과정(S135) 및 게이트 분리 영역 식각 과정(S137)을 포함한다.The gate wiring step S130 may include a channel pillar etching process S131, a gate oxide layer forming process S133, a channel pillar layer filling process S135, and a gate isolation region etching process S137.

상기 채널 필라 식각 과정(S131)에서는, 상기 접합 콘택(HST)이 노출되도록 상기 게이트 폴리층(LPG)이 식각되어, 채널 필라 공간(SPPL)이 형성된다. 이러한 게이트 폴리층(LPG)의 식각 공정은 당업자라면 용이하게 실현할 수 있으므로, 본 명세서에서는, 그에 대한 구체적인 기술은 생략된다.In the channel pillar etching process S131, the gate poly layer LPG is etched to expose the junction contact HST, thereby forming a channel pillar space SPPL. Since the etching process of the gate poly layer LPG can be easily realized by those skilled in the art, detailed description thereof is omitted in the present specification.

상기 게이트 산화막 형성과정(S133)에서는, 상기 채널 필라 공간(SPPL)에 노출되는 상기 게이트 폴리층(LPG)의 표면에 게이트 산화막(GOX)가 형성된다.In the gate oxide film forming process S133, a gate oxide film GOX is formed on a surface of the gate poly layer LPG exposed to the channel pillar space SPPL.

상기 채널 필라층 매립 과정(S135)에서는, 상기 게이트 산화막(GOX)이 형성된 상기 채널 필라 공간(SPPL)이 상기 채널 필라층(LPL)으로 매립된다. 그 결과, 상기 채널 필라(PLCH)가 형성된다. 바람직하기로는, 상기 채널 필라(PLCH)는 필라형으로 형성되며, 그 밖의 다른 모양의 통형(筒形)으로 구현될 수 있다. 또한 바람직하기로는, 상기 채널 필라층(LPL)은 상기 반도체 기판(SUB)와 동일한 물질, 예를 들면, 실리콘으로 형성된다.In the channel pillar layer filling process S135, the channel pillar space SPPL in which the gate oxide layer GOX is formed is buried in the channel pillar layer LPL. As a result, the channel pillar PLCH is formed. Preferably, the channel pillar (PLCH) is formed in a pillar shape, it may be implemented in a cylindrical shape of other shapes. Also preferably, the channel pillar layer LPL may be formed of the same material as the semiconductor substrate SUB, for example, silicon.

한편, 상기 채널 필라층 매립 과정(S135)에서는, 상기 채널 필라층(LPL)은 접합 형성이 용이하도록 하부 및 상부에 상기 채널 필라층(LPL)과 다른 도전형을 가지는 접합 불순물이 주입되는 접합 불순물 영역(JND, JNU)을 포함할 수 있다. 또한, 상기 게이트 산화막(GOX)에 접하는 상기 채널 필라층(LPL)의 채널 영역(ARCH)에는 채널 형성이 용이하도록 채널 불순물이 주입될 수 있다.On the other hand, in the channel pillar layer filling process (S135), the channel pillar layer LPL is a junction impurity in which junction impurities having a different conductivity type from that of the channel pillar layer LPL are implanted into the lower and upper portions so as to easily form a junction. Areas JND and JNU may be included. In addition, channel impurities may be implanted into the channel region ARCH of the channel pillar layer LPL in contact with the gate oxide layer GOX to facilitate channel formation.

이러한 접합 불순물 및 채널 불순물의 주입은 당업자라면 용이하게 수행할 수 있으므로, 본 명세서에서는, 그에 대한 구체적인 기술은 생략된다.Since the implantation of such junction impurities and channel impurities can be easily performed by those skilled in the art, detailed description thereof is omitted in the present specification.

그리고, 상기 게이트 분리 영역 식각 과정(S135)에서는, 상기 게이트 폴리층(LPG)의 상기 게이트 분리 영역(ARGT)이 식각되어, 상기 게이트 배선(EGT)이 형성된다.In the gate isolation region etching process S135, the gate isolation region ARGT of the gate poly layer LPG is etched to form the gate line ETG.

다시 도 3을 참조하면, 상기 수직 다중 스토리지 형성 단계(S140)에서는, 도 7a 내지 도 8b에 도시되는 바와 같이, 수직 다중 스토리지(VMCST)가 형성된다. Referring back to FIG. 3, in the vertical multiple storage forming step (S140), as shown in FIGS. 7A to 8B, vertical multiple storage (VMCST) is formed.

이때, 상기 수직 다중 스토리지(VMCST)는, 도 2와 관련하여 전술한 바와 같이, 스토리지 전극층(ELST), 유전막(TST) 및 스토리지 기준층(ELRF)을 구비한다.In this case, the vertical multiple storage VMCST includes a storage electrode layer ELST, a dielectric layer TST, and a storage reference layer ELRF, as described above with reference to FIG. 2.

그리고, 상기 스토리지 전극층(ELST)은 상기 채널 필라(PLCH) 위에 상기 채널 필라(PLCH)의 채널 영역(ARCH)과 접속되도록 형성된다. 상기 유전막(TST)은 정전기장 속에서 전기 편극(偏極)이 발생하는 유전체로 형성된다. 그리고, 상기 스토리지 기준층(ELRF)은 소정의 기준 전압의 인가가 가능하다.The storage electrode layer ELST is formed to be connected to the channel region ARCH of the channel pillar PLCH on the channel pillar PLCH. The dielectric film TST is formed of a dielectric in which electric polarization occurs in an electrostatic field. The storage reference layer ELRF may apply a predetermined reference voltage.

이때, 상기 스토리지 전극층(ELST)과 상기 스토리지 기준층(ELRF)은 수직방향의 요철(凹凸) 모양으로 결합되며, 상기 유전막(TST)은 상기 스토리지 전극층(ELST)과 상기 스토리지 기준층(ELRF) 사이의 경계면에 접하여 형성된다.In this case, the storage electrode layer ELST and the storage reference layer ELRF are combined in a vertical uneven shape, and the dielectric layer TST is an interface between the storage electrode layer ELST and the storage reference layer ELRF. It is formed in contact with.

상기 수직 다중 스토리지 형성 단계(S140)는 구체적으로 스토리지 전극층 형성과정(S141) 및 스토리지 형성 과정(S147)을 포함한다.The vertical multiple storage forming step (S140) specifically includes a storage electrode layer forming process (S141) and a storage forming process (S147).

상기 스토리지 전극층 형성과정(S141)에서는, 도 7a 내지 도 7b에 도시되는 바와 같이, 스토리지 전극층(ELST)이 형성된다.In the storage electrode layer forming process (S141), as shown in FIGS. 7A to 7B, the storage electrode layer ELST is formed.

상기 스토리지 전극층 형성과정(S141)은 더욱 구체적으로 스토리지 절연층 형성 스텝(S141a), 스토리지 콘택 형성 스텝(S141b) 및 스토리지 전극층 형성 스텝(S141c)을 포함한다.The storage electrode layer forming process S141 may more specifically include a storage insulating layer forming step S141a, a storage contact forming step S141b, and a storage electrode layer forming step S141c.

상기 스토리지 절연층 형성 스텝(S141a)에서는, 상기 게이트 배선(EGT) 및 상기 채널 필라(PLCH) 위에 스토리지 절연층(LSTC)이 형성된다. 바람직하기로는, 상기 스토리지 절연층(LSTC)은 산화막 또는 질화막으로 형성된다.In the storage insulating layer forming step S141a, a storage insulating layer LSTC is formed on the gate line ETG and the channel pillar PLCH. Preferably, the storage insulating layer LSTC is formed of an oxide film or a nitride film.

상기 스토리지 콘택 형성 스텝(S141b)에서는, 상기 스토리지 절연층(LSTC)을 식각하여 상기 채널 필라(PLCH)의 관통하는 스토리지 콘택(HCS)이 형성된다. 바람직하기로는, 상기 스토리지 콘택(HCS)은 구리와 같은 도전체로 형성된다. In the storage contact forming step S141b, the storage insulating layer LSTC is etched to form a storage contact HCS penetrating the channel pillar PLCH. Preferably, the storage contact HCS is formed of a conductor such as copper.

이에 따라, 상기 스토리지 콘택(HCS)은 스토리지 전극층(ELST)과 상기 채널 필라(PLCH)의 채널 영역(ARCH)을 전기적으로 연결하게 된다.Accordingly, the storage contact HCS electrically connects the storage electrode layer ELST and the channel region ARCH of the channel pillar PLCH.

그리고, 이러한 상기 스토리지 콘택(HCS)의 형성은 당업자라면 용이하게 실현할 수 있으므로, 본 명세서에서는, 그에 대한 구체적인 기술은 생략된다.In addition, since the formation of the storage contact HCS can be easily realized by those skilled in the art, a detailed description thereof will be omitted herein.

상기 스토리지 전극층 형성 스텝(S141c)에서는, 상기 스토리지 콘택(HCS)이 형성된 상기 스토리지 절연층(LSTC) 상에 상기 스토리지 전극층(ELST)이 증착 및 식각된다. 이에 따라, 상기 스토리지 전극층(ELST)과 상기 스토리지 콘택(HCS)을 통하여, 상기 채널 필라(PLCH)의 채널 영역(ARCH)을 전기적으로 연결하게 된다.In the storage electrode layer forming step S141c, the storage electrode layer ELST is deposited and etched on the storage insulating layer LSTC on which the storage contact HCS is formed. Accordingly, the channel region ARCH of the channel pillar PLCH is electrically connected through the storage electrode layer ELST and the storage contact HCS.

이때, 상기 스토리지 전극층(ELST)은 예컨데, 복수개의 필라 기둥들을 가지는 구조로 형성된다. 그리고, 이러한 상기 스토리지 전극층(ELST)의 형성은 더블 패턴 기술(DPT: Double Patterning Technology), 핀(FIN)구조 생성 방법 등을 통하여, 구현될 수 있다. 그리고, 본 명세서에서는, 상기 스토리지 전극층(ELST)의 생성방법의 예는, 도 9a 내지 도 9d를 참조하여, 추후에 기술된다.In this case, the storage electrode layer ELST is formed, for example, in a structure having a plurality of pillar pillars. In addition, the formation of the storage electrode layer ELST may be implemented through a double patterning technology (DPT) or a method of generating a fin structure. In the present specification, an example of a method of generating the storage electrode layer ELST will be described later with reference to FIGS. 9A to 9D.

다시 도 3을 참조하면, 상기 스토리지 형성 과정(S147)에서는, 도 8a 내지 도 8c에 도시되는 바와 같이, 상기 유전막(TST) 및 기준 전극층(ELRF)은 형성된다. 이때, 상기 기준 전극층(ELRF)은 본 발명의 수직 다중 스토리지 디램 셀의 플레이트 전압으로 작용될 수 있다.Referring back to FIG. 3, in the storage forming process S147, as shown in FIGS. 8A to 8C, the dielectric film TST and the reference electrode layer ELRF are formed. In this case, the reference electrode layer ELRF may serve as a plate voltage of the vertical multiple storage DRAM cell of the present invention.

상기 스토리지 형성 과정(S147)은 더욱 구체적으로 유전막 형성 스텝(S147a) 및 기준 전극층 형성 스텝(S147b)을 포함한다.The storage forming process S147 more specifically includes a dielectric film forming step S147a and a reference electrode layer forming step S147b.

상기 유전막 형성 스텝(S147a)에서는, 상기 스토리지 전극층(ELST)의 표면에 유전막(TST)이 형성된다. 그리고, 상기 기준 전극층 형성 스텝(S147b)에서는, 상기 유전막(TST)을 덮는 스토리지 기준층(ELRF)이 형성된다.In the dielectric film forming step S147a, the dielectric film TST is formed on the surface of the storage electrode layer ELST. In the reference electrode layer forming step S147b, a storage reference layer ELRF is formed to cover the dielectric film TST.

이후, 필요에 따라, 상기 기준 도체층(ELRF)의 분리 영역이 식각되는 기준 분리 영역 식각 단계(S150)가 진행될 수 있다.Thereafter, if necessary, the reference separation region etching step S150 may be performed in which the separation region of the reference conductor layer ELRF is etched.

이러한 상기 기준 도체층(ELRF)의 분리 영역에 대한 식각 공정은 당업자라면 용이하게 실현할 수 있으므로, 본 명세서에서는, 그에 대한 구체적인 기술은 생략된다.
Since the etching process for the separation region of the reference conductor layer ELRF can be easily realized by those skilled in the art, a detailed description thereof will be omitted herein.

(( 핀구조의Fin structure 스트로지  Strozzi 전극층Electrode layer 형성방법) Formation method)

도 9a 내지 도 9d는 도 7a의 스토리지 전극층의 형성방법을 설명하기 위한 도면이다. 도 9a 내지 도 9d에서는, 이해의 명확화를 위하여, 상기 스토리지 전극층(ELST)의 하부의 구조물에 도시는 생략될 수 있음에 유의한다.9A to 9D are diagrams for describing a method of forming the storage electrode layer of FIG. 7A. 9A to 9D, for clarity of understanding, it may be omitted that the structure below the storage electrode layer ELST may be omitted.

도 9a에 도시되는 바와 같이, 채널 필라(PLCH)가 형성된 후에 상기 스토리지 절연층(LSTC)을 도포한다. 그리고, 상기 스토리지 절연층(LSTC)를 식각하여 상기 스토리지 콘택(HCS)를 형성한 후, 상기 스토리지 콘택(HCS)을 매립하도록 제1 스토리지 전극층 물질(ELST_1)을 도포한다.As shown in FIG. 9A, after the channel pillar PLCH is formed, the storage insulating layer LSTC is applied. After the storage insulating layer LSTC is etched to form the storage contact HCS, the first storage electrode layer material ELST_1 is coated to fill the storage contact HCS.

이어서, 도 9b에 도시되는 바와 같이, 상기 제1 스토리지 전극층 물질(ELST_1) 위의 상기 수직 다중 스토리지(VMCST)가 형성되는 영역 상에 소정의 상면(1a) 길이와 측면(1b) 길이를 가지는 메사 구조체(1)를 다수 형성한다. 이때, 메사 구조체(1)의 길이와 간격은 스토리지 용량에 대응하여 적절히 조절되어야 할 것이다.Subsequently, as shown in FIG. 9B, a mesa having a predetermined upper surface 1a length and a side surface 1b length on an area where the vertical multiple storage VMCST is formed on the first storage electrode layer material ELST_1. Many structures 1 are formed. At this time, the length and spacing of the mesa structure (1) will be appropriately adjusted in accordance with the storage capacity.

이어서, 도 9c에 도시되는 바와 같이, 상기 메사 구조체(1)의 상면과 측면에 도 2의 필라 기둥들(SRPR)이 될 수 있는 제2 스토리지 전극층 물질(ELST_2)을 증착한다. Subsequently, as illustrated in FIG. 9C, a second storage electrode layer material ELST_2 may be deposited on the top and side surfaces of the mesa structure 1, which may be the pillar pillars SRPR of FIG. 2.

계속하여, 도 9d에 도시되는 바와 같이, 화학 기계적 연마(CMP) 등을 통한 평탄화 공정과, 상기 수직 다중 스토리지(VMCST)가 형성되는 영역을 제외한 영역의 상기 제1 스토리지 전극층 물질(ELST_1)을 식각하여 상기 스토리지 전극층(ELST)이 형성된다. 본 실시예에서, 상기 제1 스토리지 전극층 물질(ELST_1)과 상기 제2 스토리지 전극층 물질(ELST_2)은 동일한 물질로 구현되는 것이 바람직하며, 잔존하는 상기 제1 스토리지 전극층 물질(ELST_1)과 상기 제2 스토리지 전극층 물질(ELST_2)은 전체적으로 도 7a의 스토리지 전극층(ELST)으로 형성된다.
Subsequently, as shown in FIG. 9D, the planarization process through chemical mechanical polishing (CMP) or the like, and the first storage electrode layer material ELST_1 in the region except for the region in which the vertical multiple storage VMCST is formed are etched. Thus, the storage electrode layer ELST is formed. In the present exemplary embodiment, the first storage electrode layer material ELST_1 and the second storage electrode layer material ELST_2 may be formed of the same material, and the remaining first storage electrode layer material ELST_1 and the second storage may be made of the same material. The electrode layer material ELST_2 is entirely formed of the storage electrode layer ELST of FIG. 7A.

(( 등가회로Equivalent circuit ))

도 10은 본 발명의 수직 다중 스토리지 디램 셀의 등가회로를 나타내는 도면이다. 도 10에 도시되는 바와 같이, 상기 채널 필라(PLCH)는 디램셀의 셀 트랜지스터로 작용하며, 상기 수직 다중 스토리지(VMCST)는 디램셀의 셀 스토리지로 작용한다. 이때, 상기 접합 배선(ESOU)는 본 발명의 디램셀의 비트라인으로 작용하며, 상기 게이트 배선(EGT)는 디램셀의 워드라인으로 작용한다. 그리고, 상기 기준 전극층(ELRF)는 셀 커패시터의 플레이트 전압으로 작용한다.10 is a diagram illustrating an equivalent circuit of a vertical multiple storage DRAM cell of the present invention. As shown in FIG. 10, the channel pillar PLCH serves as a cell transistor of a DRAM cell, and the vertical multiple storage VMCST serves as a cell storage of a DRAM cell. In this case, the junction line ESOU serves as a bit line of the DRAM cell of the present invention, and the gate line ETG serves as a word line of the DRAM cell. The reference electrode layer ELRF serves as a plate voltage of the cell capacitor.

상기와 같은 제조방법에 따라 생성되는 본 발명의 수직 다중 스토리지 디램 셀에서는, 셀 트랜지스터가 필라형으로 반도체 기판에 대하여 수직으로 형성되며, 상기 셀 트랜지스터 위에 수직 다중 스토리지가 형성된다. 이에 따라, 본 발명의 수직 다중 스토리지 디램 셀에 의하면, 셀 스토리지의 저장 용량의 충분한 확보가 가능하면서도, 레이아웃 면적을 저감할 수 있다. 그리고, 본 발명의 수직 다중 스토리지 디램 셀에서는, 게이트 배선을 관통하여 형성되는 채널 필라의 내면에 매립되는 채널 필라층에 채널 영역이 형성되도록 셀 트랜지스터가 구현됨으로써, 채널의 누설 전류량의 현저히 감소된다.
In the vertical multiple storage DRAM cell of the present invention generated according to the above-described manufacturing method, a cell transistor is pillar-shaped and formed perpendicular to the semiconductor substrate, and vertical multiple storage is formed on the cell transistor. Accordingly, according to the vertical multiple storage DRAM cell of the present invention, while sufficient storage capacity of the cell storage can be secured, the layout area can be reduced. In the vertical multiple storage DRAM cell of the present invention, the cell transistor is implemented such that the channel region is formed in the channel pillar layer embedded in the inner surface of the channel pillar formed through the gate wiring, thereby significantly reducing the amount of leakage current of the channel.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

Claims (7)

수직 다중 스토리지 디램 셀의 제조방법에 있어서,
반도체 기판 위에 접합 배선을 형성하는 접합 배선 단계;
상기 접합 배선 위에 게이트 폴리층을 형성하는 게이트 폴리층 형성 단계;
상기 게이트 폴리층을 관통하는 채널 필라를 형성하고, 상기 게이트 폴리층의 게이트 분리 영역을 식각하여 게이트 배선을 형성하는 게이트 배선 단계로서, 상기 채널 필라는 채널 필라층으로 매립되며, 내측면의 상기 채널 필라층에 채널 영역이 형성될 수 있으며, 상기 게이트 배선은 상기 게이트 폴리층의 게이트 분리 영역을 식각하여 형성되며, 상기 게이트 분리 영역은 상기 채널 필라가 형성되는 영역을 배제하는 상기 게이트 배선 단계; 및
상기 채널 필라 위에 상기 채널 필라의 채널 영역과 접속되는 스토리지 전극층과, 정전기장 속에서 전기 편극이 발생하는 유전막과, 기준 전압의 인가가 가능한 스토리지 기준층을 포함하는 수직 다중 스토리지를 형성하는 수직 다중 스토리지 형성 단계로서, 상기 스토리지 전극층은 복수개의 필라 기둥들을 가지며, 상기 스토리지 기준층은 상기 스토리지 전극층과 수직방향의 요철 모양으로 결합되며, 상기 유전막은 상기 스토리지 전극층과 상기 스토리지 기준층 사이의 경계면에 형성되는 상기 수직 다중 스토리지 형성 단계를 구비하며,
상기 채널 필라의 채널 영역은
상기 게이트 배선에 인가되는 전압에 따라 상기 접합 배선과 상기 수직 다중 스토리지의 상기 스토리지 전극층을 전기적으로 연결하는 채널이 형성될 수 있는 영역인 것을 특징으로 하는 수직 다중 스토리지 디램 셀의 제조방법.
In the method of manufacturing a vertical multiple storage DRAM cell,
A junction wiring step of forming a junction wiring on the semiconductor substrate;
A gate poly layer forming step of forming a gate poly layer on the junction wiring;
Forming a channel pillar penetrating through the gate poly layer and etching a gate isolation region of the gate poly layer to form a gate wiring, wherein the channel pillar is filled with a channel pillar layer, and the channel on the inner side A channel region may be formed in the pillar layer, the gate line may be formed by etching a gate isolation region of the gate poly layer, and the gate isolation region may exclude a region where the channel pillar is formed; And
Forming vertical multiple storage on the channel pillar to form a vertical multiple storage including a storage electrode layer connected to the channel region of the channel pillar, a dielectric layer in which electrical polarization occurs in an electrostatic field, and a storage reference layer to which a reference voltage can be applied. In an embodiment, the storage electrode layer has a plurality of pillar pillars, the storage reference layer is coupled to the storage electrode layer in a vertical uneven shape, and the dielectric layer is formed on the interface between the storage electrode layer and the storage reference layer. Storage forming step,
The channel region of the channel pillar is
And a region in which a channel for electrically connecting the junction line and the storage electrode layer of the vertical multiple storage may be formed according to the voltage applied to the gate wiring.
제1 항에 있어서, 상기 게이트 폴리층 형성 단계는
상기 접합 배선 위에 접합 절연층을 형성하는 접합 절연층 형성과정;
상기 접합 절연층을 관통하는 접합 콘택을 형성하는 접합 콘택 형성과정으로서, 상기 접합 콘택은 상기 채널 필라의 채널 영역과 상기 접합 배선을 전기적으로 연결하는 상기 접합 콘택 형성과정; 및
상기 접합 콘택이 형성된 상기 접합 절연층 상에 상기 게이트 폴리층을 증착하는 게이트 폴리층 도포과정을 구비하는 것을 특징으로 하는 수직 다중 스토리지 디램 셀의 제조방법.
The method of claim 1, wherein the forming of the gate poly layer is performed.
Forming a junction insulating layer on the junction wiring;
Forming a junction contact penetrating the junction insulating layer, the junction contact forming the junction contact electrically connecting the channel region of the channel pillar and the junction wiring; And
And depositing the gate poly layer on the junction insulating layer on which the junction contact is formed.
제2 항에 있어서, 상기 게이트 배선 단계는
상기 접합 콘택이 노출되도록 상기 게이트 폴리층을 식각하여 채널 필라 공간을 형성하는 채널 필라 식각 과정;
상기 채널 필라 공간에 노출되는 상기 게이트 폴리층의 표면에 게이트 산화막을 형성하는 게이트 산화막 형성과정;
상기 게이트 산화막이 형성된 상기 채널 필라 공간을 상기 채널 필라층으로 매립하여, 상기 채널 필라를 형성하는 채널 필라층 매립 과정; 및
상기 게이트 폴리층의 상기 게이트 분리 영역을 식각하여 상기 게이트 배선을 형성하는 게이트 분리 영역 식각 과정을 구비하는 것을 특징으로 하는 수직 다중 스토리지 디램 셀의 제조방법.
The method of claim 2, wherein the gate wiring step
A channel pillar etching process of etching the gate poly layer to expose the junction contact to form a channel pillar space;
Forming a gate oxide film on a surface of the gate poly layer exposed to the channel pillar space;
Filling the channel pillar space in which the gate oxide layer is formed with the channel pillar layer to form the channel pillar; And
And etching the gate isolation region of the gate poly layer to form the gate wiring.
제3 항에 있어서, 상기 수직 다중 스토리지 형성 단계는
상기 채널 필라 및 상기 게이트 배선 위에 스토리지 절연층을 형성하고, 상기 채널 필라의 채널 영역이 노출되도록 상기 스토리지 절연층을 식각하여 스토리지 콘택을 형성하고, 상기 스토리지 콘택을 통하여 상기 채널 영역에 접속되는 상기 스토리지 전극층을 형성하는 스토리지 전극층 형성과정; 및
상기 스토리지 전극층의 표면에 유전막을 형성하고, 상기 유전막을 덮는 스토리지 기준층을 형성하는 스토리지 형성 과정을 구비하는 것을 특징으로 하는 수직 다중 스토리지 디램 셀의 제조방법.
The method of claim 3, wherein the vertical multiple storage forming step is
A storage insulating layer is formed on the channel pillar and the gate wiring, the storage insulating layer is etched to expose the channel region of the channel pillar, and a storage contact is formed, and the storage is connected to the channel region through the storage contact. A storage electrode layer forming process of forming an electrode layer; And
And forming a storage layer on a surface of the storage electrode layer and forming a storage reference layer covering the dielectric layer.
제1항에 있어서, 상기 채널 필라는
필라형인 것을 특징으로 하는 수직 다중 스토리지 디램 셀의 제조방법.
The channel pillar of claim 1, wherein the channel pillar
A method of manufacturing a vertical multiple storage DRAM cell, characterized in that the pillar type.
삭제delete 삭제delete
KR1020130015843A 2013-02-14 2013-02-14 Vertical multiple storage dram cell and fabrication method therefor KR101377068B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130015843A KR101377068B1 (en) 2013-02-14 2013-02-14 Vertical multiple storage dram cell and fabrication method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130015843A KR101377068B1 (en) 2013-02-14 2013-02-14 Vertical multiple storage dram cell and fabrication method therefor

Publications (1)

Publication Number Publication Date
KR101377068B1 true KR101377068B1 (en) 2014-03-25

Family

ID=50649314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130015843A KR101377068B1 (en) 2013-02-14 2013-02-14 Vertical multiple storage dram cell and fabrication method therefor

Country Status (1)

Country Link
KR (1) KR101377068B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9660024B2 (en) 2014-12-18 2017-05-23 Samsung Electronics Co., Ltd. Semiconductor device with two transistors and a capacitor
US9978881B2 (en) 2016-08-05 2018-05-22 Samsung Electronics Co., Ltd. Integrated circuit devices and method of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100660891B1 (en) 2005-11-18 2006-12-26 삼성전자주식회사 Semiconductor device having vertical channel transistor and method for manufacturing the same
KR100723527B1 (en) * 2006-02-13 2007-05-30 삼성전자주식회사 Method of manufacturing semiconductor device including vertical channel transistor and semiconductor device fabricated using the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100660891B1 (en) 2005-11-18 2006-12-26 삼성전자주식회사 Semiconductor device having vertical channel transistor and method for manufacturing the same
KR100723527B1 (en) * 2006-02-13 2007-05-30 삼성전자주식회사 Method of manufacturing semiconductor device including vertical channel transistor and semiconductor device fabricated using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9660024B2 (en) 2014-12-18 2017-05-23 Samsung Electronics Co., Ltd. Semiconductor device with two transistors and a capacitor
US9978881B2 (en) 2016-08-05 2018-05-22 Samsung Electronics Co., Ltd. Integrated circuit devices and method of manufacturing the same
US10361319B2 (en) 2016-08-05 2019-07-23 Samsung Electronics Co., Ltd. Integrated circuit devices

Similar Documents

Publication Publication Date Title
US11545505B2 (en) Through array contact structure of three-dimensional memory device
CN112164698B (en) Three-dimensional memory device and method of fabricating the same
US10593690B2 (en) Hybrid bonding contact structure of three-dimensional memory device
EP3139405B1 (en) Buried interconnect for semicondutor circuits
JP4577687B2 (en) Semiconductor device
JP7273183B2 (en) Method for forming three-dimensional memory device
US11901313B2 (en) Methods for forming three-dimensional memory devices with supporting structure for staircase region
US20220037353A1 (en) Three-dimensional memory devices with supporting structure for staircase region
US20190088643A1 (en) Three dimensional memory device and method for fabricating the same
US20130168832A1 (en) Semiconductor device
TW201440172A (en) Semiconductor structure with buried word line and manufacturing method therefor
JP5697952B2 (en) Semiconductor device, semiconductor device manufacturing method, and data processing system
KR101377068B1 (en) Vertical multiple storage dram cell and fabrication method therefor
KR20230002798A (en) Method for forming a contact structure and semiconductor device thereof
CN105789179B (en) The active region contact window and its manufacturing method of dynamic random access memory
KR101372307B1 (en) Sylinder type multiple level storage dram cell and fabrication method therefor
CN107919360A (en) Using the integrated circuit with decoupling capacitor of three well-type structures
CN209029382U (en) Memory construction
CN112185969A (en) Three-dimensional memory structure and preparation method thereof
KR101386911B1 (en) Pilla type vertical dram cell and fabrication method therefor
CN108281423A (en) The method for making semiconductor element
KR20110101709A (en) Semiconductor device and method of fabricating the same
CN117174745A (en) Semiconductor structure, manufacturing method thereof and memory
CN115148732A (en) Semiconductor structure and method for forming semiconductor structure
TW202221908A (en) Method for forming three-dimensional memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170316

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200302

Year of fee payment: 7