KR101373964B1 - Light emitting element driving circuit, thin film transistor used for the light emitting element driving circuit and method for manufacturing thereof - Google Patents
Light emitting element driving circuit, thin film transistor used for the light emitting element driving circuit and method for manufacturing thereof Download PDFInfo
- Publication number
- KR101373964B1 KR101373964B1 KR1020120087914A KR20120087914A KR101373964B1 KR 101373964 B1 KR101373964 B1 KR 101373964B1 KR 1020120087914 A KR1020120087914 A KR 1020120087914A KR 20120087914 A KR20120087914 A KR 20120087914A KR 101373964 B1 KR101373964 B1 KR 101373964B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- drain electrode
- shape
- thin film
- film transistor
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims description 44
- 238000000034 method Methods 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 31
- 239000004065 semiconductor Substances 0.000 claims description 20
- 239000011241 protective layer Substances 0.000 claims description 17
- 239000010408 film Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 238000002161 passivation Methods 0.000 claims description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- NJWNEWQMQCGRDO-UHFFFAOYSA-N indium zinc Chemical compound [Zn].[In] NJWNEWQMQCGRDO-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
- H01L31/022475—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
Abstract
디스플레이 소자의 구동회로에 사용되는 인버터 및 이에 포함되는 로드 트랜지스터가 개시된다. 개시된 기판; 상기 기판 위에 위치하는 게이트 전극; 상기 게이트 전극 위에 위치하는 소스 전극/드레인 전극; 및 상기 소스 전극/드레인 전극 위에 위치하는 플로팅 전극;을 포함하되, 상기 게이트 전극과 상기 플로팅 전극은 동일 축 상에 위치한다. An inverter used in a driving circuit of a display element and a load transistor included therein are disclosed. Disclosed substrates; A gate electrode on the substrate; A source electrode and a drain electrode positioned on the gate electrode; And a floating electrode positioned on the source electrode / drain electrode, wherein the gate electrode and the floating electrode are positioned on the same axis.
Description
본 발명의 실시예들은 디스플레이 소자 구동회로, 상기 디스플레이 소자의 구동회로에 사용되는 박막 트랜지스터 및 이의 제조 방법에 관한 것으로서, 더욱 상세하게는 크기를 증가시키지 않으면서도 낮은 구동 전압에서 충분한 도통전류를 보장할 수 있고, 균일성 및 안정성을 향상시킬 수 있는 박막 트랜지스터 및 이의 제조 방법과 상기한 박막 트랜지스터를 하나 이상 포함하는 디스플레이 소자 구동 장치에 관한 것이다. Embodiments of the present invention relate to a display element driving circuit, a thin film transistor used in the driving circuit of the display element, and a manufacturing method thereof, and more particularly, to ensure sufficient conduction current at a low driving voltage without increasing the size. The present invention relates to a thin film transistor capable of improving uniformity and stability, a method of manufacturing the same, and a display device driving apparatus including one or more of the thin film transistors.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 유기 발광 다이오드(OLED: Organic Light Emitting Diode)는 빛을 발산하는 층이 유기 화합물로 되어 있는 디스플레이 소자로서, 해상도와 컬러표시 및 화질 등에서 우수하여 스마트폰, 태블릿 PC 등과 같은 휴대 단말에 많이 활용되고 있다. Recently, interest in information display has increased, and a demand for using portable information media has increased, and a light-weight flat panel display (FPD) that replaces a cathode ray tube (CRT) And research and commercialization are being carried out. In particular, an organic light emitting diode (OLED) is a display device in which a light emitting layer is made of an organic compound, and is excellent in resolution, color display, and image quality, and is widely used in portable terminals such as smartphones and tablet PCs. It is becoming.
도 1은 유기 발광 다이오드를 구동하기 위한 구동회로에 사용되는 종래의 박막 트랜지스터의 단면도를 도시한 도면이고, 도 2는 도 1의 종래의 박막 트랜지스터의 평면도를 도시한 도면이다. 1 is a cross-sectional view of a conventional thin film transistor used in a driving circuit for driving an organic light emitting diode, and FIG. 2 is a plan view of the conventional thin film transistor of FIG. 1.
도 1 및 도 2를 참조하면, 종래의 박막 트랜지스터(100)는 기판(110), 게이트 전극(120), 게이트 절연막(130), 산화물 반도체층(140), 에치 스토퍼(150), 소스 전극(160), 드레인 전극(170), 보호층(180) 및 픽셀 전극(190)을 포함한다. 1 and 2, the conventional
그런데, 상기와 같이 구성되는 종래의 박막 트랜지스터(100)의 경우, 충분한 도통전류를 보장하기 위해서는 채널의 너비와 길이의 비율을 증가, 즉 박막 트랜지스터(100)의 크기를 증가시켜야 하는 단점이 있고, 구동 전압이 높아 구동 마진(Driving Margin)이 낮은 단점이 있었다. However, in the conventional
또한, 종래의 박막 트랜지스터(100)는 소스 전극(160)/드레인 전극(170)에 존재하는 모서리에 의해 소자의 안정성이 보장되지 않는 문제점 또한 존재하였다. In addition, the conventional
상기한 바와 같은 종래기술의 문제점을 해결하기 위해, 본 발명에서는 크기를 증가시키지 않으면서도 낮은 구동 전압에서 충분한 도통전류를 보장할 수 있고, 균일성 및 안정성을 향상시킬 수 있는 박막 트랜지스터 및 이의 제조 방법과 상기한 박막 트랜지스터를 하나 이상 포함하는 디스플레이 소자 구동 장치를 제안하고자 한다. In order to solve the problems of the prior art as described above, the present invention can ensure a sufficient conduction current at a low driving voltage without increasing the size, and can improve the uniformity and stability and a manufacturing method thereof And a display device driving apparatus including at least one of the above-described thin film transistors.
본 발명의 다른 목적들은 하기의 실시예를 통해 당업자에 의해 도출될 수 있을 것이다.Other objects of the invention will be apparent to those skilled in the art from the following examples.
상기한 목적을 달성하기 위해 본 발명의 바람직한 일 실시예에 따르면, 디스플레이 소자의 구동회로에 사용되는 박막 트랜지스터에 있어서, 기판; 상기 기판 위에 위치하는 게이트 전극; 및 상기 게이트 전극 위에 위치하는 소스 전극/드레인 전극;을 포함하되, 상기 드레인 전극의 적어도 일부의 평면도 상의 형상은 환형상 또는 환형상에서 일부가 제거된 형상이고, 상기 소스 전극은 평면도 상에서 상기 환형상 또는 환형상에서 일부가 제거된 형상의 내부에 위치하는 것을 특징으로 하는 박막 트랜지스터가 제공된다. According to a preferred embodiment of the present invention to achieve the above object, a thin film transistor for use in a driving circuit of a display element, the substrate; A gate electrode on the substrate; And a source electrode / drain electrode positioned on the gate electrode, wherein the shape on the plan view of at least a portion of the drain electrode is an annular shape or a portion removed from the annular shape, and the source electrode is the annular shape or A thin film transistor is provided which is located inside a shape in which a part of the annular shape is removed.
상기 소스 전극은 상기 디스플레이 소자의 입력단과 전기적으로 연결되고, 상기 드레인 전극은 상기 디스플레이 소자를 구동하기 위한 전원단과 전기적으로 연결될 수 있다. The source electrode may be electrically connected to an input terminal of the display element, and the drain electrode may be electrically connected to a power source terminal for driving the display element.
상기 박막 트랜지스터는 상기 게이트 전극과 상기 소스 전극/드레인 전극 사이에 위치하는 게이트 절연막; 상기 게이트 절연막과 상기 소스 전극/드레인 전극 사이에 위치하는 산화물 반도체층; 상기 산화물 반도체층과 상기 소스 전극/드레인 전극 사이에 위치하는 에치 스토퍼; 상기 소스 전극/드레인 전극의 위에 위치하는 보호층; 및 상기 보호층 위에 형성되는 수평 전극부 및 상기 보호층을 관통하여 상기 수평 전극부와 상기 소스 전극을 전기적으로 연결하는 수직 전극부로 구성된 연결 전극;을 더 포함하되, 상기 소스 전극은 상기 연결 전극을 통해 상기 디스플레이 소자의 입력단과 전기적으로 연결될 수 있다. The thin film transistor may include a gate insulating layer positioned between the gate electrode and the source electrode / drain electrode; An oxide semiconductor layer positioned between the gate insulating layer and the source electrode / drain electrode; An etch stopper positioned between the oxide semiconductor layer and the source electrode / drain electrode; A protective layer on the source electrode / drain electrode; And a connection electrode configured to include a horizontal electrode portion formed on the protective layer and a vertical electrode portion penetrating the protective layer to electrically connect the horizontal electrode portion and the source electrode. The source electrode may include the connection electrode. It may be electrically connected to the input terminal of the display device.
상기 게이트 전극의 적어도 일부의 평면도 상의 형상 및 상기 산화물 반도체층의 평면도 상의 형상은 각각 원형상이고, 상기 에치 스토퍼의 형상은 환형상이고, 단면도 상에서 상기 에치 스토퍼의 일부는 상기 소스 전극과 상기 드레인 전극 사이에 위치할 수 있다. The shape on the top view of the at least part of the gate electrode and the shape on the top view of the oxide semiconductor layer are each circular, the shape of the etch stopper is annular, and in the sectional view a part of the etch stopper is disposed between the source electrode and the drain electrode. Can be located.
상기 산화물 반도체층을 구성하는 물질은 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn), 알리미늄(Al) 중 적어도 하나의 원소로 구성될 수 있다. The material constituting the oxide semiconductor layer may include at least one element of indium (In), gallium (Ga), zinc (Zn), tin (Sn), and aluminum (Al).
상기 연결 전극은 금속 또는 투명 전도성 물질일 수 있다. The connection electrode may be a metal or a transparent conductive material.
또한, 본 발명의 다른 실시예에 따르면, 디스플레이 소자의 구동회로에 사용되는 박막 트랜지스터의 제조 방법에 있어서, 기판 위에 게이트 전극을 형성하는 단계; 상기 게이트 전극 위에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 위에 산화물 반도체층을 형성하는 단계; 상기 산화물 반도체층 위에 평면도 상의 적어도 일부의 형상이 환형상 또는 환형상에서 일부가 제거된 형상을 가지는 드레인 전극을 형성하는 단계; 상기 드레인 전극 위에 보호층을 형성하는 단계; 평면도 상에서 상기 환형상 또는 환형상에서 일부가 제거된 형상의 내부 부분에 상기 보호층을 관통하는 컨택 홀을 형성하는 단계; 및 상기 컨택 홀을 통해 소스 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법이 제공된다. In addition, according to another embodiment of the present invention, a method of manufacturing a thin film transistor used in a driving circuit of a display element, the method comprising: forming a gate electrode on a substrate; Forming a gate insulating film on the gate electrode; Forming an oxide semiconductor layer on the gate insulating film; Forming a drain electrode on the oxide semiconductor layer, the drain electrode having a shape in which at least a part of the plan view is removed from the annular shape or a part of the annular shape; Forming a protective layer on the drain electrode; Forming a contact hole penetrating the protective layer in an inner portion of the annular shape or a portion of which is removed from the annular shape in a plan view; And forming a source electrode through the contact hole.
본 발명에 따른 박막 트랜지스터는 크기를 증가시키지 않으면서도 낮은 구동 전압에서 충분한 도통전류를 보장할 수 있고, 균일성 및 안정성을 향상시킬 수 있는 장점이 있다. The thin film transistor according to the present invention can guarantee sufficient conduction current at a low driving voltage without increasing the size, and has the advantage of improving the uniformity and stability.
도 1은 유기 발광 다이오드를 구동하기 위한 구동회로에 사용되는 종래의 박막 트랜지스터의 단면도를 도시한 도면이다.
도 2는 도 1의 종래의 박막 트랜지스터의 평면도를 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 소자의 구동회로에 포함되는 박막 트랜지스터의 단면도를 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 소자의 구동회로에 포함되는 박막 트랜지스터의 평면도를 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 소자의 구동회로에 포함되는 박막 트랜지스터의 제조 방법의 전체적인 흐름을 도시한 순서도이다.
도 6은 본 발명의 일 실시예에 따른 디스플레이 소자 구동회로의 회로 구성을 도시한 도면이다.
도 7은 도 6에 도시된 디스플레이 소자 구동회로 내에 박막 트랜지스터가 포함되는 경우에 있어, 드레인 전극의 전압의 변화에 따른 도통전류의 크기 변화를 도시한 그래프이다.
도 8은 박막 트랜지스터의 게이트 전압의 크기 변화에 따른 도통전류의 크기 변화 및 드레인 전압의 크기 변화에 따른 도통전류의 크기 변화를 도시한 그래프이다. 1 is a cross-sectional view of a conventional thin film transistor used in a driving circuit for driving an organic light emitting diode.
2 is a plan view illustrating a conventional thin film transistor of FIG. 1.
3 is a cross-sectional view of a thin film transistor included in a driving circuit of a display device according to an exemplary embodiment of the present invention.
4 is a plan view illustrating a thin film transistor included in a driving circuit of a display device according to an exemplary embodiment of the present invention.
5 is a flowchart illustrating an overall flow of a method of manufacturing a thin film transistor included in a driving circuit of a display device according to an exemplary embodiment of the present invention.
6 is a diagram illustrating a circuit configuration of a display element driving circuit according to an embodiment of the present invention.
FIG. 7 is a graph illustrating a change in conduction current according to a change in the voltage of the drain electrode when the thin film transistor is included in the display element driving circuit shown in FIG. 6.
8 is a graph illustrating a change in the conduction current according to the change in the magnitude of the gate voltage of the thin film transistor and a change in the conduction current according to the change in the drain voltage.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. While the invention is susceptible to various modifications and alternative forms, specific embodiments thereof are shown by way of example in the drawings and will herein be described in detail. It should be understood, however, that the invention is not intended to be limited to the particular embodiments, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. Like reference numerals are used for like elements in describing each drawing.
이하에서, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. Hereinafter, embodiments according to the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명의 일 실시예에 따른 디스플레이 소자의 구동회로에 포함되는 박막 트랜지스터의 단면도를 도시한 도면이고, 도 4는 본 발명의 일 실시예에 따른 디스플레이 소자의 구동회로에 포함되는 박막 트랜지스터의 평면도를 도시한 도면이다. 3 is a cross-sectional view of a thin film transistor included in a driving circuit of a display device according to an embodiment of the present invention, and FIG. 4 is a thin film transistor included in a driving circuit of a display device according to an embodiment of the present invention. A top view of the figure is shown.
도 3 및 도 4를 참조하면, 본 발명의 일 실시예에 따른 박막 트랜지스터(300)는 기판(310), 게이트 전극(320), 게이트 절연막(330), 산화물 반도체층(340), 에치 스토퍼(350), 드레인 전극(360), 소스 전극(370), 보호층(380), 및 연결 전극(390)을 포함한다. 3 and 4, the
그리고, 도 5는 본 발명의 일 실시예에 따른 디스플레이 소자의 구동회로에 포함되는 박막 트랜지스터의 제조 방법의 전체적인 흐름을 도시한 순서도이다. 5 is a flowchart illustrating the overall flow of a manufacturing method of a thin film transistor included in a driving circuit of a display device according to an exemplary embodiment of the present invention.
이하, 도 3 내지 도 5를 참조하여 각 구성 요소별 기능 및 각 단계별로 수행되는 과정을 상세하게 설명하기로 한다. Hereinafter, a function of each component and a process performed at each step will be described in detail with reference to FIGS. 3 to 5.
단계(S502)에서는 기판(310) 위에 게이트 전극(320)을 형성한다. In operation S502, the
여기서, 기판(310)은 유리(glass), 플라스틱 또는 석영 재질일 수 있다. 그리고, 게이트 전극(320)은 금속 재질일 수 있으며, 일례로, 몰리브덴(Mo)이 사용될 수 있다. Here, the
보다 상세하게, 단계(S502)에서는 기판(310) 위에 게이트 도전막을 증착하고, 게이트 도전막 상에 포토 레지스트 패턴을 형성한 후, 포토레지스트 패턴을 마스크로 하여 게이트 도전막을 선택적으로 식각, 즉, 패터닝함으로써 게이트 전극(320)을 형성할 수 있다. In more detail, in step S502, a gate conductive film is deposited on the
이와 같은 게이트 전극(320)의 적어도 일부의 평면도 상의 형상은 원형상일 수 있다. 일례로서, 도 4에 도시된 바와 같이, 게이트 전극(320)의 일부의 형상은 원형상이고, 나머지 일부의 형상을 원형상과 연결된 막대 형상을 가질 수 있다. The shape on the plan view of at least a part of the
다음으로, 단계(S504)에서는 게이트 전극(320) 위에 게이트 절연막(330) 및 산화물 반도체층(340)을 순차적으로 형성(증착 및 패터닝)한다. Next, in step S504, the
일례로서, 산화물 반도체층(340)의 평면도 상의 형상은 도 4에 도시된 바와 같이 원형상일 수 있다. As an example, the shape on the top view of the
그리고, 게이트 절연막(Gate Insulator)(330)은 실리콘 산화물(일례로, SiO2) 또는 실리콘 질화물일 수 있다. 또한, 본 발명의 일 실시예에 따르면, 산화물 반도체층(340)을 구성하는 물질은 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn), 알리미늄(Al) 중 적어도 하나의 원소로 구성될 수 있다. 일례로, 산화물 반도체층(340)은 a-IGZO(amorphous Indium Gallium Zinc Oxide)로 구성될 수 있다. 이러한 산화물 반도체층(424)은 게이트 전극(422)과 동일 축 상에 형성될 수 있다. The
계속하여, 단계(S506)에서는 산화물 반도체층(340)의 상부에 에치 스토퍼(Etch Stopper)(350)를 형성한다. Subsequently, in step S506, an
일례로서, 에치 스토퍼(350)의 평면도 상의 형상은 도 4에 도시된 바와 같이 환형()일 수 있으며, 이에 따라 단면도 상에서는 2개의 에치 스토퍼(350)가 수평 방향으로 나란히 형성된 형상을 가질 수 있다. As an example, the shape on the top view of the
또한, 에치 스토퍼(350)를 구성하는 물질은 실리콘 산화물(일례로, SiO2)일 수 있다. In addition, the material constituting the
이 후, 단계(S508)에서는 에치 스토퍼(350)의 위에 드레인 전극(360)을 형성한다. 드레인 전극(360)은 금속 재질일 수 있으며, 일례로, 몰리브덴(Mo)이 사용될 수 있다. Thereafter, in step S508, the
여기서, 드레인 전극(360)의 적어도 일부는 평면도 상의 형상이 환형(일례로, ) 또는 환형에서 일부가 제거된 형상(일례로, 또는 )을 가진다. 또한, 드레인 전극(360)은 평면도 상에서 막대 형태의 전극 부분을 더 포함할 수 있다. 따라서, 드레인 전극(360)의 일부가 평면도 상에서 환형 형상을 가지고, 나머지 일부가 평면도 상에서 막대 형상을 기지는 경우, 드레인 전극(360)은 도 4에 도시된 바와 같이 ""의 형상을 가지게 된다. Here, at least a part of the
다음으로, 단계(S510)에서는 드레인 전극(360) 위에 보호층(Passivation Layer)(380)을 형성한다. 일례로서, 보호층(390)을 구성하는 물질은 실리콘 산화물(일례로, SiO2)일 수 있다. Next, in step S510, a
계속하여, 단계(S512)에서는 평면도 상에서 상기 환형 또는 환형에서 일부가 제거된 형상의 내부 부분에 보호층(380)을 관통하는 컨택 홀을 형성하고, 단계(S514)에서는 컨택 홀을 통해 보호층(380)의 내부에 소스 전극(370)을 형성한다. 소스 전극(370) 역시 금속 재질일 수 있으며, 일례로, 몰리브덴(Mo)이 사용될 수 있다.Subsequently, in step S512, a contact hole penetrating through the
이에 따라, 소스 전극(370)은 평면도 상에서 상기 환형 또는 환형에서 일부가 제거된 형상의 내부에 위치하게 된다. 일례로, 드레인 전극(360)이 ""의 형상을 가지는 경우, 드레인 전극(360) 및 소스 전극(370)의 평면도 상의 형상은 도 4에 도시된 바와 같이 ""의 형상을 가지게 된다. Accordingly, the
한편, 드레인 전극(360)의 환형상의 내부 반지름 및 외부 반지름은 에치 스토퍼(350)의 환형상의 내부 반지름 및 외부 반지름보다 클 수 있다. 따라서, 에치 스토퍼(350)의 일부는 도 4에 도시된 바와 같이 단면도 상에서 드레인 전극(360)과 소스 전극(370) 사이, 즉, 즉, 채널 부분에 위치하게 된다. Meanwhile, the annular inner and outer radii of the
마지막으로, 단계(S516)에서는 컨택 홀의 나머지 내부 및 보호층(380)의 위에 연결 전극(390)을 형성한다. 일례로서, 연결 전극(390)은 금속 재질(일례로, 몰디브덴(Mo))일 수도 있고, 투명 전도성 물질(일례로, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide))일 수도 있다. Finally, in step S516, the
보다 상세하게, 연결 전극(390)은 보호층(380) 위에 형성되는 수평 전극부(381) 및 보호층(380)을 관통하여 수평 전극부(381)와 소스 전극(370)을 전기적으로 연결하는 수직 전극부(382)로 구성될 수 있다. 이러한 연결 전극(390)은 소스 전극(370)을 박막 트랜지스터(300)의 외부의 다른 구성 요소와 전기적으로 연결하는 역할을 수행한다. In more detail, the
상기와 같이 구성되는 박막 트랜지스터(300)은 전원단 및 디스플레이 소자의 입력단과 연결되어 디스플레이 소자로 전원을 공급하는 역할을 수행할 수 있다. The
일례로서, 디스플레이 소자 및 이의 구동회로(디스플레이 소자 구동회로)는 도 6에 도시된 바와 같은 회로 구성을 가질 수 있다. 이 경우, 박막 트랜지스터(300)의 드레인 전극(360)은 디스플레이 소자를 구동하기 위한 전원단과 전기적으로 연결되고, 박막 트랜지스터(300)의 소스 전극(370)은 디스플레이 소자의 입력단과 전기적으로 연결될 수 있다. 예를 들어, 소스 전극(370)은 연결 전극(390)을 통해 디스플레이 소자의 입력단과 전기적으로 연결될 수 있다. As an example, the display element and its driving circuit (display element driving circuit) may have a circuit configuration as shown in FIG. In this case, the
상기와 같이 구성되는 본 발명에 따른 박막 트랜지스터(300)는 도 1 및 도 2에 도시된 종래의 박막 트랜지스터(100)와 달리 드레인 전극(360) 및 소스 전극(370)이 평면도 상에서 환형상 내지 원형상을 가지므로, 모서리에 의한 소자의 안정성 문제를 해결할 수 있게 된다. Unlike the conventional
또한, 본 발명에 따른 박막 트랜지스터(300)는 드레인 전극(360)과 소스 전극(370)이 환형상 내지 원형상을 가지므로, 드레인 전극(360)과 소스 전극(370) 사이에 넓은 공간을 확보할 수 있으므로, 박막 트랜지스터(300)의 크기를 크게 하지 않고도 충분한 채널 너비를 확보할 수 있게 되어 충분한 도통전류를 보장할 수 있게 된다. In addition, in the
이하에서는 도 7 및 도 8을 참조하여 본 발명의 일 실시예에 따른 박막 트랜지스터(300)의 전기적 특성을 보다 상세하게 설명하기로 한다. Hereinafter, the electrical characteristics of the
먼저, 도 7은 도 6에 도시된 디스플레이 소자 구동회로 내에 박막 트랜지스터(300)가 포함되는 경우에 있어, 드레인 전극(360)의 전압(즉, 전원단의 전압(VDD))의 변화에 따른 도통전류의 크기 변화를 도시한 그래프이다. First, FIG. 7 illustrates a case in which the
도 7을 참조하면, 도통전류가 포화(saturation)되는 전압이 4V로서 비교적 낮으므로, 본 발명에 따른 박막 트랜지스터(300)가 포함된 디스플레이 소자 구동회로는 낮은 구동 전압에서도 디스플레이 소자로 안정적인 전류의 공급이 가능하게 된다. Referring to FIG. 7, since the voltage at which the conduction current is saturated is relatively low as 4V, the display element driving circuit including the
다음으로, 도 8은 박막 트랜지스터(300)의 게이트 전압의 크기 변화에 따른 도통전류(드레인 전류)의 크기 변화(도 8의 (a)) 및 드레인 전압의 크기 변화에 따른 도통전류의 크기 변화를 도시한 그래프이다. Next, FIG. 8 illustrates the change in the conduction current (drain current) according to the change in the gate voltage of the thin film transistor 300 (FIG. 8A) and the change in the conduction current according to the change in the drain voltage. It is a graph shown.
도 8의 (a)를 참조하면, 게이트 전압의 크기가 0V 이하인 영역에서 흐르는 전류인 누설 전류가 전반적으로 적은 것을 확인할 수 있으며, 특히 드레인 전극(360)의 폭(W, 즉 환형상의 드레인 전극(360)의 둘레의 길이)이 작을수록 누설 전류를 더욱 감소시킬 수 있음을 확인할 수 있다. Referring to FIG. 8A, it can be seen that the leakage current, which is the current flowing in the region where the gate voltage is 0 V or less, is generally small. In particular, the width W of the drain electrode 360 (that is, the annular drain electrode ( It can be seen that the smaller the length of the circumference of the 360)) can further reduce the leakage current.
또한, 도 8의 (b)를 참조하면, 약 4V의 낮은 구동 전압에서도 도통전류가 포화됨을 확인할 수 있으며, 특히, 드레인 전극(360)의 폭이 짧을수록 드레인 전극(360)과 소스 전극(370)이 오버랩되는 영역이 감소되어 보다 큰 도통전류를 보장할 수 있음을 확인할 수 있다. In addition, referring to FIG. 8B, it can be seen that the conduction current is saturated even at a low driving voltage of about 4 V. In particular, as the width of the
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.As described above, the present invention has been described with reference to particular embodiments, such as specific elements, and limited embodiments and drawings. However, it should be understood that the present invention is not limited to the above- Various modifications and variations may be made thereto by those skilled in the art to which the present invention pertains. Accordingly, the spirit of the present invention should not be construed as being limited to the embodiments described, and all of the equivalents or equivalents of the claims, as well as the following claims, belong to the scope of the present invention .
Claims (9)
기판;
상기 기판 위에 위치하는 게이트 전극;
상기 게이트 전극 위에 위치하는 소스 전극/드레인 전극;
상기 소스 전극/드레인 전극의 위에 위치하는 보호층; 및
상기 보호층 위에 형성되는 수평 전극부 및 상기 보호층을 관통하여 상기 수평 전극부와 상기 소스 전극을 전기적으로 연결하는 수직 전극부로 구성된 연결 전극;을 포함하되,
상기 드레인 전극의 평면도 상의 형상은 환형상 또는 환형상에서 일부가 제거된 형상이고,
상기 소스 전극은 평면도 상에서 상기 환형상 또는 환형상에서 일부가 제거된 형상의 내부에 위치하고, 상기 소스 전극은 상기 연결 전극을 통해 상기 디스플레이 소자의 입력단과 전기적으로 연결되는 것을 특징으로 하는 박막 트랜지스터.In the thin film transistor used for the drive circuit of a display element,
Board;
A gate electrode on the substrate;
A source electrode and a drain electrode positioned on the gate electrode;
A protective layer on the source electrode / drain electrode; And
And a connecting electrode including a horizontal electrode part formed on the protective layer and a vertical electrode part electrically passing through the protective layer to electrically connect the horizontal electrode part and the source electrode.
The shape on the plan view of the drain electrode is a shape in which a portion is removed from an annular shape or an annular shape,
And the source electrode is positioned inside the annular shape or a shape in which the portion is removed from the annular shape on a plan view, and the source electrode is electrically connected to an input terminal of the display element through the connection electrode.
상기 드레인 전극은 상기 디스플레이 소자를 구동하기 위한 전원단과 전기적으로 연결되는 것을 특징으로 하는 박막 트랜지스터.The method of claim 1,
And the drain electrode is electrically connected to a power supply terminal for driving the display element.
상기 박막 트랜지스터는
상기 게이트 전극과 상기 소스 전극/드레인 전극 사이에 위치하는 게이트 절연막;
상기 게이트 절연막과 상기 소스 전극/드레인 전극 사이에 위치하는 산화물 반도체층;
상기 산화물 반도체층과 상기 소스 전극/드레인 전극 사이에 위치하는 에치 스토퍼;를 더 포함하는 것을 특징으로 하는 박막 트랜지스터. 3. The method of claim 2,
The thin film transistor
A gate insulating layer positioned between the gate electrode and the source electrode / drain electrode;
An oxide semiconductor layer positioned between the gate insulating layer and the source electrode / drain electrode;
And an etch stopper disposed between the oxide semiconductor layer and the source electrode / drain electrode.
상기 게이트 전극의 적어도 일부의 평면도 상의 형상 및 상기 산화물 반도체층의 평면도 상의 형상은 각각 원형상이고,
상기 에치 스토퍼의 형상은 환형상이고, 단면도 상에서 상기 에치 스토퍼의 일부는 상기 소스 전극과 상기 드레인 전극 사이에 위치하는 것을 특징으로 하는 박막 트랜지스터. The method of claim 3,
The shape on the top view of at least a part of the gate electrode and the shape on the top view of the oxide semiconductor layer are each circular,
The etch stopper has a shape of an annular shape, and in the sectional view, a part of the etch stopper is located between the source electrode and the drain electrode.
상기 산화물 반도체층을 구성하는 물질은 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn), 알리미늄(Al) 중 적어도 하나의 원소로 구성되는 것을 특징으로 하는 박막 트랜지스터. The method of claim 3,
The material constituting the oxide semiconductor layer is formed of at least one element of indium (In), gallium (Ga), zinc (Zn), tin (Sn), aluminum (Al).
상기 연결 전극은 금속 또는 투명 전도성 물질인 것을 특징으로 하는 박막 트랜지스터. The method of claim 3,
The connecting electrode is a thin film transistor, characterized in that the metal or transparent conductive material.
기판 위에 게이트 전극을 형성하는 단계;
상기 게이트 전극 위에 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 위에 산화물 반도체층을 형성하는 단계;
상기 산화물 반도체층 위에 평면도 상의 형상이 환형상 또는 환형상에서 일부가 제거된 형상을 가지는 드레인 전극을 형성하는 단계;
상기 드레인 전극 위에 보호층을 형성하는 단계;
평면도 상에서 상기 환형상 또는 환형상에서 일부가 제거된 형상의 내부 부분에 상기 보호층을 관통하는 컨택 홀을 형성하는 단계; 및
상기 컨택 홀을 통해 소스 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법. In the manufacturing method of the thin film transistor used for the drive circuit of a display element,
Forming a gate electrode on the substrate;
Forming a gate insulating film on the gate electrode;
Forming an oxide semiconductor layer on the gate insulating film;
Forming a drain electrode on the oxide semiconductor layer, wherein the drain electrode has an annular shape or a shape in which a part thereof is removed from the annular shape;
Forming a protective layer on the drain electrode;
Forming a contact hole penetrating the protective layer in an inner portion of the annular shape or a portion of which is removed from the annular shape in a plan view; And
And forming a source electrode through the contact hole.
상기 컨택 홀의 내부 및 상기 보호층의 위에 연결 전극을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법. 9. The method of claim 8,
And forming a connection electrode in the contact hole and on the passivation layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120087914A KR101373964B1 (en) | 2012-08-10 | 2012-08-10 | Light emitting element driving circuit, thin film transistor used for the light emitting element driving circuit and method for manufacturing thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120087914A KR101373964B1 (en) | 2012-08-10 | 2012-08-10 | Light emitting element driving circuit, thin film transistor used for the light emitting element driving circuit and method for manufacturing thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20140021790A KR20140021790A (en) | 2014-02-20 |
KR101373964B1 true KR101373964B1 (en) | 2014-03-13 |
Family
ID=50268022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120087914A KR101373964B1 (en) | 2012-08-10 | 2012-08-10 | Light emitting element driving circuit, thin film transistor used for the light emitting element driving circuit and method for manufacturing thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101373964B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104779272B (en) | 2015-04-10 | 2016-04-06 | 京东方科技集团股份有限公司 | Thin-film transistor and array base palte and preparation method thereof, display unit |
KR102366568B1 (en) | 2015-06-11 | 2022-02-25 | 삼성디스플레이 주식회사 | Thin film Transistor substrate and organic light emitting display using the same |
JP6827328B2 (en) * | 2016-01-15 | 2021-02-10 | 株式会社半導体エネルギー研究所 | Semiconductor devices and electronic devices |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5055899A (en) * | 1987-09-09 | 1991-10-08 | Casio Computer Co., Ltd. | Thin film transistor |
US5414283A (en) | 1993-11-19 | 1995-05-09 | Ois Optical Imaging Systems, Inc. | TFT with reduced parasitic capacitance |
JP2006286772A (en) | 2005-03-31 | 2006-10-19 | Toppan Printing Co Ltd | Thin film transistor device and its fabrication process, thin film transistor array and thin film transistor display |
KR20080008550A (en) * | 2006-07-20 | 2008-01-24 | 삼성에스디아이 주식회사 | Organic thin film transistor and organic light emitting display comprising the same |
-
2012
- 2012-08-10 KR KR1020120087914A patent/KR101373964B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5055899A (en) * | 1987-09-09 | 1991-10-08 | Casio Computer Co., Ltd. | Thin film transistor |
US5414283A (en) | 1993-11-19 | 1995-05-09 | Ois Optical Imaging Systems, Inc. | TFT with reduced parasitic capacitance |
JP2006286772A (en) | 2005-03-31 | 2006-10-19 | Toppan Printing Co Ltd | Thin film transistor device and its fabrication process, thin film transistor array and thin film transistor display |
KR20080008550A (en) * | 2006-07-20 | 2008-01-24 | 삼성에스디아이 주식회사 | Organic thin film transistor and organic light emitting display comprising the same |
Also Published As
Publication number | Publication date |
---|---|
KR20140021790A (en) | 2014-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10403757B2 (en) | Top-gate self-aligned metal oxide semiconductor TFT and method of making the same | |
US11417716B2 (en) | Organic light emitting display substrate and panel with photodetector for light compensation of subpixel | |
EP3550626A1 (en) | Oled display apparatus | |
TWI535034B (en) | Pixel structure and method of fabricating the same | |
WO2019223410A1 (en) | Pixel circuit, driving method therefor, display panel, fabrication method and display device | |
US20150325602A1 (en) | Array substrate and manufacturing method thereof, display device | |
US10192891B2 (en) | Thin film transistor and display device comprising the same | |
US9653484B2 (en) | Array substrate and manufacturing method thereof, display device, thin-film transistor (TFT) and manufacturing method thereof | |
US20200321414A1 (en) | Display device | |
US20170141140A1 (en) | Manufacture method of dual gate tft substrate and structure thereof | |
TWI569421B (en) | Pixel structure and method of making the same | |
WO2022267531A1 (en) | Display substrate and preparation method therefor, and display panel | |
KR102281848B1 (en) | Thin film transistor and method of manufacturing the same | |
US9401418B2 (en) | Method of manufacturing thin film transistor and organic light emitting diode display | |
TWI621270B (en) | Thin-film transistor device and thin-film transistor display apparatus | |
KR101373964B1 (en) | Light emitting element driving circuit, thin film transistor used for the light emitting element driving circuit and method for manufacturing thereof | |
US20160027855A1 (en) | Organic light emitting display panel and method of manufacturing the same | |
US10068924B2 (en) | Display panel and display apparatus | |
US9373683B2 (en) | Thin film transistor | |
US20160020327A1 (en) | Semiconductor device, display unit, and electronic apparatus | |
US10409126B2 (en) | Thin film transistor unaffected by light and display apparatus having the same | |
US10714514B2 (en) | Back-channel-etched TFT substrate | |
US9673227B1 (en) | Method of manufacturing TFTs in series and connection semiconductor formed thereby | |
US20210327991A1 (en) | Display panel and method of fabricating thin film transistor | |
US10090336B2 (en) | TFT substrate, display device and manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170201 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20180124 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20190408 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20200203 Year of fee payment: 7 |