KR101370310B1 - 반도체 실리콘잉곳 제조용 반응로의 내부표면 도금방법 - Google Patents

Abstract

본 발명은 반도체 실리콘잉곳 제조용 반응로의 내부표면 도금방법 관한 것으로서, 반응로의 내부 표면에 대해 고온에서도 광택 유지가 가능하고 높은 경도를 유지할 수 있을 뿐만 아니라 고온 열처리를 가능하게 하며, 실리콘잉곳의 제조시 불순물의 발생을 최소화할 수 있음으로써 고품질과 고신뢰성을 갖는 실리콘잉곳을 생산해낼 수 있고 실리콘잉곳의 제조시 반응기의 전반적인 에너지효율까지 높여줄 수 있는 반도체 실리콘잉곳 제조용 반응로의 내부표면 도금방법에 관한 것이다.

Description

반도체 실리콘잉곳 제조용 반응로의 내부표면 도금방법{INNER PART PLATING METHOD OF REACTING CHAMBER FOR MANUFACTURING SEMICONDUCTOR SILICON INGOT}

본 발명은 반도체 실리콘잉곳 제조용 반응로의 내부표면 도금방법에 관한 것으로, 더욱 상세하게는 반응로(反應爐)의 내부 표면에 대해 고온에서도 광택 유지가 가능하고 높은 경도를 유지할 수 있도록 하며 실리콘잉곳의 제조시 불순물의 발생을 최소화할 수 있도록 함으로써 고품질과 고신뢰성을 갖는 실리콘잉곳의 제조에 기여할 수 있도록 한 반도체 실리콘 잉곳 제조용 반응로의 내부표면 도금방법에 관한 것이다.

일반적으로 실리콘잉곳(silicon ingot)은 실리콘을 정제해 단결정으로 만든 것인데, 이것을 수백 ㎛분의 1로 잘라 표면을 거울처럼 연마한 것이 반도체나 태양전지를 만들 때 쓰이는 실리콘웨이퍼가 된다.

부연하여, 실리콘 조각들을 잉곳 성장기(이하, '반응기'라 한다.)에 넣고 고온에서 녹인 후 실리콘 결정(씨앗)을 중심으로 흘려주면서 원심력을 이용해 서서히 돌리게 되면, 실리콘 결정(씨앗)을 중심으로 결정 방향이 일정한 원기둥 모양의 잉곳을 성장시킬 수 있게 된다.

이와 같은 실리콘잉곳은 둥근 형태와 사각 형태가 나올 수 있는데, 둥근 형태는 단결정으로 순도가 높은 웨이퍼를 만들 수 있고, 사각 형태는 사각틀에 실리콘을 녹여 굳힌 것으로 순도가 높지 않은 다결정 실리콘웨이퍼가 나오게 된다.

이렇듯, 반도체용 실리콘잉곳의 제조에는 실리콘 조각을 용해하고 실리콘잉곳의 성장이 이루어지는 도가니형태의 반응로를 포함하는 반응기가 필수적으로 사용되고 있으며, 실리콘잉곳의 성장이 이루어지는 반응로는 불순물의 발생을 방지함은 물론 에너지효율을 높일 수 있도록 스테인리스와 같은 단일 금속재로 제조되거나 또는 반응로의 내부 표면을 도금 처리하고 있다.

하지만, 여전히 반응기의 전기에너지 효율을 높이거나 반응로 내부에서의 불순물 발생을 방지하는 것은 매우 어려운 작업에 해당하고 있어 고품질 및 고신뢰성을 제공하기 위한 실리콘잉곳의 제조에 어려움을 겪고 있는 실정에 있다.

한편, 반응로의 내부 표면에 대한 도금 처리방식의 일 예를 살펴보면, 니켈을 이용한 도금 처리를 실시한 반응로의 경우, 내부 표면의 경도가 낮아 고온 처리에 따른 어려움이 있고 고온에서의 광택 유지가 어려운 문제점으로 반응기 전체의 전기에너지 효율을 저하시키는 단점이 있었으며, 여전히 불순물이 발생되는 문제점으로 우수한 품질의 단결정을 갖는 실리콘잉곳의 제조를 어렵게 할 뿐만 아니라 반응로의 내부를 오염시키는 문제점이 있었다.

또한, 반응로의 내부 표면에 은을 이용한 도금 처리를 수행하기도 하는데, 이러한 은도금은 열을 재방사하는 작용을 하지 못하고 오로지 입사되는 복사열을 반사하는 것을 통해서만 에너지효율 증대에 기여하도록 설계된 것으로, 은 도금된 내부 표면에 대한 반사율을 초기의 높은 상태로 계속 유지하는 일은 고온의 환경 등에 의해 매우 힘들고, 표면의 반사율 저하는 피할 수 없을 뿐만 아니라 고광택의 밝은 표면으로 유지하기에도 상당한 어려움이 있는 존재하는 실정에 있으며, 이 방식 또한 불순물이 발생되는 문제점으로 우수한 품질의 단결정을 갖는 실리콘잉곳의 제조를 어렵게 함은 물론 반응로의 내부를 오염시키고 있고 실리콘잉곳의 제조시 반응기의 에너지효율을 높여주지 못하고 있다.

공개특허공보 제10-2010-0139092호

본 발명은 상술한 문제점 등을 감안하여 안출된 것으로서, 반응로의 내부 표면에 대해 고온에서도 광택 유지가 가능하고 높은 경도를 유지할 수 있도록 하며 실리콘잉곳의 제조시 불순물의 발생을 최소화할 수 있도록 함으로써 고품질과 고신뢰성을 갖는 실리콘잉곳의 제조에 기여할 수 있도록 한 반도체 실리콘잉곳 제조용 반응로의 내부표면 도금방법을 제공하는데 그 목적이 있다.

본 발명은 실리콘잉곳의 제조시 반응기의 전반적인 에너지효율과 더불어 제조효율을 높여줄 수 있도록 한 반도체 실리콘잉곳 제조용 반응로의 내부표면 도금방법을 제공하는데 그 목적이 있다.

상술한 목적을 달성하기 위한 본 발명의 반도체 실리콘잉곳 제조용 반응로의 내부표면 도금방법은,

실리콘잉곳 제조용 반응로의 내부 표면에 대해 세정작업을 실시하는 단계; 상기 반응로를 받침지그 상에 안착 배치하되 챔버부가 상측방향을 향하도록 거꾸로 세워 고정 배치하고, 반응로의 성장탑부의 끝단부에 마개를 삽입 끼움하여 밀폐 처리하는 단계; 상기 받침지그에 지지 고정된 상태에 있는 반응로의 챔버부 끝단에 인슐레이터를 고정 배치하는 단계; 상기 반응로의 내부 중심부에 양극체인 애노드를 고정 설치하고 반응로의 외면에 음극체인 캐소드를 고정 설치하는 단계; 상기 반응로의 내부에 전처리 도금액을 넣고 니켈 스트라이크 도금방식을 이용한 전처리 도금을 실시하는 단계; 상기 전처리 도금을 실시한 반응로의 내부 표면에 대해, 반응로의 내부에 니켈-망간 합금 도금을 위한 본처리 도금액을 넣고 전기분해에 의한 본처리 도금을 실시하여 니켈-망간 합금 내벽을 형성시키는 단계; 를 포함하는 것을 특징으로 한다.

이때, 상기 본처리 도금단계에서는, 황산니켈 300~400g/l, 황산망간 30~45g/l, 염화니켈 5~25g/l, 붕산 30~45g/l이 혼합된 도금액과 45~60℃의 온도 조건 및 2~10A/dm²의 전류밀도 조건에서 도금 처리가 이루어질 수 있다.

상기 전처리 도금단계와 본처리 도금단계에서는, 반응로의 내부로 에어를 분사함으로써 도금액의 펌핑을 유도하여 전체 면적에 걸쳐 고른 도금이 이루어지게 처리할 수 있다.

상기 전처리 도금단계에서는, 1) 염화니켈 120~250g/l에 염산 50~150g/l이 혼합된 도금액과 20~30℃의 온도 및 1~15A/dm²의 전류밀도를 갖는 조건,

2) 황산니켈 90~120g/l과 염화니켈 90~120g/l 및 붕산 10~20g/l이 혼합된 혼합물에 염산 10%를 첨가한 도금액, 20~30℃의 온도, 1~9A/dm²의 전류밀도를 갖는 조건,

3) 황산니켈 250~320g/l과 염화니켈 50~65g/l 및 붕산 35~55g/l의 혼합된 혼합물에 염산 1%를 첨가한 도금액, 55~65℃의 온도, 2~5A/dm²의 전류밀도를 갖는 조건,

1), 2), 3) 중에서 선택된 어느 하나의 조건으로 도금 처리가 이루어질 수 있다.

본 발명에 따르면, 반응로의 내부 표면에 대해 고온에서도 광택 유지가 가능하고 높은 경도를 유지할 수 있을 뿐만 아니라 고온 열처리를 가능하게 하며, 특히 실리콘잉곳의 제조시 불순물의 발생을 최소화할 수 있는 유용함을 제공할 수 있다.

즉, 실리콘잉곳의 제조시 반응로의 내부에 형성되는 고온의 환경에서도 반응로 내 고광택의 밝은 표면 및 경도를 유지할 수 있고 이를 통해 표면의 반사율 저하를 피할 수 있어 고품질과 고신뢰성을 갖는 실리콘잉곳을 생산해낼 수 있고 실리콘잉곳의 제조시 반응기의 전반적인 에너지효율까지 높여줄 수 있는 유용함을 제공할 수 있다.

도 1은 본 발명의 실시예에 의한 반도체 실리콘잉곳 제조용 반응로의 내부표면 도금방법을 나타낸 흐름도.
도 2는 본 발명의 실시예에 의한 반도체 실리콘잉곳 제조용 반응로의 내부표면 도금방법을 설명하기 위해 나타낸 예시도.
도 3은 본 발명에 의한 도금방법에 의해 도금 처리된 반응로를 나타낸 예시도.
도 4는 본 발명에 사용되는 반도체 실리콘잉곳 제조용 반응로의 일 구성예를 보인 예시도.

본 발명에 대해 바람직한 실시예를 설명하면 다음과 같으며, 이와 같은 상세한 설명을 통해서 본 발명의 목적과 구성 및 그에 따른 특징들을 보다 잘 이해할 수 있게 될 것이다.

본 발명의 실시예에 의한 반도체 실리콘잉곳 제조용 반응로의 내부표면 도금방법은 도 1 내지 도 3에 나타낸 바와 같이, 실리콘잉곳 제조용 반응로(10)의 내부 표면에 대해 세정작업을 실시하는 단계(S1)와; 상기 반응로(10)를 받침지그(20) 상에 안착 배치하되 챔버부(11)가 상측방향을 향하도록 거꾸로 세워 고정 배치하고, 반응로(10)의 성장탑부(12)의 끝단부에 마개(30)를 삽입 끼움하여 밀폐 처리하는 단계(S2)와; 상기 받침지그(20)에 지지 고정된 상태에 있는 반응로(10)의 챔버부(11) 끝단에 인슐레이터(40)를 고정 배치하는 단계(S3)와; 상기 반응로(10)의 내부 중심부에 양극체인 애노드(51)를 고정 설치하고 반응로(10)의 외면에 음극체인 캐소드(52)를 고정 설치하는 단계(S4)와; 상기 반응로(10)의 내부에 전처리 도금액을 넣고 니켈 스트라이크 도금방식을 이용한 전처리 도금을 실시하는 단계(S5)와; 상기 전처리 도금을 실시한 반응로의 내부 표면에 대해, 반응로(10)의 내부에 니켈-망간 합금 도금을 위한 본처리 도금액을 넣고 전기분해에 의한 본처리 도금을 실시하여 니켈-망간 합금 내벽을 형성시키는 단계(S6); 를 포함하여 이루어진다.

더욱 구체적으로 설명하면, 실리콘잉곳 제조용 반응로(10)의 내부 표면에 대해 탈지 및 이물질 제거를 위해 세정작업을 실시한다(S1).

이때, 상기 세정작업은 세제를 사용하거나 약품 처리 또는 이들 작업을 병행 처리한 후, 깨끗한 물로 세정하는 수세과정으로 이루어진다 할 것이다.

또한, 수세 이후에 산화피막의 제거를 위한 산 처리와 2차 수세 작업을 더 실시할 수 있다 할 것이다.

여기서, 상기한 반응로(10)는 도 4의 예시에서와 같이, 실리콘 조각이나 실리콘 용융물이 위치되는 장소이고 실리콘잉곳(silicon ingot)이 성장하게 되는 챔버부(11)와, 상기 챔버부(11)의 중심 상단에 연통되게 연결 형성되는 성장탑부(12)와, 상기 성장탑부(12)의 측면에 연통되게 연결 형성되는 가스배출부(13)를 포함하는 구성으로 이루어질 수 있다.

상기 반응로(10)는 설명의 이해를 돕기 위해 일 실시예에 따른 구성을 갖는 반응로를 나타낸 것일 뿐 특별히 이에 한정되지 않는다 할 것이며, 다양한 구조의 반응로가 사용될 수 있다 할 것이다.

상기 세정작업이 이루어진 반응로(10)를 받침지그(20) 상에 안착시켜 받침지그(20)로부터 지지를 받도록 고정 배치하고, 반응로(10)의 성장탑부(12)의 끝단부에 마개(30)를 삽입 끼움하여 하측부위를 밀폐 처리한다(S2).

이때, 반응로(10)는 내부 표면에 대한 도금 처리의 용이함을 위해 실제 실리콘잉곳의 성장을 위한 사용시와는 다르게 챔버부가 하측방향이 아닌 상측방향을 향하도록 거꾸로 세워 배치되게 한다.

상기 받침지그(20) 상에 거꾸로 배치시킨 반응로(10)의 챔버부(11) 끝단에 인슐레이터(insulator)(40)를 고정 배치한다(S3).

이때, 상기 인슐레이터(40)는 환상형 절연체로서, 반응로(10)의 내부 표면에 대한 전체적인 도금을 가능하게 하면서 반응로(10)의 내부로 채워지는 도금액의 수위 조절기능 및 반응로(10)의 내부에 채워진 도금액이 외부로 흘러내리는 것을 방지하는 기능을 하게 된다.

상기 마개(30)와 인슐레이터(40)의 설치를 통해 반응로(10)의 내부에 도금액을 채워 넣을 수 있게 되고 반응로(10)의 내부 전체에 대해 용이하게 도금 처리할 수 있는 유용함을 제공할 수 있다.

상기 반응로(10)의 내부 중심부에 양극체인 애노드(anode)(51)를 고정 설치하고 반응로(10)의 외면에 음극체인 캐소드(cathode)(52)를 고정 설치한다(S4).

이때, 상기 애노드(51)와 캐소드(52)는 반응로(10)의 내부로 채워지는 도금액의 전기분해를 유도하는 유도체로서 기능하게 된다.

상기 애노드(51)는 상측에 래크(51a)가 일체로 구비되는 것으로서, 래크(51a)를 통해 전기가 흐르는 부스바(53) 측에 걸어 반응로(10)의 내부에 위치하도록 설치된다.

상기 캐소드(52)는 반응로(10)의 외면에 설치하되 다수 개를 설치함이 바람직하며, 반응로(10)에 밀착 설치함이 바람직한데, 고정수단으로 와이어가 사용된다 할 것이다.

상기 반응로(10)의 내부에 전처리 도금액을 넣고 전기분해에 의한 전처리 도금을 실시하여 전처리 도금층(P1)이 형성되게 한다(S5).

이때, 전처리 도금층(P1)은 박막 두께로 얇게 형성시킴이 바람직하며, 이 전처리 도금을 통한 표면처리를 통해 본처리 도금시 밀착력을 향상시킬 수 있고, 반응로(10)의 내부 표면에 대한 광택이나 경도 및 내마모성 등의 기계적 특성을 높여줄 수 있게 된다.

여기서, 본처리 도금의 밀착력 향상 및 기계적 특성을 높여주기 위한 전처리 도금은 니켈 스트라이크 도금방식을 이용함이 바람직하다 할 수 있다.

상기한 전처리 도금시에는 염화니켈(120~250g/l)에 염산(50~150g/l)이 혼합된 도금액과 20~30℃의 온도 조건 및 1~15A/dm²의 전류밀도 조건에서 실시할 수 있다.

또한, 황산니켈(90~120g/l)과 염화니켈(90~120g/l) 및 붕산(10~20g/l)의 혼합물에 염산 10%를 첨가한 도금액, 20~30℃의 온도 조건, 1~9A/dm²의 전류밀도 조건에서 실시할 수도 있다.

덧붙여, 황산니켈(250~320g/l)과 염화니켈(50~65g/l) 및 붕산(35~55g/l)의 혼합물에 염산 1%를 첨가한 도금액, 55~65℃의 온도 조건, 2~5A/dm²의 전류밀도 조건에서 실시할 수도 있다.

이어, 상기한 전처리 도금을 실시한 후에는, 마개(30)를 분리해 내고 전처리 도금액을 빼낸 후 다시 마개(30)를 재삽입한 상태에 반응로(10)의 내부로 니켈-망간 합금 도금을 위한 본처리 도금액을 넣고 전기분해에 의한 본처리 도금을 실시하여 최종 니켈-망간 합금 내벽(P2)이 형성되게 한다(S6).

이때, 반응로(10)의 내부 표면에 니켈-망간 합금 내벽(P2)을 형성시키기 위해서는 황산니켈과 황산망간, 염화니켈, 붕산이 혼합된 도금액을 사용함이 바람직하다.

구체적으로, 황산니켈 300~400g/l, 황산망간 30~45g/l, 염화니켈 5~25g/l, 붕산 30~45g/l이 잘 교반되어 혼합된 도금액을 사용하고 45~60℃의 온도 조건 및 2~10A/dm²의 전류밀도 조건에서 본처리 도금을 실시함이 바람직하다.

이러한 니켈-망간 합금도금을 통해서는 반응로(10)의 내부 표면에 대해 고온에서도 광택 유지를 가능하게 하고 높은 경도를 유지할 수 있게 할 뿐만 아니라 실리콘잉곳의 성장과 제조를 위한 고온 열처리를 실시할 수 있는 유용함을 제공할 수 있다.

한편, 상기한 전처리 도금단계(S5)에서와 본처리 도금단계(S6)에서는 반응로(10)의 가스배출부(13)를 통하여 반응로(10)의 내부로 에어를 분사할 수 있도록 함으로써 에어 분사를 통한 도금액의 펌핑(pumping) 작용을 통해 전체 면적에 걸쳐 고른 도금이 이루어질 수 있도록 하는 등 도금효율을 높일 수 있도록 구성될 수 있다 할 것이다.

이와 같은 상술한 단계로 이루어지는 본 발명에 따른 반도체 실리콘잉곳 제조용 반응로의 내부표면 도금방법에 의하면, 고온의 환경에서도 반응로(10) 내 고광택의 밝은 표면 및 경도를 유지하여줄 수 있고 이를 통해 표면의 반사율 저하를 피할 수 있게 하므로 고품질과 고신뢰성을 갖는 실리콘잉곳을 생산해낼 수 있으면서 실리콘잉곳의 제조시 반응기의 전반적인 에너지효율까지 높여줄 수 있다.

이상에서 설명한 실시예는 본 발명의 바람직한 실시예를 설명한 것에 불과하고 이러한 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상과 특허청구범위 내에서 이 기술분야의 당해업자에 의하여 다양한 수정과 변형 또는 치환이 이루어질 수 있다 할 것이며, 이는 본 발명의 기술적 범위에 속한다 할 것이다.

10: 반응로 11: 챔버부
12: 성장탑부 20: 받침지그
30: 마개 40: 인슐레이터
51: 애노드 51a: 래크
52: 캐소드 53: 부스바

Claims (4)

1. 반응로(10)의 일측이 내부로 실리콘 용융물을 위치하여 실리콘 잉곳을 성장시키는 챔버부(11)로 이루어지고, 타측 단부가 챔버부(11)의 중심 상단에 연통되게 연결 형성되는 성장탑부(12)가 형성되며, 상기 성장탑부(12)의 측면에 연통되게 연결 형성되는 가스배출부(13)를 갖는 일반적인 반도체 실리콘잉곳 제조용 반응로의 내부표면 도금방법에 있어서,
   실리콘잉곳 제조용 반응로(10)의 내부 표면에 대해 세정작업을 실시하는 단계;
   상기 반응로(10)를 받침지그(20) 상에 안착 배치하되, 상기 챔버부(11)가 상측방향을 향하게 하고 상기 성장탑부(12)와 상기 가스배출부(13)가 하부로 향한 상태에서 지지를 받도록 하는 받침지그(20)에 의해 상기 반응로가 상기 받침지그 위에 거꾸로 세워 고정 배치하고, 상기 반응로(10)의 성장탑부(12)의 끝단부에 마개(30)를 삽입 끼움하여 밀폐 처리하는 단계;
   상기 받침지그(20)에 지지 고정된 상태에 있는 반응로(10)의 챔버부(11) 끝단에 인슐레이터(40)를 고정 배치하는 단계;
   상기 반응로(10)의 내부 중심부에 양극체인 애노드(51)를 고정설치하고 반응로(10)의 외면에 음극체인 캐소드(52)를 고정 설치하는 단계;
   상기 반응로(10)의 내부에 전처리 도금액을 넣고 니켈 스트라이크 도금방식을 이용한 전처리 도금을 실시하는 단계;
   상기 전처리 도금을 실시한 반응로의 내부 표면에 대해, 반응로(10)의 내부에 니켈-망간 합금 도금을 위한 본처리 도금액을 넣고 전기분해에 의한 본처리 도금을 실시하여 니켈-망간 합금 내벽을 형성시키되, 황산니켈 300~400g/l, 황산망간 30~45g/l, 염화니켈 5~25g/l, 붕산 30~45g/l이 혼합된 도금액과 45~60℃의 온도 조건 및 2~10A/dm²의 전류밀도 조건에서 도금 처리가 이루어지게 하는 단계; 를 포함하며,
   상기 전처리 도금단계와 본처리 도금단계에서는,
   상기 받침지그(20)에 의해 고정된 반응로(10)의 하부에 위치한 가스배출부(13)를 통해 반응로(10)의 내부로 에어를 분사함으로써 반응로(10) 내부에 수용된 도금액의 펌핑을 유도하여 반응로 내부표면 전체 면적에 걸쳐 고른 도금이 이루어지도록 하는 것을 특징으로 하는 반도체 실리콘잉곳 제조용 반응로의 내부표면 도금방법.
   
2. 제 1항에 있어서,
   상기 전처리 도금단계에서는,
   1) 염화니켈 120~250g/l에 염산 50~150g/l이 혼합된 도금액과 20~30℃의 온도 및 1~15A/dm²의 전류밀도를 갖는 조건,
   2) 황산니켈 90~120g/l과 염화니켈 90~120g/l 및 붕산 10~20g/l이 혼합된 혼합물에 염산 10중량%를 첨가한 도금액, 20~30℃의 온도, 1~9A/dm²의 전류밀도를 갖는 조건,
   3) 황산니켈 250~320g/l과 염화니켈 50~65g/l 및 붕산 35~55g/l의 혼합된 혼합물에 염산 1중량%를 첨가한 도금액, 55~65℃의 온도, 2~5A/dm²의 전류밀도를 갖는 조건,
   1), 2), 3) 중에서 선택된 어느 하나의 조건으로 도금 처리가 이루어지는 것을 특징으로 하는 반도체 실리콘잉곳 제조용 반응로의 내부표면 도금방법.
3. 삭제
4. 삭제

Images