KR101363143B1

KR101363143B1 - Display device including touch sensor and method for driving the same

Info

Publication number: KR101363143B1
Application number: KR1020120084597A
Authority: KR
Inventors: 김선엽; 이영준; 황상수
Original assignee: 엘지디스플레이 주식회사
Priority date: 2012-08-01
Filing date: 2012-08-01
Publication date: 2014-02-14
Also published as: KR20140017881A

Abstract

본 발명은 터치 센서를 포함하는 표시장치와 그 구동방법에 관한 것이다. 본 발명의 실시 예에 따른 표시장치는 데이터를 표시하는 화소들과 터치 입력을 감지하는 터치 센서들이 화소 어레이에 형성된 표시패널; 상기 화소 어레이를 N(N은 2 이상의 양의 정수) 개의 블록들로 분할하고, 상기 N 개의 블록들을 N 개의 디스플레이 기간들로 시분할하여 상기 N 개의 블록들 각각의 화소들에 데이터 전압을 공급하는 디스플레이 구동회로; 상기 N 개의 디스플레이 기간들 각각에 이어서 할당된 터치 레포트 기간마다 상기 터치 센서들의 전압을 센싱하여 상기 터치 입력 위치에 대한 터치 좌표 정보를 검출하는 터치 구동회로; 및 제k(k는 1≤k<N을 만족하는 자연수) 디스플레이 기간 동안 상기 디스플레이 구동회로에 제k 감마기준전압을 공급하고, 제k+1 디스플레이 기간 동안 상기 디스플레이 구동회로에 상기 제k 감마기준전압보다 낮은 제k+1 감마기준전압을 공급하는 감마기준전압 공급회로를 포함한다.The present invention relates to a display device including a touch sensor and a driving method thereof. According to an embodiment of the present invention, a display device includes: a display panel in which pixels displaying data and touch sensors sensing a touch input are formed in a pixel array; A display for dividing the pixel array into N (N is a positive integer of 2 or more) blocks and time-dividing the N blocks into N display periods to supply data voltages to the pixels of each of the N blocks. Drive circuit; A touch driving circuit configured to sense the touch coordinate information on the touch input position by sensing the voltage of the touch sensors at each assigned touch report period subsequent to each of the N display periods; And a k-gamma reference voltage is supplied to the display driving circuit during a k-th (k is a natural number satisfying 1≤k <N) and the k-th gamma reference to the display driving circuit during a k + 1th display period. And a gamma reference voltage supply circuit for supplying a k + 1 gamma reference voltage lower than the voltage.

Description

DISPLAY DEVICE INCLUDING TOUCH SENSOR AND METHOD FOR DRIVING THE SAME}

본 발명은 터치 센서를 포함하는 표시장치와 그 구동방법에 관한 것이다.
The present invention relates to a display device including a touch sensor and a driving method thereof.

유저 인터페이스(User Interface, UI)는 사람(사용자)과 각종 전기, 전자 기기 등의 통신을 가능하게 하여 사용자가 기기를 쉽게 자신이 원하는 대로 쉽게 제어할 수 있게 한다. 유저 인터페이스의 대표적인 예로는 키패드, 키보드, 마우스, 온스크린 디스플레이(On Screen Display, OSD), 적외선 통신 혹은 고주파(RF) 통신 기능을 갖는 원격 제어기(Remote controller) 등이 있다. 유저 인터페이스 기술은 사용자 감성과 조작 편의성을 높이는 방향으로 발전을 거듭하고 있다. 최근, 유저 인터페이스는 터치 UI, 음성 인식 UI, 3D UI 등으로 진화되고 있다.A user interface (UI) enables a user (a user) to communicate with various electric or electronic devices, allowing the user to easily control the device as desired. Representative examples of the user interface include a keypad, a keyboard, a mouse, an on-screen display (OSD), a remote controller having infrared communication or radio frequency (RF) communication functions. User interface technology has been developed to enhance the user's sensibility and ease of operation. Recently, the user interface has evolved into a touch UI, a voice recognition UI, a 3D UI, and the like.

터치 UI는 휴대용 정보기기에 필수적으로 채택되고 있는 추세에 있으며, 나아가 가전 제품에도 확대 적용되고 있다. 정전 용량 방식의 터치 스크린은 기존의 저항막 방식에 비하여 내구성과 선명도가 높고, 멀티 터치 인식과 근접 터치 인식이 가능하여 다양한 어플리케이션에 적용될 수 있는 장점이 있다. 정전 용량 방식의 터치 스크린은 Tx 전극(transmitter electrode)들에 터치 구동 신호를 인가한 후, Tx 전극들과 Rx 전극(receiver electrode)들의 사이에 형성된 상호 용량(mutual capacitance)을 이용하여 Rx 전극의 전압 변화에 의해 발생하는 차지 전하량을 센싱함으로써 터치를 인식한다.Touch UI is becoming a necessity for portable information devices and is being applied to household appliances. The capacitive touch screen has advantages of high durability and clarity, and multi-touch recognition and proximity touch recognition, compared to conventional resistive touch screens, which can be applied to various applications. The capacitive touch screen applies a touch driving signal to the Tx electrodes, and then uses the mutual capacitance formed between the Tx electrodes and the Rx electrodes to use the voltage of the Rx electrode. Touch is sensed by sensing the amount of charge charge generated by the change.

정전 용량 방식의 터치 패널은 표시패널 상에 정전 용량 센서들을 형성하는 온셀 타입(on-cell type), 또는 표시패널 내에 정전 용량 센서들을 내장하는 인셀 타입(in-cell type)으로 형성될 수 있다. 인셀 타입의 경우, 표시패널은 영상 데이터를 표시하는 기능과 사용자의 터치를 센싱하는 기능을 모두 수행하여야 한다.The capacitive touch panel may be formed in an on-cell type for forming capacitive sensors on the display panel or an in-cell type for embedding capacitive sensors in the display panel. In the case of the in-cell type, the display panel should perform both a function of displaying image data and a function of sensing a user's touch.

도 1은 종래 인셀 타입의 표시패널의 구동방법을 보여주는 타이밍 도이다. 도 1에 나타난 표시패널의 디스플레이 프레임 레이트(display frame rate)와 터치 레포트 레이트(touch report rate)는 60Hz이다. 디스플레이 프레임 레이트는 표시패널 내의 모든 화소들 각각에 영상 데이터가 업데이트되는 디스플레이 기간(display)의 주파수를 의미한다. 터치 레포트 레이트는 모든 터치 센서들을 센싱하여 얻어지는 좌표 데이터를 출력하는 터치 레포트 기간(touch)의 주파수를 의미한다. 도 1과 같이 터치 레포트 레이트가 60Hz에 불과한 경우, 표시패널은 1 프레임 기간에 한 번의 터치 레포트 기간(touch)을 갖기 때문에, 사용자가 느끼는 터치 감도가 낮다는 단점이 있다.
1 is a timing diagram illustrating a method of driving a conventional in-cell type display panel. The display frame rate and touch report rate of the display panel shown in FIG. 1 is 60 Hz. The display frame rate refers to a frequency of a display period in which image data is updated in each of all pixels in the display panel. The touch report rate refers to a frequency of a touch report period (touch) for outputting coordinate data obtained by sensing all touch sensors. When the touch report rate is only 60 Hz as shown in FIG. 1, since the display panel has one touch report period in one frame period, the touch sensitivity felt by the user is low.

본 발명은 사용자의 터치 감도를 높일 수 있는 터치 센서를 포함하는 표시장치와 그 구동방법을 제공한다.
The present invention provides a display device including a touch sensor that can increase a user's touch sensitivity and a driving method thereof.

본 발명의 실시 예에 따른 표시장치는 데이터를 표시하는 화소들과 터치 입력을 감지하는 터치 센서들이 화소 어레이에 형성된 표시패널; 상기 화소 어레이를 N(N은 2 이상의 양의 정수) 개의 블록들로 분할하고, 상기 N 개의 블록들을 N 개의 디스플레이 기간들로 시분할하여 상기 N 개의 블록들 각각의 화소들에 데이터 전압을 공급하는 디스플레이 구동회로; 상기 N 개의 디스플레이 기간들 각각에 이어서 할당된 터치 레포트 기간마다 상기 터치 센서들의 전압을 센싱하여 상기 터치 입력 위치에 대한 터치 좌표 정보를 검출하는 터치 구동회로; 및 제k(k는 1≤k<N을 만족하는 자연수) 디스플레이 기간 동안 상기 디스플레이 구동회로에 제k 감마기준전압을 공급하고, 제k+1 디스플레이 기간 동안 상기 디스플레이 구동회로에 상기 제k 감마기준전압보다 낮은 제k+1 감마기준전압을 공급하는 감마기준전압 공급회로를 포함한다.According to an embodiment of the present invention, a display device includes: a display panel in which pixels displaying data and touch sensors sensing a touch input are formed in a pixel array; A display for dividing the pixel array into N (N is a positive integer of 2 or more) blocks and time-dividing the N blocks into N display periods to supply data voltages to the pixels of each of the N blocks. Drive circuit; A touch driving circuit configured to sense the touch coordinate information on the touch input position by sensing the voltage of the touch sensors at each assigned touch report period subsequent to each of the N display periods; And a k-gamma reference voltage is supplied to the display driving circuit during a k-th (k is a natural number satisfying 1≤k <N) and the k-th gamma reference to the display driving circuit during a k + 1th display period. And a gamma reference voltage supply circuit for supplying a k + 1 gamma reference voltage lower than the voltage.

본 발명의 실시 예에 따른 표시장치의 구동방법은 데이터를 표시하는 화소들과 터치 입력을 감지하는 터치 센서들이 화소 어레이에 형성된 표시패널을 포함하는 표시장치의 구동방법에 있어서, 상기 화소 어레이를 N(N은 2 이상의 양의 정수) 개의 블록들로 분할하고, 상기 N 개의 블록들을 N 개의 디스플레이 기간들로 시분할하여 상기 N 개의 블록들 각각의 화소들에 데이터 전압을 공급하는 제1 단계; 및 상기 N 개의 디스플레이 기간들 각각에 이어서 할당된 터치 레포트 기간마다 상기 터치 센서들의 전압을 센싱하여 상기 터치 입력 위치에 대한 터치 좌표 정보를 검출하는 제2 단계를 포함하고, 상기 제1 단계는, 제k(k는 1≤k<N을 만족하는 자연수) 디스플레이 기간 동안 제k 감마기준전압에 따라 상기 디지털 영상 데이터를 상기 데이터 전압으로 변환하고, 제k+1 디스플레이 기간 동안 상기 제k 감마기준전압보다 낮은 제k+1 감마기준전압에 따라 상기 디지털 영상 데이터를 상기 데이터 전압으로 변환하는 것을 특징으로 한다.
A driving method of a display device according to an exemplary embodiment of the present invention is a method of driving a display device including a display panel in which pixels for displaying data and touch sensors for sensing a touch input are formed in a pixel array. A first step of dividing the N blocks into N display periods by dividing the N blocks into N display periods to supply a data voltage to pixels of each of the N blocks; And a second step of sensing touch coordinate information on the touch input position by sensing a voltage of the touch sensors at each assigned touch report period subsequent to each of the N display periods. k (k is a natural number satisfying 1 ≦ k <N). The digital image data is converted into the data voltage according to the k-gamma reference voltage during the display period, and is greater than the k-th gamma reference voltage during the k + 1 display period. And converting the digital image data into the data voltage according to a low k + 1 gamma reference voltage.

본 발명은 본 발명은 N 개의 디스플레이 기간들의 시간 차이에 따른 데이터 전압의 전압 감쇠를 고려하여 N 개의 블록들 각각의 화소들에 데이터 전압을 공급한다. 구체적으로, 본 발명은 동일한 계조의 데이터 전압을 공급할 때, 제k 디스플레이 기간 동안 제k 블록의 화소들에 공급하는 데이터 전압과 공통전압 간의 전압 차는 제k+1 디스플레이 기간 동안 제k+1 블록의 화소들에 공급하는 데이터 전압과 상기 공통전압 간의 전압 차보다 크도록 제어한다. 그 결과, 본 발명은 제k 블록의 마지막 스캔 라인에 접속된 화소들과 제k+1 블록의 첫 번째 스캔 라인에 접속된 화소들이 동일한 계조로 표현되어야 하는 경우, 그들이 표현하고자는 하는 계조를 일치시킬 수 있다. 그러므로, 본 발명은 화소 어레이의 제k 블록과 제k+1 블록의 경계부에서 발생하는 블록 딤(block dim) 현상을 방지할 수 있다.
The present invention provides the data voltage to the pixels of each of the N blocks in consideration of the voltage attenuation of the data voltage according to the time difference of the N display periods. Specifically, when the data voltage of the same gray level is supplied, the voltage difference between the common voltage and the data voltage supplied to the pixels of the kth block during the kth display period is determined by the k + 1th block during the k + 1th display period. Control to be greater than the voltage difference between the data voltage supplied to the pixels and the common voltage. As a result, when the pixels connected to the last scan line of the kth block and the pixels connected to the first scan line of the k + 1th block are to be represented with the same gradation, the present invention matches the gradation they want to express. You can. Therefore, the present invention can prevent a block dim occurring at the boundary between the k-th block and the k + 1th block of the pixel array.

도 1은 종래 인셀 타입의 표시패널의 구동방법을 보여주는 타이밍 도.
도 2a 내지 도 2c는 본 발명의 실시 예들에 따른 인셀 타입의 표시패널의 구동방법들을 보여주는 타이밍 도면들.
도 3은 도 1, 도 2a 내지 도 2c에 나타난 실시 예들 각각의 경우, 터치 입력 궤적에 따른 터치 출력 궤적을 보여주는 예시 도면.
도 4는 도 2c의 표시패널의 상반부의 마지막 스캔 라인에 접속된 화소의 데이터 전압과 표시패널의 하반부의 첫 번째 스캔 라인에 접속된 화소의 데이터 전압을 보여주는 일 예시도면.
도 5는 본 발명의 실시 예에 따른 인셀 타입의 표시장치를 개략적으로 보여주는 블록도.
도 6은 표시패널의 화소들 각각의 등가 회로도.
도 7은 인셀 타입의 표시패널에 내장된 화소들, 스캔 라인들, 데이터 라인들, Tx 전극들, Rx 전극들을 보여주는 일 예시도면.
도 8은 본 발명의 실시 예에 따른 화소 어레이의 일부와 스캔 구동회로를 보여주는 일 예시도면.
도 9는 본 발명의 실시 예에 따른 데이터 구동회로와 감마기준전압 공급회로를 보여주는 일 예시도면.
도 10은 본 발명의 제1 실시 예에 따른 감마기준전압 공급회로를 상세히 보여주는 일 예시도면.
도 11은 제1 감마기준전압과 제2 감마기준전압을 비교하여 보여주는 그래프.
도 12는 본 발명의 제2 실시 예에 따른 감마기준전압 공급회로를 상세히 보여주는 일 예시도면.
도 13은 본 발명의 실시 예에 따른 표시장치의 구동방법을 보여주는 흐름도.
도 14는 본 발명의 실시 예에 따른 Tx 라인들, Rx 라인들, 스캔 라인들, 및 데이터 라인들에 공급되는 전압들을 보여주는 파형도.1 is a timing diagram illustrating a method of driving a display panel of a conventional in-cell type.
2A through 2C are timing diagrams illustrating driving methods of an in-cell type display panel according to example embodiments.
3 is a diagram illustrating a touch output trajectory according to a touch input trajectory in each of the embodiments illustrated in FIGS. 1 and 2A to 2C.
4 is a diagram illustrating a data voltage of a pixel connected to a last scan line of an upper half of a display panel of FIG. 2C and a data voltage of a pixel connected to a first scan line of a lower half of a display panel.
5 is a block diagram schematically illustrating an in-cell type display device according to an exemplary embodiment of the present invention.
6 is an equivalent circuit diagram of each pixel of a display panel.
7 is a diagram illustrating pixels, scan lines, data lines, Tx electrodes, and Rx electrodes embedded in an in-cell type display panel.
8 is a diagram illustrating a part of a pixel array and a scan driving circuit according to an exemplary embodiment of the present invention.
9 is an exemplary view illustrating a data driving circuit and a gamma reference voltage supply circuit according to an exemplary embodiment of the present invention.
10 is an exemplary view showing in detail a gamma reference voltage supply circuit according to a first embodiment of the present invention.
11 is a graph illustrating a comparison between a first gamma reference voltage and a second gamma reference voltage.
12 is an exemplary view showing in detail a gamma reference voltage supply circuit according to a second embodiment of the present invention.
13 is a flowchart illustrating a method of driving a display device according to an exemplary embodiment of the present invention.
14 is a waveform diagram illustrating voltages supplied to Tx lines, Rx lines, scan lines, and data lines according to an exemplary embodiment of the present invention.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the preferred embodiments of the present invention, examples of which are illustrated in the accompanying drawings. Like reference numerals throughout the specification denote substantially identical components. In the following description, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

도 2a 내지 도 2c는 본 발명의 실시 예에 따른 인셀 타입의 표시패널의 구동방법을 보여주는 타이밍 도면들이다. 인셀 타입의 표시패널은 영상 데이터를 표시하는 기능과 사용자의 터치를 센싱하는 기능을 모두 수행한다.2A to 2C are timing diagrams illustrating a driving method of an in-cell type display panel according to an exemplary embodiment of the present invention. The in-cell type display panel performs both a function of displaying image data and a function of sensing a user's touch.

먼저, 도 2a에 나타난 본 발명의 제1 실시 예에 따른 표시패널은 1 프레임 기간 동안 한 번의 디스플레이 기간(display)과 두 번의 터치 레포트 기간(touch)으로 시분할 구동된다. 도 2a를 참조하면, 두 번의 터치 레포트 기간(touch)은 디스플레이 기간(display) 후에 연속적으로 존재한다. 그러므로, 본 발명의 제1 실시 예에 따른 표시패널의 디스플레이 프레임 레이트(display frame rate)는 60Hz이고, 터치 레포트 레이트(touch)는 120Hz이다. 디스플레이 프레임 레이트는 표시패널 내의 모든 화소들 각각에 영상 데이터가 업데이트되는 디스플레이 기간(display)의 주파수를 의미한다. 터치 레포트 레이트는 모든 터치 센서들을 센싱하여 얻어지는 좌표 데이터를 출력하는 터치 레포트 기간(touch)의 주파수를 의미한다.First, the display panel according to the first exemplary embodiment of the present invention shown in FIG. 2A is time-division driven in one display period and two touch report periods during one frame period. Referring to FIG. 2A, two touch report periods (touch) exist continuously after the display period (display). Therefore, the display frame rate of the display panel according to the first exemplary embodiment of the present invention is 60 Hz, and the touch report rate is 120 Hz. The display frame rate refers to a frequency of a display period in which image data is updated in each of all pixels in the display panel. The touch report rate refers to a frequency of a touch report period (touch) for outputting coordinate data obtained by sensing all touch sensors.

두 번째로, 도 2b에 나타난 본 발명의 제2 실시 예에 따른 표시패널은 1 프레임 기간 동안 두 번의 디스플레이 기간(display)과 두 번의 터치 레포트 기간(touch)으로 시분할 구동된다. 도 2b를 참조하면, 터치 레포트 기간(touch)은 디스플레이 기간(display)들 사이마다 존재한다. 그러므로, 본 발명의 제2 실시 예에 따른 표시패널의 디스플레이 프레임 레이트와 터치 레포트 레이트는 120Hz이다.Secondly, the display panel according to the second embodiment of the present invention shown in FIG. 2B is time-divisionally driven with two display periods and two touch report periods during one frame period. Referring to FIG. 2B, a touch report period (touch) exists between display periods. Therefore, the display frame rate and the touch report rate of the display panel according to the second exemplary embodiment of the present invention are 120 Hz.

세 번째로, 도 2c에 나타난 본 발명의 제3 실시 예에 따른 표시패널은 1 프레임 기간 동안 두 번의 디스플레이 기간(display1, display2)과 두 번의 터치 레포트 기간(touch)으로 시분할 구동된다. 도 2c를 참조하면, 제1 디스플레이 기간(display1)은 표시패널의 상반부의 화소들 각각에 영상 데이터가 업데이트되는 기간이고, 제2 디스플레이 기간(display2)은 표시패널의 하반부의 화소들 각각에 영상 데이터가 업데이트되는 기간이다. 터치 레포트 기간(touch)은 제1 디스플레이 기간(display1)과 제2 디스플레이 기간(display2)의 사이마다 존재한다. 그러므로, 본 발명의 제3 실시 예에 따른 표시패널의 디스플레이 프레임 레이트는 60Hz이고, 터치 레포트 레이트는 120Hz이다.Thirdly, the display panel according to the third exemplary embodiment of the present invention shown in FIG. 2C is time-division driven in two display periods (display1, display2) and two touch report periods (touch) during one frame period. Referring to FIG. 2C, the first display period display1 is a period in which image data is updated in each of the pixels in the upper half of the display panel, and the second display period display2 is image data in each of the pixels in the lower half of the display panel. Is the period during which it is updated. The touch report period touch exists between the first display period display1 and the second display period display2. Therefore, the display frame rate of the display panel according to the third exemplary embodiment is 60 Hz and the touch report rate is 120 Hz.

이하에서, 도 2a 내지 도 2c에 나타난 표시패널의 구동방법의 터치 감도를 도 3을 결부하여 상세히 설명한다.
Hereinafter, the touch sensitivity of the display panel driving method shown in FIGS. 2A to 2C will be described in detail with reference to FIG. 3.

도 3은 도 1, 도 2a 내지 도 2c에 나타난 실시 예들 각각의 경우, 터치 입력 궤적에 따른 터치 출력 궤적을 보여주는 예시 도면이다. 도 3에는 사용자의 터치 입력 궤적(i), 표시패널이 도 1과 같이 구동되는 종래 기술의 경우 터치 출력 궤적(o1), 표시패널이 도 2a와 같이 구동되는 본 발명의 제1 실시 예의 경우 터치 출력 궤적(o2), 및 표시패널이 도 2b와 같이 구동되는 본 발명의 제2 실시 예 또는 표시패널이 도 2c와 같이 구동되는 본 발명의 제3 실시 예의 경우 터치 출력 궤적(o3)이 나타나 있다.3 is a diagram illustrating a touch output trajectory according to a touch input trajectory in each of the embodiments shown in FIGS. 1 and 2A to 2C. 3 illustrates a touch input trace i of the user and a touch output trace o1 in the prior art in which the display panel is driven as shown in FIG. 1. In the second embodiment of the present invention in which the output trace o2 and the display panel are driven as shown in FIG. 2B, or in the third embodiment of the present invention in which the display panel is driven as shown in FIG. 2C, a touch output trace o3 is shown. .

도 3을 참조하면, 종래 기술의 터치 레포트 레이트는 60Hz에 불과하며, 종래 기술은 두 프레임 기간 동안 제2 좌표(C2)와 제5 좌표(C5)에서 터치가 발생했음을 센싱할 수 있다. 즉, 종래 기술의 터치 출력 궤적(o1)은 제2 좌표(C2)와 제5 좌표(C5)를 잇는 직선으로 표현된다. 즉, 종래 기술은 터치 감도가 낮기 때문에, 사용자의 터치 입력 궤적(i)을 세밀하게 표현하지 못하는 문제가 있다.Referring to FIG. 3, the touch report rate of the related art is only 60 Hz, and the prior art may sense that a touch occurs at the second coordinate C2 and the fifth coordinate C5 during two frame periods. That is, the touch output trajectory o1 of the prior art is represented by a straight line connecting the second coordinate C2 and the fifth coordinate C5. That is, since the prior art has low touch sensitivity, there is a problem in that the touch input trajectory i of the user cannot be represented in detail.

본 발명의 제1 실시 예의 터치 레포트 레이트는 120Hz로 높아졌으므로, 본 발명의 제1 실시 예는 두 프레임 기간 동안 제2 좌표(C2), 제3 좌표(C3), 제5 좌표(C5), 및 제6 좌표(C6)에서 터치가 발생했음을 센싱할 수 있다. 즉, 본 발명의 제1 실시 예의 터치 출력 궤적(o2)은 제2 좌표(C2), 제3 좌표(C3), 제5 좌표(C5), 및 제6 좌표(C6)를 잇는 직선으로 표현된다. 하지만, 본 발명의 제1 실시 예는 두 번의 터치 레포트 기간(touch)이 디스플레이 기간(display) 후에 연속적으로 존재하기 때문에, 터치 레포트 레이트를 120Hz로 높였음에도 불구하고, 터치 감도 개선 효과가 작다는 문제가 있다.Since the touch report rate of the first embodiment of the present invention is increased to 120 Hz, the first embodiment of the present invention provides the second coordinate C2, the third coordinate C3, the fifth coordinate C5, and It may be sensed that a touch has occurred at the sixth coordinate C6. That is, the touch output trajectory o2 of the first exemplary embodiment of the present invention is represented by a straight line connecting the second coordinate C2, the third coordinate C3, the fifth coordinate C5, and the sixth coordinate C6. . However, in the first embodiment of the present invention, since two touch report periods are continuously present after the display period, the touch sensitivity improvement effect is small even though the touch report rate is increased to 120 Hz. There is.

본 발명의 제1 실시 예로 인한 문제를 해결하기 위해, 본 발명의 제2 실시 예는 터치 레포트 레이트를 120Hz로 높임과 동시에, 터치 레포트 기간(touch)을 디스플레이 기간(display)들 사이마다 존재하도록 하였다. 이로 인해, 본 발명의 제2 실시 예는 두 프레임 기간 동안 제1 좌표(C1), 제3 좌표(C3), 제4 좌표(C4), 및 제5 좌표(C5)에서 터치가 발생했음을 센싱할 수 있다. 즉, 본 발명의 제2 실시 예의 터치 출력 궤적(o3)은 터치 입력 궤적(i)과 거의 유사하게 표현된다. 본 발명의 제2 실시 예는 터치 감도를 높일 수는 있으나, 디스플레이 프레임 레이트도 120Hz로 높아지는 문제가 있다. 디스플레이 프레임 레이트의 증가는 표시장치의 소비전력 증가와 제조 원가의 상승을 초래한다.In order to solve the problem caused by the first embodiment of the present invention, the second embodiment of the present invention raises the touch report rate to 120 Hz and allows the touch report period to exist between the display periods. . Accordingly, the second embodiment of the present invention senses that a touch has occurred at the first coordinate C1, the third coordinate C3, the fourth coordinate C4, and the fifth coordinate C5 during two frame periods. Can be. That is, the touch output trajectory o3 according to the second embodiment of the present invention is expressed almost similarly to the touch input trajectory i. Although the second embodiment of the present invention can increase the touch sensitivity, the display frame rate is also increased to 120 Hz. Increasing the display frame rate causes an increase in power consumption of the display device and an increase in manufacturing cost.

본 발명의 제2 실시 예로 인한 문제를 해결하기 위해, 본 발명의 제3 실시 예는 디스플레이 프레임 레이트를 60Hz로, 터치 레포트 레이트를 120Hz로 제어한다. 특히, 본 발명의 제3 실시 예는 표시패널의 상반부의 화소들 각각에 영상 데이터가 업데이트되는 제1 디스플레이 기간(display1)과 표시패널의 하반부의 화소들 각각에 영상 데이터가 업데이트되는 제2 디스플레이 기간(display2) 사이마다 터치 레포트 기간(touch)을 삽입하였다. 이로 인해, 본 발명의 제3 실시 예의 터치 출력 궤적(o3)은 제1 좌표(C1), 제3 좌표(C3), 제4 좌표(C4), 및 제5 좌표(C5)를 잇는 직선으로 표현된다. 결국, 본 발명의 제3 실시 예의 터치 출력 궤적(o3)은 터치 입력 궤적(i)과 거의 유사하게 표현되므로, 본 발명의 제3 실시 예는 터치 감도를 높일 수 있음과 동시에, 디스플레이 프레임 레이트를 60Hz로 제어할 수 있다. 하지만, 본 발명의 제3 실시 예의 경우, 표시패널의 상반부의 화소들 각각에 영상 데이터가 업데이트되는 기간과 표시패널의 하반부의 화소들 각각에 영상 데이터가 업데이트되는 기간이 다르기 때문에, 표시패널의 상반부에 존재하는 화소들과 표시패널의 하반부에 존재하는 화소들에 동일한 계조(gray scale)의 데이터 전압을 인가하더라도, 서로 다른 계조를 표현하게 되는 블록딤(block dim) 현상이 발생할 수 있다. 이하에서, 본 발명의 제3 실시 예의 경우, 블록 딤 현상 발생 원인을 도 4를 결부하여 후술한다.
In order to solve the problem caused by the second embodiment of the present invention, the third embodiment of the present invention controls the display frame rate to 60 Hz and the touch report rate to 120 Hz. In particular, a third embodiment of the present invention provides a display device including a first display period in which image data is updated in each of the pixels in the upper half of the display panel, and a second display period in which image data is updated in each of the pixels in the lower half of the display panel. A touch report period (touch) was inserted between each display2. For this reason, the touch output trajectory o3 of the third embodiment of the present invention is represented by a straight line connecting the first coordinate C1, the third coordinate C3, the fourth coordinate C4, and the fifth coordinate C5. do. As a result, since the touch output trajectory o3 of the third embodiment of the present invention is expressed almost similarly to the touch input trajectory i, the third embodiment of the present invention can increase the touch sensitivity and at the same time increase the display frame rate. Can be controlled at 60Hz. However, in the third exemplary embodiment of the present invention, since the period in which the image data is updated in each of the pixels in the upper half of the display panel is different from the period in which the image data is updated in each of the pixels in the lower half of the display panel, the upper half of the display panel Even when data voltages having the same gray scale are applied to the pixels present in the pixels and the pixels present in the lower half of the display panel, a block dim phenomenon that may represent different gray levels may occur. Hereinafter, in the third embodiment of the present invention, the cause of the block dim phenomenon will be described below with reference to FIG. 4.

도 4는 도 2c의 표시패널의 상반부의 마지막 스캔 라인에 접속된 어느 한 화소의 데이터 전압과 표시패널의 하반부의 첫 번째 스캔 라인에 접속된 어느 한 화소의 데이터 전압을 보여주는 일 예시도면이다. 도 4에는 표시패널의 상반부의 마지막 스캔 라인(이하 '제1 스캔 라인'이라 칭함)(Su)에 공급되는 스캔 펄스(이하 '제1 스캔 펄스'라 칭함)(SPu), 표시패널의 하반부의 첫 번째 스캔 라인(이하 '제2 스캔 라인'이라 칭함)(Sf)에 공급되는 스캔 펄스(이하 '제2 스캔 펄스'라 칭함)(SPf), 및 제1 스캔 펄스(SPu)와 제2 스캔 펄스(SPf)에 동기하여 공급되는 데이터 전압들(VDu, VDf)이 나타나 있다. 제1 스캔 펄스(SPu)와 제2 스캔 펄스(SPf)에 동기하여 공급되는 데이터 전압들(VDu, VDf)은 동일한 레벨의 전압이다.4 is a diagram illustrating a data voltage of one pixel connected to the last scan line of the upper half of the display panel of FIG. 2C and a data voltage of one pixel connected to the first scan line of the lower half of the display panel. 4 shows a scan pulse (hereinafter referred to as a 'first scan pulse') SP which is supplied to the last scan line (hereinafter referred to as a 'first scan line') Su at an upper half of the display panel, Scan pulse (hereinafter referred to as 'second scan pulse') SPf supplied to the first scan line (hereinafter referred to as 'second scan line') Sf, and first scan pulse SPu and second scan Data voltages VDu and VDf supplied in synchronization with the pulse SPf are shown. The data voltages VDu and VDf supplied in synchronization with the first scan pulse SPu and the second scan pulse SPf are voltages of the same level.

도 4를 참조하면, 제1 스캔 라인(Su)에 접속된 어느 한 화소(이하 '제1 화소'라 칭함)는 제1 스캔 라인(Su)에 공급되는 제1 스캔 펄스(SPu)에 응답하여 데이터 전압(VDu)을 충전한다. 제2 스캔 라인(Sf)에 접속된 어느 한 화소(이하 '제2 화소'라 칭함)는 제2 스캔 라인(Sf)에 공급되는 제2 스캔 펄스(SPf)에 응답하여 데이터 전압(VDf)을 충전한다. 제1 화소에 충전된 데이터 전압(VDu)과 제2 화소에 충전된 데이터 전압(VDf)은 스위칭 박막 트랜지스터(thin film transistor)의 기생용량으로 인해 발생되는 킥백 전압(kickback voltage)(ΔVp)과 시간이 흐름에 따라 발생되는 전압 감쇠(voltage decay)에 의해 낮아진다. 하지만, 터치 레포트 기간(touch)으로 인하여 제1 화소에 충전된 데이터 전압(VDu)의 전압 감쇠 기간(Td)은 제2 화소에 충전된 데이터 전압(VDf)의 전압 감쇠 기간(Td)보다 길다. 이로 인해, 제2 화소에 데이터 전압(VDf)이 충전되는 시점에서, 제1 화소에 충전된 데이터 전압(VDu)과 공통전압(Vcom)과의 차전압(ΔV1)은 제2 화소에 충전된 데이터 전압(VDf)과 공통전압(Vcom)과의 차전압(ΔV2)보다 작게 된다. 그 결과, 제1 화소와 제2 화소에 동일한 계조에 해당하는 데이터 전압이 인가되었음에도 불구하고, 제1 화소와 제2 화소는 서로 다른 계조를 표현하게 된다. 이로 인해, 표시패널의 상반부와 하반부의 경계부에서 블록딤(block dim) 현상이 발생할 수 있다.Referring to FIG. 4, one pixel connected to the first scan line Su (hereinafter, referred to as a “first pixel”) may respond to a first scan pulse SPu supplied to the first scan line Su. The data voltage VDu is charged. One pixel connected to the second scan line Sf (hereinafter referred to as a 'second pixel') receives the data voltage VDf in response to the second scan pulse SPf supplied to the second scan line Sf. To charge. The data voltage VDu charged in the first pixel and the data voltage VDf charged in the second pixel are time and a kickback voltage ΔVp generated due to the parasitic capacitance of the switching thin film transistor. It is lowered by the voltage decay generated by this flow. However, the voltage decay period Td of the data voltage VDu charged in the first pixel is longer than the voltage decay period Td of the data voltage VDf charged in the second pixel due to the touch report period touch. Therefore, when the data voltage VDf is charged in the second pixel, the difference voltage ΔV1 between the data voltage VDu charged in the first pixel and the common voltage Vcom is the data charged in the second pixel. It becomes smaller than the difference voltage (DELTA) V2 between the voltage VDf and the common voltage Vcom. As a result, although the data voltage corresponding to the same gray level is applied to the first pixel and the second pixel, the first pixel and the second pixel express different gray levels. As a result, a block dim phenomenon may occur at the boundary between the upper half and the lower half of the display panel.

이하에서, 도 5 내지 도 13을 참조하여, 본 발명의 제3 실시 예의 경우, 블록딤 현상을 방지할 수 있는 터치 센서를 포함한 표시장치와 그 구동방법에 대하여 상세히 살펴본다. 본 발명의 제3 실시 예의 경우, 표시패널은 1 프레임 기간 동안 N(N은 자연수) 개의 디스플레이 기간들과, N 개의 디스플레이 기간들 각각에 이어서 할당된 터치 레포트 기간으로 시분할 구동된다. 예를 들어, 본 발명의 제3 실시 예는 도 2c와 같이 표시패널은 1 프레임 기간 동안 2 개의 디스플레이 기간들(display1, display2)과, 2 개의 디스플레이 기간들(display1, display2) 각각에 이어서 할당된 터치 레포트 기간(touch)으로 시분할 구동될 수 있다. 이상 및 이하의 실시 예에서는 설명의 편의를 위해, 도 2c와 같이 N이 2로 구현된 경우를 중심으로 설명하였으나, 이에 한정되지 않음에 주의하여야 한다.
5 to 13, a display device including a touch sensor capable of preventing a block dim phenomenon and a driving method thereof will be described in detail in the third embodiment of the present invention. In the third embodiment of the present invention, the display panel is time-divisionally driven into N (N is a natural number) display periods and an assigned touch report period following each of the N display periods during one frame period. For example, in the third exemplary embodiment of the present invention, as shown in FIG. 2C, the display panel is allocated after two display periods (display1, display2) and two display periods (display1, display2) during one frame period. Time-division driving can be performed in a touch report period (touch). In the above and the following embodiments, for convenience of description, the case where N is implemented as 2 as illustrated in FIG. 2C has been described, but the present invention is not limited thereto.

도 5는 본 발명의 실시 예에 따른 인셀 타입의 표시장치를 개략적으로 보여주는 블록도이다. 도 6은 표시패널의 화소들 각각의 등가 회로도이다. 도 7은 인셀 타입의 표시패널에 내장된 화소들, 스캔 라인들, 데이터 라인들, Tx 전극들, Rx 전극들을 보여주는 일 예시도면이다. 이하에서, 도 5 내지 도 7을 결부하여 본 발명의 실시 예에 따른 인셀 타입의 표시장치에 대하여 상세히 설명한다.5 is a block diagram schematically illustrating an in-cell type display device according to an exemplary embodiment of the present invention. 6 is an equivalent circuit diagram of each pixel of a display panel. 7 is a diagram illustrating pixels, scan lines, data lines, Tx electrodes, and Rx electrodes included in an in-cell type display panel. Hereinafter, an in-cell type display device according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 5 to 7.

도 5를 참조하면, 본 발명의 실시 예에 다른 인셀 타입의 표시장치는 표시패널(100), 디스플레이 구동회로, 터치 구동회로(200) 등을 포함한다. 본 발명의 표시장치는 액정표시소자(Liquid Crystal Display, LCD), 전계방출 표시소자(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 유기발광 다이오드 표시장치(Organic Light Emitting Display, OLED), 및 전기영동 표시소자(Electrophoresis, EPD) 등의 평판표시소자로 구현될 수 있다. 이하의 실시 예에서, 본 발명의 표시장치는 액정표시소자로 구현된 것을 중심으로 설명하였지만, 이에 한정되지 않는다는 것에 주의하여야 한다.Referring to FIG. 5, an in-cell type display device according to an exemplary embodiment of the present invention includes a display panel 100, a display driving circuit, a touch driving circuit 200, and the like. The display device of the present invention is a liquid crystal display (LCD), a field emission display (FED), a plasma display panel (PDP), an organic light emitting diode display (Organic Light Emitting Display) , OLED), and electrophoretic display devices (Electrophoresis, EPD). In the following embodiments, the display device of the present invention has been described with reference to the implementation of a liquid crystal display device, but is not limited thereto.

표시패널(100)은 하부 기판과 상부 기판 사이에 형성된 액정층을 포함한다. 표시패널(100)의 하부 기판에는 다수의 데이터 라인들(D1~Dm, m은 자연수), 데이터라인들(D1~Dm)과 교차되는 다수의 스캔 라인들(G1~Gn, n은 자연수)이 형성된다. 또한, 데이터 라인들(D1~Dm)과 스캔 라인들(G1~Gn)의 교차부들에 형성되는 다수의 박막 트랜지스터들(TFT), 액정셀(Clc)들에 데이터 전압을 충전시키기 위한 다수의 화소 전극(10), 화소 전극(10)에 접속되어 액정셀(Clc)의 전압을 유지시키기 위한 스토리지 커패시터(Storage Capacitor, Cst) 등이 형성된다.The display panel 100 includes a liquid crystal layer formed between the lower substrate and the upper substrate. The lower substrate of the display panel 100 includes a plurality of data lines D1 to Dm and m are natural numbers and a plurality of scan lines G1 to Gn and n are natural numbers intersecting the data lines D1 to Dm. Is formed. In addition, a plurality of pixels for charging data voltages in the plurality of thin film transistors TFT and liquid crystal cells Clc formed at intersections of the data lines D1 to Dm and the scan lines G1 to Gn. A storage capacitor Cst or the like, which is connected to the electrode 10 and the pixel electrode 10 to maintain the voltage of the liquid crystal cell Clc, is formed.

표시패널(100)의 화소 어레이는 데이터 라인들(D1~Dm)과 스캔 라인들(또는 게이트 라인들)(G1~Gn)에 의해 정의된 화소 영역에 형성된 화소들을 포함한다. 화소들 각각은 도 6과 같은 액정셀(Clc)을 포함할 수 있다. 화소들 각각의 액정셀(Clc)은 화소 전극(10)에 인가되는 데이터 전압과, 공통전극(20)에 인가되는 공통전압(Vcom)의 전압 차에 따라 형성되는 전계에 의해 구동되어 입사광의 투과량을 조절한다. 또한, 화소 어레이는 N 개의 블록들로 분할될 수 있다. 이 경우, N 개의 블록들은 N 개의 디스플레이 기간들(display1, display2)로 시분할되어 구동된다.The pixel array of the display panel 100 includes pixels formed in the pixel area defined by the data lines D1 to Dm and the scan lines (or gate lines G1 to Gn). Each of the pixels may include a liquid crystal cell Clc as illustrated in FIG. 6. The liquid crystal cell Clc of each of the pixels is driven by an electric field formed according to a voltage difference between the data voltage applied to the pixel electrode 10 and the common voltage Vcom applied to the common electrode 20 to transmit the incident light. Adjust. Also, the pixel array may be divided into N blocks. In this case, N blocks are time-divided and driven into N display periods display1 and display2.

도 6을 참조하면, Tx 전극들과 Rx 전극들은 N 개의 디스플레이 기간들(display1, display2) 동안 공통전극으로서 역할을 한다. 박막 트랜지스터(TFT)는 스캔 라인(Gk, k는 1≤k≤n을 만족하는 자연수)으로부터의 스캔 펄스에 따라 턴-온되어 데이터 라인(Dj, j는 1≤j≤m을 만족하는 자연수)으로부터의 데이터 전압을 액정셀(Clc)의 화소 전극(10)에 공급한다.Referring to FIG. 6, the Tx electrodes and the Rx electrodes serve as a common electrode during the N display periods display1 and display2. The thin film transistor TFT is turned on in response to a scan pulse from a scan line Gk, where k is a natural number satisfying 1≤k≤n so that the data line Dj, j is a natural number satisfying 1≤j≤m. The data voltage from is supplied to the pixel electrode 10 of the liquid crystal cell Clc.

표시패널(100)의 상부 기판에는 블랙매트릭스(black matrix), 컬러필터(color filter) 등이 형성된다. 다만, 표시패널(100)이 COT(Color filter On TFT) 구조로 구현되는 경우, 블랙매트릭스와 컬러필터는 표시패널(100)의 하부 기판에 형성될 수 있다. 표시패널(100)은 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 공지된 어떠한 액정 모드로도 구현될 수 있다.A black matrix, a color filter, and the like are formed on the upper substrate of the display panel 100. However, when the display panel 100 is implemented with a color filter on TFT (COT) structure, the black matrix and the color filter may be formed on the lower substrate of the display panel 100. The display panel 100 may be realized in any known liquid crystal mode such as TN (Twisted Nematic) mode, VA (Vertical Alignment) mode, IPS (In Plane Switching) mode and FFS (Fringe Field Switching) mode.

표시패널(100)의 상부 기판과 하부 기판 각각에는 편광판이 부착되고 액정과 접하는 내면에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다. 표시패널(100)의 상부 기판과 하부 기판 사이에는 액정셀(Clc)의 셀갭(cell gap)을 유지하기 위한 컬럼 스페이서가 형성된다. 표시패널(100)의 배면 아래에는 백라이트 유닛이 배치될 수 있다. 백라이트 유닛은 에지형(edge type) 또는 직하형(Direct type) 백라이트 유닛으로 구현되어 표시패널(100)에 빛을 조사한다.On the upper substrate and the lower substrate of the display panel 100, a polarizing plate is attached and an alignment film for forming a pre-tilt angle of the liquid crystal is formed on the inner surface in contact with the liquid crystal. A column spacer for maintaining a cell gap of the liquid crystal cell Clc is formed between the upper substrate and the lower substrate of the display panel 100. A backlight unit may be disposed under the rear surface of the display panel 100. The backlight unit is implemented as an edge type or direct type backlight unit to irradiate the display panel 100 with light.

디스플레이 구동회로는 스캔 구동회로(110), 데이터 구동회로(120), 및 타이밍 콘트롤러(130)를 포함한다. 데이터 구동회로(120)는 다수의 소스 드라이브 직접회로(Integrated Circuit, 이하 'IC'라 칭함)들을 포함한다. 데이터 구동회로(120)는 타이밍 콘트롤러(130)로부터 디지털 영상 데이터(RGB)와 소스 타이밍 제어신호(DCS)를 입력받는다. 데이터 구동회로(120)는 소스 타이밍 제어신호에 따라 디지털 영상 데이터(RGB)를 아날로그 정극성/부극성 데이터 전압으로 변환하여 데데이터 라인들에 공급한다. 데이터 구동회로(120)에 대한 자세한 설명은 도 9를 결부하여 후술한다.The display driving circuit includes a scan driving circuit 110, a data driving circuit 120, and a timing controller 130. The data driver circuit 120 includes a plurality of source drive integrated circuits (hereinafter, referred to as ICs). The data driving circuit 120 receives the digital image data RGB and the source timing control signal DCS from the timing controller 130. The data driving circuit 120 converts the digital image data RGB into analog positive / negative data voltages and supplies them to the data lines according to the source timing control signal. A detailed description of the data driving circuit 120 will be described later with reference to FIG. 9.

스캔 구동회로(110)는 데이터 전압에 동기되는 스캔 펄스(또는 게이트 펄스)를 스캔 라인들(G1~Gn)에 순차적으로 공급하여 데이터 전압을 공급할 표시패널(100)의 화소들을 선택한다. 스캔 구동회로(110)에 대한 자세한 설명은 도 9를 결부하여 후술한다.The scan driving circuit 110 sequentially supplies scan pulses (or gate pulses) synchronized with the data voltages to the scan lines G1 to Gn to select the pixels of the display panel 100 to supply the data voltages. The scan driving circuit 110 will be described in detail later with reference to FIG. 9.

표시패널(100)의 N 개의 블록들 각각의 화소들은 N 개의 디스플레이 기간들(display1, display2) 동안 스캔 펄스에 응답하여 데이터 구동회로(120)로부터 데이터 라인들에 공급되는 데이터 전압을 충전하고, 터치 레포트 기간(touch) 동안 데이터 전압을 유지한다.The pixels of each of the N blocks of the display panel 100 charge the data voltage supplied from the data driving circuit 120 to the data lines in response to the scan pulse during the N display periods display1 and display2, and touch the touch panel. The data voltage is maintained for the touch period.

타이밍 콘트롤러(130)는 호스트 시스템(140)으로부터 수직동기신호(vertical synchronization signal), 수평동기신호(horizontal synchronization signal), 데이터 인에이블 신호(data enable signal), 및 도트 클럭(dot clock) 등의 타이밍 신호들(Tims)과, 디지털 영상 데이터(RGB) 등을 입력받는다. 수직동기신호는 1 프레임 기간을 정의하는 신호이다. 수평동기신호는 표시패널(100)의 1 수평 라인의 화소들에 데이터를 기입하는데 필요한 1 수평기간을 정의하는 신호이다. 데이터 인에이블 신호는 유효한 데이터가 입력되는 기간을 정의하는 신호이다. 도트 클럭은 소정의 짧은 주기로 반복되는 신호이다.The timing controller 130 may perform timing such as a vertical synchronization signal, a horizontal synchronization signal, a data enable signal, a dot clock, and the like from the host system 140. Signals Tims, digital image data RGB, and the like are received. The vertical synchronization signal is a signal defining one frame period. The horizontal synchronization signal is a signal defining one horizontal period required for writing data to pixels of one horizontal line of the display panel 100. The data enable signal is a signal defining a period in which valid data is input. The dot clock is a signal which is repeated in a predetermined short period.

타이밍 콘트롤러(130)는 스캔 구동회로(110)와 데이터 구동회로(120)의 동작 타이밍을 동기시키기 위해, 디지털 영상 데이터(RGB)와 타이밍 신호들에 기초하여 데이터 구동회로(120)의 동작 타이밍을 제어하기 위한 소스 타이밍 제어신호(DCS)와 스캔 구동회로(110)의 동작 타이밍을 제어하기 위한 스캔 타이밍 제어신호(GCS)를 발생한다. 타이밍 콘트롤러(130)는 N 개의 디스플레이 기간들(display1, display2) 동안 데이터 구동회로(120)에 디지털 영상 데이터(RGB)와 소스 타이밍 제어신호(DCS)를 공급한다. 타이밍 콘트롤러(130)는 N 개의 디스플레이 기간들(display1, display2) 동안 스캔 구동회로(110)에 스캔 타이밍 제어신호(GCS)를 공급한다. 타이밍 콘트롤러(130)는 터치 레포트 기간(touch) 동안에는 어떠한 신호도 스캔 구동회로(110)와 데이터 구동회로(120)에 공급하지 않도록 설계될 수 있다.The timing controller 130 adjusts the operation timing of the data driving circuit 120 based on the digital image data RGB and timing signals to synchronize the operation timing of the scan driving circuit 110 and the data driving circuit 120. A source timing control signal DCS for controlling and a scan timing control signal GCS for controlling the operation timing of the scan driving circuit 110 are generated. The timing controller 130 supplies the digital image data RGB and the source timing control signal DCS to the data driving circuit 120 during the N display periods display1 and display2. The timing controller 130 supplies the scan timing control signal GCS to the scan driving circuit 110 during the N display periods display1 and display2. The timing controller 130 may be designed such that no signal is supplied to the scan driving circuit 110 and the data driving circuit 120 during the touch report period.

스캔 타이밍 제어신호(GCS)는 게이트 스타트 펄스(gate start pulse), 게이트 쉬프트 클럭(gate shift clock), 게이트 출력 인에이블신호(gate output enable signal) 등을 포함한다. 게이트 스타트 펄스는 첫 번째 게이트 펄스의 타이밍을 제어한다. 게이트 쉬프트 클럭은 게이트 스타트 펄스를 쉬프트시키기 위한 클럭 신호이다. 게이트 출력 인에이블신호는 스캔 구동회로(110)의 출력 타이밍을 제어한다.The scan timing control signal GCS includes a gate start pulse, a gate shift clock, a gate output enable signal, and the like. The gate start pulse controls the timing of the first gate pulse. The gate shift clock is a clock signal for shifting the gate start pulse. The gate output enable signal controls the output timing of the scan driving circuit 110.

데이터 타이밍 제어신호(DCS)는 소스 스타트 펄스(source start pulse), 소스 샘플링 클럭(source sampling clock), 극성제어신호(polarity control signal), 소스 출력 인에이블신호(source output enable) 등을 포함한다. 소스 스타트 펄스는 데이터 구동회로(120)의 데이터 샘플링 시작 시점을 제어한다. 소스 샘플링 클럭은 라이징 또는 폴링 에지에 기준하여 데이터 구동회로(120)의 샘플링 동작을 제어하는 클럭 신호이다. 데이터 구동회로(120)에 입력될 디지털 영상 데이터(RGB)가 mini LVDS(Low Voltage Differential Signaling) 인터페이스 규격으로 전송된다면, 소스 스타트 펄스와 소스 샘플링 클럭은 생략될 수 있다. 극성제어신호는 데이터 구동회로(120)로부터 출력되는 데이터 전압의 극성을 L(L은 자연수) 수평기간 주기로 반전시킨다. 소스 출력 인에이블신호는 데이터 구동부(120)의 출력 타이밍을 제어한다.The data timing control signal DCS includes a source start pulse, a source sampling clock, a polarity control signal, a source output enable signal, and the like. The source start pulse controls the data sampling start time of the data driving circuit 120. The source sampling clock is a clock signal that controls the sampling operation of the data driving circuit 120 based on the rising or falling edge. If the digital image data RGB to be input to the data driving circuit 120 is transmitted using mini LVDS (Low Voltage Differential Signaling) interface standard, the source start pulse and the source sampling clock may be omitted. The polarity control signal inverts the polarity of the data voltage output from the data driving circuit 120 at an L (L is a natural number) horizontal period period. The source output enable signal controls the output timing of the data driver 120.

본 발명의 표시장치는 도 7과 같이 표시패널(100) 내에 터치 센서(Ct)들을 내장한 인셀(in-cell) 타입의 표시장치로 형성될 수 있다. 도 7을 참조하면, 표시패널(100)은 Tx 전극들(TE11, TE12, TE13, TE21, TE22, TE23), Rx 전극들(RE1, RE2), 및 Tx 전극들(TE11, TE12, TE13, TE21, TE22, TE23) 각각과 Rx 전극들(RE1, RE2) 각각의 사이에는 터치 센서(Cm)들이 형성된다. 터치 센서(Cm)들 각각은 등가 회로적으로 상호 용량(mutual capacitance)로 구현될 수 있다.The display device of the present invention may be formed as an in-cell type display device in which touch sensors Ct are built in the display panel 100 as shown in FIG. 7. Referring to FIG. 7, the display panel 100 includes Tx electrodes TE11, TE12, TE13, TE21, TE22, TE23, Rx electrodes RE1, RE2, and Tx electrodes TE11, TE12, TE13, TE21. Touch sensors Cm are formed between each of the TE22 and the TE23 and the Rx electrodes RE1 and RE2. Each of the touch sensors Cm may be implemented with mutual capacitance in an equivalent circuit.

Tx 전극들(TE11, TE12, TE13, TE21, TE22, TE23) 각각은 다수 개의 화소(P)들과 중첩되게 형성될 수 있다. 예를 들어, Tx 전극들(TE11, TE12, TE13, TE21, TE22, TE23) 각각은 p×q(p, q는 자연수) 개의 화소(P)들과 중첩되게 형성될 수 있다. Rx 전극들(RE1, RE2) 각각은 또 다른 다수 개의 화소(P)들과 중첩되게 형성될 수 있다. 예를 들어, Rx 전극들(RE1, RE2) 각각은 r×n(r은 자연수) 개의 화소(P)들과 중첩되게 형성될 수 있다. Tx 전극들(TE11, TE12, TE13, TE21, TE22, TE23) 중 어느 하나는 또 다른 Tx 전극과 데이터 라인 방향(y축 방향)으로 서로 이웃한다. 예를 들어, 제1 Tx 전극(T11)은 제2 Tx 전극(T12)과 데이터 라인 방향(y축 방향)으로 서로 이웃한다. Tx 전극들(TE11, TE12, TE13, TE21, TE22, TE23) 중 어느 하나는 Rx 전극들(RE1, RE2) 중 어느 하나와 게이트 라인 방향(x축 방향)으로 서로 이웃한다. 예를 들어, 제1 Tx 전극(T11)과 제1 Rx 전극(RE1)은 게이트 라인 방향(x축 방향)으로 서로 이웃한다. Tx 전극들(TE11, TE12, TE13, TE21, TE22, TE23) 각각은 Tx 라인들(T1~Tu) 각각과 1:1로 접속된다. Rx 전극들(RE1, RE2) 각각은 Rx 라인들(R1~Rv) 각각과 1:1로 접속된다.Each of the Tx electrodes TE11, TE12, TE13, TE21, TE22, and TE23 may be formed to overlap the plurality of pixels P. For example, each of the Tx electrodes TE11, TE12, TE13, TE21, TE22, and TE23 may be formed to overlap p × q pixels (p and q are natural numbers). Each of the Rx electrodes RE1 and RE2 may be formed to overlap another plurality of pixels P. For example, each of the Rx electrodes RE1 and RE2 may be formed to overlap the pixels P of r × n (r is a natural number). Any one of the Tx electrodes TE11, TE12, TE13, TE21, TE22, TE23 is adjacent to another Tx electrode in the data line direction (y-axis direction). For example, the first Tx electrode T11 is adjacent to the second Tx electrode T12 in the data line direction (y-axis direction). One of the Tx electrodes TE11, TE12, TE13, TE21, TE22, and TE23 is adjacent to each other in one of the Rx electrodes RE1 and RE2 in the gate line direction (x-axis direction). For example, the first Tx electrode T11 and the first Rx electrode RE1 are adjacent to each other in the gate line direction (x-axis direction). Each of the Tx electrodes TE11, TE12, TE13, TE21, TE22, and TE23 is connected 1: 1 with each of the Tx lines T1 to Tu. Each of the Rx electrodes RE1 and RE2 is connected 1: 1 with each of the Rx lines R1 to Rv.

터치 구동회로(200)는 Tx 구동회로(210), Rx 구동회로(220), 및 터치 콘트롤러(230) 등을 포함한다. Tx 구동회로(210)는 Tx 라인들(T1~Tu) 각각을 통해 Tx 전극들(TE11, TE12, TE13, TE21, TE22, TE23) 각각에 터치구동신호를 공급한다. 구체적으로, Tx 구동회로(210)는 터치 콘트롤러(230)로부터 입력된 Tx 셋업신호에 응답하여 터치구동신호를 출력할 Tx 라인을 선택하고, 선택된 Tx 라인에 터치구동신호를 공급한다. 터치구동신호는 Tx 라인들(T1~Tu) 각각을 통해 Tx 전극들(TE11, TE12, TE13, TE21, TE22, TE23) 각각에 공급된다. Tx 전극들(TE11, TE12, TE13, TE21, TE22, TE23) 각각은 도 14와 같이 터치구동신호의 고전위 구간 동안 구동전압(Vdrv)로 충전되어 터치 센서(Cm)들 각각에 전하를 공급하고, 터치구동신호(Vdrv)의 저전위 구간 동안 기준 전압(Vref)으로 방전된다. 터치 센서(Cm)들의 차지 변화량이 Rx 라인들(R1~Rv)을 통해 Rx 구동회로(220) 내의 적분기(Integrator)에 누적되도록, 터치구동신호는 Tx 라인들(T1~Tu) 각각에 N(N은 2 이상의 자연수) 회 연속 공급될 수 있다.The touch driving circuit 200 includes a Tx driving circuit 210, an Rx driving circuit 220, a touch controller 230, and the like. The Tx driving circuit 210 supplies a touch driving signal to each of the Tx electrodes TE11, TE12, TE13, TE21, TE22, and TE23 through each of the Tx lines T1 to Tu. In detail, the Tx driving circuit 210 selects a Tx line to output a touch driving signal in response to the Tx setup signal input from the touch controller 230, and supplies the touch driving signal to the selected Tx line. The touch driving signal is supplied to each of the Tx electrodes TE11, TE12, TE13, TE21, TE22, and TE23 through each of the Tx lines T1 to Tu. Each of the Tx electrodes TE11, TE12, TE13, TE21, TE22, and TE23 is charged with the driving voltage Vdrv during the high potential period of the touch driving signal to supply charge to each of the touch sensors Cm as shown in FIG. 14. During the low potential period of the touch driving signal Vdrv, the battery is discharged to the reference voltage Vref. The touch driving signal is applied to each of the Tx lines T1 to Tu so that the charge change amount of the touch sensors Cm is accumulated in the integrator in the Rx driving circuit 220 through the Rx lines R1 to Rv. N may be supplied continuously two or more natural numbers).

Rx 구동회로(220)는 터치 콘트롤러(230)로부터 입력된 Rx 셋업신호에 응답하여 터치 센서(Cm)의 차지 변화량을 수신할 Rx 라인들(R1~Rv)을 선택한다. Rx 구동회로(34)는 Rx 라인들(R1~Rv)을 통해 수신된 터치 센서(Cm)의 차지 변화량을 샘플링하여 적분기에 누적한다. 그리고 Rx 구동회로(220)는 적분기의 출력단에 연결된 아날로그-디지털 변환기(analog to digital converter, 이하 "ADC"라 함)를 이용하여 적분기에 누적된 전압을 디지털 데이터로 변환하여 터치 로우 데이터(touch raw data)를 출력한다.The Rx driving circuit 220 selects Rx lines R1 to Rv to receive the charge change amount of the touch sensor Cm in response to the Rx setup signal input from the touch controller 230. The Rx driving circuit 34 samples the charge change amount of the touch sensor Cm received through the Rx lines R1 to Rv and accumulates it in the integrator. In addition, the Rx driving circuit 220 converts the voltage accumulated in the integrator into digital data using an analog-to-digital converter (ADC) connected to the output terminal of the integrator and converts it into digital data. data).

터치 콘트롤러(230)는 Tx 구동회로(210)에서 터치구동신호가 출력될 Tx 라인을 설정하기 위한 Tx 셋업 신호와, Rx 구동회로(220)에서 터치 센서(Cm)들의 차지 변화량 수신할 Rx 라인을 설정하기 위한 Rx 셋업 신호를 발생하여 Tx 구동회로(210)와 Rx 구동회로(220)의 동작 타이밍을 동기화시킨다. 또한, 터치 콘트롤러(230)는 Rx 구동회로(220)의 샘플링 및 적분기의 동작 타이밍과 ADC의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다.The touch controller 230 may include a Tx setup signal for setting a Tx line for outputting a touch driving signal from the Tx driving circuit 210 and an Rx line for receiving charge change amounts of the touch sensors Cm in the Rx driving circuit 220. An Rx setup signal for setting is generated to synchronize operation timings of the Tx driving circuit 210 and the Rx driving circuit 220. In addition, the touch controller 230 generates timing control signals for controlling the operation timing of the sampling and integrator of the Rx driving circuit 220 and the operation timing of the ADC.

터치 콘트롤러(230)는 도 2c와 같이 터치 레포트 기간(touch) 동안 Tx 구동회로(210)와 Rx 구동회로(220)를 구동한다. Tx 구동회로(210)와 Rx 구동회로(220)는 터치 콘트롤러(230)의 제어 하에 터치 레포트 기간(touch) 동안 터치 센서(Cm)들의 차지 변화량을 센싱한다. 터치 콘트롤러(230)는 미리 설정된 터치 인식 알고리즘을 실행하여 Rx 구동회로(220)로부터 수신된 터치 원시 데이터를 미리 설정된 문턱치와 비교한다. 터치 콘트롤러(230)는 미리 설정된 문턱치 이상의 터치 원시 데이터를 터치(또는 근접) 입력 위치의 터치 센서(Cm)들로부터 입력된 데이터로 판단하고 터치(또는 근접) 입력 위치들 각각의 좌표를 계산한다. 터치 콘트롤러(230)는 터치 레포트 데이터(TR)를 호스트 시스템(140)으로 전송한다. 터치 레포트 데이터(TR)는 터치 콘트롤러(230)의 터치 인식 알고리즘에 의해 모든 터치 센서(Cm)들에 대한 터치 입력 여부가 판별된 후에 발생되며, 터치(또는 근접) 입력 위치들 각각의 좌표 정보를 포함한다.The touch controller 230 drives the Tx driving circuit 210 and the Rx driving circuit 220 during the touch report period as shown in FIG. 2C. The Tx driver circuit 210 and the Rx driver circuit 220 sense charge change amounts of the touch sensors Cm during the touch report period under the control of the touch controller 230. The touch controller 230 executes a preset touch recognition algorithm and compares the touch raw data received from the Rx driver circuit 220 with a preset threshold. The touch controller 230 determines touch raw data of a preset threshold or more as data input from the touch sensors Cm of the touch (or proximity) input position and calculates coordinates of each of the touch (or proximity) input positions. The touch controller 230 transmits the touch report data TR to the host system 140. The touch report data TR is generated after the touch input to all the touch sensors Cm is determined by the touch recognition algorithm of the touch controller 230, and the coordinate information of each touch (or proximity) input position is generated. Include.

호스트 시스템(140)은 네비게이션 시스템, 셋톱박스, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 방송 수신기, 폰 시스템(Phone system) 중 어느 하나로 구현될 수 있다. 호스트 시스템(140)은 스케일러(scaler)를 내장한 SoC(System on chip)을 포함하여 입력 영상의 디지털 영상 데이터(RGB)를 표시패널(100)에 표시하기에 적합한 포맷으로 변환한다. 호스트 시스템(140)은 디지털 영상 데이터(RGB)와 함께 타이밍 신호들(Tims)을 타이밍 콘트롤러(130)로 전송한다. 또한, 호스트 시스템(140)은 터치 콘트롤러(230)로부터 입력되는 터치 레포트 데이터(TR)를 분석하여 사용자가 터치가 발생한 좌표와 연계된 응용 프로그램을 실행한다.
The host system 140 may be implemented as any one of a navigation system, a set top box, a DVD player, a Blu-ray player, a personal computer (PC), a home theater system, a broadcast receiver, and a phone system. The host system 140 includes a system on chip (SoC) having a built-in scaler to convert digital image data RGB of an input image into a format suitable for displaying on the display panel 100. The host system 140 transmits timing signals Tims to the timing controller 130 along with the digital image data RGB. In addition, the host system 140 analyzes the touch report data TR input from the touch controller 230 and executes an application program associated with the coordinate at which the user has touched.

도 8은 본 발명의 실시 예에 따른 화소 어레이의 일부와 스캔 구동회로를 보여주는 일 예시도면이다. 본 발명의 실시 예에 따른 표시패널(100)의 화소 어레이(PA)는 N 개의 블록들(BL1, BL2)로 분할된다. N 개의 블록들(BL1, BL2)은 N 개의 디스플레이 기간들(display1, display2)로 시분할되어 구동된다. 도 8에서는 화소 어레이(PA)가 2 개의 블록들BL1, BL2)로 분할되고, 2 개의 블록들(BL1, BL2)이 2 개의 디스플레이 기간들(display1, display2)로 시분할되어 구동되는 것을 중심으로 설명하였지만, 이에 한정되지 않음에 주의하여야 한다.8 is a diagram illustrating a portion of a pixel array and a scan driving circuit according to an exemplary embodiment of the present invention. In an exemplary embodiment, the pixel array PA of the display panel 100 is divided into N blocks BL1 and BL2. The N blocks BL1 and BL2 are time-divided and driven into N display periods display1 and display2. In FIG. 8, the pixel array PA is divided into two blocks BL1 and BL2, and the two blocks BL1 and BL2 are time-divided and driven into two display periods display1 and display2. However, it should be noted that the present invention is not limited thereto.

본 발명의 실시 예에 따른 스캔 구동회로(110)는 N 개의 디스플레이 기간들(display1, display2) 동안 표시패널(100)의 스캔 라인들에 스캔 펄스를 순차적으로 공급한다. 이를 위해, 스캔 구동회로(110)는 N 개의 쉬프트 레지스터들을 포함한다. 스캔 구동회로(110)는 도 8과 같이 제1 쉬프트 레지스터(111)와 제2 쉬프트 레지스터(112)를 포함할 수 있다. 도 8에서는 스캔 구동회로(110)가 2 개의 쉬프트 레지스터들을 포함하는 것을 중심으로 설명하였으나, 이에 한정되지 않음에 주의하여야 한다.The scan driving circuit 110 according to an exemplary embodiment sequentially supplies scan pulses to scan lines of the display panel 100 during the N display periods display1 and display2. To this end, the scan driving circuit 110 includes N shift registers. The scan driving circuit 110 may include a first shift register 111 and a second shift register 112 as shown in FIG. 8. In FIG. 8, the scan driving circuit 110 includes two shift registers. However, the present disclosure is not limited thereto.

제1 쉬프트 레지스터(111)는 화소 어레이(PA)의 제1 블록(BL1)의 스캔 라인들에 접속되고, 제2 쉬프트 레지스터(112)는 화소 어레이(PA)의 제2 블록(BL2)의 스캔 라인들에 접속된다. 예를 들어, 도 8과 같이 제1 쉬프트 레지스터(111)는 제1 블록(BL1)에 포함되는 제1 내지 제(n/2) 스캔 라인들(G1~G_(n/2))에 접속되고, 제2 쉬프트 레지스터(112)는 제2 블록(BL2)에 포함되는 제 내지 제(n/2)+1 스캔 라인들(G_(n/2)+1~Gn)에 접속된다.The first shift register 111 is connected to the scan lines of the first block BL1 of the pixel array PA, and the second shift register 112 is a scan of the second block BL2 of the pixel array PA. Connected to the lines. For example, as illustrated in FIG. 8, the first shift register 111 is connected to the first to (n / 2) th scan lines G1 to G _{(n / 2)} included in the first block BL1. The second shift register 112 is connected to the first to (n / 2) +1 scan lines G _{(n / 2) +1} to Gn included in the second block BL2.

제1 쉬프트 레지스터(111)는 타이밍 콘트롤러(130)로부터 제1 게이트 스타트 펄스(GSP1), 게이트 쉬프트 클럭(GSC), 및 게이트 출력 인에이블 신호(GOE)를 입력받는다. 제1 게이트 스타트 펄스(GSP1)는 제1 디스플레이 기간(display1) 동안 첫 번째 게이트 펄스의 타이밍을 제어하는 신호이다. 그러므로, 제1 쉬프트 레지스터(111)는 제1 디스플레이 기간(display1) 동안 화소 어레이(PA)의 제1 블록(BL1)의 스캔 라인들에 스캔 펄스를 순차적으로 공급한다.The first shift register 111 receives a first gate start pulse GSP1, a gate shift clock GSC, and a gate output enable signal GOE from the timing controller 130. The first gate start pulse GSP1 is a signal that controls the timing of the first gate pulse during the first display period display1. Therefore, the first shift register 111 sequentially supplies scan pulses to the scan lines of the first block BL1 of the pixel array PA during the first display period display1.

제2 쉬프트 레지스터(112)는 타이밍 콘트롤러(130)로부터 제2 게이트 스타트 펄스(GSP2), 게이트 쉬프트 클럭(GSC), 및 게이트 출력 인에이블 신호(GOE)를 입력받는다. 제2 게이트 스타트 펄스(GSP2)는 제2 디스플레이 기간(display2) 동안 첫 번째 게이트 펄스의 타이밍을 제어하는 신호이다. 그러므로, 제2 쉬프트 레지스터(112)는 제2 디스플레이 기간(display2) 동안 화소 어레이(PA)의 제2 블록(BL2)의 스캔 라인들에 스캔 펄스를 순차적으로 공급한다.The second shift register 112 receives a second gate start pulse GSP2, a gate shift clock GSC, and a gate output enable signal GOE from the timing controller 130. The second gate start pulse GSP2 is a signal that controls the timing of the first gate pulse during the second display period display2. Therefore, the second shift register 112 sequentially supplies scan pulses to scan lines of the second block BL2 of the pixel array PA during the second display period display2.

즉, 제k(k는 1≤k<N을 만족하는 자연수) 쉬프트 레지스터는 제k 블록의 스캔 라인들에 스캔 펄스를 순차적으로 공급한다. 한편, 제1 쉬프트 레지스터(111)와 제2 쉬프트 레지스터(112) 각각은 쉬프트 레지스터의 출력신호를 액정셀의 박막 트랜지스터 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터, 및 출력 버퍼 등을 각각 포함하는 다수의 게이트 드라이브 집적회로들을 더 포함할 수 있다.
That is, the k-th (k is a natural number satisfying 1 ≦ k <N) shift register sequentially supplies scan pulses to scan lines of the k-th block. The first shift register 111 and the second shift register 112 each include a level shifter for converting an output signal of the shift register into a swing width suitable for driving a thin film transistor of a liquid crystal cell, an output buffer, and the like. It may further include a plurality of gate drive integrated circuits.

도 9는 본 발명의 실시 예에 따른 데이터 구동회로와 감마기준전압 공급회로를 보여주는 일 예시도면이다. 도 9를 참조하면, 데이터 구동회로(120)의 소스 드라이브 IC들 각각은 데이터 레지스터(121), 쉬프트 레지스터(122), 2 라인 래치(123), DAC(Digital-to-Analog Converter)(124), 및 출력회로(125) 등을 포함한다.9 is a diagram illustrating a data driving circuit and a gamma reference voltage supply circuit according to an exemplary embodiment of the present invention. Referring to FIG. 9, each of the source drive ICs of the data driving circuit 120 may include a data register 121, a shift register 122, a two line latch 123, and a digital-to-analog converter (DAC) 124. And an output circuit 125 or the like.

데이터 레지스터(121)는 타이밍 콘트롤러(130)로부터 수신되는 디지털 영상 데이터(RGB)를 병렬 데이터로 변환하여 2 라인 래치(123)에 공급한다. 쉬프트 레지스터(122)는 소스 스타트 펄스(SSP) 또는 이전 단의 소스 드라이브 IC로부터 수신된 캐리 신호(carry signal)를 소스 샘플링 클럭(SSC)에 맞추어 쉬프트시킴으로써 샘플링 클럭을 순차적으로 발생한다. 2 라인 래치(123)는 쉬프트 레지스터(122)로부터 순차적으로 입력되는 샘플링 클럭을 기준으로 데이터 레지스터(121)로부터 입력되는 디지털 영상 데이터(RGB)를 샘플링하고 소스 출력 인에이블신호(SOE)의 제1 로직 레벨 전압에 응답하여 다른 소스 드라이브 IC들의 2 라인 래치와 동시에 래치된 데이터들을 DAC(124)으로 출력한다.The data register 121 converts the digital image data RGB received from the timing controller 130 into parallel data and supplies them to the two line latches 123. The shift register 122 sequentially generates a sampling clock by shifting a carry signal received from a source start pulse SSP or a source drive IC of a previous stage in accordance with a source sampling clock SSC. The two line latch 123 samples the digital image data RGB input from the data register 121 on the basis of the sampling clock sequentially input from the shift register 122 and performs a first output of the source output enable signal SOE. In response to the logic level voltage, the latched data is output to the DAC 124 simultaneously with the two line latches of the other source drive ICs.

감마기준전압 공급회로(150)는 분압 회로(126)에 제1 감마기준전압(GMAs1) 또는 제2 감마기준전압(GMAs2)을 공급하고, 분압 회로(126)는 제1 감마기준전압(GMAs1) 또는 제2 감마기준전압(GMAs2)을 분압하여 제1 감마보상전압들 또는 제2 감마보상전압들을 발생한다. 감마기준전압 공급회로(150)는 제1 디스플레이 기간(display1) 동안 제1 감마기준전압(GMAs1)을 분압 회로(126)에 출력하므로, 분압 회로(126)는 제1 감마보상전압들을 DAC(124)에 출력한다. 감마기준전압 공급회로(150)는 제2 디스플레이 기간(display2) 동안 제2 감마기준전압(GMAs2)을 분압 회로(126)에 출력하므로, 제2 디스플레이 기간(display2) 동안 제2 감마보상전압들을 DAC(124)에 출력한다.The gamma reference voltage supply circuit 150 supplies the first gamma reference voltage GMAs1 or the second gamma reference voltage GMAs2 to the voltage divider circuit 126, and the voltage divider circuit 126 supplies the first gamma reference voltage GMAs1. Alternatively, the second gamma reference voltage GMAs2 is divided to generate first gamma compensation voltages or second gamma compensation voltages. Since the gamma reference voltage supply circuit 150 outputs the first gamma reference voltage GMAs1 to the voltage divider circuit 126 during the first display period display1, the voltage divider circuit 126 supplies the first gamma compensation voltages to the DAC 124. ) Since the gamma reference voltage supply circuit 150 outputs the second gamma reference voltage GMAs2 to the voltage dividing circuit 126 during the second display period display2, the second gamma compensation voltages are applied to the DAC during the second display period display2. Output to 124.

즉, 감마기준전압 공급회로(150)는 데이터 구동회로(120)의 분압 회로(126)에 제k 디스플레이 기간 동안 제k 감마기준전압을 공급하고, 제k+1 디스플레이 기간 동안 제k+1 감마기준전압을 공급한다. 감마기준전압 공급회로(150)에 대한 자세한 설명은 도 10 및 도 12를 결부하여 후술한다.That is, the gamma reference voltage supply circuit 150 supplies the k-th gamma reference voltage to the voltage dividing circuit 126 of the data driving circuit 120 during the k-th display period, and k-th +1 gamma during the k + 1th display period. Supply the reference voltage. A detailed description of the gamma reference voltage supply circuit 150 will be described later with reference to FIGS. 10 and 12.

DAC(124)은 분압 회로(126)로부터 제1 감마보상전압들 또는 제2 감마보상전압들을 공급받고, 제1 감마보상전압들 또는 제2 감마보상전압들을 이용하여 2 라인 래치(123)로부터 입력되는 디지털 영상 데이터(RGB)를 아날로그 데이터 전압으로 변환한다. 예를 들어, 8 비트(bits)의 디지털 영상 데이터(RGB)가 공급되는 경우, 디지털 영상 데이터(RGB)는 0 내지 255 계조(gray level)(G0~G255)를 갖는 256개의 데이터로 표현될 수 있다. 이 경우, DAC(124)는 분압 회로(126)로부터 256개의 제1 감마보상전압들 또는 제2 감마보상전압들을 입력받고, 디지털 영상 데이터(RGB)의 값에 대응하는 256개의 제1 감마보상전압들 또는 제2 감마보상전압들 중 어느 하나를 선택하여 출력한다. 출력회로(125)는 소스 출력 인에이블신호(SOE)의 제1 로직 레벨 전압에 응답하여 출력 버퍼(buffer)를 통해 데이터 전압을 데이터 라인들(D1~Dm)에 공급한다. 제1 로직 레벨 전압은 로우 로직 레벨 전압으로 설정될 수 있다.
The DAC 124 receives the first gamma compensation voltages or the second gamma compensation voltages from the voltage dividing circuit 126 and inputs from the two line latch 123 using the first gamma compensation voltages or the second gamma compensation voltages. The digital image data RGB to be converted into an analog data voltage. For example, when 8 bits of digital image data RGB are supplied, the digital image data RGB may be represented by 256 pieces of data having 0 to 255 gray levels (G0 to G255). have. In this case, the DAC 124 receives the 256 first gamma compensation voltages or the second gamma compensation voltages from the voltage dividing circuit 126, and the 256 first gamma compensation voltages corresponding to the values of the digital image data RGB. Or one of the second gamma compensation voltages is selected and output. The output circuit 125 supplies the data voltages to the data lines D1 to Dm through an output buffer in response to the first logic level voltage of the source output enable signal SOE. The first logic level voltage may be set to a low logic level voltage.

도 10은 본 발명의 제1 실시 예에 따른 감마기준전압 공급회로를 상세히 보여주는 일 예시도면이다. 본 발명의 제1 실시 예에 따른 감마기준전압 공급회로(150)는 감마기준전압 분압회로(151)와, 감마전압제어신호에 따라 N 개의 디스플레이 기간들 각각에서 서로 다른 레벨의 감마기준전압을 출력하도록 조정하는 감마기준전압 조정부(152)를 포함한다. 도 10에서는 설명의 편의를 위해 감마기준전압 조정부(152)가 제1 감마기준전압(GMAs1(GMA1', GMA2', GMAp'))과 제2 감마기준전압(GMAs2(GMA1", GMA2", GMAp")) 중 어느 하나를 선택하여 출력하는 것을 중심으로 설명하였으나, 이에 한정되지 않음에 주의하여야 한다.10 is an exemplary view showing in detail a gamma reference voltage supply circuit according to a first embodiment of the present invention. The gamma reference voltage supply circuit 150 according to the first embodiment of the present invention outputs a gamma reference voltage having a different level in each of the N display periods according to the gamma reference voltage divider circuit 151 and the gamma voltage control signal. It includes a gamma reference voltage adjusting unit 152 to adjust to. In FIG. 10, for convenience of description, the gamma reference voltage adjusting unit 152 uses the first gamma reference voltages GMAs1 (GMA1 ', GMA2', and GMAp ') and the second gamma reference voltages GMAs2 (GMA1 ", GMA2", and GMAp). Although description has been made mainly on selecting and outputting any one of ")), it should be noted that the present invention is not limited thereto.

도 10을 참조하면, 감마기준전압 분압회로(151)는 고전위 전압(VDD)과 저전위 전압(VSS)을 분압하여 제1 내지 제p(p는 2 이상의 자연수) 감마전압들(GMA1~GMAp)을 출력한다. 감마기준전압 조정부(152)는 제1 디스플레이 기간(display1) 동안 제1 로직 레벨의 감마제어신호(Cgamma)에 응답하여 제1 감마기준전압(GMAs1(GMA1'~GMAp'))이 출력되도록 제어하고, 제2 디스플레이 기간(display2) 동안 제2 로직 레벨의 감마제어신호(Cgamma)에 응답하여 제2 감마기준전압(GMAs2(GMA1"~GMAp"))이 출력되도록 제어할 수 있다. 이를 위해, 감마기준전압 조정부(152)는 감마기준전압 분압회로의 출력단자들 각각에 접속된 적어도 하나 이상의 스위치와 적어도 하나 이상의 저항을 포함할 수 있다.Referring to FIG. 10, the gamma reference voltage dividing circuit 151 divides the high potential voltage VDD and the low potential voltage VSS to form first to pth (p is a natural number of two or more) gamma voltages GMA1 to GMAp. ) The gamma reference voltage adjusting unit 152 controls the first gamma reference voltages GMAs1 (GMA1 'to GMAp') to be output in response to the gamma control signal Cgamma of the first logic level during the first display period display1. In response to the gamma control signal Cgamma of the second logic level during the second display period display2, the second gamma reference voltages GMAs2 (GMA1 ″ ~ GMAp ″) may be output. To this end, the gamma reference voltage adjusting unit 152 may include at least one switch and at least one resistor connected to each of the output terminals of the gamma reference voltage divider circuit.

한편, 도 11과 같이 제1 감마기준전압(GMAs1)은 제2 감마기준전압(GMAs2)보다 공통전압(Vcom)과의 전압 차가 더 크게 구현될 수 있다. 이는 제1 디스플레이 기간(display1) 동안 화소 어레이(PA)의 제1 블록(BL1)의 화소들 각각에 공급된 데이터 전압의 전압 감쇠를 고려하여 제2 디스플레이 기간(display2) 동안 화소 어레이(PA)의 제2 블록(BL2)의 화소들 각각에 데이터 전압을 공급하기 위함이다. 그러므로, 제1 감마기준전압(GMAs1)과 제2 감마기준전압(GMAs2)은 제1 디스플레이 기간(display1) 동안 화소 어레이(PA)의 제1 블록(BL1)의 화소들 각각에 공급된 데이터 전압의 전압 감쇠를 고려하여 사전 실험을 통해 결정될 수 있다.Meanwhile, as shown in FIG. 11, the first gamma reference voltage GMAs1 may have a larger voltage difference from the common voltage Vcom than the second gamma reference voltage GMAs2. This is because the voltage attenuation of the data voltage supplied to each of the pixels of the first block BL1 of the pixel array PA during the first display period display1 is taken into account in the pixel array PA during the second display period display2. This is to supply a data voltage to each of the pixels of the second block BL2. Therefore, the first gamma reference voltage GMAs1 and the second gamma reference voltage GMAs2 correspond to the data voltages supplied to each of the pixels of the first block BL1 of the pixel array PA during the first display period display1. The voltage attenuation may be determined through preliminary experiments.

도 10을 참조하면, 감마기준전압 조정부(152)는 감마기준전압 분압회로(151)의 출력 단자들 각각에 병렬 접속된 2 개의 스위치들(SW1, SW2)을 포함할 수 있다. 제1 스위치(SW1)에 접속된 저항(R1, R3, R5)은 제2 스위치(SW2)에 접속된 저항(R2, R4, R6)보다 작게 설계될 수 있다. 또는, 제1 스위치(SW1)에 접속된 저항(R1, R3, R5)은 생략될 수도 있다. 제1 스위치(SW1)와 제2 스위치(SW2)는 감마 제어신호(Cgamma)에 의해 턴-온 및 턴-오프된다. 감마기준전압 조정부(152)는 제1 디스플레이 기간(display1) 동안 제1 스위치(SW1)만을 턴-온시킴으로써 제1 감마기준전압(GMAs1(GMA1'~GMAp'))을 출력할 수 있다. 감마기준전압 조정부(152)는 제2 디스플레이 기간(display2) 동안 제2 스위치(SW2)만을 턴-온시킴으로써 제2 감마기준전압(GMAs2(GMA1"~GMAp"))을 출력할 수 있다.Referring to FIG. 10, the gamma reference voltage adjusting unit 152 may include two switches SW1 and SW2 connected in parallel to each of the output terminals of the gamma reference voltage divider circuit 151. The resistors R1, R3 and R5 connected to the first switch SW1 may be designed smaller than the resistors R2, R4 and R6 connected to the second switch SW2. Alternatively, the resistors R1, R3, and R5 connected to the first switch SW1 may be omitted. The first switch SW1 and the second switch SW2 are turned on and off by the gamma control signal Cgamma. The gamma reference voltage adjusting unit 152 may output the first gamma reference voltages GMAs1 (GMA1 'to GMAp') by turning on only the first switch SW1 during the first display period display1. The gamma reference voltage adjusting unit 152 may output the second gamma reference voltages GMAs2 (GMA1 ″ ~ GMAp ″) by turning on only the second switch SW2 during the second display period display2.

한편, 도 10에 나타난 감마기준전압 조정부(152)는 정극성의 감마기준전압 조정부임에 유의하여야 한다. 감마기준전압 조정부(152)가 부극성의 감마기준전압 조정부인 경우, 제1 스위치(SW1)에 접속된 저항(R1, R3, R5)은 제2 스위치(SW2)에 접속된 저항(R2, R4, R6)보다 크게 설계되어야 할 것이다.Meanwhile, it should be noted that the gamma reference voltage adjusting unit 152 shown in FIG. 10 is a gamma reference voltage adjusting unit having a positive polarity. When the gamma reference voltage adjusting unit 152 is a negative gamma reference voltage adjusting unit, the resistors R1, R3, and R5 connected to the first switch SW1 are connected to the resistors R2 and R4 connected to the second switch SW2. , R6).

또한, 본 발명의 실시 예에 따른 감마기준전압 조정부(152)는 도 10을 결부하여 설명한 실시 예에 한정되지 않음에 주의하여야 한다. 감마기준전압 조정부(152)는 제1 디스플레이 기간(display1) 동안 제1 스위치(SW1)와 제2 스위치(SW2)를 모두 턴-온시켜 제1 감마기준전압(GMAs1(GMA1'~GMAp'))을 출력하고, 제2 디스플레이 기간(display2) 동안 제1 스위치(SW1)와 제2 스위치(SW2) 중 어느 하나만을 턴-온시켜 제2 감마기준전압(GMAs2(GMA1"~GMAp"))을 출력하도록 구현될 수도 있다. 또한, 감마기준전압 조정부(152)는 감마기준전압 출력단자들(out1~outp) 각각에 접속된 적어도 하나 이상의 스위치와 적어도 하나 이상의 저항을 포함하여 어떠한 다른 형태로 구성될 수 있으며, 도 10에 나타난 구성에 한정되지 않음에 주의하여야 한다.
In addition, it should be noted that the gamma reference voltage adjusting unit 152 according to the embodiment of the present invention is not limited to the embodiment described with reference to FIG. 10. The gamma reference voltage adjusting unit 152 turns on both the first switch SW1 and the second switch SW2 during the first display period display1 to display the first gamma reference voltages GMAs1 (GMA1 'to GMAp'). Outputs the second gamma reference voltage GMAs2 (GMA1 "to GMAp") by turning on only one of the first switch SW1 and the second switch SW2 during the second display period display2. It may be implemented to. In addition, the gamma reference voltage adjusting unit 152 may be configured in any other form, including at least one switch and at least one resistor connected to each of the gamma reference voltage output terminals out1 to outp, as shown in FIG. 10. Note that it is not limited to configuration.

도 12는 본 발명의 제2 실시 예에 따른 감마기준전압 공급회로를 상세히 보여주는 일 예시도면이다. 본 발명의 제2 실시 예에 다른 감마기준전압 공급회로(150)는 감마제어신호에 따라 N 개의 디스플레이 기간들 각각에서 서로 다른 레벨의 고전위 전압을 출력하도록 조정하는 고전위 전압 조정부(153)와 감마기준전압 분압회로(154)를 포함한다. 도 12에서는 고전위 전압 조정부(153)가 제1 고전위 전압(VDD1)과 제2 고전위 전압(VDD2) 중 어느 하나를 선택하여 출력하는 것을 중심으로 설명하였으나, 이에 한정되지 않음에 주의하여야 한다.12 is an exemplary view showing in detail a gamma reference voltage supply circuit according to a second embodiment of the present invention. The gamma reference voltage supply circuit 150 according to the second embodiment of the present invention includes a high potential voltage adjusting unit 153 that adjusts to output a high level of high potential voltage in each of the N display periods according to the gamma control signal. A gamma reference voltage divider circuit 154 is included. In FIG. 12, the high potential voltage adjusting unit 153 selects and outputs one of the first high potential voltage VDD1 and the second high potential voltage VDD2, but the present disclosure is not limited thereto. .

도 12를 참조하면, 고전위 전압 조정부(153)는 제1 디스플레이 기간(display1) 동안 제1 로직 레벨의 감마제어신호(Cgamma)에 응답하여 제1 고전위 전압(VDD1)이 출력되도록 제어하고, 제2 디스플레이 기간(display2) 동안 제2 로직 레벨의 감마제어신호(Cgamma)에 응답하여 제1 고전위 전압(VDD1)보다 낮은 레벨의 제2 고전위 전압(VDD2)이 출력되도록 제어한다. 이를 위해, 고전위 전압 조정부(153)는 고전위 전압 출력단자(outVDD)에 접속된 적어도 하나 이상의 스위치와 적어도 하나 이상의 저항을 포함할 수 있다.Referring to FIG. 12, the high potential voltage adjusting unit 153 controls the first high potential voltage VDD1 to be output in response to the gamma control signal Cgamma of the first logic level during the first display period display1. The second high potential voltage VDD2 having a level lower than the first high potential voltage VDD1 is controlled in response to the gamma control signal Cgamma of the second logic level during the second display period display2. To this end, the high potential voltage adjusting unit 153 may include at least one switch and at least one resistor connected to the high potential voltage output terminal outVDD.

고전위 전압 조정부(153)는 도 12와 같이 고전위 전압 출력단자(outVDD)에 병렬 접속된 2 개의 스위치들(SW3, SW4)을 포함할 수 있다. 제3 스위치(SW3)에 접속된 저항(R7)은 제4 스위치(SW4)에 접속된 저항(R8)보다 작게 설계될 수 있다. 또는, 제3 스위치(SW3)에 접속된 저항(R7)은 생략될 수도 있다. 제3 스위치(SW3)와 제4 스위치(SW4)는 감마전압 제어신호(Cgamma)에 의해 턴-온 및 턴-오프된다. 고전위 전압 조정부(153)는 제1 디스플레이 기간(display1) 동안 제3 스위치(SW3)만을 턴-온시킴으로써 제1 고전위 전압(VDD1)을 출력할 수 있다. 고전위 전압 조정부(153)는 제2 디스플레이 기간(display2) 동안 제4 스위치(SW4)만을 턴-온시킴으로써 제2 고전위 전압(VDD2)을 출력할 수 있다.The high potential voltage adjusting unit 153 may include two switches SW3 and SW4 connected in parallel to the high potential voltage output terminal outVDD as shown in FIG. 12. The resistor R7 connected to the third switch SW3 may be designed to be smaller than the resistor R8 connected to the fourth switch SW4. Alternatively, the resistor R7 connected to the third switch SW3 may be omitted. The third switch SW3 and the fourth switch SW4 are turned on and off by the gamma voltage control signal Cgamma. The high potential voltage adjusting unit 153 may output the first high potential voltage VDD1 by turning on only the third switch SW3 during the first display period display1. The high potential voltage adjusting unit 153 may output the second high potential voltage VDD2 by turning on only the fourth switch SW4 during the second display period display2.

한편, 본 발명의 실시 예에 따른 고전위 전압 조정부(153)는 도 11을 결부하여 설명한 실시 예에 한정되지 않음에 주의하여야 한다. 고전위 전압 조정부(153)는 제1 디스플레이 기간(display1) 동안 제3 스위치(SW3)와 제4 스위치(SW4)를 모두 턴-온시켜 제1 고전위 전압(VDD1)을 출력하고, 제2 디스플레이 기간(display2) 동안 제3 스위치(SW3)와 제4 스위치(SW4) 중 어느 하나만을 턴-온시켜 제2 고전위 전압(VDD2)을 출력하도록 구현될 수도 있다. 또한, 고전위 전압 조정부(153)는 고전위 전압 출력단자들(outVDD) 각각에 접속된 적어도 하나 이상의 스위치와 적어도 하나 이상의 저항을 포함하여 어떠한 다른 형태로 구성될 수 있으며, 도 11에 나타난 구성에 한정되지 않음에 주의하여야 한다.Meanwhile, it should be noted that the high potential voltage adjusting unit 153 according to the embodiment of the present invention is not limited to the embodiment described with reference to FIG. 11. The high potential voltage adjusting unit 153 turns on both the third switch SW3 and the fourth switch SW4 during the first display period display1 to output the first high potential voltage VDD1, and to display the second display. During the display2, only one of the third switch SW3 and the fourth switch SW4 may be turned on to output the second high potential voltage VDD2. In addition, the high potential voltage adjusting unit 153 may be configured in any other form, including at least one switch and at least one resistor connected to each of the high potential voltage output terminals outVDD. Note that it is not limited.

감마기준전압 분압 회로(154)는 고전위 전압 조정부(153)로부터 출력된 제1 고전위 전압(VDD1) 또는 제2 고전위 전압(VDD2)과 저전위 전압(VSS) 사이를 분압하여 제1 감마기준전압(GMAs1) 또는 제2 감마기준전압(GMAs2)을 출력한다. 감마기준전압 분압 회로(154)는 고전위 전압 조정부(153)로부터 제1 고전위 전압(VDD1)이 출력된 경우, 제1 감마기준전압(GMAs1(GMA1'~GMAp')을 출력한다. 감마기준전압 분압 회로(154)는 고전위 전압 조정부(153)로부터 제2 고전위 전압(VDD2)이 출력된 경우, 제2 감마기준전압(GMAs2(GMA1"~GMAp")을 출력한다. The gamma reference voltage divider circuit 154 divides the first high potential voltage VDD1 or the second high potential voltage VDD2 and the low potential voltage VSS output from the high potential voltage adjuster 153 to thereby provide a first gamma. The reference voltage GMAs1 or the second gamma reference voltage GMAs2 is output. The gamma reference voltage divider circuit 154 outputs the first gamma reference voltages GMAs1 (GMA1 'to GMAp') when the first high potential voltage VDD1 is output from the high potential voltage adjuster 153. Gamma reference When the second high potential voltage VDD2 is output from the high potential voltage adjuster 153, the voltage divider circuit 154 outputs second gamma reference voltages GMAs2 (GMA1 ″ ~ GMAp ″).

한편, 제1 고전위 전압(VDD1)이 제2 고전위 전압(VDD2)보다 크기 때문에, 제1 감마기준전압(GMAs1)은 도 11과 같이 제2 감마기준전압(GMAs2)보다 공통전압(Vcom)과의 전압 차가 더 크게 구현될 수 있다. 이는 제1 디스플레이 기간(display1) 동안 화소 어레이(PA)의 제1 블록(BL1)의 화소들 각각에 공급된 데이터 전압의 전압 감쇠를 고려하여 제2 디스플레이 기간(display2) 동안 화소 어레이(PA)의 제2 블록(BL2)의 화소들 각각에 데이터 전압을 공급하기 위함이다. 그러므로, 제1 고전위 전압(VDD1), 제2 고전위 전압(VDD2), 제1 감마기준전압(GMA1), 및 제2 감마기준전압(GMAs2)은 제1 디스플레이 기간(display1) 동안 화소 어레이(PA)의 제1 블록(BL1)의 화소들 각각에 공급된 데이터 전압의 전압 감쇠를 고려하여 사전 실험을 통해 결정될 수 있다.
On the other hand, since the first high potential voltage VDD1 is greater than the second high potential voltage VDD2, the first gamma reference voltage GMAs1 is more common than the second gamma reference voltage GMAs2 as shown in FIG. 11. The voltage difference between and can be realized larger. This is because the voltage attenuation of the data voltage supplied to each of the pixels of the first block BL1 of the pixel array PA during the first display period display1 is taken into account in the pixel array PA during the second display period display2. This is to supply a data voltage to each of the pixels of the second block BL2. Therefore, the first high potential voltage VDD1, the second high potential voltage VDD2, the first gamma reference voltage GMA1, and the second gamma reference voltage GMAs2 are the pixel arrays during the first display period display1. The voltage attenuation of the data voltage supplied to each of the pixels of the first block BL1 of the PA may be determined through a preliminary experiment.

도 13은 본 발명의 실시 예에 따른 표시장치의 구동방법을 보여주는 흐름도이다. 도 14는 본 발명의 실시 예에 따른 Tx 라인들, Rx 라인들, 스캔 라인들, 및 데이터 라인들에 공급되는 전압들을 보여주는 파형도이다. 이하에서, 도 13과 도 14를 결부하여 본 발명의 실시 예에 따른 표시장치의 동작 방법을 상세히 살펴본다. 한편, 도 13과 도 14에서는 설명의 편의를 위해, N 개의 디스플레이 기간들이 2 개의 디스플레이 기간들(display1, display2)로 구현되었음에 유의하여야 한다.13 is a flowchart illustrating a method of driving a display device according to an exemplary embodiment of the present invention. 14 is a waveform diagram illustrating voltages supplied to Tx lines, Rx lines, scan lines, and data lines according to an exemplary embodiment of the present invention. Hereinafter, a method of operating a display device according to an exemplary embodiment will be described in detail with reference to FIGS. 13 and 14. 13 and 14, N display periods are implemented as two display periods display1 and display2 for convenience of description.

도 2c와 같이 1 프레임 기간(1 frame)은 제1 디스플레이 기간(display1), 제2 디스플레이 기간(display2), 및 제1 디스플레이 기간(display1)과 제2 디스플레이 기간(display2) 각각에 이어서 할당된 터치 레포트 기간(touch)을 포함한다. 제1 디스플레이 기간(display1)은 화소 어레이(PA)의 제1 블록(BL1)의 화소들 각각에 영상 데이터가 업데이트되는 기간이고, 제2 디스플레이 기간(display2)은 화소 어레이(PA)의 제2 블록(BL2)의 화소들 각각에 영상 데이터가 업데이트되는 기간이다. 터치 레포트 기간(touch)은 모든 터치 센서들을 센싱하여 얻어지는 좌표 데이터를 출력하는 기간이다.As shown in FIG. 2C, one frame period is a touch allocated after the first display period display1, the second display period display2, and each of the first display period display1 and the second display period display2. A report period (touch) is included. The first display period display1 is a period during which image data is updated in each of the pixels of the first block BL1 of the pixel array PA, and the second display period display2 is a second block of the pixel array PA. It is a period during which image data is updated in each of the pixels of BL2. The touch report period (touch) is a period of outputting coordinate data obtained by sensing all touch sensors.

첫 번째로, 도 13의 S101 내지 S103 단계를 결부하여 제1 디스플레이 기간(display1) 동안 표시장치의 구동방법을 상세히 살펴본다. 제1 디스플레이 기간(display1) 동안 표시장치의 구동방법은 제1 디스플레이 단계로서 표현될 수 있다.First, the method of driving the display device during the first display period display1 will be described in detail with reference to steps S101 to S103 of FIG. 13. The driving method of the display device during the first display period display1 may be expressed as the first display step.

제1 디스플레이 기간(display1) 동안 Tx 전극들(TE11, TE12, TE13, TE21, TE22, TE23)에는 Tx 라인들(T1~Tu)을 통해 공통전압(Vcom)이 공급된다. 제1 디스플레이 기간(display1) 동안 Rx 전극들(RE1, RE2)에는 Rx 라인들(R1~Rv)을 통해 공통전압(Vcom)이 공급된다. 따라서, Tx 전극들(TE11, TE12, TE13, TE21, TE22, TE23)과 Rx 전극들(RE1, RE2)은 제1 디스플레이 기간(display1) 동안 공통전극으로서 역할을 한다. Tx 구동회로(210)과 Rx 구동회로(220)는 제1 디스플레이 기간(display1) 동안 휴지상태가 된다.The common voltage Vcom is supplied to the Tx electrodes TE11, TE12, TE13, TE21, TE22, and TE23 during the first display period display1 through the Tx lines T1 to Tu. The common voltage Vcom is supplied to the Rx electrodes RE1 and RE2 through the Rx lines R1 to Rv during the first display period display1. Accordingly, the Tx electrodes TE11, TE12, TE13, TE21, TE22, TE23 and the Rx electrodes RE1 and RE2 serve as a common electrode during the first display period display1. The Tx driver circuit 210 and the Rx driver circuit 220 are in a dormant state during the first display period display1.

스캔 구동회로(110)는 제1 디스플레이 기간(display1) 동안 화소 어레이(PA)의 제1 블록(BL1)의 스캔 라인들에 스캔 펄스를 순차적으로 공급한다. 스캔 펄스는 도 14와 같이 게이트 하이 전압(VGH)으로 발생할 수 있다. 데이터 구동회로(120)는 제1 디스플레이 기간(display1) 동안 데이터 라인들(D1~Dm)에 데이터 전압을 공급한다. 도 14에서 데이터 구동회로(120)는 소정의 수평 기간마다 정극성의 데이터 전압과 및 부극성의 데이터 전압을 교대로 공급하는 것을 중심으로 설명하였으나, 이에 한정되지 않음에 주의하여야 한다. 1 수평 기간은 1 수평 라인의 화소들에 데이터 전압들을 공급하는 1 라인 스캐닝 기간을 의미한다. 데이터 구동회로(120)는 화소들과 데이터 라인의 배치 형태에 따라 도 14와 다른 방법으로 데이터 전압들을 공급할 수 있음에 유의하여야 한다. 결국, 제1 디스플레이 기간(display1) 동안 화소 어레이(PA)의 제1 블록(BL1)의 화소들은 화소 전극(10)에 데이터 전압을 충전하고, 화소들 각각은 화소 전극(10)과 Tx 전극 또는 Rx 전극 사이의 전압 차에 의해 액정층의 액정을 구동시켜 빛의 투과량을 조정함으로써 화상을 표시한다. (S101, S102, S103)The scan driving circuit 110 sequentially supplies scan pulses to scan lines of the first block BL1 of the pixel array PA during the first display period display1. The scan pulse may be generated as the gate high voltage VGH as shown in FIG. 14. The data driving circuit 120 supplies a data voltage to the data lines D1 to Dm during the first display period display1. In FIG. 14, the data driving circuit 120 has been described based on alternately supplying a positive data voltage and a negative data voltage every predetermined horizontal period, but the present invention is not limited thereto. One horizontal period means one line scanning period for supplying data voltages to pixels of one horizontal line. It should be noted that the data driving circuit 120 may supply data voltages in a manner different from that of FIG. 14, depending on the arrangement of pixels and data lines. As a result, the pixels of the first block BL1 of the pixel array PA charge the data voltage to the pixel electrode 10 during the first display period display1, and each of the pixels may be the pixel electrode 10 and the Tx electrode or An image is displayed by driving the liquid crystal of a liquid crystal layer by adjusting the voltage difference between Rx electrodes, and adjusting the light transmittance. (S101, S102, S103)

두 번째로, 도 13의 S104 내지 S106 단계를 결부하여 터치 레포트 기간(touch) 동안 표시장치의 구동방법을 상세히 살펴본다. 터치 레포트 기간(touch) 동안 표시장치의 구동방법은 터치 레포트 단계로서 표현될 수 있다.Secondly, the method of driving the display device during the touch report period will be described in detail with reference to steps S104 to S106 of FIG. 13. The method of driving the display device during the touch report period may be expressed as a touch report step.

터치 레포트 기간(touch) 동안 스캔 라인들(G1~Gn)에는 스캔 구동회로(110)의 게이트 하이 전압(VGH)보다 낮은 레벨의 게이트 로우 전압(VGL)이 공급된다. 터치 레포트 기간(touch) 동안 데이터 라인들(D1~Dm)에는 그라운드 전압(GND) 또는 공통전압(Vcom)이 공급된다. 그라운드 전압(GND)은 공통전압(Vcom)보다 낮은 레벨의 전압이다. 스캔 구동회로(110)와 데이터 구동회로(120)는 터치 레포트 기간(touch) 동안 휴지상태가 된다. 따라서, 표시패널(100)의 모든 화소들 각각은 화소 전극에 충전된 데이터 전압을 그대로 유지한다.The gate low voltage VGL having a level lower than the gate high voltage VGH of the scan driving circuit 110 is supplied to the scan lines G1 to Gn during the touch report period touch. The ground voltage GND or the common voltage Vcom is supplied to the data lines D1 to Dm during the touch report period touch. The ground voltage GND is a voltage lower than the common voltage Vcom. The scan driving circuit 110 and the data driving circuit 120 are at rest during the touch report period. Therefore, each of the pixels of the display panel 100 maintains the data voltage charged in the pixel electrode.

Tx 구동회로(210)와 Rx 구동회로(220)는 터치 콘트롤러(230)의 제어 하에 터치 레포트 기간(touch) 동안 터치 센서(Cm)들의 차지 변화량을 센싱한다. 구체적으로, Tx 구동회로(210)는 Tx 라인들(T1~Tu) 각각을 통해 Tx 전극들(TE11, TE12, TE13, TE21, TE22, TE23) 각각에 터치구동신호를 공급한다. Rx 구동회로(220)는 Rx 라인들(R1~Rv)을 통해 수신된 터치 센서(Cm)의 차지 변화량을 샘플링한다. Rx 구동회로(220)는 아날로그-디지털 변환기(analog to digital converter, 이하 "ADC"라 함)를 이용하여 적분기에 누적된 전압을 디지털 데이터로 변환하여 터치 로우 데이터(touch raw data)를 출력한다. 터치 콘트롤러(230)는 미리 설정된 터치 인식 알고리즘을 실행하여 Rx 구동회로(220)로부터 수신된 터치 원시 데이터로부터 터치 좌표 정보를 산출한다. 터치 콘트롤러(230)는 터치 좌표 정보를 포함하는 터치 레포트 데이터(TR)를 호스트 시스템(140)으로 전송한다. (S104, S105, S106)The Tx driver circuit 210 and the Rx driver circuit 220 sense charge change amounts of the touch sensors Cm during the touch report period under the control of the touch controller 230. In detail, the Tx driving circuit 210 supplies a touch driving signal to each of the Tx electrodes TE11, TE12, TE13, TE21, TE22, and TE23 through each of the Tx lines T1 to Tu. The Rx driving circuit 220 samples the charge change amount of the touch sensor Cm received through the Rx lines R1 to Rv. The Rx driving circuit 220 converts the voltage accumulated in the integrator into digital data using an analog-to-digital converter (hereinafter, referred to as "ADC") to output touch raw data. The touch controller 230 executes a preset touch recognition algorithm to calculate touch coordinate information from touch raw data received from the Rx driver circuit 220. The touch controller 230 transmits touch report data TR including the touch coordinate information to the host system 140. (S104, S105, S106)

세 번째로, 도 13의 S107 내지 S109 단계를 결부하여 제2 디스플레이 기간(display2) 동안 표시장치의 구동방법을 상세히 살펴본다. 제2 디스플레이 기간(display2) 동안 표시장치의 구동방법은 제2 디스플레이 단계로서 표현될 수 있다.Third, the method of driving the display device during the second display period display2 will be described in detail with reference to steps S107 to S109 of FIG. 13. The method of driving the display device during the second display period display2 may be expressed as a second display step.

제2 디스플레이 기간(display2) 동안 Tx 전극들(TE11, TE12, TE13, TE21, TE22, TE23)에는 Tx 라인들(T1~Tu)을 통해 공통전압(Vcom)이 공급된다. 제2 디스플레이 기간(display2) 동안 Rx 전극들(RE1, RE2)에는 Rx 라인들(R1~Rv)을 통해 공통전압(Vcom)이 공급된다. 따라서, Tx 전극들(TE11, TE12, TE13, TE21, TE22, TE23)과 Rx 전극들(RE1, RE2)은 제2 디스플레이 기간(display21) 동안 공통전극으로서 역할을 한다. Tx 구동회로(210)과 Rx 구동회로(220)는 제2 디스플레이 기간(display2) 동안 휴지상태가 된다.The common voltage Vcom is supplied to the Tx electrodes TE11, TE12, TE13, TE21, TE22, and TE23 during the second display period display2 through the Tx lines T1 to Tu. The common voltage Vcom is supplied to the Rx electrodes RE1 and RE2 through the Rx lines R1 to Rv during the second display period display2. Accordingly, the Tx electrodes TE11, TE12, TE13, TE21, TE22, TE23 and the Rx electrodes RE1 and RE2 serve as a common electrode during the second display period display21. The Tx driving circuit 210 and the Rx driving circuit 220 are at rest during the second display period display2.

스캔 구동회로(110)는 제2 디스플레이 기간(display2) 동안 화소 어레이(PA)의 제2 블록(BL2)의 스캔 라인들에 스캔 펄스를 순차적으로 공급한다. 스캔 펄스는 도 14와 같이 게이트 하이 전압(VGH)으로 발생할 수 있다. 데이터 구동회로(120)는 제2 디스플레이 기간(display2) 동안 데이터 라인들(D1~Dm)에 데이터 전압을 공급한다. 결국, 제2 디스플레이 기간(display2) 동안 화소 어레이(PA)의 제2 블록(BL2)의 화소들은 화소 전극(10)에 데이터 전압을 충전하고, 화소들 각각은 화소 전극(10)과 Tx 전극 또는 Rx 전극 사이의 전압 차에 의해 액정층의 액정을 구동시켜 빛의 투과량을 조정함으로써 화상을 표시한다.The scan driving circuit 110 sequentially supplies scan pulses to scan lines of the second block BL2 of the pixel array PA during the second display period display2. The scan pulse may be generated as the gate high voltage VGH as shown in FIG. 14. The data driving circuit 120 supplies a data voltage to the data lines D1 to Dm during the second display period display2. As a result, the pixels of the second block BL2 of the pixel array PA charge the data voltage to the pixel electrode 10 during the second display period display2, and each of the pixels may be the pixel electrode 10 and the Tx electrode or An image is displayed by driving the liquid crystal of a liquid crystal layer by adjusting the voltage difference between Rx electrodes, and adjusting the light transmittance.

다만, 본 발명의 경우, 제1 디스플레이 기간(display1) 동안 공급하는 데이터 전압과 제2 디스플레이 기간(display2) 동안 공급하는 데이터 전압이 동일한 계조에 해당하는 데이터 전압이라고 하더라도, 데이터 구동회로(120)가 제2 디스플레이 기간(display2) 동안 공급하는 데이터 전압과 공통전압(Vcom)의 전압 차는 제1 디스플레이 기간(display1) 동안 공급하는 데이터 전압과 공통전압(Vcom)의 전압 차보다 작음에 유의하여야 한다. 이는 제1 디스플레이 기간(display1) 동안 화소 어레이(PA)의 제1 블록(BL1)의 화소들 각각에 공급된 데이터 전압의 전압 감쇠를 고려하여 제2 디스플레이 기간(display2) 동안 화소 어레이(PA)의 제2 블록(BL2)의 화소들 각각에 데이터 전압을 공급하기 때문이다. 이를 위해, 도 9 내지 도 12를 결부하여 설명한 바와 같이 감마기준전압 공급회로(150)는 제1 디스플레이 기간(display1) 동안 출력하는 제1 감마기준전압(GMAs1)과 제2 디스플레이 기간(display2) 동안 출력하는 제2 감마기준전압(GMAs2)을 서로 다르게 제어하여야 한다.However, in the exemplary embodiment of the present invention, even if the data voltage supplied during the first display period display1 and the data voltage supplied during the second display period display2 are data voltages corresponding to the same gray level, the data driving circuit 120 may perform the same operation. It should be noted that the voltage difference between the data voltage and the common voltage Vcom supplied during the second display period display2 is smaller than the voltage difference between the data voltage and the common voltage Vcom supplied during the first display period display1. This is because the voltage attenuation of the data voltage supplied to each of the pixels of the first block BL1 of the pixel array PA during the first display period display1 is taken into consideration. This is because the data voltage is supplied to each of the pixels of the second block BL2. To this end, as described with reference to FIGS. 9 through 12, the gamma reference voltage supply circuit 150 may output the first gamma reference voltage GMAs1 and the second display period display2 during the first display period display1. The second gamma reference voltage GMAs2 to be output must be controlled differently.

결국, 본 발명은 데이터 구동회로(120)가 제2 디스플레이 기간(display2) 동안 공급하는 데이터 전압과 공통전압(Vcom)의 전압 차를 제1 디스플레이 기간(display1) 동안 공급하는 데이터 전압과 공통전압(Vcom)의 전압 차보다 작게 함으로써, 도 4와 같이 화소 어레이(PA)의 제1 블록(BL1)의 마지막 스캔 라인에 접속된 어느 한 화소가 표현하는 계조와 화소 어레이(PA)의 제2 블록(BL2)의 첫 번째 스캔 라인에 접속된 어느 한 화소가 표현하는 계조를 일치시킬 수 있다. 그러므로, 본 발명은 화소 어레이(PA)의 제1 블록(BL1)과 제2 블록(BL2)의 경계부에서 블록딤(block dim) 현상을 방지할 수 있다. (S107, S108, S109)As a result, according to an exemplary embodiment of the present invention, the data voltage and the common voltage that supply the voltage difference between the data voltage and the common voltage Vcom supplied by the data driving circuit 120 during the second display period display2 during the first display period display1 By making the voltage difference smaller than that of Vcom, the gray level represented by one pixel connected to the last scan line of the first block BL1 of the pixel array PA and the second block of the pixel array PA (as shown in FIG. 4). It is possible to match the gradation represented by one pixel connected to the first scan line of BL2). Therefore, the present invention can prevent a block dim phenomenon at the boundary between the first block BL1 and the second block BL2 of the pixel array PA. (S107, S108, S109)

네 번째로, 도 13의 S110 내지 S112 단계의 터치 레포트 기간(touch) 동안 표시장치의 구동방법은 S104 내지 S106 단계에서 설명한 바와 같다. 터치 레포트 기간(touch) 동안 표시장치의 구동방법은 터치 레포트 단계로서 표현될 수 있다. (S110, S111, S112)
Fourthly, the method of driving the display device during the touch report period (touch) of steps S110 to S112 of FIG. 13 is the same as described in steps S104 to S106. The method of driving the display device during the touch report period may be expressed as a touch report step. (S110, S111, S112)

이상에서 살펴본 바와 같이, 본 발명은 N 개의 디스플레이 기간들의 시간 차이에 따른 데이터 전압의 전압 감쇠를 고려하여 N 개의 블록들 각각의 화소들에 데이터 전압을 공급한다. 구체적으로, 본 발명은 동일한 계조의 데이터 전압을 공급할 때, 제k 디스플레이 기간 동안 제k 블록의 화소들에 공급하는 데이터 전압과 공통전압 간의 전압 차는 제k+1 디스플레이 기간 동안 제k+1 블록의 화소들에 공급하는 데이터 전압과 상기 공통전압 간의 전압 차보다 크도록 제어한다. 그 결과, 본 발명은 제k 블록의 마지막 스캔 라인에 접속된 화소들과 제k+1 블록의 첫 번째 스캔 라인에 접속된 화소들이 동일한 계조로 표현되어야 하는 경우, 그들이 표현하고자는 하는 계조를 일치시킬 수 있다. 그러므로, 본 발명은 화소 어레이의 제k 블록과 제k+1 블록의 경계부에서 발생하는 블록 딤(block dim) 현상을 방지할 수 있다.As described above, the present invention supplies the data voltage to the pixels of each of the N blocks in consideration of the voltage attenuation of the data voltage according to the time difference of the N display periods. Specifically, when the data voltage of the same gray level is supplied, the voltage difference between the common voltage and the data voltage supplied to the pixels of the kth block during the kth display period is determined by the k + 1th block during the k + 1th display period. Control to be greater than the voltage difference between the data voltage supplied to the pixels and the common voltage. As a result, when the pixels connected to the last scan line of the kth block and the pixels connected to the first scan line of the k + 1th block are to be represented with the same gradation, the present invention matches the gradation they want to express. You can. Therefore, the present invention can prevent a block dim occurring at the boundary between the k-th block and the k + 1th block of the pixel array.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

10: 화소 전극 20: 공통전극
100: 표시패널 110: 스캔 구동회로
111: 스캔 구동회로 112: 제2 쉬프트 레지스터
120: 데이터 구동회로 130: 타이밍 콘트롤러
140: 호스트 시스템 150: 감마기준전압 공급회로
151, 154: 감마기준전압 분압 회로 152: 감마기준전압 조정부
153: 고전위 전압 조정부 200: 터치 구동회로
210: Tx 구동회로 220: Rx 구동회로
230: 터치 콘트롤러10: pixel electrode 20: common electrode
100: display panel 110: scan driving circuit
111: scan driving circuit 112: second shift register
120: Data driving circuit 130: Timing controller
140: host system 150: gamma reference voltage supply circuit
151 and 154: gamma reference voltage divider circuit 152: gamma reference voltage adjusting unit
153: high potential voltage adjusting unit 200: touch driving circuit
210: Tx driving circuit 220: Rx driving circuit
230: touch controller

Claims

A display panel in which pixels for displaying data and touch sensors for sensing a touch input are formed in the pixel array;
A display for dividing the pixel array into N (N is a positive integer of 2 or more) blocks and time-dividing the N blocks into N display periods to supply data voltages to the pixels of each of the N blocks. Drive circuit;
A touch driving circuit configured to sense the touch coordinate information on the position of the touch input by sensing the voltage of the touch sensors at each assigned touch report period subsequent to each of the N display periods; And
When the data voltage of the same gray level is supplied to the pixels of the N blocks, k (k is a natural number that satisfies 1 ≦ k <N) between the data voltage and the common voltage supplied to the pixels of the kth block during the display period. And the voltage difference is greater than the voltage difference between the data voltage supplied to the pixels of the k + 1th block and the common voltage during the k + 1th display period.

The method of claim 1,
The digital image data is converted into the data voltage and supplied to the data lines of the display panel according to the k-gamma reference voltage of the gamma reference voltage supply circuit during the k-th display period, and supplied to the data lines of the display panel. And a data driving circuit for converting the digital image data into the data voltage according to the k + 1 gamma reference voltage of the reference voltage supply circuit and supplying the data voltage to the data lines of the display panel.

3. The method of claim 2,
The gamma reference voltage supply circuit,
And a gamma reference voltage adjusting unit configured to output a gamma reference voltage having a different level to the display driving circuit in each of the N display periods in response to a gamma control signal.

The method of claim 3, wherein
The gamma reference voltage adjuster includes:
And at least one switch and at least one resistor connected to each of the output terminals of the gamma reference voltage divider circuit.

3. The method of claim 2,
The gamma reference voltage supply circuit,
A high potential voltage adjuster configured to output high potential voltages having different high potential levels in each of the N display periods according to a gamma control signal; And
And generating a gamma reference voltage by dividing the high potential voltage and the low potential voltage output from the high potential voltage adjusting unit, and outputting the gamma reference voltage to the display driving circuit. Device.

The method of claim 5, wherein
The high potential voltage adjusting unit,
A display device comprising at least one switch and at least one resistor connected to a high potential voltage output terminal.

The method of claim 1,
The display driving circuit,
And a scan driving circuit which sequentially supplies scan pulses to scan lines of the display panel during the N display periods.

The method of claim 7, wherein
The scan drive circuit,
N shift registers sequentially supplying scan pulses to scan lines of each of the N blocks;
Kth shift register,
And sequentially supplying scan pulses to scan lines of a k-th block of the display panel in response to a k-th start signal during the k-th display period.

The method of claim 1,
The display driving circuit,
A scan driving circuit configured to supply a first logic level voltage to scan lines of the N blocks during the touch report period; And
And a data driving circuit configured to supply a ground voltage or the common voltage to data lines of the display panel during the touch report period.

The method of claim 1,
The display panel further includes Tx electrodes and Rx electrodes,
And the touch driving circuit supplies a touch driving signal to the Tx electrodes during the touch report period and senses the voltage of the touch sensors through the Rx electrodes.

11. The method of claim 10,
And the common voltage is supplied to the Tx electrodes and the Rx electrodes during the N display periods.

In the driving method of a display device comprising a display panel formed in the pixel array pixels and the touch sensors for sensing a touch input for displaying data,
Dividing the pixel array into N blocks (N is a positive integer of 2 or more), time-dividing the N blocks into N display periods, and supplying a data voltage to pixels of each of the N blocks. Stage 1; And
And sensing touch coordinate information on a position of the touch input by sensing a voltage of the touch sensors at each assigned touch report period subsequent to each of the N display periods.
When the data voltage of the same gray level is supplied to the pixels of the N blocks, k (k is a natural number that satisfies 1 ≦ k <N) between the data voltage and the common voltage supplied to the pixels of the kth block during the display period. The voltage difference is greater than the voltage difference between the data voltage supplied to the pixels of the k + 1th block and the common voltage during the k + 1th display period.

13. The method of claim 12,
The first step is
The digital image data is converted into the data voltage and supplied to the data lines of the display panel according to the k-gamma reference voltage of the gamma reference voltage supply circuit during the k-th display period, and supplied to the data lines of the display panel. And converting the digital image data into the data voltage according to a k + 1 gamma reference voltage of a reference voltage supply circuit and supplying the digital image data to the data lines of the display panel.

The method of claim 13,
And a third step of adjusting a gamma reference voltage having a different level in each of the N display periods in accordance with a gamma control signal.

The method of claim 13,
A third step of adjusting a high potential voltage of a different high potential level in each of the N display periods according to a gamma control signal input from a controller; And
And dividing the high potential voltage and the low potential voltage to output a gamma reference voltage.

13. The method of claim 12,
In the first step,
And sequentially supplying scan pulses to scan lines of the display panel during the N display periods.

13. The method of claim 12,
The second step comprises:
And supplying a first logic level voltage to scan lines of the N blocks and supplying a ground voltage or the common voltage to data lines of the display panel during the touch report period.

13. The method of claim 12,
The display panel further includes Tx electrodes and Rx electrodes,
In the second step, the touch driving signal is supplied to the Tx electrodes and the voltage of the touch sensors is sensed through the Rx electrodes.

The method of claim 18,
In the first step,
And supplying the common voltage to the Tx electrodes and the Rx electrodes during the N display periods.