KR101357342B1 - 하드웨어 프로토콜 스택 - Google Patents

하드웨어 프로토콜 스택 Download PDF

Info

Publication number
KR101357342B1
KR101357342B1 KR1020120026542A KR20120026542A KR101357342B1 KR 101357342 B1 KR101357342 B1 KR 101357342B1 KR 1020120026542 A KR1020120026542 A KR 1020120026542A KR 20120026542 A KR20120026542 A KR 20120026542A KR 101357342 B1 KR101357342 B1 KR 101357342B1
Authority
KR
South Korea
Prior art keywords
register
header information
protocol stack
header
protocol
Prior art date
Application number
KR1020120026542A
Other languages
English (en)
Other versions
KR20130104746A (ko
Inventor
이수강
권대현
Original Assignee
엘에스산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스산전 주식회사 filed Critical 엘에스산전 주식회사
Priority to KR1020120026542A priority Critical patent/KR101357342B1/ko
Priority to EP13158419.5A priority patent/EP2640033A1/en
Priority to US13/794,247 priority patent/US20130246756A1/en
Priority to CN201310084123.3A priority patent/CN103336757B/zh
Priority to JP2013053778A priority patent/JP2013198158A/ja
Publication of KR20130104746A publication Critical patent/KR20130104746A/ko
Application granted granted Critical
Publication of KR101357342B1 publication Critical patent/KR101357342B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30105—Register structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/12—Protocol engines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/22—Parsing or analysis of headers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Computer And Data Communications (AREA)

Abstract

본 발명은 프로토콜을 해석해 주는 하드웨어 프로토콜 스택(Stack)에 관한 것으로서, 하드웨어 프로토콜 스택이 적용되는 장치에 있어서, 상기 하드웨어 프로토콜 스택은, 분석 대상 프로토콜의 헤더 정보를 저장하는 레지스터; 입력되는 프레임의 헤더 위치에 기록된 정보와 상기 레지스터에 저장되어 있는 헤더 정보가 서로 매칭되는지 비교하는 비교부; 및 상기 비교부의 비교 결과, 상기 레지스터에 저장되어 있는 헤더 정보와 상기 입력되는 프레임의 헤더 정보가 서로 매칭되는 경우, 해당 프레임의 데이터를 추출하는 인터페이스 로직부를 포함하는 구조로 이루어지는 것을 특징으로 한다.

Description

하드웨어 프로토콜 스택{ Hardware Protocol Stack }
본 발명은 프로토콜(Protocol)을 해석해 주는 스택(Stack)에 관한 것으로서, 특히 하드웨어적으로 구현되어 사용자가 임의의 프로토콜을 처리할 수 있도록 해 주는 하드웨어 프로토콜 스택에 관한 것이다.
일반적으로 프로토콜 스택(Stack)이란 프로토콜을 자동으로 해석해 주는 장치를 말하는데, 소프트웨어적으로 구현되는 소프트웨어 프로토콜 스택과, 하드웨어적으로 구현되는 하드웨어 프로토콜 스택으로 나뉜다.
프로토콜이 적용된 각 프레임은 헤더 정보와, 데이터, 프레임의 끝 부분에 수신 측의 에러 검출을 위해 삽입되는 FCS(Frame Check Sequence) 등으로 이루어지며, 프로토콜마다 필요로 하는 헤더가 규정된다.
도 1은 소프트웨어 프로토콜 스택을 사용하여 프레임(Frame)에서 데이터를 추출하는 과정을 보인 것으로서, 프레임(13)이 유입되면 해당 디바이스는 이를 프레임 저장소(12)에 저장하고, 소프트웨어 프로토콜 스택(11)은 저장되어 있는 프레임을 읽어 헤더를 분석한다. 그리고, 해당 프레임(13)에 오류가 있는지를 파악하거나, 또는 해당 프레임의 데이터를 추출한다.
도 2는 하드웨어 프로토콜 스택을 사용하여 프레임에서 데이터를 추출하는 과정을 보인 것으로서, 프레임(13)이 유입되면 이를 저장소에 저장하지 않고 하드웨어 프로토콜 스택(15)에서 바로 데이터를 추출한다.
소프트웨어 프로토콜 스택(11)은 추가적인 하드웨어 자원이 필요하지 않지만 소프트웨어적으로 프로토콜을 해석하므로 처리 시간이 늘어난다는 단점이 있고, 하드웨어 프로토콜 스택(15)은 추가적인 하드웨어 자원이 필요하지만 그 처리가 소프트웨어 프로토콜 스택에 비해 현저히 빠르다는 장점을 가진다.
프로토콜 스택을 사용하면, 프레임에서 자동으로 데이터가 추출되기 때문에 개발 시간을 크게 줄일 수 있다. 새로운 프로토콜을 처리하는 디바이스를 개발할 때 사용자가 그 프로토콜을 모르더라도 해당 스택을 구매하여 적용하고, 스택과의 인터페이스만 개발하면 되므로 개발시간을 단축할 수 있다.
그러나, 종래의 프로토콜 스택 제품들은 프로토콜을 해석해 주기는 하지만 각각 고유의 프로토콜에 관련된 정보만 처리하도록 되어 있다.
그러므로, 사용자가 직접 정의하거나, 또는 상용 스택 제품이 제공되지 않는 프로토콜을 처리하려면 사용자가 직접 프로토콜을 해석하는 과정을 수행해야 하기 때문에 개발 시간이나 노력, 비용이 많이 소요된다.
이에 본 발명은 상기와 같은 문제점을 해결하기 위하여, 안출된 것으로서, 프로토콜의 종류별로 고정되어 있는 자동 해석 기능을 발전시켜, 사용자가 직접 선언한 프로토콜을 빠르게 처리할 수 있는 하드웨어 프로토콜 스택을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 하드웨어 프로토콜 스택이 적용되는 장치에 있어서, 상기 하드웨어 프로토콜 스택은 분석 대상 프로토콜의 헤더 정보를 저장하는 레지스터; 입력되는 프레임의 헤더 위치에 기록된 정보와 상기 레지스터에 저장되어 있는 헤더 정보가 서로 매칭되는지 비교하는 비교부; 및 상기 비교부의 비교 결과, 상기 레지스터에 저장되어 있는 헤더 정보와 상기 입력되는 프레임의 헤더 정보가 서로 매칭되는 경우, 해당 프레임의 데이터를 추출하는 인터페이스 로직부를 포함하는 구조로 이루어지는 것을 특징으로 한다.
상기 레지스터는 서로 다른 헤더 정보를 저장하는 복수개의 레지스터로 구성될 수 있다. 이때 상기 비교부는 입력되는 프레임의 헤더 위치에 기록된 정보를 상기 복수개의 레지스터에 저장되어 있는 헤더 정보와 순차적으로 비교한다.
상기 레지스터, 비교부, 및 인터페이스 로직부는 단일 집적회로에 형성되어 단일 칩으로 구성될 수 있다.
상기 레지스터는 사용자가 필요에 따라 그 헤더 정보를 설정할 수 있도록 하기 위하여 쓰기(Write)가 가능하도록 구성될 수 있다.
본 발명에 따르면, 사용자는 레지스터에 해석 대상 프로토콜과 관련된 헤더 정보를 설정하여 해당 프로토콜을 해석할 수 있다.
그러므로, 프로토콜 스택 공급사가 제공하는 프로토콜에만 적용되던 프레임 해석 기능을 확장할 수 있게 되어, 상용 프로토콜 스택이 제공되지 않거나 사용자가 정의한 프로토콜 등 임의의 프로토콜을 처리할 수 있다.
사용자가 레지스터에 헤더 정보를 설정하면 되기 때문에 프로토콜에 대한 유연성과 확장성이 뛰어나다.
새로운 프로토콜이 적용되는 디바이스를 개발하는 사용자가 적은 노력으로 하드웨어 프로토콜 스택을 구현할 수 있으며, 하드웨어 프로토콜 스택의 빠른 특성을 이용하여 임의의 프로토콜을 처리하는 각종 디바이스 개발 시간을 단축하고 성능 향상을 도모할 수 있다.
도 1은 소프트웨어 프로토콜 스택의 개념을 설명하는 예,
도 2는 하드웨어 프로토콜 스택의 개념을 설명하는 예,
도 3은 본 발명에 따른 하드웨어 프로토콜 스택의 일 실시예,
도 4는 본 발명에 따른 하드웨어 프로토콜 스택의 또 다른 실시예,
도 5는 복수 레지스터를 갖는 하드웨어 프로토콜 스택의 동작을 도식적으로 보인 예이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다.
도 3을 참조하자면, 본 발명에 따른 하드웨어 프로토콜 스택(20)은 레지스터(21), 비교부(22), 및 인터페이스 로직부(23)를 포함하여 이루어진다.
레지스터(Register,21)는 분석 대상 프로토콜의 헤더 정보를 저장하며, 사용자는 상용 스택 제품이 제공되지 않거나 개발을 위해 직접 정의한 프로토콜의 헤더 정보를 레스지터(21)에 설정한다.
레지스터(21)는 사용자가 필요에 따라 그 헤더 정보를 설정할 수 있도록 하기 위하여 쓰기(Write)가 가능하도록 구성된다. 이와 관련하여, 사용자가 레지스터(21)에 헤더 정보를 설정할 수 있도록 하는 유저 인터페이스(UI: User Interface) 등 다양한 수단이 구현될 수 있다.
하드웨어 프로토콜 스택(20)이 사용되는 장치는 필요에 따라 다양할 수 있다. 예를 들자면 네트워크 인터페이스 카드(Network Interface Card), 디지털 티브이(TV), 미디어 플레이어, 모바일 단말, 개발용 PC(Personal Computer) 등에 장착되어 프로토콜 해석에 사용될 수 있다.
레지스터(21)에 분석 대상 프로토콜의 헤더 정보가 저장된 후 프레임이 입력되면, 비교부(22)는 입력되는 프레임의 헤더 위치에 기록된 정보와 레지스터(21)에 저장되어 있는 헤더 정보가 서로 매칭되는지를 비교한다.
예컨대 레지스터(21)에 현재 설정되어 있는 헤더 정보가 HDR-0 내지 HDR-n 이고, 입력되는 프레임의 해당 헤더 위치에 존재하는 헤더 정보가 HEADER-0 내지 HEADER-n 이라고 가정하면, 비교부(22)는 HDR-0 내지 HDR-n이 각각 HEADER-0 내지 HEADER-n과 매칭 되는지의 여부를 판단한다.
인터페이스 로직부(23)는 비교부의 비교 결과 레지스터(21)에 저장되어 있는 헤더 정보와 입력된 프레임의 헤더 정보가 서로 매칭된 경우, 프레임의 데이터를 추출하고 해당 데이터를 필요로 하는 곳으로 전달한다.
인터페이스 로직부(23)에서 추출된 데이터는 해당 데이터를 어떤 목적으로 사용할 것인지에 따라 얼마든지 다양하게 처리될 수 있다.
예컨대 현재 사용자가 디바이스 개발을 위하여 테스트 중이라면 추출된 데이터는 사용자가 테스트에 사용하는 어플리케이션(Application)으로 전달될 수 있다. 이 경우 하드웨어 프로토콜 스택(20)으로 테스트 프레임을 전달하는 역할도 해당 어플리케이션에서 수행할 수 있을 것이다.
또한, 멀티미디어 데이터를 처리하는 디바이스를 개발하는 중이라면, 인터페이스 로직부(23)는 추출된 데이터를 멀티미디어 데이터를 복호화하는 장치로 전달할 수도 있을 것이다.
도 4를 참조하여, 본 발명에 따른 하드웨어 프로토콜 스택에 관한 또 다른 실시예를 설명하기로 한다.
하드웨어 프로토콜 스택(20)에는 복수개의 레지스터(21)가 구비될 수 있으며, 각 레지스터 #0 내지 #k에는 서로 다른 헤더 정보가 설정될 수 있다.
이러한 실시예에서 비교부(22)는 입력되는 프레임의 헤더 위치에 기록된 정보를 복수개의 레지스터(21)에 저장되어 있는 헤더 정보와 순차 비교한다.
레지스터 #0에 설정된 헤더 정보가 HDR-00 내지 HDR-0n, 레지스터 #1에 설정된 헤더 정보가 HDR-10 내지 HDR-1n, 레지스터 #k에 설정된 헤더 정보가 HDR-k0 내지 HDR-kn이고, 입력되는 프레임의 해당 헤더 위치에 존재하는 헤더 정보가 HEADER-0 내지 HEADER-n 이라고 가정한다.
그러면, 비교부(22)는 HDR-00 내지 HDR-0n이 각각 HEADER-0 내지 HEADER-n과 매칭되는지의 여부를 판단하고, 그 다음 HDR-10 내지 HDR-1n이 각각 HEADER-0 내지 HEADER-n과 매칭되는지의 여부를 판단하며, 이렇게 순차적으로 HDR-k0 내지 HDR-kn이 각각 HEADER-0 내지 HEADER-n과 매칭되는지의 여부를 판단한다.
비교 도중 현재 프레임의 헤더 정보와 어느 레지스터에 저장되어 있는 헤더 정보가 서로 매칭되었을 경우, 더 이상의 비교를 중지할 수도 있고, 계속하여 다음 레지스터와의 비교를 수행할 수도 있다.
비교부의 순차 비교 결과 어느 레지스터에 설정된 헤더 정보와 입력된 프레임의 헤더 정보가 서로 매칭되면, 인터페이스 로직부(23)는 프레임의 데이터를 추출하고 해당 데이터를 필요로 하는 곳으로 전달한다.
복수개의 레지스터에 서로 다른 헤더 정보를 설정할 수 있게 되면, 사용자는 여러 프로토콜을 함께 개발할 때 더욱 편리하게 각 프로토콜을 처리하는 디바이스를 개발할 수 있다.
사용자가 개발하는 프로토콜이 여러 종류일 경우, 각 프로토콜은 서로 다른 종류일 수도 있고, 여러 프로토콜이 계층 구조를 이루어 서로 연계되어 있을 수도 있다. 예컨대 사용자가 개발하는 프로토콜은 물리계층, 링크계층, 제어계층, 응용 프로그램 계층 등 여러 계층구조를 가질 수 있으며, 각 계층에 대응하는 프로토콜의 헤더 정보를 각 레지스터에 설정할 수 있다.
그러면, 매번 각 계층에 따른 프로토콜을 처리하기 위하여 레지스터의 내용을 수정할 필요없이 일괄적으로 적용할 수 있다.
이와 관련하여, 인터페이스 로직(23)은 각 레지스터와 매칭되었을 때 추출된 데이터를 서로 다른 곳으로 전달할 수 있다.
즉, 인터페이스 로직(23)은 현재 입력된 프레임의 헤더 정보가 레지스터 #1의 헤더 정보와 매칭되었을 때와 레지스터 #2의 헤더 정보와 매칭되었을 때, 추출된 데이터를 서로 다른 곳으로 전달할 수 있다.
도 5는 사용자가 여러 개의 레지스터를 설정하였을 때 프레임 해석이 수행되는 과정을 도식적으로 보인 것이다.
프레임(13)이 입력되면, 비교부(22)는 레지스터 #0으로부터 시작하여 레지스터 #k 까지 순차적으로 해당 레지스터에 저장되어 있는 헤더 정보와 매칭되는 프레임을 찾고, 인터페이스 로직부(23)는 매칭된 프레임의 데이터를 추출하여 해당 데이터를 필요로 하는 곳으로 전달한다.
위에서 설명한 바와 같이 인터페이스 로직부(23)에서 추출된 데이터는 비교부(22)의 비교 결과 어느 레지스터에 설정된 헤더 정보와 매칭되었을 때 추출된 데이터인지에 따라 구분되어 처리될 수 있다.
위에서 설명한 각 실시예의 하드웨어 프로토콜 스택(20)은 단일 집적회로(IC)에 형성될 수 있다.
즉, 레지스터(21), 비교부(22), 및 인터페이스 로직부(23)는 하나의 집적회로(IC)에 단일 칩 형태로 구현될 수 있다.
이러한 단일 칩 형태의 집적회로는 프레임을 입력받는 요소, 인터페이스 로직부(23)에서 추출된 데이터를 처리하는 요소 등 다양한 구성요소를 함께 포함하는 형태로 구성될 수도 있음은 물론이다.
단일 칩 형태로 구성된 하드웨어 프로토콜 스택(20)은 네트워크 인터페이스 카드(Network Interface Card), 디지털 티브이(TV), 미디어 플레이어, 모바일 단말 등 해당 프로토콜의 처리를 필요로 하는 각종 기기에 사용될 수 있다.
상술한 실시예는 본 발명의 이해를 돕기 위한 것이며, 본 발명은 상술한 실시예에 한정되지 않고 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당업자에 의해 다양하게 변형하여 실시할 수 있는 것임은 물론이다.
13: 프레임 20: 하드웨어 프로토콜 스택
21: 레지스터 22: 비교부
23: 인터페이스 로직부

Claims (4)

  1. 하드웨어 프로토콜 스택이 적용되는 장치에 있어서,
    상기 하드웨어 프로토콜 스택은,
    분석 대상 프로토콜의 헤더 정보를 저장하는 레지스터;
    입력되는 프레임의 헤더 위치에 기록된 정보와 상기 레지스터에 저장되어 있는 헤더 정보가 서로 매칭되는지 비교하는 비교부; 및
    상기 비교부의 비교 결과, 상기 레지스터에 저장되어 있는 헤더 정보와 상기 입력되는 프레임의 헤더 정보가 서로 매칭되는 경우, 해당 프레임의 데이터를 추출하는 인터페이스 로직부를 포함하는 구조로 이루어지는 하드웨어 프로토콜 스택이 적용되는 장치.
  2. 제 1 항에 있어서,
    상기 레지스터는 서로 다른 헤더 정보를 저장하는 복수개로 구성되는 것을 특징으로 하는 하드웨어 프로토콜 스택이 적용되는 장치.
  3. 제 2 항에 있어서,
    상기 비교부는 입력되는 프레임의 헤더 위치에 기록된 정보를 상기 복수개의 레지스터에 저장되어 있는 헤더 정보와 순차적으로 비교하는 것을 특징으로 하는 하드웨어 프로토콜 스택이 적용되는 장치.
  4. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,
    상기 레지스터, 비교부, 및 인터페이스 로직부는 단일 집적회로에 형성되는 것을 특징으로 하는 하드웨어 프로토콜 스택이 적용되는 장치.
KR1020120026542A 2012-03-15 2012-03-15 하드웨어 프로토콜 스택 KR101357342B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020120026542A KR101357342B1 (ko) 2012-03-15 2012-03-15 하드웨어 프로토콜 스택
EP13158419.5A EP2640033A1 (en) 2012-03-15 2013-03-08 Hardware protocol stack
US13/794,247 US20130246756A1 (en) 2012-03-15 2013-03-11 Hardware protocol stack
CN201310084123.3A CN103336757B (zh) 2012-03-15 2013-03-15 硬件协议栈
JP2013053778A JP2013198158A (ja) 2012-03-15 2013-03-15 ハードウェアプロトコルスタック

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120026542A KR101357342B1 (ko) 2012-03-15 2012-03-15 하드웨어 프로토콜 스택

Publications (2)

Publication Number Publication Date
KR20130104746A KR20130104746A (ko) 2013-09-25
KR101357342B1 true KR101357342B1 (ko) 2014-02-04

Family

ID=48087358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120026542A KR101357342B1 (ko) 2012-03-15 2012-03-15 하드웨어 프로토콜 스택

Country Status (5)

Country Link
US (1) US20130246756A1 (ko)
EP (1) EP2640033A1 (ko)
JP (1) JP2013198158A (ko)
KR (1) KR101357342B1 (ko)
CN (1) CN103336757B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10749123B2 (en) 2014-03-27 2020-08-18 Universal Display Corporation Impact resistant OLED devices
US10910590B2 (en) 2014-03-27 2021-02-02 Universal Display Corporation Hermetically sealed isolated OLED pixels
CN105426329B (zh) * 2015-10-30 2018-04-27 北京遥测技术研究所 基于嵌入式万兆网硬协议栈的信号高速采集转发实现方法
KR101701086B1 (ko) 2016-04-26 2017-01-31 엘에스산전 주식회사 사용자 정의 프로토콜을 적용한 하드웨어 프로토콜 스택과 하드웨어 프로토콜 스택의 사용자 정의 프로토콜 적용 방법
CN107800717A (zh) * 2017-11-17 2018-03-13 广西小草信息产业有限责任公司 一种通信处理系统和方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030080443A (ko) * 2002-04-08 2003-10-17 (주) 위즈네트 하드웨어 프로토콜 프로세싱 로직으로 구현된 인터넷 통신프로토콜 장치 및 상기 장치를 통한 데이터 병렬 처리 방법
KR20050049864A (ko) * 2003-11-24 2005-05-27 삼성전자주식회사 소프트웨어 프로토콜 스택과 하드웨어 프로토콜 스택을사용한 멀티미디어 통신 장치 및 그 통신 방법
KR100653178B1 (ko) 2005-11-03 2006-12-05 한국전자통신연구원 전송제어프로토콜 오프로드 엔진 기반의 전송제어프로토콜전송정보 생성 및 관리 장치 및 그 방법
KR20080051046A (ko) * 2006-12-04 2008-06-10 한국전자통신연구원 네트워크 프로토콜 패킷 전송을 위한 하드웨어 장치 및 그방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0388539A (ja) * 1989-08-31 1991-04-12 Nippon Telegr & Teleph Corp <Ntt> プロトコル種別検出方式
US5025458A (en) * 1989-10-30 1991-06-18 International Business Machines Corporation Apparatus for decoding frames from a data link
US5485460A (en) * 1994-08-19 1996-01-16 Microsoft Corporation System and method for running multiple incompatible network protocol stacks
US6389506B1 (en) * 1998-08-07 2002-05-14 Cisco Technology, Inc. Block mask ternary cam
US7028098B2 (en) * 2001-07-20 2006-04-11 Nokia, Inc. Selective routing of data flows using a TCAM
US6963586B2 (en) * 2001-08-21 2005-11-08 Via Technologies, Inc. Method and apparatus for general-purpose packet reception processing
JP2005303414A (ja) * 2004-04-07 2005-10-27 Nippon Telegr & Teleph Corp <Ntt> パケット構文解析装置
US7535917B1 (en) * 2005-02-22 2009-05-19 Netapp, Inc. Multi-protocol network adapter
EP2552081B1 (en) * 2006-07-10 2015-06-17 Solarflare Communications Inc Interrupt management
US8811397B2 (en) * 2010-02-16 2014-08-19 Ncp Engineering Gmbh System and method for data communication between a user terminal and a gateway via a network node

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030080443A (ko) * 2002-04-08 2003-10-17 (주) 위즈네트 하드웨어 프로토콜 프로세싱 로직으로 구현된 인터넷 통신프로토콜 장치 및 상기 장치를 통한 데이터 병렬 처리 방법
KR20050049864A (ko) * 2003-11-24 2005-05-27 삼성전자주식회사 소프트웨어 프로토콜 스택과 하드웨어 프로토콜 스택을사용한 멀티미디어 통신 장치 및 그 통신 방법
KR100653178B1 (ko) 2005-11-03 2006-12-05 한국전자통신연구원 전송제어프로토콜 오프로드 엔진 기반의 전송제어프로토콜전송정보 생성 및 관리 장치 및 그 방법
KR20080051046A (ko) * 2006-12-04 2008-06-10 한국전자통신연구원 네트워크 프로토콜 패킷 전송을 위한 하드웨어 장치 및 그방법

Also Published As

Publication number Publication date
EP2640033A1 (en) 2013-09-18
JP2013198158A (ja) 2013-09-30
US20130246756A1 (en) 2013-09-19
CN103336757A (zh) 2013-10-02
KR20130104746A (ko) 2013-09-25
CN103336757B (zh) 2017-04-26

Similar Documents

Publication Publication Date Title
CN107665233B (zh) 数据库数据处理方法、装置、计算机设备和存储介质
TWI486810B (zh) 在狀態機晶格中之計數器操作
KR101357342B1 (ko) 하드웨어 프로토콜 스택
US8281395B2 (en) Pattern-recognition processor with matching-data reporting module
US8549478B2 (en) Graphical user interface input element identification
CN105074671B (zh) 用于在内核模块和设备驱动程序中检测并发编程错误的方法和系统
CN109243425A (zh) 语音识别测试方法、装置、系统、计算机设备及存储介质
TW201027425A (en) Devices, systems, and methods to synchronize parallel processing of a single data stream
CN104918119B (zh) 基于iOS浏览器的视频处理方法及视频处理装置
CN105138351B (zh) 一种为宿主配置插件包的方法与装置
CN110908837B (zh) 应用程序异常处理方法、装置、电子设备及存储介质
WO2019184527A1 (zh) 一种测试机顶盒稳定性的方法、装置及电子设备
US20170235945A1 (en) Malicious code analysis device and method based on external device connected via usb cable
CN111290800A (zh) 一种人脸图像的识别方法及设备
US20180052881A1 (en) System and method to automate validating media redirection in testing process
CN105592169A (zh) 终端识别方法及装置
CN106598797B (zh) 一种多路径io的故障注入方法、系统及故障管理系统
CN109241504A (zh) 一种字符串替换方法、装置、计算机设备及计算机可读存储介质
CN109214144B (zh) 基于usb3.2协议ts2训练序列的ip软核产权保护与侵权鉴定方法
CN109102436B (zh) 基于usb3.0协议ts1训练序列的ip软核产权保护与侵权鉴定方法
KR101753314B1 (ko) 이미지 매칭 학습을 이용한 어플리케이션 테스트 방법 및 이를 수행하기 위한 장치
KR102269652B1 (ko) 보안관제 데이터 분석을 위한 머신러닝 기반의 학습 벡터 생성 장치 및 방법
CN113821438A (zh) 一种应用响应性能测试方法、系统及计算设备
CN106371992B (zh) 浏览器错误检测方法及错误检测装置
CN104992093A (zh) 一种信息管理方法及装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180110

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190121

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 7