KR101354729B1 - 반도체 디바이스의 오정렬 값 측정 방법 및 이것이 적용된 반도체 디바이스 - Google Patents

반도체 디바이스의 오정렬 값 측정 방법 및 이것이 적용된 반도체 디바이스 Download PDF

Info

Publication number
KR101354729B1
KR101354729B1 KR1020120092620A KR20120092620A KR101354729B1 KR 101354729 B1 KR101354729 B1 KR 101354729B1 KR 1020120092620 A KR1020120092620 A KR 1020120092620A KR 20120092620 A KR20120092620 A KR 20120092620A KR 101354729 B1 KR101354729 B1 KR 101354729B1
Authority
KR
South Korea
Prior art keywords
electrode
pad
semiconductor die
misalignment
umb
Prior art date
Application number
KR1020120092620A
Other languages
English (en)
Inventor
린 글렌
성필제
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020120092620A priority Critical patent/KR101354729B1/ko
Application granted granted Critical
Publication of KR101354729B1 publication Critical patent/KR101354729B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Abstract

본 발명의 일 실시예는 반도체 디바이스의 오정렬 값 측정 방법 및 이것이 적용된 반도체 디바이스에 관한 것으로, 해결하고자 하는 기술적 과제는 제1반도체 다이의 유비엠 패드와 이것에 접속되는 제2반도체 다이의 범프 사이의 오정렬 값을 정확히 측정할 수 있는 반도체 디바이스의 오정렬 값 측정 방법 및 이것이 적용된 반도체 디바이스를 제공하는데 있다.
이를 위해 본 발명은 표면에 형성된 다수의 유비엠 패드, 상기 유비엠 패드의 각각을 관통하는 관통전극, 및 상기 유비엠 패드 및 관통전극의 둘레에 형성된 다수의 버니어 마크를 포함하는 제1반도체 다이를 준비하는 단계; 상기 다수의 버니어 마크를 이용하여 상기 유비엠 패드와 관통전극 사이의 오정렬 값을 측정하는 단계; 상기 제1반도체 다이를 카메라로 촬영하여 상기 유비엠 패드와 관통전극의 제1영상을 획득하는 단계; 표면에 형성된 범프를 포함하는 제2반도체 다이를 준비하고, 상기 제2반도체 다이의 범프를 상기 제1반도체 다이의 유비엠 패드에 전기적으로 접속하는 단계; 상기 제1,2반도체 다이를 엑스 레이 카메라로 촬영하여 상기 범프와 관통전극의 제2영상을 획득하는 단계; 및 상기 제1영상과 상기 제2영상을 비교하여 상기 범프와 상기 유비엠 패드 사이의 오정렬 값을 측정하는 단계를 포함하는 반도체 디바이스의 오정렬 값 측정 방법 및 이것이 적용된 반도체 디바이스를 개시한다.

Description

반도체 디바이스의 오정렬 값 측정 방법 및 이것이 적용된 반도체 디바이스{Misalignment value measuring method of semiconductor device and semiconductor device adapted the same}
본 발명의 일 실시예는 반도체 디바이스의 오정렬 값 측정 방법 및 이것이 적용된 반도체 디바이스에 관한 것이다.
일반적으로 관통전극(TSV: Through Silicon Via)을 갖는 3차원 스택 반도체 디바이스는 오정렬 값의 측정에 있어 세심한 제어를 요구한다. 실질적으로 스택 반도체 디바이스의 오정렬 값 측정은 반도체 디바이스를 절단하거나, 또는 다른 파괴적인 기술이 없다면 불가능하다. 반도체 디바이스의 오정렬 값 측정을 위해 엑스 레이 촬영 장치가 사용될 수 있으나, 상대적으로 두꺼운 반도체 다이(대략 20 내지 100 ㎛)가 스택될 경우, 유비엠 패드(Under Bumped Metal Pad)가 너무 얇아서(대략 2 ㎛), 엑스 레이 촬영 장치로 촬영되지 않는다. 즉, 오직 범프 및 관통전극만이 엑스 레이 촬영 장치로 촬영될 뿐, 유비엠 패드는 관측되지 않음으로써, 결국 범프와 유비엠 패드 사이의 오정렬 값을 정확하게 측정할 수 없었다.
본 발명의 일 실시예는 제1반도체 다이에 형성된 유비엠 패드와 이것에 전기적으로 접속되는 제2반도체 다이에 형성된 범프 사이의 오정렬 값을 정확히 측정할 수 있는 반도체 디바이스의 오정렬 값 측정 방법 및 이것이 적용된 반도체 디바이스를 제공한다.
본 발명의 일 실시예에 따른 반도체 디바이스의 오정렬 값 측정 방법은 표면에 형성된 다수의 유비엠 패드, 상기 유비엠 패드의 각각을 관통하는 관통전극, 및 상기 유비엠 패드 및 관통전극의 둘레에 형성된 다수의 버니어 마크를 포함하는 제1반도체 다이를 준비하는 단계; 상기 다수의 버니어 마크를 이용하여 상기 유비엠 패드와 관통전극 사이의 오정렬 값을 측정하는 단계; 상기 제1반도체 다이를 카메라로 촬영하여 상기 유비엠 패드와 관통전극의 제1영상을 획득하는 단계; 표면에 형성된 범프를 포함하는 제2반도체 다이를 준비하고, 상기 제2반도체 다이의 범프를 상기 제1반도체 다이의 유비엠 패드에 전기적으로 접속하는 단계; 상기 제1,2반도체 다이를 엑스 레이 카메라로 촬영하여 상기 범프와 관통전극의 제2영상을 획득하는 단계; 및 상기 제1영상과 상기 제2영상을 비교하여 상기 범프와 상기 유비엠 패드 사이의 오정렬 값을 측정하는 단계를 포함한다.
상기 버니어 마크의 피치는 상기 관통전극의 피치보다 크거나 작을 수 있다.
상기 버니어 마크의 일측면이 상기 다수의 관통전극 중 적어도 어느 하나의 관통전극의 둘레면과 일치되어 정렬되거나, 또는 상기 버니어 마크의 중앙이 상기 다수의 관통전극 중 적어도 하나의 관통전극의 중앙과 일치되어 정렬될 수 있다.
상기 유비엠 패드와 관통전극 사이의 오정렬 값을 측정하는 단계에서는 상기 유비엠 패드와 관통전극 사이의 X 방향, 상기 X 방향에 수직인 Y 방향, 및 회전 각도 θ에 대한 오정렬 값이 측정될 수 있다.
상기 범프와 유비엠 패드 사이의 오정렬 값을 측정하는 단계에서는 상기 범프와 유비엠 패드 사이의 X 방향, Y 방향 및 회전 각도 θ에 대한 오정렬 값이 측정될 수 있다.
본 발명의 다른 실시예에 따른 반도체 디바이스의 오정렬 값 측정 방법이 적용된 반도체 디바이스는 표면에 형성된 다수의 유비엠 패드, 상기 유비엠 패드의 각각을 관통하는 관통전극, 및 상기 유비엠 패드 및 관통전극의 둘레에 형성된 다수의 버니어 마크를 포함하는 제1반도체 다이; 표면에 형성된 다수의 범프를 포함하는 제2반도체 다이; 및 상기 제1반도체 다이의 유비엠 패드와 상기 제2반도체 다이의 범프를 전기적으로 접속하는 전기적 접속 부재를 포함한다.
상기 버니어 마크의 피치는 상기 유비엠 패드의 피치보다 크거나 작을 수 있다.
상기 버니어 마크의 일측면이 상기 다수의 관통전극 중 적어도 어느 하나의 관통전극의 둘레면과 일치되어 정렬되거나, 또는 상기 버니어 마크의 중앙이 상기 다수의 관통전극 중 적어도 어느 하나의 관통전극의 중앙과 일치되어 정렬될 수 있다.
본 발명의 일 실시예는 제1반도체 다이에 형성된 유비엠 패드와 이것에 전기적으로 접속되는 제2반도체 다이에 형성된 범프 사이의 오정렬 값을 정확히 측정할 수 있는 반도체 디바이스의 오정렬 값 측정 방법 및 이것이 적용된 반도체 디바이스를 제공한다.
즉, 본 발명은 우선 제1반도체 다이에 형성된 유비엠 패드와 이것을 관통하는 관통전극 사이의 오정렬 값(X,Y 및 θ)을 제1반도체 다이에 형성된 버니어 패드를 통하여 측정한다. 또한, 제1반도체 다이에 형성된 유비엠 패드와 관통전극을 촬영하고, 이를 제1영상으로 저장한다.
이어서, 본 발명은 제1,2반도체 다이를 전기적으로 접속하고, 이를 엑스 레이 촬영 장치로 촬영하여 제1반도체 다이의 관통전극 및 제2반도체 다이의 범프를 촬영하고, 이를 제2영상으로 저장한다.
마지막으로, 제1영상 및 제2영상을 비교하여, 제1반도체 다이의 유비엠 패드와 제2반도체 다이의 범프 사이의 오정렬 값을 측정한다. 여기서, 관통전극과 유비엠 패드 사이의 오정렬 값이 이미 측정되었으므로, 비록 제2영상에서 유비엠 패드가 관찰되지 않는다고 해도, 범프와 유비엠 패드 사이의 오정렬값이 측정된다.
따라서, 본 발명은 제1반도체 다이의 유비엠 패드와 제2반도체 다이의 범프가, 물리적인 절단 방법이나 다른 파괴적 방법없이, 실질적으로 얼마나 정확히 정렬되어 전기적으로 접속되었는지 확인할 수 있게 된다.
도 1은 본 발명의 일 실시예에 따른 반도체 디바이스의 오정렬 값 측정 방법을 도시한 순서도이다.
도 2a는 본 발명의 일 실시예에 따른 반도체 디바이스의 오정렬 값 측정 방법 중 제1반도체 다이를 도시한 부분 단면도이고, 도 2b는 제1반도체 다이를 도시한 부분 평면도이며, 도 2c 내지 도 2e는 버니어 마크, 유비엠 패드 및 관통전극 사이의 오정렬 상태를 도시한 부분 확대도이다.
도 3a는 도 2b에서 선택된 변의 중심 및 코너에서 촬영한 영상이고, 도 3b는 X축의 -1번 버니어 마크 및 이에 대응하는 관통전극을 촬영한 영상이며, 도 3c는 Y축의 -2번 버니어 마크 및 이에 대응하는 관통전극을 촬영한 영상이며, 도 3d는 상부 우측의 유비엠 패드 및 관통전극을 촬영한 영상이다.
도 4는 본 발명의 일 실시예에 따른 반도체 디바이스의 오정렬 값 측정 방법 중 제1반도체 다이에 준비된 유비엠 패드 및 관통전극을 촬영한 제1영상이다.
도 5는 본 발명의 일 실시예에 따른 반도체 디바이스의 오정렬 값 측정 방법 중 제1반도체 다이와 제2반도체 다이 사이의 결합 상태를 도시한 부분 단면도이다.
도 6은 본 발명의 일 실시예에 따른 반도체 디바이스의 오정렬 값 측정 방법 중 범프와 관통전극을 촬영한 제2영상이다.
도 7은 본 발명의 일 실시예에 따른 반도체 디바이스의 오정렬 값 측정 방법 중 제1영상과 제2영상의 겹친 상태를 도시한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
또한, 이하의 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 및/또는은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 포함한다(comprise) 및/또는 포함하는(comprising) 은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및 /또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
또한, 본 명세서에서 사용되는 반도체 다이란 용어는 다수의 집적회로가 형성된 낱개의 반도체 다이, 또는 이러한 낱개의 반도체 다이가 다수 형성된 웨이퍼, 또는 배선패턴/회로패턴 등이 형성된 인터포저, 또는 배선패턴/회로패턴 등이 형성된 회로기판 등을 포함한다. 나아가, 본 명세서에서 사용되는 유비엠 패드는 통상의 배선패턴/회로패턴을 포함하고, 또한 범프는 솔더 범프 또는 카파 필러 등을 포함하는 개념이다.
도 1은 본 발명의 일 실시예에 따른 반도체 디바이스의 오정렬 값 측정 방법을 도시한 순서도이다.
도 1에 도시된 바와 같이, 본 발명에 따른 반도체 디바이스의 오정렬 값 측정 방법은 제1반도체 다이 준비 단계(S1), 유비엠 패드와 관통전극 사이의 오정렬 값을 측정하는 단계(S2), 유비엠 패드와 관통전극의 제1영상을 획득하는 단계(S3), 제2반도체 다이 접속 단계(S4), 범프와 관통전극의 제2영상 획득 단계(S5), 범프와 유비엠 패드 사이의 오정렬 값을 측정하는 단계(S6), 오정렬 값이 기준값 이내인지 판단하는 단계(S7), 굿 반도체 디바이스로 판단하는 단계(S8) 및 제1,2반도체 다이의 오정렬 값 조정 단계(S9)를 포함한다.
제1반도체 다이 준비 단계(S1)에서는, 도 2a 및 도 2b에 도시된 바와 같이, 표면에 다수의 유비엠 패드(111)가 형성되고, 유비엠 패드(111)의 각각을 관통하여 관통전극(112)이 형성되며, 유비엠 패드(111) 및 관통전극(112)의 둘레에는 다수의 버니어 마크(113)가 형성된 제1반도체 다이(110)가 준비된다.
여기서, 유비엠 패드(111) 및 버니어 마크(113)는 대략 2 ㎛보다 작은 두께를 가지며, 관통전극(112)은 대략 20 내지 100 ㎛의 두께를 가질 수 있다. 그러나, 이러한 수치는 예시적일 뿐이며, 이러한 수치로 본 발명이 한정되지 않는다.
더불어, 유비엠 패드(111)와 버니어 마크(113)는 동일 제조 공정에서 형성될 수 있음은 당연하다.
또한, 버니어 마크(113)는 실질적으로 제1반도체 다이(110)의 네변을 따라 형성될 수 있다. 더불어, 버니어 마크(113)의 피치는 관통 전극의 피치보다 크거나 작을 수 있다. 일례로, 버니어 마크(113)의 피치는 관통전극(112)의 피치보다 대략 1 ㎛ 더 클 수 있다. 또한, 관통전극(112)의 직경은 대략 10 ㎛이고, 유비엠 패드(111)의 직경은 대략 20 ㎛일 수 있다. 그러나, 이러한 수치는 본 발명의 이해를 위한 일례이며, 이러한 수치로 본 발명이 한정되지 않는다.
한편, 도 2b에 도시된 바와 같이, 네개의 변을 따라 형성된 버니어 마크(113)는 각 변의 중심에 0번 버니어 마크(113)가 형성될 수 있다. 즉, 각 변의 중심에 위치된 0번 버니어 마크(113)가 유비엠 패드(111)와 관통전극(112) 사이의 오정렬 값을 측정하는데 기준으로 이용될 수 있다.
더불어, 도 2b에 도시된 바와 같이, 상,하측 X축의 중심에 각각 0번 버니어 마크(113)가 형성될 수 있고, 좌,우측 방향으로 각각 다수의 버니어 마크(113)가 미리 설정된 피치로 형성될 수 있다. 또한, 좌,우측 Y축의 중심에 0번 버니어 마크(113)가 형성되고, 상,하측 방향으로 각각 다수의 버니어 마크(113)가 미리 설정된 피치로 형성될 수 있다.
일례로, 도 2c에 도시된 바와 같이, 0번 버니어 마크(113)의 일측면이 다수의 관통전극(112) 중 적어도 어느 하나의 관통전극(112)의 둘레면과 일치되어 정렬될 수 있다. (화살표 참조)
또한, 도 2d에 도시된 바와 같이, 0번 버니어 마크(113)의 중앙이 다수의 관통전극(112) 중 적어도 어느 하나의 관통전극(112)의 중앙과 일치되어 정렬될 수 있다. (화살표 참조)
여기서, 대략 10 ㎛의 직경을 갖는 관통전극(112)이 대략 20 ㎛의 직경을 갖는 유비엠 패드(111)와 완벽하게 정렬되고, 또한 0번 버니어 마크(113)(기준 버니어 마크)의 중앙이 관통전극(112) 및 유비엠 패드(111)의 중심과 정렬되었다고 가정할 수 있다.
이때, 도 2e에 도시된 바와 같이, 0번 버니어 마크(113)로부터 +10피치 이격된 10번 버니어 마크(113) 및 이것과 대응되는 유비엠 패드(111)를 관찰할 경우, 10번 버니어 마크(113)의 중심이 유비엠 패드(111)의 둘레면과 정확하게 정렬되었다면(화살표 참조), 관통전극(112)의 직경이 10 ㎛이고, 유비엠 패드(111)의 직경이 20 ㎛이므로, 유비엠 패드(111)의 중심점 역시 10-10 = 0 ㎛로 정의할 수 있다. 즉, 관통전극(112)과 유비엠 패드(111) 사이의 오정렬값을 0으로 정의할 수 있다.
유비엠 패드와 관통전극 사이의 오정렬 값을 측정하는 단계(S2)에서는, 상술한 바와 같은 방법으로 다수의 버니어 마크(113)를 이용하여 유비엠 패드(111)와 관통전극(112) 사이의 오정렬 값을 측정한다. 실질적으로, 이러한 측정 방법이 버니어 캘리퍼스의 원리와 유사하기 때문에, 본 발명에서 버니어 마크라는 용어가 사용되었다.
상기와 같은 기술을 이용하여, 제1반도체 다이(110)의 여러 위치에서 유비엠 패드(111)와 관통전극(112) 사이의 오정렬 값을 측정할 수 있고, 유비엠 패드(111)와 관통전극(112) 사이의 X축에서의 오정렬 값, X축에 수직인 Y축에서의 오정렬 값, 및 회전 각도 θ의 오정렬 값을 측정할 수 있다. 이러한 정보는 추후 엑스레이 영상을 이용한 범프(121)와 유비엠 패드(111) 사이의 오정렬 값을 계산하는데 이용된다.
일례로, 세개의 성분 즉, X: -1㎛, Y: -2㎛, 및 θ:-0.1만큼 관통전극(112)과 유비엠 패드(111)가 오정렬된 경우를 살펴보자.
먼저, 도 3a에 도시된 바와 같이 제1반도체 다이(110)의 상면 중 선택된 다양한 변의 중심 및 코너에서 촬영한 영상들을 확보한다.
이어서, 도 3b에 도시된 바와 같이, 상부 X축의 버니어 마크(113) 중 관통전극(112)의 중심과 정렬되는 동시에 0번 버니어 마크(113)와 가장 가까운 버니어 마크(113)를 찾는다. 도시된 바와 같이 상부 X축의 좌측 -1번 버니어 마크(113)의 중심이 해당 관통전극(112)의 중심과 일치하는 동시에 0번 버니어 마크(113)에 가장 가까우므로, 해당 관통전극(112)은 유비엠 패드(111)로부터 대략 -1 ㎛ 오정렬되었다고 판단할 수 있다.
또한, 도 3c에 도시된 바와 같이, 좌측 Y축의 버니어 마크(113) 중 관통전극(112)의 중심과 정렬되는 동시에 0번 버니어 마크(113)와 가장 가까운 버니어 마크(113)를 찾는다. 도시된 바와 같이 좌측 Y축의 하부 -2번 버니어 마크(113)의 중심이 해당 관통전극(112)의 중심과 일치되는 동시에 0번 버니어 마크(113)에 가장 가까우므로, 해당 관통전극(112)은 유비엠 패드(111)로부터 -2 ㎛ 오정렬되었다고 판단할 수 있다.
한편, 회전 오정렬 값 θ를 계산하기 전에, 전이 오정렬(translation misalignment)(X축 및 Y축)이 모든 유비엠 패드(111)에 동일하게 영향을 줌을 인식하여야 한다. 따라서, 회전 오정렬 값 θ는 유비엠 패드(111)들 사이에 차이를 발생시키고, 이러한 차이는 회전 중심의 유비엠 패드(111)로부터 멀어질수록 커진다. 따라서, 일례로 코너에 위치된 유비엠 패드(111)를 선택하고, 오정렬에 따른 차이를 계산한다.
일례로, 도 3d에 도시된 바와 같이, 상부 우측 유비엠 패드(111)의 노출 폭을 측정한다. 원래는 관통전극(112)을 중심으로 유비엠 패드(111)의 노출된 폭이 전부 5 ㎛이어야 한다.
확대 표시된 유비엠 패드(111) 및 관통전극(112)의 영상을 분석함으로써, 유비엠 패드(111) 중 우측의 노출 폭이 대략 6.5 ㎛이고, 하측의 노출 폭이 대략 4 ㎛으로 분석되었다고 가정하자. 상술한 바와 같이, 이미 X축 방향으로 -1㎛, Y축 방향으로 -2 ㎛의 오정렬 값을 알고 있으므로, 회전으로 인한 오프셋 값은 X = 5-6.5-1 = -2.5㎛이고, Y = 5-4-2 = -1㎛임을 알 수 있다. 따라서, 회전에 따른 순 오프셋 값(net offset value)은 L = sqrt(2.52 + 12) = 2.692㎛이고, 중심으로부터 거리는 D = sqrt((12*40)2+(6*40)2) = 536이다. 여기서, 도 2b를 참조하면, 숫자 12는 상부 X축의 0번 버니어 마크(113)와 대응되는 관통 전극으로부터 상부 우측 코너에 위치된 관통 전극까지의 개수고, 숫자 6은 우측 Y축의 0번 버니어 마크(113)와 대응되는 관통 전극으로부터 상부 우측 코너에 위치된 관통 전극까지의 개수이며, 숫자 40은 실제의 각 관통전극 사이의 피치이다. 이에 따라, 회전 각도는 θ= sin-1(2.692/536) = 0.28°로 계산된다.
이와 같이 하여, 제1반도체 다이(110)에 형성된 유비엠 패드(111)와 관통전극(112) 사이의 X, Y 및 θ에 대한 오정렬 값이 모두 구해진다.
유비엠 패드와 관통전극의 제1영상을 획득하는 단계(S3)에서는, 도 4에 도시된 바와 같이, 일반 촬영 장치 또는 엑스 레이 촬영 장치를 이용하여 유비엠 패드(111)와 관통전극(112)의 영상을 획득한다. 이러한 영상을 제1영상으로 정의한다. 도시된 제1영상에서와 같이, 일례로 관통전극(112)의 중심이 유비엠 패드(111)의 중심으로부터 -X 방향으로 -1 ㎛, -Y 방향으로 -2 ㎛ 이격될 수 있다.
제2반도체 다이 접속 단계(S4)에서는, 도 5에 도시된 바와 같이, 제1반도체 다이(110)의 유비엠 패드(111) 위에 제2반도체 다이(120)의 범프(121)를 전기적으로 접속한다. 이때, 전기적 접속 부재(122)는 공융점 솔더(eutectic solder: Sn37Pb), 고융점 솔더(High lead solder: Sn95Pb), 납이 없는 솔더(lead-free solder: SnAg, SnAu, SnCu, SnZn, SnZnBi, SnAgCu, SnAgBi 등) 중 선택된 하나로 형성될 수 있으며, 여기서 그 재질을 한정하는 것은 아니다. 여기서, 범프(121)는 카파 필러를 포함하는 개념이다. 물론, 범프(121) 자체가 솔더를 포함할 경우, 상기 전기적 접속 부재는 필요없다.
범프와 관통전극의 제2영상 획득 단계(S5)에서는, 도 6에 도시된 바와 같이, 엑스 레이 촬영 장치를 이용하여 제1반도체 다이(110) 및 제2반도체 다이(120)를 촬영함으로써, 범프(121)와 관통전극(112)의 영상을 획득한다. 이러한 영상이 제2영상으로 정의된다. 여기서, 유비엠 패드(111)의 두께는 대략 2 ㎛이기 때문에, 엑스 레이의 세기를 증가시킨다고 해도 촬영되지 않는다. 그러나, 범프(121) 및 관통전극(112)의 두께는 대략 20 내지 100 ㎛이기 대문에 엑스 레이로 촬영된다. 따라서, 결국 제2영상에는 제2반도체 다이(120)의 범프(121)와 제1반도체 다이(110)의 관통전극(112)의 이미지만 보이게 된다. 여기서, 이해의 편의를 위해, 도 6에는 관통전극(112)의 중심이 범프(121)의 중심과 완전히 일치하는 것으로, 다르게 설명하면, 관통전극(112)이 범프(121)에 완전히 정렬된 것으로 도시되어 있다. 즉, 관통전극(112)과 범프(121) 사이에는 오정렬값이 0이다.
범프와 유비엠 패드 사이의 오정렬 값을 측정하는 단계(S6)에서는, 도 7에 도시된 바와 같이, 제1영상과 제2영상을 비교하여 범프(121)와 유비엠 패드(111) 사이의 오정렬 값을 측정한다. 즉, 단계(S2)에서 이미 관통전극(112)과 유비엠 패드(111) 사이의 오정렬 값이 측정되었으므로, 단계(S6)에서 범프(121)와 유비엠 패드(111) 사이의 오정렬 값이 측정될 수 있다. 일례로, 단계(S2)에서 관통전극(112)과 유비엠패드 사이의 오정렬값이 -X축 방향으로 -1 ㎛, -Y축 방향으로 -2 ㎛이었고, 단계(S5)에서 관통전극(112)과 범프(121) 사이의 오정렬값이 0이었다면, 결국 범프(121)와 유비엠패드 사이의 오정렬값도 -X축 방향으로 -1 ㎛, -Y축 방향으로 -2 ㎛임을 알 수 있다. 물론, θ에 대한 오정렬값도 동일한 방식으로 계산된다. 더불어, 제2영상에서 범프(121)의 중심과 유비엠 패드(111)의 중심이 일치하지 않고 이격되어 있을 경우, 이러한 이격 거리가 미리 구해진 오정렬값에 더해지거나 감산됨으로써, 범프(121)와 유비엠 패드(111)의 오정렬값이 계산됨은 당연하다.
오정렬 값이 기준값 이내인지 판단하는 단계(S7)에서는, 상술한 바와 같이 측정된 범프(121)와 유비엠 패드(111) 사이의 오정렬 값이 허용 범위 이내인지, 아니면 허용 범위 이외인지 판단한다.
굿 반도체 디바이스로 판단하는 단계(S8)에서는, 단계(S7)에서 범프(121)와 유비엠 패드(111) 사이의 오정렬 값이 허용 범위 이내라면 굿 반도체 디바이스로 판단하여, 반도체 디바이스(100) 제조 공정을 계속 진행한다.
만약, 단계(S7)에서, 범프(121)와 유비엠 패드(111) 사이의 오정렬 값이 허용 범위 이외라면 배드 반도체 디바이스로 판단하여, 반도체 디바이스(100)의 제조 공정을 중단한다.
제1,2반도체 다이의 오정렬 값 조정 단계(S9)에서는, 상술한 바와 같이 범프(121)와 유비엠 패드(111) 사이의 오정렬 값이 허용 범위 이외인 경우, 추후 반도체 디바이스의 오정렬 값이 허용 범위 이내가 되도록, 제1,2반도체 다이(110,120)의 오정렬 값을 재조정한다. 즉, 제1,2반도체 다이(110,120)를 상호간 전기적으로 접속시키는 다이 본딩 장치의 각종 셋팅 값을 변경하여, 제1,2반도체 다이(110,120)의 오정렬 값이 최소화되도록 한다.
한편, 이러한 방법은 퍼스널 컴퓨터 또는 서버 컴퓨터 등에 의해 구현되거나, 또는 이러한 방법을 위한 전용 전자 회로 등에 의해 구현될 수 있으며, 본 발명에서 이를 한정하는 것은 아니다.
이상에서 설명한 것은 본 발명에 따른 반도체 디바이스의 오정렬 값 측정 방법 및 이것이 적용된 반도체 디바이스를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
100; 반도체 디바이스 110: 제1반도체 다이
111; 유비엠 패드 112; 관통전극
113: 버니어 마크 120; 제2반도체 다이
121; 범프 122; 접속부재

Claims (8)

  1. 표면에 형성된 다수의 유비엠 패드, 상기 유비엠 패드의 각각을 관통하는 관통전극, 및 상기 유비엠 패드 및 관통전극의 둘레로부터 이격된 상기 표면과 다른 표면에 형성된 다수의 버니어 마크를 포함하는 제1반도체 다이를 준비하는 단계;
    상기 다수의 버니어 마크를 이용하여 상기 유비엠 패드와 관통전극 사이의 오정렬 값을 측정하는 단계;
    상기 제1반도체 다이를 카메라로 촬영하여 상기 유비엠 패드와 관통전극의 제1영상을 획득하는 단계;
    표면에 형성된 범프를 포함하는 제2반도체 다이를 준비하고, 상기 제2반도체 다이의 범프를 상기 제1반도체 다이의 유비엠 패드에 전기적으로 접속하는 단계;
    상기 제1,2반도체 다이를 엑스 레이 카메라로 촬영하여 상기 범프와 관통전극의 제2영상을 획득하는 단계; 및
    상기 제1영상과 상기 제2영상을 비교하여 상기 범프와 상기 유비엠 패드 사이의 오정렬 값을 측정하는 단계를 포함함을 특징으로 하는 반도체 디바이스의 오정렬 값 측정 방법.
  2. 제 1 항에 있어서,
    상기 버니어 마크의 피치는 상기 관통전극의 피치보다 크거나 작은 것을 특징으로 하는 반도체 디바이스의 오정렬 값 측정 방법.
  3. 제 1 항에 있어서,
    상기 버니어 마크의 길이 방향으로 형성된 일측면이 상기 다수의 관통전극 중 적어도 어느 하나의 관통전극의 둘레면을 향하는 방향으로 정렬되거나, 또는
    상기 버니어 마크의 길이 방향으로 형성된 중앙이 상기 다수의 관통전극 중 적어도 하나의 관통전극의 중앙을 향하는 방향으로 정렬됨을 특징으로 하는 반도체 디바이스의 오정렬 값 측정 방법.
  4. 제 1 항에 있어서,
    상기 유비엠 패드와 관통전극 사이의 오정렬 값을 측정하는 단계에서는 상기 유비엠 패드와 관통전극 사이의 X 방향, 상기 X 방향에 수직인 Y 방향, 및 회전 각도 θ에 대한 오정렬 값이 측정됨을 특징으로 하는 반도체 디바이스의 오정렬 값 측정 방법.
  5. 제 4 항에 있어서,
    상기 범프와 유비엠 패드 사이의 오정렬 값을 측정하는 단계에서는 상기 범프와 유비엠 패드 사이의 X 방향, Y 방향 및 회전 각도 θ에 대한 오정렬 값이 측정됨을 특징으로 하는 반도체 디바이스의 오정렬 값 측정 방법.
  6. 표면에 형성된 다수의 유비엠 패드, 상기 유비엠 패드의 각각을 관통하는 관통전극, 및 상기 유비엠 패드 및 관통전극의 둘레로부터 이격된 상기 표면과 다른 표면에 형성된 다수의 버니어 마크를 포함하는 제1반도체 다이;
    표면에 형성된 다수의 범프를 포함하는 제2반도체 다이; 및
    상기 제1반도체 다이의 유비엠 패드와 상기 제2반도체 다이의 범프를 전기적으로 접속하는 전기적 접속 부재를 포함하는 반도체 디바이스.
  7. 제 6 항에 있어서,
    상기 버니어 마크의 피치는 상기 유비엠 패드의 피치보다 크거나 작은 것을 특징으로 하는 반도체 디바이스.
  8. 제 6 항에 있어서,
    상기 버니어 마크의 길이 방향으로 형성된 일측면이 상기 다수의 관통전극 중 적어도 어느 하나의 관통전극의 둘레면을 향하는 방향으로 정렬되거나, 또는
    상기 버니어 마크의 길이 방향으로 형성된 중앙이 상기 다수의 관통전극 중 적어도 어느 하나의 관통전극의 중앙을 향하는 방향으로 정렬됨을 특징으로 하는 반도체 디바이스.
KR1020120092620A 2012-08-23 2012-08-23 반도체 디바이스의 오정렬 값 측정 방법 및 이것이 적용된 반도체 디바이스 KR101354729B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120092620A KR101354729B1 (ko) 2012-08-23 2012-08-23 반도체 디바이스의 오정렬 값 측정 방법 및 이것이 적용된 반도체 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120092620A KR101354729B1 (ko) 2012-08-23 2012-08-23 반도체 디바이스의 오정렬 값 측정 방법 및 이것이 적용된 반도체 디바이스

Publications (1)

Publication Number Publication Date
KR101354729B1 true KR101354729B1 (ko) 2014-01-27

Family

ID=50146279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120092620A KR101354729B1 (ko) 2012-08-23 2012-08-23 반도체 디바이스의 오정렬 값 측정 방법 및 이것이 적용된 반도체 디바이스

Country Status (1)

Country Link
KR (1) KR101354729B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180136011A (ko) 2017-06-13 2018-12-24 주식회사 에이치비테크놀러지 표면과 하면에 형성된 패턴간의 상대위치를 결정하는 검사장치
US11222873B2 (en) 2019-12-13 2022-01-11 Samsung Electronics Co., Ltd. Semiconductor packages including stacked substrates and penetration electrodes

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050003407A (ko) * 2002-05-07 2005-01-10 에이티지 테스트 시스템즈 지엠비에이취 코오아퍼레이션 케이지 인쇄회로기판 검사용 장치 및 방법과, 상기 장치 및방법용 검사 프로브
KR20070075159A (ko) * 2006-01-12 2007-07-18 삼성전자주식회사 표시장치 및 그 제조방법
KR20110031306A (ko) * 2008-06-03 2011-03-25 환 제이. 정 간섭 결함 검출 및 분류

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050003407A (ko) * 2002-05-07 2005-01-10 에이티지 테스트 시스템즈 지엠비에이취 코오아퍼레이션 케이지 인쇄회로기판 검사용 장치 및 방법과, 상기 장치 및방법용 검사 프로브
KR20070075159A (ko) * 2006-01-12 2007-07-18 삼성전자주식회사 표시장치 및 그 제조방법
KR20110031306A (ko) * 2008-06-03 2011-03-25 환 제이. 정 간섭 결함 검출 및 분류

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180136011A (ko) 2017-06-13 2018-12-24 주식회사 에이치비테크놀러지 표면과 하면에 형성된 패턴간의 상대위치를 결정하는 검사장치
US11222873B2 (en) 2019-12-13 2022-01-11 Samsung Electronics Co., Ltd. Semiconductor packages including stacked substrates and penetration electrodes
US11621250B2 (en) 2019-12-13 2023-04-04 Samsung Electronics Co., Ltd. Semiconductor packages
US11935873B2 (en) 2019-12-13 2024-03-19 Samsung Electronics Co., Ltd. Methods of inspection of semiconductor packages including measurement of alignment accuracy among semiconductor chips

Similar Documents

Publication Publication Date Title
US8826221B2 (en) Adaptive patterning for panelized packaging
US9754895B1 (en) Methods of forming semiconductor devices including determining misregistration between semiconductor levels and related apparatuses
US10141295B2 (en) Method for manufacturing semiconductor device
US8664540B2 (en) Interposer testing using dummy connections
US7960837B2 (en) Semiconductor package
TWI500371B (zh) 檢查記號及具有其之印刷電路板
KR101354729B1 (ko) 반도체 디바이스의 오정렬 값 측정 방법 및 이것이 적용된 반도체 디바이스
US20220077108A1 (en) Shift control method in manufacture of semiconductor device
TWI772829B (zh) 半導體封裝之佈線校正方法
CN107924876B (zh) 具有不同尺寸的开孔的焊盘
JP6348626B2 (ja) 半導体装置の製造方法
KR101332858B1 (ko) 멀티 스택 다이의 정렬 인식 장치
KR101320934B1 (ko) 반도체 디바이스 및 그 제작 방법
JP6363854B2 (ja) 形成方法、および物品の製造方法
US20240055363A1 (en) Semiconductor device, method of manufacturing semiconductor device, and method of disposing alignment mark
Li et al. Cost and performance effective silicon interposer and vertical interconnect for 3D ASIC and memory integration
KR101507145B1 (ko) 위치인식홀을 이용한 실리콘관통전극 플립칩 얼라인먼트 검사 장치 및 방법
JPH08153995A (ja) 半導体装置の位置合わせ方法
JP2014229882A (ja) 実装方法および実装装置
KR20190070621A (ko) 패턴의 비중첩영역을 구비한 2층 패턴형 ｃｏｆ 패키지용 필름
JP2001257233A (ja) 半導体装置の取付方法
JP2017009433A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170110

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180108

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190109

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200113

Year of fee payment: 7