KR101350669B1 - Liquid crystal display device and method of fabricating the same - Google Patents

Liquid crystal display device and method of fabricating the same Download PDF

Info

Publication number
KR101350669B1
KR101350669B1 KR1020070010083A KR20070010083A KR101350669B1 KR 101350669 B1 KR101350669 B1 KR 101350669B1 KR 1020070010083 A KR1020070010083 A KR 1020070010083A KR 20070010083 A KR20070010083 A KR 20070010083A KR 101350669 B1 KR101350669 B1 KR 101350669B1
Authority
KR
South Korea
Prior art keywords
electrode
substrate
pixel
pixel electrode
liquid crystal
Prior art date
Application number
KR1020070010083A
Other languages
Korean (ko)
Other versions
KR20080071784A (en
Inventor
백상윤
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070010083A priority Critical patent/KR101350669B1/en
Publication of KR20080071784A publication Critical patent/KR20080071784A/en
Application granted granted Critical
Publication of KR101350669B1 publication Critical patent/KR101350669B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)

Abstract

본 발명은 액정표시장치 및 이의 제조 방법에 관한 것으로, 액정표시장치는 화소영역을 구비하는 제 1 기판, 화소영역에 배치되며 서로 이격된 스토리지 전극부들, 제 1 기판상에 배치되어 스토리지 전극부들을 덮는 절연막, 절연막상에 배치되며 상기 스토리지 전극부들과 중첩되는 화소전극부들을 갖는 화소전극, 절연막상에 배치되며 각 화소전극부와 교대로 배치된 공통전극부들을 갖는 공통전극, 제 1 기판의 화소전극과 마주하는 제 2 기판 및 제 1 기판과 상기 제 2 기판 사이에 개재된 액정층을 포함함에 따라 개구율과 충전 용량을 동시에 확보할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a method of manufacturing the same, wherein the liquid crystal display device includes a first substrate having a pixel area, storage electrode parts disposed in the pixel area and spaced apart from each other, and disposed on the first substrate. An insulating film covering the insulating film, a pixel electrode having pixel electrode portions overlapping the storage electrode portions, a common electrode having common electrode portions disposed on the insulating layer and alternately arranged with each pixel electrode portion, and a pixel of the first substrate By including a second substrate facing the electrode and a liquid crystal layer interposed between the first substrate and the second substrate, it is possible to secure the aperture ratio and the charging capacity at the same time.

충전 용량, 개구율, 횡전계, 스토리지 전극부, 화소전극 Charge capacity, aperture ratio, transverse electric field, storage electrode unit, pixel electrode

Description

액정 표시 장치 및 이의 제조 방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}Liquid crystal display and its manufacturing method {LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}

도 1a는 본 발명의 제 1 실시예에 따른 액정표시장치의 평면도이다.1A is a plan view of a liquid crystal display device according to a first embodiment of the present invention.

도 1b는 도 1a에 도시된 I-I'선을 따라 절단한 단면도이다. 1B is a cross-sectional view taken along the line I-I 'shown in FIG. 1A.

도 2는 본 발명의 제 2 실시예에 따른 액정표시장치의 단면도를 도시한 단면도이다.2 is a cross-sectional view illustrating a cross-sectional view of a liquid crystal display according to a second exemplary embodiment of the present invention.

도 3a 내지 도 3d는 본 발명의 제 3 실시예에 따른 액정표시장치의 제조 방법을 설명하기 위해 도시한 평면도들이다. 3A to 3D are plan views illustrating a method of manufacturing a liquid crystal display device according to a third embodiment of the present invention.

도 4a 내지 도 4d는 본 발명의 제 3 실시예에 따른 액정표시장치의 제조 방법을 설명하기 위해 도시한 단면도들이다.4A to 4D are cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to a third embodiment of the present invention.

도 5a 내지 도 5c는 본 발명의 제 4 실시예에 따른 액정표시장치의 제조방법을 설명하기 도시한 단면도들이다.5A through 5C are cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to a fourth embodiment of the present invention.

(도면의 주요 부분에 대한 부호의 설명) DESCRIPTION OF THE REFERENCE NUMERALS (S)

100 : 제 1 기판 110 : 화소전극 100: first substrate 110: pixel electrode

110a : 화소전극부 110b : 연결전극 110a: pixel electrode unit 110b: connection electrode

120 : 공통전극 120a : 제 1 공통전극부 120: common electrode 120a: first common electrode portion

120b : 제 2 공통전극부 120c : 제 3 공통전극부 120b: second common electrode part 120c: third common electrode part

130 : 스토리지 전극부 140 : 게이트 절연막 130: storage electrode portion 140: gate insulating film

150a, 150b : 보호막 200 : 제 2 기판 150a, 150b: protective film 200: second substrate

300 : 액정층 300: liquid crystal layer

본 발명은 액정 표시 장치에 관한 것으로서, 더욱 구체적으로 충전용량을 감소시키지 않으며 개구율을 향상시킬 수 있는 액정 표시 장치 및 이의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display, and more particularly, to a liquid crystal display and a method for manufacturing the same, which can improve an aperture ratio without reducing a charging capacity.

오늘날, 액정 표시 장치(Liquid Crystal Display device ; LCD)는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며 부가가치가 높은 차세대 첨단 디스플레이(display) 소자로 각광받고 있다. Today, a liquid crystal display device (LCD) is attracting attention as a next-generation advanced display device with low power consumption, high portability, and high value-added.

이와 같은 액정 표시 장치의 구동원리는 액정의 광학적, 유전적 이방성을 이용하는 것으로, 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다. The driving principle of the liquid crystal display device is the optical and dielectric anisotropy of the liquid crystal. Since the liquid crystal has a long and thin structure, the liquid crystal has directivity in the arrangement of the molecules. can do.

따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정이 분자 배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다. Accordingly, if the molecular arrangement direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and light is refracted in the molecular arrangement direction by optical anisotropy to express image information.

이러한 액정표시장치는 TN 모드(Twisted Nematic Mode), OCB 모드(Optically Compensated Birefringence Mode), 횡전계방식(In-Plane Switching Mode), VA 모드(Vertical Alignment)등 다양한 형태로 분류될 수 있다.The liquid crystal display may be classified into various types such as twisted nematic mode, OCB mode, optically compensated birefringence mode, in-plane switching mode, and vertical alignment.

이들 중, 상기 횡전계방식 액정표시장치는 액정의 특성상 발생할 수 있는 시야각을 개선하기 위한 일환으로 등장하였다. 여기서, 상기 횡전계방식 액정표시장치의 액정은 화소영역내에 서로 교대로 배치된 화소 전극 및 공통 전극간에서 발생하는 횡전계에 의해 구동된다. 즉, 상기 액정은 횡방향으로 배향하게 되어 시야각 문제를 개선할 수 있게 된다.Among these, the transverse electric field type liquid crystal display device has appeared as a part for improving the viewing angle which may occur due to the characteristics of the liquid crystal. The liquid crystal of the transverse electric field type liquid crystal display device is driven by a transverse electric field generated between the pixel electrode and the common electrode which are alternately arranged in the pixel area. That is, the liquid crystal is oriented in the horizontal direction can improve the viewing angle problem.

그러나, 이와 같은 횡전계방식 액정표시장치는 화소영역내에는 불투명 금속으로 이루어진 화소전극 및 공통전극이 하나의 기판에 배치되므로, 횡전계방식 액정표시장치의 개구율이 낮아지는 문제점을 가진다. 이에 더하여, 상기 화소영역내에는 불투명 금속으로 이루어진 캐패시터 전극이 더 배치되어 횡전계방식 액정표시장치의 개구율은 더욱 감소하게 된다. 여기서, 상기 개구율을 향상시키기 위해 상기 캐패시터 전극의 면적을 감소시킬 수 있으나, 상기 캐패시터 전극의 면적이 감소할 경우, 화소전극의 전압 변동을 효과적으로 제어할 수 없게 된다. 결과적으로 횡전계방식 액정표시장치는 화면에 플리커 현상과 같은 화질 저하문제를 발생시킬 수 있다.However, such a transverse field type liquid crystal display device has a problem in that the aperture ratio of the transverse field type liquid crystal display device is lowered because the pixel electrode and the common electrode made of an opaque metal are disposed on one substrate in the pixel area. In addition, a capacitor electrode made of an opaque metal is further disposed in the pixel region to further reduce the aperture ratio of the transverse electric field type liquid crystal display device. Here, although the area of the capacitor electrode can be reduced to improve the aperture ratio, when the area of the capacitor electrode is reduced, it is impossible to effectively control the voltage variation of the pixel electrode. As a result, the transverse electric field type liquid crystal display may cause a problem of deterioration of image quality such as flicker on the screen.

본 발명은 충전용량을 감소시키지 않으며 개구율을 향상시킬 수 있는 액정 표시 장치 및 이의 제조 방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid crystal display device and a method for manufacturing the same, which can improve an aperture ratio without reducing a charging capacity.

상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 액정표시장치를 제공한다. 상기 액정표시장치는 화소영역을 구비하는 제 1 기판, 상기 화소영역에 배치되며 서로 이격된 스토리지 전극부들, 상기 제 1 기판상에 배치되어 상기 스토리지 전극부들을 덮는 절연막, 상기 절연막상에 배치되며 상기 스토리지 전극부들과 중첩되는 화소전극부들을 갖는 화소전극, 상기 절연막상에 배치되며 상기 각 화소전극부와 교대로 배치된 공통전극부들을 갖는 공통전극, 상기 제 1 기판의 상기 화소전극과 마주하는 제 2 기판 및 상기 제 1 기판과 상기 제 2 기판 사이에 개재된 액정층을 포함한다.In order to achieve the above technical problem, an aspect of the present invention provides a liquid crystal display device. The liquid crystal display device includes a first substrate having a pixel region, storage electrode portions disposed in the pixel region and spaced apart from each other, an insulating layer disposed on the first substrate to cover the storage electrode portions, and disposed on the insulating layer. A pixel electrode having pixel electrode portions overlapping storage electrode portions, a common electrode disposed on the insulating layer and having common electrode portions alternately disposed with the pixel electrode portions, and a second electrode facing the pixel electrode of the first substrate; And a liquid crystal layer interposed between the second substrate and the first substrate and the second substrate.

상기 기술적 과제를 이루기 위하여 본 발명의 다른 일 측면은 액정표시장치의 제조 방법을 제공한다. 상기 제조 방법은 화소영역을 구비하는 제 1 기판을 제공하는 단계, 상기 화소영역의 제 1 기판상에 서로 이격된 스토리지 전극부들을 형성하는 단계, 상기 제 1 기판상에 상기 스토리지 전극부들을 덮는 절연막을 형성하는 단계, 상기 절연막상에 상기 스토리지 전극부들과 중첩되는 화소전극부들을 갖는 화소전극과, 상기 제 1 기판상에 상기 각 화소전극부와 교대로 배치된 공통전극부들을 갖는 공통전극을 형성하는 단계, 상기 제 1 기판의 상기 화소전극과 마주하는 제 2 기판을 제공하는 단계 및 상기 제 1 기판과 상기 제 2 기판 사이에 액정층을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a liquid crystal display device. The manufacturing method includes providing a first substrate having a pixel region, forming storage electrode portions spaced apart from each other on a first substrate of the pixel region, and insulating layers covering the storage electrode portions on the first substrate. Forming a common electrode having pixel electrode portions overlapping the storage electrode portions on the insulating layer, and a common electrode on the first substrate, the common electrode portions alternately arranged with the pixel electrode portions; And providing a second substrate facing the pixel electrode of the first substrate, and forming a liquid crystal layer between the first substrate and the second substrate.

이하, 본 발명에 의한 액정표시장치의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, with reference to the drawings of the liquid crystal display according to the present invention will be described in detail. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the size and thickness of an apparatus may be exaggerated for convenience. Like numbers refer to like elements throughout.

실시예Example 1 One

도 1a 및 도 1b는 본 발명의 제 1 실시예에 따른 액정 표시 장치를 설명하기 위해 도시한 도면들이다. 여기서, 도 1a는 본 발명의 제 1 실시예에 따른 액정표시장치의 평면도이고, 도 1b는 도 1a에 도시된 I-I'선을 따라 절단한 단면도이다.1A and 1B are diagrams for describing a liquid crystal display device according to a first embodiment of the present invention. 1A is a plan view of a liquid crystal display according to a first embodiment of the present invention, and FIG. 1B is a cross-sectional view taken along the line II ′ of FIG. 1A.

도 1a 및 도 1b를 참조하면, 본 발명의 액정표시장치는 서로 마주하는 제 1 기판(100), 제 2 기판(200) 및 제 1 및 제 2 기판(100, 200)사이에 개재된 액정층(300)을 포함한다. 1A and 1B, the liquid crystal display of the present invention includes a liquid crystal layer interposed between the first substrate 100, the second substrate 200, and the first and second substrates 100 and 200 facing each other. 300.

제 1 기판(100)은 다수의 화소영역들이 정의되어 있다. 화소영역은 영상을 표시하기 위한 최소한의 단위일 수 있다. 여기서, 화소영역은 제 1 기판(100)상에 서로 교차하는 게이트 배선(101)과 데이터 배선(102)에 의해 정의될 수 있다. 즉, 다수의 게이트 배선(101)들과 다수의 데이터 배선(102)들이 서로 교차하며 다수의 셀을 형성하게 된다. 여기서, 화소영역은 상기 다수의 셀들을 이루는 각 셀일 수 있다.The first substrate 100 has a plurality of pixel regions defined therein. The pixel area may be a minimum unit for displaying an image. The pixel region may be defined by the gate wiring 101 and the data wiring 102 crossing each other on the first substrate 100. That is, the plurality of gate lines 101 and the plurality of data lines 102 cross each other to form a plurality of cells. The pixel area may be each cell of the plurality of cells.

제 1 기판(100)의 각 화소영역에는 박막트랜지스터(Tr), 상기 박막트랜지스터(Tr)와 전기적으로 연결된 화소전극(110), 화소전극(110)과 횡전계를 형성하기 위한 공통전극(120)이 배치되어 있다. Each pixel region of the first substrate 100 includes a thin film transistor Tr, a pixel electrode 110 electrically connected to the thin film transistor Tr, and a common electrode 120 for forming a transverse electric field with the pixel electrode 110. This is arranged.

이에 더하여, 화소전극(110)의 적어도 소정 부분과 중첩되는 스토리지 전극(130)이 배치되어 있다. 여기서, 스토리지 전극(130)과 화소전극(110)이 절연막을 사이에 두고 중첩됨에 따라 충전용량을 형성한다. 이로써, 완성된 액정표시장치의 화질이 저하되는 것을 방지할 수 있다. 이때, 상기 소정부분은 액정층(300)의 액정을 구동하는데 영향을 미치지 않는 영역이다. 여기서, 상기 소정부분은 광을 투과할 수 있는 영역이지만, 액정이 구동되지 않으므로 비개구 영역일 수 있다. 즉, 비개구 영역은 액정이 구동되지 않아 광의 투과율이 제어되지 않는 역역으로 정의될 수 있다. 따라서, 액정표시장치의 개구율에 영향을 미치지 않으며 화소전극의 변동을 방지할 수 있는 충분한 충전용량을 확보할 수 있다. In addition, the storage electrode 130 overlapping at least a predetermined portion of the pixel electrode 110 is disposed. Here, as the storage electrode 130 and the pixel electrode 110 overlap with the insulating film interposed therebetween, a charge capacity is formed. Thereby, the image quality of the completed liquid crystal display device can be prevented from falling. In this case, the predetermined portion is an area that does not affect driving the liquid crystal of the liquid crystal layer 300. Here, the predetermined portion is a region that can transmit light, but may be a non-opening region because the liquid crystal is not driven. That is, the non-opening region may be defined as an inverse region in which the liquid crystal is not driven and thus the light transmittance is not controlled. Therefore, it is possible to secure a sufficient charging capacity that does not affect the aperture ratio of the liquid crystal display device and can prevent the fluctuation of the pixel electrode.

자세하게, 제 1 기판(100)상에 게이트 배선(101)과 게이트 배선(101)으로부터 분기된 게이트 전극(112)이 배치되어 있다. 제 1 기판(100)상에 게이트 배선(101)과 평행하는 공통배선(103)이 배치되어 있다. 제 1 기판(100)상에 서로 이격된 적어도 2 개의 스토리지 전극부(130)들을 포함한다. 여기서, 각 스토리지 전극부(130)들은 공통배선(103)과 전기적으로 연결되어 있다. 따라서, 스토리지 전극부(130)들은 공통배선(103)에 의해 서로 전기적으로 연결된다. 이때, 공통배선(103) 및 스토리지 전극부(130)들은 서로 일체로 형성되어 있을 수 있다. 여기서, 게이트 배선(101)은 공통배선(103)과 동일한 도전물질로 형성될 수 있다. 따라 서, 스토리지 전극부(130)들은 게이트 배선(101)과 동일한 도전물질로 형성될 수 있다.In detail, the gate wiring 101 and the gate electrode 112 branched from the gate wiring 101 are disposed on the first substrate 100. The common wiring 103 parallel to the gate wiring 101 is disposed on the first substrate 100. At least two storage electrode parts 130 spaced apart from each other on the first substrate 100. Here, each of the storage electrode units 130 is electrically connected to the common wiring 103. Therefore, the storage electrode units 130 are electrically connected to each other by the common wiring 103. In this case, the common wiring 103 and the storage electrode unit 130 may be integrally formed with each other. The gate wiring 101 may be formed of the same conductive material as the common wiring 103. Accordingly, the storage electrode units 130 may be formed of the same conductive material as the gate wiring 101.

이에 더하여, 후술 될 데이터 배선(102)과 인접하는 제 1 기판(100)상에 배치된 제 1 공통전극부(120a)가 배치되어 있다. 여기서, 제 1 공통전극부(120a)는 공통배선(103)과 전기적으로 연결되어 있다. 이때, 제 1 공통전극부(120a)는 공통배선(103)과 일체로 형성되어 있을 수 있다. 이로써, 제 1 공통전극부(120a)는 후술 될 화소전극(110)과 횡전계를 형성할 뿐만 아니라, 데이터 배선(102)의 주변에서 광이 누설되는 것을 방지하는 광차단 부재의 역할을 하게 된다. In addition, the first common electrode part 120a disposed on the first substrate 100 adjacent to the data line 102 to be described later is disposed. Here, the first common electrode part 120a is electrically connected to the common wiring 103. In this case, the first common electrode part 120a may be integrally formed with the common wiring 103. As a result, the first common electrode part 120a not only forms a transverse electric field with the pixel electrode 110, which will be described later, but also serves as a light blocking member that prevents light from leaking around the data wire 102. .

게이트 전극(112) 및 스토리지 전극부(130)들을 포함하는 제 1 기판(100)상에 게이트 절연막(140)이 배치되어 있다. 게이트 절연막(140)은 무기계의 절연막일 수 있다. 예를 들면, 게이트 절연막(140)은 산화 실리콘막, 질화 실리콘막 및 이들의 적층막일 수 있다.The gate insulating layer 140 is disposed on the first substrate 100 including the gate electrode 112 and the storage electrode units 130. The gate insulating layer 140 may be an inorganic insulating layer. For example, the gate insulating layer 140 may be a silicon oxide film, a silicon nitride film, or a stacked film thereof.

게이트 전극(112)과 대응하는 게이트 절연막(140)상에 반도체층(122)이 배치되어 있다. 반도체층(122)은 적층된 비정질 실리콘층(122a) 및 불순물을 함유한 비정질 실리콘층(122b)을 포함할 수 있다. 여기서, 불순물이 도핑된 비정질 실리콘층(122b)은 비정질 실리콘층(122a)과 후술 될 소스전극(132)사이와 비정질 실리콘층(122a)과 후술 될 드레인 전극(142)사이에 배치된다.The semiconductor layer 122 is disposed on the gate insulating layer 140 corresponding to the gate electrode 112. The semiconductor layer 122 may include a stacked amorphous silicon layer 122a and an amorphous silicon layer 122b containing impurities. Here, the amorphous silicon layer 122b doped with impurities is disposed between the amorphous silicon layer 122a and the source electrode 132 which will be described later, and between the amorphous silicon layer 122a and the drain electrode 142 which will be described later.

게이트 절연막(140)상에 게이트 배선(101)과 교차하는 데이터 배선(102)이 배치되어 있다. 또한, 데이터 배선(102)과 분기된 소스 전극(132)이 반도체층(122)상에 배치된다. 소스전극(132)은 박막트랜지스터(Tr)의 특성을 향상시키기 위해 'U'자 형상을 가질 수 있다. 그러나, 본 발명의 실시예에서는 소스전극(132)의 형태를 한정하는 것은 아니다. 또한, 소스전극(132)과 이격되며 반도체층(122)상에 드레인 전극(142)이 배치되어 있다. 이때, 드레인 전극(142)의 주변을 소스전극(132)이 감싸게 된다. The data line 102 intersecting with the gate line 101 is disposed on the gate insulating layer 140. In addition, a source electrode 132 branched from the data line 102 is disposed on the semiconductor layer 122. The source electrode 132 may have a 'U' shape in order to improve characteristics of the thin film transistor Tr. However, in the embodiment of the present invention, the shape of the source electrode 132 is not limited. In addition, the drain electrode 142 is disposed on the semiconductor layer 122 and spaced apart from the source electrode 132. In this case, the source electrode 132 is wrapped around the drain electrode 142.

따라서, 제 1 기판(100)상에 게이트 전극(112), 반도체층(122), 소스 전극(132) 및 드레인 전극(142)을 포함하는 박막트랜지스터(Tr)가 배치되어 있다. Accordingly, the thin film transistor Tr including the gate electrode 112, the semiconductor layer 122, the source electrode 132, and the drain electrode 142 is disposed on the first substrate 100.

박막트랜지스터(Tr)를 포함하는 제 1 기판(100)상에 보호막(150a)이 배치되어 있다. 이때, 보호막(150a)은 드레인 전극(142)의 적어도 일부를 노출하는 콘택홀을 구비한다.The passivation layer 150a is disposed on the first substrate 100 including the thin film transistor Tr. In this case, the passivation layer 150a includes a contact hole exposing at least a portion of the drain electrode 142.

화소영역과 대응하는 보호막(150a)상에 횡전계를 형성하는 화소전극(110) 및 공통전극(120)이 배치되어 있다. The pixel electrode 110 and the common electrode 120 forming a transverse electric field are disposed on the passivation layer 150a corresponding to the pixel region.

화소전극(110)은 서로 이격된 적어도 2개의 화소전극부(110a)들과 화소전극부(110a)들을 서로 전기적으로 연결시키는 연결전극(110b)을 포함한다. 연결전극(110b)은 콘텍홀을 통해 노출된 드레인 전극(142)과 전기적으로 연결되어 있다. 따라서, 화소전극(110)은 드레인 전극(142)과 전기적으로 연결되어 있다.The pixel electrode 110 includes at least two pixel electrode parts 110a spaced apart from each other and a connection electrode 110b electrically connecting the pixel electrode parts 110a to each other. The connection electrode 110b is electrically connected to the drain electrode 142 exposed through the contact hole. Thus, the pixel electrode 110 is electrically connected to the drain electrode 142.

또한, 화소전극부(110a)는 스토리지 전극부(130)들과 중첩되어 있다. 즉, 화소전극부(110a)는 스토리전극부(130)와 대응한 형상을 가진다. 여기서, 화소전극부(110a)와 스토리지 전극부(130)사이에는 절연막 즉, 게이트 절연막(140)과 보호막(150a)이 개재됨에 따라 화소전극(110)의 화소전압의 변동을 방지할 수 있는 충전용량이 형성된다. 이때, 화소전극부(110a)의 중앙부와 대응해서는 액정이 구동되 기 위한 횡전계가 발생되지 않는다. 즉, 화소전극부(110a)의 중앙부는 액정표시장치의 개구율에 영향을 미치지 않는 비개구 영역이다. 따라서, 스토리지 전극부(130)는 화소전극부(110a)의 중앙부와 대응한다. 이때, 스토리지 전극부(130)의 폭은 화소전극부(110a)의 폭보다 작게 형성하여, 스토리지 전극부(130)에 의해 개구율이 저하되는 것을 방지한다.In addition, the pixel electrode unit 110a overlaps the storage electrode units 130. That is, the pixel electrode unit 110a has a shape corresponding to that of the story electrode unit 130. Here, an insulating film, that is, a gate insulating film 140 and a passivation film 150a, is interposed between the pixel electrode part 110a and the storage electrode part 130 to prevent a change in pixel voltage of the pixel electrode 110. Capacity is formed. In this case, a transverse electric field for driving the liquid crystal is not generated in correspondence with the central portion of the pixel electrode part 110a. That is, the center portion of the pixel electrode portion 110a is a non-opening region that does not affect the aperture ratio of the liquid crystal display device. Therefore, the storage electrode unit 130 corresponds to the center portion of the pixel electrode unit 110a. In this case, the width of the storage electrode 130 is smaller than the width of the pixel electrode 110a, thereby preventing the opening ratio from being lowered by the storage electrode 130.

공통전극(120)은 서로 이격된 적어도 2개의 제 2 공통전극부(120b)들과 제 2 공통전극부(120b)들을 서로 전기적으로 연결하는 제 3 공통전극부(120c)들을 포함한다. 여기서, 제 2 공통전극부(120b)들 중 데이터 배선(102)과 인접한 제 2 공통전극부(120b)는 제 1 공통전극부(120a)와 일부 중첩되어 있을 수 있다. 이때, 제 3 공통전극부(120c)는 공통배선(103)과 전기적으로 연결되어 있다. 또한, 제 2 및 제 3 공통전극부(120b, 120c)는 일체로 형성되어 있을 수 있다.The common electrode 120 includes at least two second common electrode parts 120b spaced apart from each other and third common electrode parts 120c electrically connecting the second common electrode parts 120b to each other. Here, the second common electrode part 120b adjacent to the data line 102 among the second common electrode parts 120b may partially overlap the first common electrode part 120a. In this case, the third common electrode part 120c is electrically connected to the common wiring 103. In addition, the second and third common electrode parts 120b and 120c may be integrally formed.

여기서, 액정표시장치의 개구율을 확보하기 위해 제 2 및 제 3 공통전극부(120b, 120c)는 투명한 도전물질로 이루어질 수 있다. 또한, 제 2 및 제 3 공통전극부(120b, 120c)는 화소전극(110)과 동일한 도전물질로 이루어질 수 있다. 예를 들면, 제 2 및 제 3 공통전극부(120b, 120c)는 ITO 또는 IZO등일 수 있다.Here, the second and third common electrode parts 120b and 120c may be made of a transparent conductive material to secure the aperture ratio of the liquid crystal display. In addition, the second and third common electrode parts 120b and 120c may be made of the same conductive material as the pixel electrode 110. For example, the second and third common electrode units 120b and 120c may be ITO or IZO.

한편, 제 2 기판(200)은 개구부가 구비된 블랙 매트릭스(220)와, 상기 개구부에 구비된 컬러필터층이 배치되어 있을 수 있다. 여기서, 블랙매트릭스(220)는 제 1 기판(100)의 게이트 배선(101), 데이터 배선(102), 박막 트랜지스터(Tr)와 대응된다. The second substrate 200 may include a black matrix 220 having an opening and a color filter layer provided in the opening. Here, the black matrix 220 corresponds to the gate wiring 101, the data wiring 102, and the thin film transistor Tr of the first substrate 100.

따라서, 본 발명의 실시예에서는 화소전극부(110a)의 비개구 영역과 스토리 지 전극부(130)를 중첩되게 형성함에 따라 개구율에 영향을 미치지 않으며 캐패시턴스를 확보할 수 있다.Therefore, in the exemplary embodiment of the present invention, since the non-opening region of the pixel electrode part 110a and the storage electrode part 130 are overlapped, the capacitance can be secured without affecting the aperture ratio.

실시예Example 2 2

도 2는 본 발명의 제 2 실시예에 따른 액정표시장치의 단면도를 도시한 단면도이다. 본 발명의 제 2 실시예에서는 보호막을 제외하고 앞서 설명한 제 1 실시예의 액정표시장치와 동일한 구성을 갖는다. 따라서, 동일한 구성요소에 대한 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 명칭 및 참조번호를 부여하기로 한다. 2 is a cross-sectional view illustrating a cross-sectional view of a liquid crystal display according to a second exemplary embodiment of the present invention. The second embodiment of the present invention has the same configuration as the liquid crystal display device of the first embodiment described above except for the protective film. Therefore, redundant description of the same constituent elements will be omitted, and the same names and reference numerals will be given to the same constituent elements.

도 2를 참조하면, 액정표시장치는 서로 마주하는 제 1 기판(100), 제 2 기판(200) 및 제 1 및 제 2 기판(100, 200)사이에 개재된 액정층(300)을 포함한다. Referring to FIG. 2, the liquid crystal display includes a first substrate 100, a second substrate 200, and a liquid crystal layer 300 interposed between the first and second substrates 100 and 200. .

제 1 기판(100)은 다수의 화소영역들을 구비한다. 여기서, 화소영역에는 게이트 전극(112), 반도체층(122), 소스 전극(132) 및 드레인 전극(142)을 포함하는 박막트랜지스터(Tr)가 배치되어 있다. 또한, 상기 화소영역에는 이격된 스토리지 전극부(130)들이 배치되어 있다.The first substrate 100 includes a plurality of pixel regions. The thin film transistor Tr including the gate electrode 112, the semiconductor layer 122, the source electrode 132, and the drain electrode 142 is disposed in the pixel region. In addition, spaced storage electrode units 130 are disposed in the pixel area.

스토리지 전극부(130)들 및 박막트랜지스터(Tr)를 포함하는 제 1 기판(100)상에 보호막(150b)이 배치되어 있다. 여기서, 보호막(150b)은 박막트랜지스터(Tr)의 드레인 전극을 노출하는 콘택홀과 화소영역과 대응하는 게이트 절연막(140)을 노출하는 개구부를 구비한다. 상기 개구부에 횡전계를 형성하기 위한 화소전극(110)과 공통전극(120)이 배치되어 있다. 즉, 화소전극(110)과 공통전극(120)은 게이트 절연막(140)상에 배치된다. The passivation layer 150b is disposed on the first substrate 100 including the storage electrode units 130 and the thin film transistor Tr. The passivation layer 150b includes a contact hole exposing the drain electrode of the thin film transistor Tr and an opening exposing the gate insulating layer 140 corresponding to the pixel region. The pixel electrode 110 and the common electrode 120 for forming a transverse electric field are disposed in the opening. That is, the pixel electrode 110 and the common electrode 120 are disposed on the gate insulating layer 140.

이때, 화소전극(110)의 화소전극부(110a)는 게이트 절연막(140)을 사이에 두고 스토리지 전극부(130)와 중첩된다. 이로써, 화소전극부(110a) 및 스토리지 전극부(130)사이에는 절연막 즉, 게이트 절연막(140)이 개재되어, 화소전극(110)의 화소전압 변동을 최소화하기 충전용량을 형성할 수 있다.In this case, the pixel electrode part 110a of the pixel electrode 110 overlaps the storage electrode part 130 with the gate insulating layer 140 interposed therebetween. Accordingly, an insulating film, that is, a gate insulating film 140, is interposed between the pixel electrode part 110a and the storage electrode part 130 to form a charging capacity to minimize the pixel voltage variation of the pixel electrode 110.

따라서, 본 발명의 실시예에서는 화소전극부(110a) 및 스토리지 전극부(130)사이에 게이트 절연막(140)을 개재시킴에 따라 충전용량을 향상시킬 수 있다. 이는 충전용량은 두 전극사이에 개재된 절연막의 두께에 반비례하기 때문이다. 이로써, 완성된 액정표시장치의 개구율을 확보하며, 더욱 향상된 충전용량을 얻을 수 있다.Therefore, in the exemplary embodiment of the present invention, the charging capacity may be improved by interposing the gate insulating layer 140 between the pixel electrode part 110a and the storage electrode part 130. This is because the charge capacity is inversely proportional to the thickness of the insulating film interposed between the two electrodes. As a result, the aperture ratio of the completed liquid crystal display device can be ensured, and a further improved charging capacity can be obtained.

실시예Example 3 3

도 3a 내지 도 3d는 본 발명의 제 3 실시예에 따른 액정표시장치의 제조 방법을 설명하기 위해 도시한 평면도들이다. 3A to 3D are plan views illustrating a method of manufacturing a liquid crystal display device according to a third embodiment of the present invention.

도 4a 내지 도 4d는 본 발명의 제 3 실시예에 따른 액정표시장치의 제조 방법을 설명하기 위해 도시한 단면도들이다. 4A to 4D are cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to a third embodiment of the present invention.

도 3a 및 도 4a를 참조하면, 액정표시장치를 제조하기 위해 먼저, 화소영역이 정의된 제 1 기판(100)을 제공한다.  3A and 4A, in order to manufacture a liquid crystal display, first, a first substrate 100 in which a pixel region is defined is provided.

제 1 기판(100)상에 도전물질을 증착하여 도전막을 형성한다. 이후, 상기 도전막을 패터닝하여 게이트 배선(101)과 게이트 배선(101)과 평행하는 공통배선(103)을 형성한다. 여기서, 상기 도전막을 패터닝할 때에 게이트 배선(101)에서 분기된 게이트 전극(112)을 더 형성할 수 있다. 이에 더하여, 공통배선(103)과 연결되고 후술 될 데이터 배선(102)의 형성영역과 인접하는 제 1 공통전극부(120a)를 형성할 수 있다. 즉, 제 1 공통전극부(120a)는 화소영역의 양측에 형성된다. A conductive film is formed by depositing a conductive material on the first substrate 100. Thereafter, the conductive film is patterned to form a common wiring 103 in parallel with the gate wiring 101 and the gate wiring 101. Here, the gate electrode 112 branched from the gate wiring 101 may be further formed when the conductive film is patterned. In addition, the first common electrode part 120a connected to the common line 103 and adjacent to the formation area of the data line 102 to be described later may be formed. That is, the first common electrode part 120a is formed at both sides of the pixel area.

또한, 화소영역에 서로 이격된 스토리지 전극부(130)들을 형성한다. 이때, 스토리 전극부(130)들은 공통배선(103)과 전기적으로 연결되어 있다.In addition, the storage electrode units 130 spaced apart from each other are formed in the pixel region. In this case, the story electrode units 130 are electrically connected to the common wiring 103.

이후, 게이트 전극 및 스토리지 전극부(130)들을 포함하는 제 1 기판(100)상에 게이트 절연막(140)을 형성한다. 이때, 게이트 절연막(140)은 화학기상증착법을 통해 형성할 수 있다. 여기서, 게이트 절연막(140)은 무기계 절연막일 수 있다. 예를 들면, 게이트 절연막(140)은 질화실리콘막, 산화실리콘막 및 이들의 적층막일 수 있다.Thereafter, a gate insulating layer 140 is formed on the first substrate 100 including the gate electrode and the storage electrode units 130. In this case, the gate insulating layer 140 may be formed through chemical vapor deposition. The gate insulating layer 140 may be an inorganic insulating layer. For example, the gate insulating layer 140 may be a silicon nitride film, a silicon oxide film, or a stacked film thereof.

도 3b 및 도 4b를 참조하면, 게이트 절연막(140)을 형성한 후, 게이트 전극(112)과 대응한 게이트 절연막(140)상에 반도체층(122)을 형성한다. 반도체층(122)을 형성하기 위해, 게이트 절연막(140)상에 비정질 실리콘과 불순물이 함유된 비정질 실리콘을 순차적으로 증착한 후, 패터닝하여 비정질 실리콘층(122a) 및 불순물이 도핑된 비정질 실리콘층(122b)을 형성한다. 3B and 4B, after forming the gate insulating layer 140, the semiconductor layer 122 is formed on the gate insulating layer 140 corresponding to the gate electrode 112. In order to form the semiconductor layer 122, amorphous silicon and amorphous silicon containing impurities are sequentially deposited on the gate insulating layer 140, and then patterned to form the amorphous silicon layer 122a and the doped amorphous silicon layer ( 122b).

반도체층(122)을 형성한 후, 게이트 절연막(140)상에 도전막을 형성한 뒤 상기 도전막을 패터닝하여 게이트 배선(101)과 교차하는 데이터 배선(102)을 형성한다. 이때, 데이터 배선(102)에서 분기되며 반도체층(122)상에 배치된 소스 전극(132)이 형성될 수 있다. 또한, 반도체층(122)상에 배치되고 소스전극(132)과 이격된 드레인 전극(142)이 더 형성될 수 있다. 이로써, 제 1 기판(100)상에 박막트 랜지스터(Tr)가 형성될 수 있다.After the semiconductor layer 122 is formed, a conductive film is formed on the gate insulating layer 140, and then the conductive film is patterned to form a data wire 102 crossing the gate wiring 101. In this case, a source electrode 132 branched from the data wire 102 and disposed on the semiconductor layer 122 may be formed. In addition, a drain electrode 142 disposed on the semiconductor layer 122 and spaced apart from the source electrode 132 may be further formed. As a result, the thin film transistor Tr may be formed on the first substrate 100.

도 3c 및 도 4c를 참조하면, 박막트랜지스터(Tr)를 형성한 후, 박막트랜지스터(Tr)를 포함하는 제 1 기판(100)상에 보호막(150a)을 형성한다. 보호막(150a)은 화학기상증착법을 통해 형성할 수 있다. 이때, 보호막(150a)은 무기계 절연막일 수 있다. 예를 들면, 보호막(150a)은 산화 실리콘막, 질화 실리콘막 및 이들의 적층막일 수 있다. 3C and 4C, after forming the thin film transistor Tr, the passivation layer 150a is formed on the first substrate 100 including the thin film transistor Tr. The passivation layer 150a may be formed through chemical vapor deposition. In this case, the passivation layer 150a may be an inorganic insulating layer. For example, the protective film 150a may be a silicon oxide film, a silicon nitride film, or a stacked film thereof.

이후, 보호막(150a)에 드레인 전극(142)을 일부 노출하는 제 1 콘택홀(C1)과 공통배선(103)을 노출하는 제 2 콘택홀(C2)을 형성한다.Thereafter, a first contact hole C1 partially exposing the drain electrode 142 and a second contact hole C2 exposing the common wiring 103 are formed in the passivation layer 150a.

도 3d 및 도 4d를 참조하면, 제 1 및 제 2 콘택홀(C1, C2)을 구비하는 보호막(150a)을 형성한 후, 화소영역과 대응하는 보호막(150a)상에 화소전극(110)과 공통전극(120)을 형성한다.3D and 4D, after forming the passivation layer 150a including the first and second contact holes C1 and C2, the pixel electrode 110 may be formed on the passivation layer 150a corresponding to the pixel region. The common electrode 120 is formed.

화소전극(110)과 공통전극(120)을 형성하기 위해, 보호막(150a)상에 투명한 도전막을 형성한 뒤, 상기 투명한 도전막을 패터닝한다. 여기서, 화소전극(110)은 스토리지 전극부(130)와 대응한 형상을 가지는 화소전극부(110a)들 및 화소전극부(110a)들을 서로 전기적으로 연결하는 연결전극(110b)을 형성한다. 연결전극(110 b)은 제 1 콘택홀(C1)에 의해 노출된 드레인 전극(142)과 전기적으로 연결된다. 이때, 화소전극부(110a)들과 연결전극(110b)은 일체로 형성된다. 따라서, 화소전극(110)은 박막트랜지스터(Tr)와 전기적으로 연결된다. In order to form the pixel electrode 110 and the common electrode 120, a transparent conductive film is formed on the passivation layer 150a, and then the transparent conductive film is patterned. Here, the pixel electrode 110 forms a pixel electrode part 110a having a shape corresponding to the storage electrode part 130 and a connection electrode 110b electrically connecting the pixel electrode part 110a to each other. The connection electrode 110 b is electrically connected to the drain electrode 142 exposed by the first contact hole C1. In this case, the pixel electrode parts 110a and the connection electrode 110b are integrally formed. Thus, the pixel electrode 110 is electrically connected to the thin film transistor Tr.

또한, 스토리지 전극부(130)와 화소전극부(110a)는 서로 중첩된다. 이때, 완성된 액정표시장치의 개구율에 영향을 미치지 않기 위해, 스토리지 전극부(130)는 화소전극부(110a)의 폭보다 작게 형성한다. In addition, the storage electrode 130 and the pixel electrode 110a overlap each other. In this case, in order not to affect the aperture ratio of the completed liquid crystal display, the storage electrode 130 is formed smaller than the width of the pixel electrode 110a.

공통전극(120)은 화소전극부(110a)들과 각각 교대로 배치된 제 2 공통전극부(120b)들과, 제 2 공통전극부(120b)들을 서로 전기적으로 연결하고 제 2 콘택홀(C1)에 의해 공통배선(103)과 전기적으로 연결된 제 3 공통전극부(120c)를 형성한다. 이때, 제 2 및 제 3 공통전극부(120b, 120c)는 일체로 형성할 수 있다. The common electrode 120 electrically connects the second common electrode portions 120b and the second common electrode portions 120b, which are alternately disposed with the pixel electrode portions 110a, and the second contact hole C1. To form a third common electrode part 120c electrically connected to the common wiring 103. In this case, the second and third common electrode parts 120b and 120c may be integrally formed.

화소전극(110), 제 2 및 제 3 공통전극부(120b, 120c)는 동일한 도전물질로 이루어질 수 있다. 이때, 완성된 액정표시장치의 개구율 확보를 위해, 상기 도전물질은 투명한 도전물질일 수 있다. 예를 들면, 화소전극(110), 제 2 및 제 3 공통전극부(120b, 120c)는 ITO 또는 IZO로 형성할 수 있다.The pixel electrode 110 and the second and third common electrode parts 120b and 120c may be made of the same conductive material. In this case, in order to secure the aperture ratio of the completed liquid crystal display, the conductive material may be a transparent conductive material. For example, the pixel electrode 110 and the second and third common electrode parts 120b and 120c may be formed of ITO or IZO.

이후, 제 1 기판(100)과 마주하도록 제 2 기판(200)을 합착하고 상기 제 1 및 제 2 기판(100, 200)사이에 액정층을 형성하여 액정표시장치를 제조할 수 있다.Thereafter, the second substrate 200 may be bonded to face the first substrate 100, and a liquid crystal layer may be formed between the first and second substrates 100 and 200 to manufacture a liquid crystal display device.

따라서, 본 발명의 실시예에서는 화소전극부(110a)의 비개구부와 스토리지 전극부(130)를 중첩시킴에 따라, 개구율 및 충전용량을 동시에 확보할 수 있는 액정표시장치를 제조할 수 있었다.Therefore, in the exemplary embodiment of the present invention, by overlapping the non-opening portion of the pixel electrode portion 110a and the storage electrode portion 130, the liquid crystal display device which can secure the aperture ratio and the charging capacity at the same time can be manufactured.

실시예Example 4 4

도 5a 내지 도 5c는 본 발명의 제 4 실시예에 따른 액정표시장치의 제조방법을 설명하기 도시한 단면도들이다. 본 발명의 제 4 실시예에서는 보호막을 제외하고 앞서 설명한 제 3 실시예의 액정표시장치의 동일한 제조방법을 갖는다. 따라서, 동일한 제조방법에 대한 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해 서는 동일한 명칭 및 참조번호를 부여하기로 한다.5A through 5C are cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to a fourth embodiment of the present invention. The fourth embodiment of the present invention has the same manufacturing method of the liquid crystal display device of the third embodiment described above except for the protective film. Therefore, duplicate description of the same manufacturing method will be omitted, and the same components and the same reference numerals will be given for the same components.

도 5a를 참조하면, 액정표시장치를 제조하기 위해 화소영역이 정의된 제 1 기판(100)을 제공한다. 화소영역의 제 1 기판(100)상에 서로 이격된 스토리지 전극부(130)를 형성한다. 또한, 제 1 기판(100)상에 박막트랜지스터를 형성한다.Referring to FIG. 5A, a first substrate 100 in which pixel regions are defined for manufacturing a liquid crystal display is provided. The storage electrode parts 130 spaced apart from each other are formed on the first substrate 100 of the pixel region. In addition, a thin film transistor is formed on the first substrate 100.

이후, 스토리지 전극부(130) 및 박막트랜지스터(Tr)를 포함하는 제 1 기판(100)상에 예비 보호막(160)을 형성한다.Thereafter, the preliminary passivation layer 160 is formed on the first substrate 100 including the storage electrode 130 and the thin film transistor Tr.

도 5b를 참조하면, 예비 보호막(160)을 형성한 후, 예비 보호막(160)을 패터닝하여 박막트랜지스터(Tr)의 드레인 전극(142)을 노출하는 제 1 콘택홀(C1)을 형성한다. 이와 동시에, 화소영역과 대응하는 게이트 절연막을 노출하는 개구부를 형성한다.Referring to FIG. 5B, after forming the preliminary passivation layer 160, the preliminary passivation layer 160 is patterned to form a first contact hole C1 exposing the drain electrode 142 of the thin film transistor Tr. At the same time, an opening for exposing the gate insulating film corresponding to the pixel region is formed.

도 5c를 참조하면, 개구부에 노출된 게이트 절연막상에 화소전극(110) 및 제 2 및 제 3 공통전극부(120b, 120c)를 형성한다. 이로써, 화소전극(110)의 화소전극부(110a) 및 스토리지 전극부(130)사이에 게이트 절연막(140)이 개재된다. Referring to FIG. 5C, the pixel electrode 110 and the second and third common electrode portions 120b and 120c are formed on the gate insulating layer exposed to the opening. As a result, the gate insulating layer 140 is interposed between the pixel electrode unit 110a and the storage electrode unit 130 of the pixel electrode 110.

따라서, 본 발명의 실시예에서는 별도의 공정을 추가하지 않고, 개구율 및 충전용량을 더욱 향상된 액정표시장치를 제조할 수 있었다.Therefore, in the embodiment of the present invention, a liquid crystal display device having further improved aperture ratio and filling capacity can be manufactured without adding a separate process.

상기한 바와 같이 본 발명에 따르는 액정표시장치는 화소전극의 비개구영역과 스토리지 전극을 중첩시킴에 따라 액정표시장치의 개구율 및 충전용량을 동시에 향상시킬 수 있다.As described above, the liquid crystal display according to the present invention can simultaneously improve the aperture ratio and the charging capacity of the liquid crystal display by overlapping the non-opening region of the pixel electrode with the storage electrode.

또한, 보호막에 화소영역과 대응하는 개구부를 형성하고, 상기 개구부내에 화소전극을 형성함에 따라, 화소전극과 스토리지 전극사이에 개재된 절연막의 두께를 감소시킬 수 있어 충전용량을 더욱 향상시킬 수 있다.In addition, by forming an opening corresponding to the pixel region in the passivation layer and forming a pixel electrode in the opening, the thickness of the insulating layer interposed between the pixel electrode and the storage electrode can be reduced, thereby further improving the charging capacity.

상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. It can be understood that.

Claims (17)

화소영역을 구비하는 제 1 기판;A first substrate having a pixel region; 상기 제1 기판상에 형성된 게이트 배선;A gate wiring formed on the first substrate; 상기 게이트 배선과 이격된 공통 배선;A common wiring spaced apart from the gate wiring; 상기 화소영역에 배치되며 상기 공통배선에서 분기되어 서로 이격된 스토리지 전극부들;Storage electrode parts disposed in the pixel area and branched from the common line and spaced apart from each other; 상기 제 1 기판상에 배치되어 상기 스토리지 전극부들을 덮는 절연막;An insulating layer disposed on the first substrate to cover the storage electrode portions; 상기 절연막상에 배치되며 박막트랜지스터와 전기적으로 연결되는 연결전극 및 상기 연결전극에서 분기되며 서로 이격된 화소전극부들을 갖는 화소전극;A pixel electrode disposed on the insulating layer, the pixel electrode having a connection electrode electrically connected to the thin film transistor, and pixel electrode portions branched from the connection electrode and spaced apart from each other; 상기 절연막상에 배치되며 상기 각 화소전극부와 교대로 배치된 상부 공통전극부들을 갖는 공통전극;A common electrode disposed on the insulating layer and having upper common electrode portions alternately disposed with the pixel electrode portions; 상기 제 1 기판의 상기 화소전극과 마주하는 제 2 기판; 및A second substrate facing the pixel electrode of the first substrate; And 상기 제 1 기판과 상기 제 2 기판 사이에 개재된 액정층을 포함하며,And a liquid crystal layer interposed between the first substrate and the second substrate, 상기 스토리지 전극부들과 상기 화소전극의 화소전극부들은 서로 대응하는 형상을 갖고 중첩되며, The storage electrode parts and the pixel electrode parts of the pixel electrode have a shape corresponding to each other and overlap each other. 상기 스토리지 전극부들은 상기 박막트랜지스터의 게이트 전극과 동일한 도전물질로 형성된 것을 특징으로 하는 액정표시장치.And the storage electrode parts are formed of the same conductive material as the gate electrode of the thin film transistor. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 스토리지 전극부의 폭은 상기 화소전극부의 폭보다 작은 것을 특징으로 하는 액정표시장치.And the width of the storage electrode portion is smaller than the width of the pixel electrode portion. 제 1 항에 있어서,The method of claim 1, 상기 상부 공통전극부들은 투명한 도전물질로 형성된 것을 특징으로 하는 액정표시장치.The upper common electrode part is formed of a transparent conductive material. 삭제delete 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 절연막은 박막트랜지스터의 게이트 전극과 반도체층사이에 개재된 게이트 절연막을 포함하는 것을 특징으로 하는 액정표시장치.And the insulating film includes a gate insulating film interposed between the gate electrode and the semiconductor layer of the thin film transistor. 제 7 항에 있어서,The method of claim 7, wherein 상기 절연막은 상기 게이트 절연막 상에 구비된 보호막을 더 포함하는 것을 특징으로 하는 액정표시장치.The insulating film further comprises a protective film provided on the gate insulating film. 제 1 항에 있어서,The method of claim 1, 상기 화소전극과 상기 공통전극은 동일한 도전물질로 형성된 것을 특징으로 하는 액정표시장치.And the pixel electrode and the common electrode are made of the same conductive material. 화소영역을 구비하는 제 1 기판을 제공하는 단계;Providing a first substrate having a pixel region; 상기 화소영역의 제 1 기판상에 게이트 배선, 상기 게이트 배선과 이격된 공통배선 및 상기 공통배선에서 분기되어 서로 이격된 스토리지 전극부들을 형성하는 단계;Forming a gate wiring, a common wiring spaced apart from the gate wiring, and storage electrode portions spaced apart from the common wiring on the first substrate of the pixel region; 상기 제 1 기판상에 상기 스토리지 전극부들을 덮는 절연막을 형성하는 단계;Forming an insulating layer covering the storage electrode portions on the first substrate; 상기 절연막상에 박막트랜지스터와 연결되는 연결전극 및 상기 연결전극으로부터 분기되며 서로 이격된 화소전극부들을 갖는 화소전극과 상기 각 화소전극부와 교대로 배치된 상부 공통전극부들을 갖는 공통전극을 형성하는 단계;Forming a common electrode having a connecting electrode connected to the thin film transistor, a pixel electrode having pixel electrode portions branched from the connecting electrode, and spaced apart from each other, and upper common electrode portions alternately arranged with the pixel electrode portions; step; 상기 제 1 기판의 상기 화소전극과 마주하는 제 2 기판을 제공하는 단계; 및Providing a second substrate facing the pixel electrode of the first substrate; And 상기 제 1 기판과 상기 제 2 기판 사이에 액정층을 형성하는 단계를 포함하고, 상기 스토리지 전극부들과 상기 화소전극의 화소전극부들은 서로 대응하는 형상을 갖고 중첩되며,Forming a liquid crystal layer between the first substrate and the second substrate, wherein the storage electrode portions and the pixel electrode portions of the pixel electrode have a shape corresponding to each other and overlap each other; 상기 스토리지 전극부는 상기 박막트랜지스터의 게이트전극과 동시에 형성되는 것을 특징으로 하는 액정표시장치의 제조 방법.And the storage electrode part is formed at the same time as the gate electrode of the thin film transistor. 삭제delete 제 10 항에 있어서,11. The method of claim 10, 상기 스토리지 전극부의 폭은 상기 화소전극부의 폭보다 작게 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.The width of the storage electrode portion is smaller than the width of the pixel electrode portion manufacturing method of the liquid crystal display device. 제 10 항에 있어서,11. The method of claim 10, 상기 상부 공통전극부들 및 상기 화소전극부들은 동일한 마스크를 이용한 포토공정을 수행하여 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.The upper common electrode part and the pixel electrode part are formed by performing a photo process using the same mask. 제 10 항에 있어서,11. The method of claim 10, 상기 스토리지 전극부들은 상기 상부 공통전극부들과 전기적으로 연결되어 있는 것을 특징으로 하는 액정표시장치의 제조방법.And the storage electrode parts are electrically connected to the upper common electrode parts. 제 14 항에 있어서,15. The method of claim 14, 상기 스토리지 전극부들을 형성하는 단계에서, 상기 화소영역의 양측에 데이터 배선 형성영역과 인접하여 배치되는 하부 공통전극부를 상기 스토리지 전극부들과 일체로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.The forming of the storage electrode parts, wherein the lower common electrode part disposed adjacent to the data line formation area on both sides of the pixel area is integrally formed with the storage electrode parts. 제 1 항에 있어서, The method of claim 1, 상기 스토리지 전극부들은 상기 상부 공통전극부들과 전기적으로 연결되어 있는 것을 특징으로 하는 액정표시장치. And the storage electrode parts are electrically connected to the upper common electrode parts. 제 16 항에 있어서,17. The method of claim 16, 상기 스토리지 전극부들과 일체로 형성되며, 상기 화소영역의 양측에 데이터 배선 형성영역과 인접하여 배치되는 하부 공통전극부를 더 구비하는 것을 특징으로 하는 액정표시장치.And a lower common electrode unit formed integrally with the storage electrode units and disposed adjacent to the data line forming region on both sides of the pixel region.
KR1020070010083A 2007-01-31 2007-01-31 Liquid crystal display device and method of fabricating the same KR101350669B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070010083A KR101350669B1 (en) 2007-01-31 2007-01-31 Liquid crystal display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070010083A KR101350669B1 (en) 2007-01-31 2007-01-31 Liquid crystal display device and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20080071784A KR20080071784A (en) 2008-08-05
KR101350669B1 true KR101350669B1 (en) 2014-01-10

Family

ID=39882394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070010083A KR101350669B1 (en) 2007-01-31 2007-01-31 Liquid crystal display device and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR101350669B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130105777A (en) * 2012-03-16 2013-09-26 삼성디스플레이 주식회사 Stereoscopic display
KR102254503B1 (en) * 2014-11-19 2021-05-21 엘지디스플레이 주식회사 Liquid crystal display

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030058334A (en) * 2001-12-31 2003-07-07 엘지.필립스 엘시디 주식회사 An array substrate for In-Plane switching mode LCD and method for fabricating the same
KR20050001951A (en) * 2003-06-28 2005-01-07 엘지.필립스 엘시디 주식회사 Liquid crystal display device of in-plane switching and method for fabricating the same
KR20050105026A (en) * 2004-04-30 2005-11-03 엘지.필립스 엘시디 주식회사 Liquid crystal display device including cut preventing layer and fabrication method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030058334A (en) * 2001-12-31 2003-07-07 엘지.필립스 엘시디 주식회사 An array substrate for In-Plane switching mode LCD and method for fabricating the same
KR20050001951A (en) * 2003-06-28 2005-01-07 엘지.필립스 엘시디 주식회사 Liquid crystal display device of in-plane switching and method for fabricating the same
KR20050105026A (en) * 2004-04-30 2005-11-03 엘지.필립스 엘시디 주식회사 Liquid crystal display device including cut preventing layer and fabrication method thereof

Also Published As

Publication number Publication date
KR20080071784A (en) 2008-08-05

Similar Documents

Publication Publication Date Title
US7924385B2 (en) Wide viewing angle liquid crystal display comprising at least one floating electrode in locations directly facing a corresponding one or more pixel electrodes thereby inducing an electric field in the liquid crystal layer
CN1908789B (en) Liquid crystal display device
US6459465B1 (en) Liquid crystal panel for IPS mode liquid crystal display device and method for fabricating the same
CN102062976B (en) Fringe field switching mode liquid crystal display device and method of fabricating the same
KR101396943B1 (en) Liquid crystal display device and method for fabricating the same
US9269818B2 (en) Array substrate for liquid crystal display device and method for fabricating the same
CN102809855B (en) Thin film transistor substrate and method for fabricating the same
US7683987B2 (en) Thin film transistor array panel and liquid crystal display including the panel
CN101017302B (en) Liquid crystal display and manufacturing method thereof
US20050099569A1 (en) Substrate for in-plane switching mode liquid crystal display device and method for fabricating the same
US6924864B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
JP2009181091A (en) Liquid crystal display device
US8378944B2 (en) Array substrate for in-plane switching mode liquid crystal display device
KR101109978B1 (en) High aperture ratio liquid crystal display device
US8755014B2 (en) Liquid crystal display and a display panel therefor
CN101750823A (en) Display device
KR100760940B1 (en) Liquid crystal display device and method for fabricating the same
US7136122B2 (en) Liquid crystal display and manufacturing method thereof
CN108490705B (en) Array substrate, liquid crystal display panel and display device
US20090027609A1 (en) Substrate for display panel and liquid crystal display panel with the same
US6822716B2 (en) In-plane switching liquid crystal display with an alignment free structure and method of using back exposure to form the same
KR101423909B1 (en) Display substrate and liquid crystal display device having the same
US7538842B2 (en) Liquid crystal display panel with aligning members parallel to data lines that are either electrically floating or at substantially the same voltage as the data lines
KR101350669B1 (en) Liquid crystal display device and method of fabricating the same
KR20080041015A (en) Thin film transistor substrate and repairing method thereof, liquid crystal display including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 7