KR101344251B1 - 검출 신호 편차 저감 기능의 보호회로 시스템 및 이를 구성하는 보호회로 - Google Patents

Abstract

본 발명은 보호회로에 관한 것으로, 이러한 본 발명은 배터리, 상기 배터리가 공급하는 전원을 운용하거나 상기 배터리를 충전하는 부하, 상기 배터리와 상기 부하 사이에 배치되어 상기 배터리의 과방전, 과충전, 과전류 차단을 지원하는 보호회로, 상기 배터리와 상기 보호회로 사이에 직렬로 배치되는 제1 저항과 부특성 서미스터(Negative Temperature Coefficient Thermistor; 이하 'NTC'라 함), 상기 보호회로와 부하 사이에 직렬로 배치되는 제2 저항과 NTC, 상기 배터리와 상기 보호회로 사이에 병렬로 배치되는 두 개의 NTC들, 상기 보호회로와 부하 사이에 병렬로 배치되는 두 개의 NTC들, 상기 보호회로의 제1 소스 단자와 상기 보호회로의 접지단 단자 사이에 배치되는 NTC, 상기 보호회로의 제1 소스 단자와 상기 보호회로의 접지단 단자 사이에 병렬로 배치되는 NTC 및 저항성 션트 중 적어도 하나를 포함하는 검출 신호 편차 저감 기능의 보호회로 시스템과 이를 구성하는 보호회로의 구성을 개시한다.

Description

검출 신호 편차 저감 기능의 보호회로 시스템 및 이를 구성하는 보호회로{Protect Circuit to compensate Detecting Signal Error and Protect Circuit System including the same}

본 발명은 보호회로에 관한 것으로, 특히 보호회로 동작을 위해 수집되는 전압 및 전류 검출 신호의 편차를 저감하여 보다 면밀한 배터리 보호를 수행할 수 있도록 지원하는 검출 신호 편차 저감 기능의 보호회로 시스템 및 이를 구성하는 보호회로에 관한 것이다.

일반적으로 휴대폰, 태블릿 PC와 같은 휴대단말기 등에 배터리가 사용되고 있다. 리튬이온 배터리는 휴대단말기 등에 가장 널리 사용되고 있지만, 과충전, 과방전, 과전류시의 발열이 지속되어 온도가 상승하게 되면 성능열화는 물론 폭발의 위험성이 있다. 따라서 통상의 배터리에는 과충전, 과방전 및 과전류를 감지하고 차단하는 보호회로 모듈이 실장되거나, 배터리 외부에서 과충전, 과방전, 발열을 감지하고 배터리의 동작을 차단하는 보호회로를 설치하여 사용한다.

도 1은 종래 2차 전지 보호회로 시스템(1)을 나타낸 도면이다.

도 1을 참조하면, 본 발명의 2차 전지 보호회로 시스템(1)은 보호회로(10)와, 일 측에 배터리(2)가 연결되며 타 측에는 충전기 또는 사용기기에 해당하는 부하(3)가 연결된다. 이러한 보호회로(10)는 배터리(2)가 과충전, 과방전 또는 과전류 등의 상황을 방지하는 역할을 수행할 수 있다. 특히 종래 2차 전지 보호회로 시스템(1)에서 보호회로(10)는 듀얼 채널 타입 MOSFET 형태의 스위칭 소자(12), 스위칭 소자(12)와 연결되는 보호 IC(11)를 포함할 수 있다. 보호 IC(11)는 배터리(2)에 공급되는 전원 또는 배터리(2)로부터 출력되는 전원을 확인하여 과방전, 과충전 또는 과전류가 발생한 경우 배터리(2)와 충전기 또는 사용기기에 해당하는 부하(3)와의 연결을 차단하도록 제어한다. 이에 따라 종래 2차 전지 보호회로 시스템(1)은 배터리(2)를 충전기 또는 부하(3)로부터 보호할 수 있다.

한편 보호회로(10)와 배터리(2) 사이에 연결되어 보호회로(10)에 데미지를 줄 수 있는 전압 리플 또는 과, 역 전압을 차단하여 시스템을 안정화시키는 제1 저항(R1) 및 제1 커패시터(C1)가 배치될 수 있다. 또한 보호 IC(11)의 전류 검출 단자(V-)와 제2 소스 단자(Source2) 사이에도 과, 역 전압 방지를 위한 제2 저항(R2)이 배치될 수 있다. 제1 저항(R1) 및 제2 저항(R2)은 충전기가 역방향으로 접속되거나 설정 값 이상의 과전압 충전기가 접속되는 경우 전류 제한을 수행하여 시스템을 안정화시킬 수 있다. 상술한 제1 저항(R1) 및 제2 저항(R2)은 시스템 안정성을 즉 과, 역 전압 방지를 위하여 고정된 일정 저항 값을 가질 수 있다. 특히 본 발명의 제1 저항(R1) 및 제2 저항(R2)은 직렬로 연결되는 부특성 서미스터(Negative Temperature Coefficient Thermistor; 이하 'NTC'라 함)와의 합성 저항 값이 역전압 방지 정도의 일정 저항 값을 가지도록 설계될 수 있다. 제2 소스 단자(Source2)는 충전기 또는 사용기기에 해당하는 부하(3)에 연결된다. 제1 소스 단자(Source1)는 배터리(2)에 연결된다. 보호 IC(11)의 전원단 단자(VDD)는 제1 저항(R1) 및 제1 커패시터(C1) 사이의 노드에 접속된다.

이와 같은 구성의 종래 2차 전지 보호회로 시스템(1)에서 제1 저항(R1)은 고정 저항을 사용한다. 이에 따라 배터리(2)로부터 공급되는 전원 또는 충전기로부터 공급되는 전원에 대한 보호회로(10) 동작 시 흐르는 소비 전류에 의하여 전압 강하(Voltage Drop)가 발생된다. 결과적으로 제1 저항(R1)에 의한 전압 강하로 인하여 배터리(2) 차단 및 복귀를 위한 검출 전압에 오차가 발생하는 문제가 있다. 이러한 문제를 해결하기 위하여 제1 저항(R1)의 저항 값을 낮추는 방안을 모색할 수 있으나 제1 저항(R1)을 낮출 경우에는 역 전압에 취약한 문제가 발생할 수 있다. 또한 종래 2차 전지 보호회로 시스템(1)은 배터리(2)의 충전 및 방전 전류 값이 크거나 충, 방전 전류에 의한 내부 스위칭 소자 MOSFET의 발열 시 과충전, 과방전 또는 과전류 차단을 위한 검출 전압 및 전류의 편차가 더욱 커질 수 있는 문제가 있다.

따라서 본 발명의 목적은 보호회로의 검출 전압 및 전류 편차를 줄일 수 있도록 지원하는 검출 신호 편차 저감 기능의 보호회로 시스템 및 이를 구성하는 보호회로를 제공함에 있다.

상술한 목적을 달성하기 위하여 본 발명은 배터리, 상기 배터리가 공급하는 전원을 운용하거나 상기 배터리를 충전하는 부하, 상기 배터리와 상기 부하 사이에 배치되어 상기 배터리의 과방전, 과충전, 과전류 차단을 지원하는 보호회로, 상기 배터리와 상기 보호회로 사이에 직렬로 배치되는 제1 저항과 NTC, 상기 보호회로와 부하 사이에 직렬로 배치되는 제2 저항과 NTC, 상기 배터리와 상기 보호회로 사이에 병렬로 배치되는 두 개의 NTC들, 상기 보호회로와 부하 사이에 병렬로 배치되는 두 개의 NTC들, 상기 보호회로의 제1 소스 단자와 상기 보호회로의 접지단 단자 사이에 배치되는 NTC, 상기 보호회로의 제1 소스 단자와 상기 보호회로의 접지단 단자 사이에 병렬로 배치되는 NTC 및 저항성 션트 중 적어도 하나를 포함하는 검출 신호 편차 저감 기능의 보호회로 시스템의 구성을 개시한다.

여기서 상기 제1 저항과 직렬로 연결된 NTC의 저항 값 및 상기 제1 저항의 저항 값의 합, 상기 제2 저항과 직렬로 연결된 NTC의 저항 값 및 상기 제2 저항의 저항 값의 합은 상기 보호회로의 역전압 방지를 위한 기 설정된 저항 값의 크기를 가지도록 설계될 수 있다.

그리고 상기 보호회로는 전원단 단자, 접지단 단자, 과방전 차단 제어를 위한 과방전 제어 단자, 과충전 차단 제어를 위한 과충전 제어 단자, 전류 검출 단자를 포함하는 보호 IC와, 상기 과방전 차단 제어에 따라 상태가 변화되며 제1 소스 단자와 공통 드레인 단자를 포함하는 제1 FET와 상기 과충전 차단 제어에 따라 상태가 변화되며 제2 소스 단자와 공통 드레인 단자를 포함하는 제2 FET를 포함하는 스위칭 소자를 포함할 수 있다.

여기서 상기 제1 NTC 및 상기 제2 NTC 중 적어도 하나는 상기 스위칭 소자의 발열에 따라 저항 값이 저감될 수 있다.

본 발명은 또한, 전원단 단자, 접지단 단자, 과방전 차단 제어를 위한 과방전 제어 단자, 과충전 차단 제어를 위한 과충전 제어 단자, 전류 검출 단자를 포함하는 보호 IC와, 상기 과방전 차단 제어에 따라 상태가 변화되며 제1 소스 단자와 공통 드레인 단자를 포함하는 제1 FET와, 상기 과충전 차단 제어에 따라 상태가 변화되며 제2 소스 단자와 공통 드레인 단자를 포함하는 제2 FET를 포함하는 스위칭 소자와, 상기 접지단 단자와 상기 제1 소스 단자 사이에 병렬로 배치되는 NTC 및 직렬로 배치되는 NTC 중 적어도 하나를 포함하는 검출 신호 편차 저감 기능의 보호회로의 구성을 개시한다.

여기서 상기 보호회로는 상기 제1 FET 상에 형성된 절연막, 상기 절연막 상에 메탈 층으로 구성된 실장 패드를 더 포함하고, 상기 NTC는 상기 실장 패드에 실장되어 배치될 수 있다.

그리고 상기 NTC는 상기 스위칭 소자에 공급되는 전류에 의한 발열 발생에 따라 저항이 저감되어 상기 제1 소스 단자의 내부 저항과의 합성 저항을 저감시키는 역할을 수행한다.

또한 상기 보호회로는 상기 NTC에 병렬로 배치되는 저항성 션트를 더 포함할 수 있다.

본 발명의 검출 신호 편차 저감 기능의 보호회로 시스템 및 이를 구성하는 보호회로에 따르면, 본 발명은 배터리의 상태에 따른 검출 신호의 편차를 저감함으로서 보다 정확한 배터리 상태를 확인할 수 있고, 또한 그에 따른 배터리 보호를 보다 정확하고 세밀하게 할 수 있도록 지원한다.

도 1은 종래 2차 전지 보호회로 시스템의 구성을 나타낸 도면.
도 2는 본 발명의 제1 실시 예에 따른 과 충전 및 과 방전 검출 전압 신호 편차 저감을 지원하는 2차 전지 보호회로 시스템의 구성을 나타낸 도면.
도 3은 본 발명의 제2 실시 예에 따른 과 충전 및 과 방전 검출 전압 신호 편차 저감을 지원하는 2차 전지 보호회로 시스템의 구성을 나타낸 도면.
도 4는 본 발명의 제1 실시 예에 따른 검출 전류 신호 편차 저감을 지원하는 2차 전지 보호회로 시스템의 구성을 나타낸 도면.
도 5는 도 4의 보호회로 패키징 상태를 보다 상세히 나타낸 도면.
도 6은 본 발명의 제2 실시 예에 따른 검출 전류 신호 편차 저감을 지원하는 2차 전지 보호회로 시스템의 구성을 나타낸 도면.
도 7은 도 6의 보호회로 패키징 상태를 보다 상세히 나타낸 도면.
도 8은 본 발명의 제3 실시 예에 따른 과충전 및 과방전 검출 전압 신호 편차 저감을 위한 2차 전지 보호회로 시스템의 구성을 나타낸 도면.
도 9는 본 발명의 제4 실시 예에 따른 과충전 및 과방전 검출 전압 신호 편차 저감을 위한 2차 전지 보호회로 시스템의 구성을 나타낸 도면.
도 10 내지 도 12는 본 발명의 다른 실시 예에 따른 검출 전류 신호 편차 저감을 위한 2차 전지 보호회로 시스템의 구성을 나타낸 도면.

이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명의 실시 예에 따른 동작을 이해하는데 필요한 부분만이 설명되며, 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.

이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시 예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시 예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.

도 2는 본 발명의 제1 실시 예에 따른 개선된 전압 검출 신호 획득을 지원하는 2차 전지 보호회로 시스템(100)의 구성을 나타낸 도면이다.

도 2를 참조하면, 본 발명의 2차 전지 보호회로 시스템(100)은 배터리(20), 보호회로(110), 충전기 또는 사용기기에 해당하는 부하(30)를 포함하며, 배터리(20)와 보호회로(110) 사이에 제1 저항(R1) 및 제1 커패시터(C1)가 연결될 수 있다. 그리고 제1 NTC(NTC1)가 배터리(20)와 제1 저항(R1) 사이에 배치될 수 있다.

제1 NTC(Negative Temperature Coefficient Thermistor)(NTC1)는 부의 온도계수를 가지고 연속적으로 전기저항이 변화하는 서미스터이다. 즉 제1 NTC(NTC1)는 온도 증가에 따라 저항이 낮아지는 특성을 가지는 반도체 소자이다. 이러한 제1 NTC(NTC1)는 주로 금속산화물 반도체에 의하여 생산될 수 있으며 유기물계(플라스틱 서미스터), Si 단결정계, SiC 계의 재료들로 제작될 수 있다. 공업, 자동차, 가전용의 온도 센서로써 이용되는 제1 NTC(NTC1)는 주로 금속산화물계가 사용된다. 이러한 제1 NTC(NTC1)는 형상으로서는 비드형, 디스크형, 칩형, 박막형, 후막형 등이 있으며, 유기물계는 코드형상으로 제작될 수 있다. 본 발명의 제1 NTC(NTC1)는 적용되는 실시 예에 따라 다양한 형태로 변형이 가능하다. 예를 들면 보호회로(110) 외부에 신호 라인들 상에 배치되는 경우 제1 NTC(NTC1)는 비드형 써미스터가 적용될 수 있으며 제1 NTC(NTC1)가 패키징 내에 마련되는 경우 칩형이나 박막형 또는 후막형 칩 등으로 마련되어 실장되거나 패키징 내에 직접 형성될 수도 있다.

이러한 제1 NTC(NTC1)는 본 발명에서 낮춰진 저항 값을 가지는 제1 저항(R1)의 부족분을 채우는 역할을 수행한다. 즉 종래 제1 저항(R1) 값이 1k옴인 경우 제1 NTC(NTC1)는 670옴의 값을 가지는 구성이 채용될 수 있다. 이와 같은 구성의 제1 NTC(NTC1)는 배터리(20)의 충전 및 방전 전류 값이 크거나 충전 전류에 의한 내부 MOSFET의 발열이 발생할 경우 제1 NTC(NTC1)의 저항이 낮아지게 된다. 이에 따라 본 발명의 보호회로 시스템(100)은 과방전이나 과충전에 따른 전류 값 증가나 스위칭 소자(112)의 내부 발열 발생 이전에는 설정된 저항 값의 역할을 제공하여 역전압에 대한 내성을 그대로 유지할 수 있다. 그리고 전류 증가 내부 발열 시 제1 NTC(NTC1)의 저항이 줄어들면서 소비 전류에 대한 전압 강하가 줄어들게 되어 결과적으로 과방전 또는 과충전에 따른 검출 신호가 제1 저항(R1)에 의한 전압 강하 영향을 상대적으로 덜 받도록 지원할 수 있다. 즉 본 발명의 2차 전지 보호회로 시스템(100)은 제1 저항(R1)에 의한 전압 강하를 저감하여 배터리(20)의 검출 신호 편차를 개선하여 보다 정확한 신호 검출이 수행될 수 있도록 한다.

한편 본 발명의 보호회로(110)는 보호 IC(111)와 MOSFET 형태의 스위칭 소자(112)를 포함할 수 있다. 스위칭 소자(112)는 제1 소스 단자(Source1)와 제2 소스 단자(Source2) 및 드레인 단자저항성 션트(Rshunt)를 포함하며 내부적으로 보호 IC(111)의 제어에 따라 턴-온 및 턴-오프 될 수 있다. 특히 스위칭 소자(112)는 과방전 제어 단자(Dout)와 과충전 제어 단자(Cout) 각각 연결되는 듀얼 채널 형상으로 마련되어 과방전 또는 과충전에 따라 배터리(20)와 부하(30) 간의 연결을 차단하도록 지원한다.

보호 IC(111)는 전원단 단자(VDD), 전류 검출 단자(V-)를 포함하며, 스위칭 소자(112)와 연결되는 인터페이스에서 접지단 단자(Vss), 과방전 제어 단자(Dout), 과충전 제어 단자(Cout)를 포함할 수 있다. 전류 검출 단자(V-)와 충전기 또는 사용기기에 해당하는 부하(30) 사이에는 고정 값을 가지는 제2 저항(R2)이 배치될 수 있다. 그리고 보호 IC(111) 일측에 향후 특정 목적을 위하여 사용될 수 있는 N.C(No Contact) 단자가 배치될 수 있다.

도 3은 본 발명의 제2 실시 예에 따른 개선된 전압 검출 신호 획득을 지원하는 2차 전지 보호회로 시스템(100)의 구성을 나타낸 도면이다.

도 3을 참조하면, 본 발명의 제2 실시 예에 따른 2차 전지 보호회로 시스템(100)은 배터리(20), 보호회로(110), 충전기 또는 사용기기에 해당하는 부하(30)를 포함하며, 배터리(20)와 보호회로(110) 사이에 제1 저항(R1) 및 제1 커패시터(C1)가 연결될 수 있다.

한편 보호회로(110)는 앞서 설명한 바와 같이 보호 IC(111)와 스위칭 소자(112)를 포함하며, 보호 IC(111)는 전원단 단자(VDD), 전류 검출 단자(V-)를 포함할 수 있다. 전원단 단자(VDD)는 제1 저항(R1) 및 제1 커패시터(C1) 사이의 노드를 통하여 배터리(20) 및 부하(30)에 연결될 수 있다.

그리고 스위칭 소자(112)는 제1 소스 단자(Source1), 제2 소스 단자(Source2) 및 드레인 단자저항성 션트(Rshunt)를 포함하는 듀얼 채널 MOSFET 형태로 마련될 수 있다. 여기서 제2 소스 단자(Source2)는 충전기 또는 사용기기에 해당하는 부하(30)와 연결된다. 보호 IC(111)에 마련된 전류 검출 단자(V-)는 부하(30) 사이에 마련된 고정 저항 값을 가지는 제2 저항(R2)을 통하여 충전기 또는 부하(30)에 접속될 수 있다. 이러한 제2 저항(R2) 또한 제1 저항(R1)과 유사하게 보호회로(110)가 과전압 또는 과방전 신호를 검출하는 과정에서 발생하는 소비 전류에 의한 전압 강하를 일으킬 수 있다.

본 발명의 2차 전지 보호회로 시스템(100)은 상기 제2 저항(R2)의 저항 값을 낮추고 낮춰진 저항 값 보상을 위하여 해당 저항 값에 대응하는 제2 NTC(NTC2)를 제2 저항(R2)에 직렬로 연결한 구성을 포함할 수 있다. 예를 들어 제2 저항(R2)이 2.2K옴으로 구성되어 있었다면, 본 발명의 제2 실시 예에 따른 2차 전지 보호회로 시스템(100)에서 제2 저항(R2)은 1K옴의 저항 값을 가지는 형태로 구성될 수 있으며, 이에 따라 제2 NTC(NTC2)는 1.2K옴의 저항 값을 가지는 형태로 마련될 수 있다. 제2 NTC(NTC2)는 앞서 설명한 바와 같이 부 온도계수 특성에 따라 주변 온도가 증가하면 저항이 감소되는 반도체 소자이다. 이에 따라 방전 또는 충전의 전류 크기가 크거나 스위칭 소자(112) 내의 발열에 의하여 주변 온도가 증가하는 경우 제2 NTC(NTC2)는 저항이 감소될 수 있다. 주변에 발열 발생이 없는 경우 제2 NTC(NTC2)는 제2 저항(R2)과 직렬로 연결됨에 따라 제2 저항과 합성되어 이전 제2 저항의 저항 값으로 설정된 2.2K옴의 저항성 소자로서 작용한다. 이에 따라 보호회로(110)에 유입될 수 있는 역전압 발생을 억제할 수 있다. 그리고 제2 NTC(NTC2)는 스위칭 소자(112)의 발열에 따라 온도가 증가하면 저항이 감소된다. 결과적으로 보호회로(110)에 의하여 과방전 또는 과충전을 검출하는 시점에서 이전 상태에 비하여 상대적으로 낮아진 저항 값을 가지는 제2 NTC(NTC2)와 제2 저항(R2)에 의한 전압 강하가 발생하게 된다. 따라서 보호회로(110)가 검출하고자 하는 신호는 전압 강하에 대하여 상대적으로 영향을 적게 받은 신호가 될 수 있어 본 발명의 보호회로 시스템(100)은 보다 정확한 신호 검출이 가능하도록 지원한다.

도 4는 본 발명의 제1 실시 예에 따른 개선된 전류 검출 신호 획득을 지원하는 2차 전지 보호회로 시스템의 구성을 나타낸 도면이며, 도 5는 도 4의 보호회로 패키징 형상을 보다 상세히 나타낸 도면이다.

도 4 및 도 5를 참조하면, 본 발명의 실시 예에 따른 2차 전지 보호회로 시스템(100)은 배터리(20), 보호회로(110) 및 부하(30)를 포함하여 구성된다. 여기서 부하(30)는 앞서 설명한 충전기 또는 사용기기 중 어느 하나가 될 수 있다. 한편 배터리(20)와 보호회로(110) 사이에는 제1 저항(R1) 및 제1 커패시터(C1)가 각각 연결될 수 있다.

보호회로(110)는 보호 IC(111)와 듀얼 채널 MOSFET 형태의 스위칭 소자(112)를 포함할 수 있다. 보호 IC(111)는 전원단 단자(VDD), 접지단 단자(VSS), 전류 검출 단자(V-)를 포함하며, 과방전 제어 단자(Dout) 및 과충전 제어 단자(Cout)를 포함한다. 스위칭 소자(112)는 제1 소스 단자(Source1), 제2 소스 단자(Source2) 및 드레인 단자(Drain)를 포함할 수 있다. 전원단 단자(VDD)는 제1 저항(R1)과 제1 커패시터(C1) 사이의 노드에 접속되며, 접지단 단자(VSS)는 제1 커패시터(C1)와 제1 소스 단자(Source1) 사이의 노드에 접속된다. 전류 검출 단자(V-)는 제2 저항(R2)을 통하여 부하(30)에 연결될 수 있다. 스위칭 소자(112)에서 제1 소스 단자(Source1)는 배터리(20)에 접속되며 제1 커패시터(C1)의 일단과 연결될 수 있다. 제2 소스 단자(Source2)는 부하(30)에 접속된다.

과전류 차단을 위한 신호 검출은 전류 검출 단자(V-)와 접지단 단자(VSS) 사이의 전압을 스위칭 소자(112)의 내부 저항을 나눈 값을 이용하여 전류를 검출한다. 여기서 스위칭 소자(112)에 실제 전류가 흐를 경우 스위칭 소자(112)에 발열이 발생하게 되며, 결과적으로 스위칭 소자(112)의 내부 저항이 증가하게 된다. 이에 따라 과전류 차단을 위해 설정한 차단 값보다 적은 전류에서 차단이 발생하게 된다.

본 발명의 보호회로(110)는 스위칭 소자(112) 내부에 내부 저항 저감을 위하여 제3 NTC(NTC3)를 배치한다. 이러한 제3 NTC(NTC3)는 도시된 바와 같이 듀얼 채널 MOSFET 형태의 스위칭 소자(112) 중 과방전 제어 단자(Dout)가 게이트 단에 연결되는 제1 FET(101)의 제1 소스 단자(Source1)에 병렬로 배치될 수 있다. 제3 NTC(NTC3) 마련을 위하여 보호회로(110) 패키징 작업 과정에서 제1 FET(101) 상부에 절연막(Passivation) 처리를 수행하고 절연막 상에 메탈(Metal) 층으로 NTC 실장 패드를 만든 후, 실장 패드에 제3 NTC(NTC3)를 실장하여 마련할 수 있다.

저항이 병렬로 연결되는 경우 병렬로 연결된 저항들 중 낮은 저항보다 더 낮은 합성 저항이 형성됨으로 제1 소스 단자(Source1)에 병렬로 배치되는 제3 NTC(NTC3)는 결과적으로 제1 소스 단자(Source1)의 합성 저항을 크게 낮출 수 있다. 이러한 배치는 실제 충전 및 방전 전류 값이 크거나 충전 전류에 의한 내부 스위칭 소자의 발열이 발생하는 경우 제3 NTC(NTC3)의 저항을 낮추게 되고, 낮춰진 제3 NTC(NTC3) 저항은 발열로 증가되는 스위칭 소자(112)의 내부 저항을 보완하게 되고 결과적으로 과전류 편차를 감소시키는 역할을 수행할 수 있다.

도 6은 본 발명의 제2 실시 예에 따른 개선된 전류 검출 신호 수집을 지원하는 2차 전지 보호회로 시스템의 구성을 나타낸 도면이며, 도 7은 도 6의 보호회로 패키징 상태를 보다 상세히 나타낸 도면이다.

도 6 및 도 7을 참조하면, 본 발명의 실시 예에 따른 2차 전지 보호회로 시스템(100)은 배터리(20), 보호회로(110) 및 부하(30)를 포함하며, 배터리(20)와 보호회로(110) 사이에는 제1 저항(R1) 및 제1 커패시터(C1)가 배치된다.

여기서 제1 저항(R1)의 일단은 배터리(20) 일측과 부하(30) 일측에 공통 접속되며, 제1 저항(R1)의 타단은 제1 커패시터(C1)의 일단과 접속된다. 제1 저항(R1) 및 제1 커패시터(C1)가 연결된 노드에는 보호회로(110)의 전원단 단자(VDD)가 접속된다. 또한 제1 커패시터(C1)의 타단은 배터리(20)의 타측과 접속되며 또한 보호회로(110)의 접지단 단자(VSS)와 접속될 수 있다.

보호회로(110)는 보호 IC(111)와 스위칭 소자(112)를 포함한다. 보호 IC(111)는 전원단 단자(VDD), 접지단 단자(VSS), 전류 검출 단자(V-)를 포함하며, 과방전 제어 단자(Dout) 및 과충전 제어 단자(Cout)를 포함할 수 있다. 과방전 제어 단자(Dout)는 듀얼 채널 MOSFET 타입으로 형성된 스위칭 소자(112)의 제1 FET(101)의 게이트 단에 접속된다. 과충전 제어 단자(Cout)는 듀얼 채널 MOSFET 타입으로 형성된 스위칭 소자(112)의 제2 FET(102)의 게이트 단에 접속된다. 이러한 스위칭 소자(112)는 보호 IC(111)의 과방전 제어 단자(Dout)로부터 전달된 신호에 대응하여 제1 FET(101)를 차단하거나, 보호 IC(111)의 과충전 제어 단자(Cout)로부터 전달된 신호에 대응하여 제2 FET(102)를 차단할 수 있다. 전류 검출 단자(V-)는 제2 저항(R2)을 통하여 제2 소스 단자(Source2)와 연결되며, 제2 소스 단자(Source2)는 부하(30)와 연결될 수 있다.

상술한 구조의 본 발명의 2차 전지 보호회로 시스템(100)에서 과전류 차단을 위한 신호 검출은 전류 검출 단자(V-)와 접지단 단자(VSS) 사이의 전압을 스위칭 소자(112)의 내부 저항으로 나눈 값을 이용한다. 그리고 수집된 전류 검출 신호가 기 설계된 과전류 값에 해당하는 경우 과전류 차단을 위한 제어 신호를 발생시킨다. 여기서 본 발명의 스위칭 소자(112)는 제1 소스 단자(Source1)에 병렬로 연결되는 제4 NTC(NTC4) 및 저항성 션트(Rshunt)를 포함할 수 있다.

제4 NTC(NTC4)는 앞서 설명한 바와 같이 주변 온도가 증가하는 경우 저항이 감소하는 반도체 소자이다. 이에 따라 스위칭 소자(112)에 전류가 흐름으로써 해당 스위칭 소자(112)에 발열이 발생하면 인접된 영역에 배치된 제4 NTC(NTC4)는 해당 발열에 대응하여 저항이 낮아지게 된다. 결과적으로 제4 NTC(NTC4)는 보호회로(110)가 동작하는 동안 발생하는 발열에 대응하여 저항 값이 감소된다.

저항성 션트(Rshunt)는 제4 NTC(NTC4)에 병렬로 분류되는 저항 값이다. 이러한 저항성 션트(Rshunt)는 제4 NTC(NTC4)의 합성 저항을 낮춤으로써 저항성 션트(Rshunt)의 크기에 해당하는 만큼의 추가 전류 측정을 지원할 수 있다. 결과적으로 저항성 션트(Rshunt)는 제4 NTC(NTC4)와의 합성 저항을 통하여 제4 NTC(NTC4)의 저항 값을 낮추게 되고, 제4 NTC(NTC4)의 합성 저항 값은 다시 제1 소스 단자(Source1)의 내부 저항 값과의 합성 저항으로 분류됨으로 보다 낮은 내부 저항 값을 가지도록 지원한다. 상기 저항성 션트(Rshunt)의 저항 값은 보호회로(110)가 적용되는 상황 즉 배터리(20)의 크기나 부하(30)의 크기 등에 따라 달라질 수 있고, 이에 따라 저항성 션트(Rshunt) 저항 값은 적용되는 시스템에 따라 설계자에 의하여 정해질 수 있다. 이에 따라 일정한 성능의 제4 NTC(NTC4)를 보호회로(110) 내에 패키징한 후 해당 보호회로(110)가 적용되는 시스템 특성에 맞추어 저항성 션트(Rshunt)를 결정하고 제4 NTC(NTC4)에 병렬로 연결할 수 있다.

상술한 구조의 본 발명의 2차 전지 보호회로 시스템(100)은 보호회로(110)가 동작하는 과정에서 흐르는 전류에 의하여 스위칭 소자(112)가 발열이 발생하게 되면 제4 NTC(NTC4)의 저항이 발열에 따라 감소하고, 궁극적으로 스위칭 소자(112)의 내부 저항이 발열에 따라 저감됨으로써 발열에 의하여 스위칭 소자(112)의 내부 저항이 증가하는 증가분을 상쇄시킬 수 있다. 이에 따라 본 발명의 2차 전지 보호회로 시스템(100)은 보호회로(110) 설계 과정에서 설계된 과전류 설계 값에 따라 정확한 전류 차단을 수행할 수 있다. 또는 보호회로(110) 설계 과정에서 스위칭 소자(112)의 발열에 따라 내부 저항 증가분을 설계 값에 적용하지 않고 정확한 설계 진행을 수행할 수 있다. 스위칭 소자(112)의 발열은 각 스위칭 소자들의 특성에 따라 달라질 수 있으며 결과적으로 동일한 제품이라 하더라도 발열에 따른 내부 저항의 변화를 예측하기 어렵다. 따라서 본 발명에서 제안하는 바와 같이 제4 NTC(NTC4)를 스위칭 소자(112) 내부에 배치하여 발열에 따라 증가하는 내부 저항 증가분을 상쇄시켜 설계 값에 따른 과전류 차단을 지원하는 것이 바람직할 것이다.

한편, 본 발명의 실시 예에 따른 2차 전지 보호회로 시스템(100)은 아래 도면들에서 설명하는 바와 같이 유사한 구조를 가지되 다양한 소자 교체를 통해서도 적용이 가능하다.

도 8은 본 발명의 제3 실시 예에 따른 개선된 전압 검출 신호 획득을 지원하는 2차 전지 보호회로 시스템(100)의 구성을 나타낸 도면이다.

도 8을 참조하면, 본 발명의 실시 예에 따른 2차 전지 보호회로 시스템(100)은 배터리(20), 보호회로(110), 충전기 또는 사용기기에 해당하는 부하(30)를 포함하며, 배터리(20)와 보호회로(110) 사이에 병렬로 연결되는 제5 NTC(NTC5)와 제2 NTC(NTC6) 및 제1 커패시터(C1)가 연결될 수 있다.

여기서 제5 NTC(NTC5) 및 제6 NTC(NTC6)는 각각 부의 온도계수를 가지고 연속적으로 전기저항이 변화하는 서미스터이다. 즉 제5 NTC(NTC5) 및 제6 NTC(NTC6)는 온도 증가에 따라 저항이 낮아지는 특성을 가지는 반도체 소자이다. 이러한 제5 NTC(NTC5) 및 제6 NTC(NTC6)는 배터리(20)의 충전 및 방전 전류 값이 크거나 충전 전류에 의한 내부 MOSFET의 발열이 발생할 경우 저항이 낮아지게 된다. 이에 따라 본 발명의 보호회로 시스템(100)은 과방전이나 과충전에 따른 전류 값 증가나 스위칭 소자(112)의 내부 발열 발생 이전에는 설정된 저항 값의 역할을 제공하여 역전압에 대한 내성을 그대로 유지할 수 있다. 그리고 전류 증가 내부 발열 시 제5 NTC(NTC5) 및 제6 NTC(NTC6)의 저항이 줄어들면서 소비 전류에 대한 전압 강하가 줄어들게 되어 결과적으로 과방전 또는 과충전에 따른 검출 신호가 전압 강하 영향을 상대적으로 덜 받도록 지원할 수 있다. 즉 본 발명의 2차 전지 보호회로 시스템(100)은 전압 강하를 저감하여 배터리(20)의 검출 신호 편차를 개선하여 보다 정확한 신호 검출이 수행될 수 있도록 한다. 특히 두 개의 NTC 소자를 사용함으로써 내부 발열에 대한 감지 특성을 증가시킬 수 있어 전압 강하 저감과 함께 보다 민감한 보호회로 시스템(100) 구성이 가능하다. 한편 제5 NTC(NTC5) 및 제6 NTC(NTC6)의 저항 값은 도 2 등에서 설명한 제1 저항의 저항 값인 1k옴에 대응되도록 각각 2k옴을 가질 수 있다.

도 9는 본 발명의 제4 실시 예에 따른 개선된 전압 검출 신호 획득을 지원하는 2차 전지 보호회로 시스템(100)의 구성을 나타낸 도면이다.

도 9를 참조하면, 본 발명의 실시 예에 따른 2차 전지 보호회로 시스템(100)은 배터리(20), 보호회로(110), 충전기 또는 사용기기에 해당하는 부하(30)를 포함하며, 배터리(20)와 보호회로(110) 사이에 제1 저항(R1) 및 제1 커패시터(C1)가 연결될 수 있다. 상기 보호회로(110)는 앞서 설명한 바와 같이 보호 IC(111)와 스위칭 소자(112)를 포함하며, 보호 IC(111)는 전원단 단자(VDD), 전류 검출 단자(V-)를 포함할 수 있다. 전원단 단자(VDD)는 제1 저항(R1) 및 제1 커패시터(C1) 사이의 노드를 통하여 배터리(20) 및 부하(30)에 연결될 수 있다. 그리고 스위칭 소자(112)는 제1 소스 단자(Source1), 제2 소스 단자(Source2) 및 드레인 단자저항성 션트(Rshunt)를 포함하는 듀얼 채널 MOSFET 형태로 마련될 수 있다.

특히 본 발명의 2차 전지 보호회로 시스템(100)은 제2 소스 단자(Source2)와 전류 검출 단자(V-) 사이에 병렬로 연결되는 제7 NTC(NTC7) 및 제8 NTC(NTC8)을 포함하여 구성될 수 있다. 이와 같은 구성의 2차 전지 보호회로 시스템(100)은 제2 소스 단자(Source2)와 전류 검출 단자(V-) 사이에 병렬로 배치된 제7 NTC(NTC7) 및 제8 NTC(NTC8)를 이용하여 시스템 내에 발열이 발생하는 경우라도 제7 NTC(NTC7) 및 제8 NTC(NTC8)의 저항 감소를 통하여 보다 정확한 전압 검출을 지원할 수 있다. 이 과정에서 본 발명의 2차 전지 보호회로 시스템(100)은 두 개의 NTC 소자를 이용함으로 소자의 신뢰성을 높일 수 있다. 한편 여기서 제7 NTC(NTC7) 및 제8 NTC(NTC8)의 저항 값은 도 2 등에서 도시한 제2 저항의 저항 값에 대응하는 저항 값을 가지도록 각각 4.4k옴이 될 수 있다.

도 10은 본 발명의 제3 실시 예에 따른 개선된 전류 검출 신호 수집을 지원하는 2차 전지 보호회로 시스템의 구성을 나타낸 도면이다.

도 10을 참조하면, 본 발명의 실시 예에 따른 2차 전지 보호회로 시스템(100)은 배터리(20), 보호회로(110) 및 부하(30)를 포함하며, 배터리(20)와 보호회로(110) 사이에는 제1 저항(R1) 및 제1 커패시터(C1)가 배치되고, 부하(30)와 보호회로(110) 사이에는 제2 저항이 배치될 수 있다.

특히 본 발명의 2차 전지 보호회로 시스템(100)에서 보호 IC(111)의 과전류 차단을 위한 신호 검출은 전류 검출 단자(V-)와 접지단 단자(VSS) 사이의 전압을 스위칭 소자(112)의 내부 저항으로 나눈 값을 이용한다. 그리고 수집된 전류 검출 신호가 기 설계된 과전류 값에 해당하는 경우 과전류 차단을 위한 제어 신호를 발생시킨다. 여기서 본 발명의 스위칭 소자(112)는 제1 소스 단자(Source1)에 직렬로 연결되는 제9 NTC(NTC9)를 포함할 수 있다.

제9 NTC(NTC9)는 주변 온도가 증가하는 경우 저항이 감소하는 반도체 소자이다. 이에 따라 스위칭 소자(112)에 전류가 흐름으로써 해당 스위칭 소자(112)에 발열이 발생하면 인접된 영역에 배치된 제9 NTC(NTC9)는 해당 발열에 대응하여 저항이 낮아지게 된다. 결과적으로 제9 NTC(NTC9)는 보호회로(110)가 동작하는 동안 발생하는 발열에 대응하여 저항 값이 감소된다.

상술한 구조의 본 발명의 2차 전지 보호회로 시스템(100)은 보호회로(110)가 동작하는 과정에서 흐르는 전류에 의하여 스위칭 소자(112)가 발열이 발생하게 되면 제9 NTC(NTC9)의 저항이 발열에 따라 감소하고, 궁극적으로 스위칭 소자(112)의 내부 저항이 발열에 따라 저감됨으로써 발열에 의하여 스위칭 소자(112)의 내부 저항이 증가하는 증가분을 상쇄시킬 수 있다. 이에 따라 본 발명의 2차 전지 보호회로 시스템(100)은 보호회로(110) 설계 과정에서 설계된 과전류 설계 값에 따라 정확한 전류 차단을 수행할 수 있다. 스위칭 소자(112)의 발열은 앞서 언급한 바와 같이 각 스위칭 소자들의 특성에 따라 달라질 수 있으며 결과적으로 동일한 제품이라 하더라도 발열에 따른 내부 저항의 변화를 예측하기 어렵다. 따라서 본 발명에서 제안하는 바와 같이 제9 NTC(NTC9)를 스위칭 소자(112) 내부에 배치하여 발열에 따라 증가하는 내부 저항 증가분을 상쇄시켜 설계 값에 따른 과전류 차단을 지원하는 것이 바람직할 것이다.

한편 상술한 설명에서는 발열에 따라 저항이 감소하는 NTC 소자가 보호회로(110) 내부에 배치되는 것을 기준으로 설명하였으나, 도 11에 도시된 바와 같이 외부에 NTC 소자가 배치될 수 있다. 즉 도 11에 도시한 바와 같이 본 발명의 실시 예에 따른 개선된 전류 검출 신호 수집을 지원하는 2차 전지 보호회로 시스템(100)은 제1 소스 단자(Source1)와 접지단 단자(Vss) 사이에 연결되는 제10 NTC(NTC10) 소자를 포함하여 보호회로(110)를 구성할 수 있다. 이 경우에도 스위칭 소자(112) 외부에 연결된 제10 NTC(NTC10) 소자가 제1 소스 단자(Source1)와 접지단 단자(Vss) 사이에서 보호회로(110)의 내부 발열에 따른 저항 값 감소를 지원함으로써 보다 민감한 전류 검출을 지원할 수 있다.

또한 본 발명의 실시 예에 따른 2차 전지 보호회로 시스템(100)은 도 12에 도시한 바와 같이 보호회로(110)의 제1 소스 단자(Source1)와 접지단 단자(Vss) 사이에 제11 NTC(NTC11) 소자와 션트(Rshunt) 소자가 병렬로 배치된 구조를 채용할 수도 있다.

제11 NTC(NTC11)는 앞서 설명한 바와 같이 주변 온도가 증가하는 경우 저항이 감소하는 반도체 소자이다. 이에 따라 스위칭 소자(112)에 전류가 흐름으로써 해당 스위칭 소자(112)에 발열이 발생하면 인접된 영역에 배치된 제11 NTC(NTC11)는 해당 발열에 대응하여 저항이 낮아지게 된다. 결과적으로 제11 NTC(NTC11)는 보호회로(110)가 동작하는 동안 발생하는 발열에 대응하여 저항 값이 감소된다.

저항성 션트(Rshunt)는 제11 NTC(NTC11)에 병렬로 분류되는 저항 값이다. 이러한 저항성 션트(Rshunt)는 제11 NTC(NTC11)의 합성 저항을 낮춤으로써 저항성 션트(Rshunt)의 크기에 해당하는 만큼의 추가 전류 측정을 지원할 수 있다. 결과적으로 저항성 션트(Rshunt)는 제11 NTC(NTC11)와의 합성 저항을 통하여 제11 NTC(NTC11)의 저항 값을 낮추게 된다.

상기 저항성 션트(Rshunt)의 저항 값은 보호회로(110)가 적용되는 상황 즉 배터리(20)의 크기나 부하(30)의 크기 등에 따라 달라질 수 있고, 이에 따라 저항성 션트(Rshunt) 저항 값은 적용되는 시스템에 따라 설계자에 의하여 정해질 수 있다. 이와 같은 구조를 채용하는 본 발명의 보호회로 시스템(100)은 보호회로(110)가 검출하고자 하는 신호는 전압 강하에 대하여 상대적으로 영향을 적게 받은 신호가 될 수 있어 본 발명의 보호회로 시스템(100)은 보다 정확한 신호 검출이 가능하도록 지원한다.

이상 본 발명을 몇 가지 바람직한 실시 예를 사용하여 설명하였으나, 이들 실시 예는 예시적인 것이며 한정적인 것이 아니다. 이와 같이 본 발명이 속하는 기술분야에서 통상의 지식을 지닌 자라면 본 발명의 사상과 첨부된 특허청구범위에 제시된 권리범위에서 벗어나지 않으면서 균등론에 따라 다양한 변화와 수정을 가할 수 있음을 이해할 것이다.

1, 100 : 2차 전지 보호회로 시스템
2, 20 : 배터리
3, 30 : 부하
10, 110 : 보호회로
11, 111 : 보호 IC
12, 112 : 스위칭 소자
101 : 제1 FET
102 : 제2 FET
NTC1, NTC2, NTC3, NTC4, NTC5, NTC6, NTC7, NTC8, NTC9, NTC10, NTC11 : NTC
Rshunt : 저항성 션트

Claims (8)

1. 배터리;
   상기 배터리가 공급하는 전원을 운용하거나 상기 배터리를 충전하는 부하;
   상기 배터리와 상기 부하 사이에 배치되어 상기 배터리의 과방전, 과충전, 과전류 차단을 지원하는 보호회로;
   상기 배터리와 상기 보호회로의 전원단 단자 사이에 제1 저항이 연결되고, 상기 배터리와 상기 제1 저항 사이에 연결되어 상기 제1 저항의 저항값을 보상하고, 상기 보호회로의 온도 증가에 따라 저항이 낮아지는 부특성 서미스터(Negative Temperature Coefficient Thermistor; 이하 'NTC'라 함),
   상기 보호회로의 전류 검출 단자와 부하 사이에 제2 저항이 직렬로 연결되고, 상기 보호회로의 전류 검출 단자와 상기 제2 저항 사이에 직렬로 연결되어 상기 제2 저항의 저항값을 보상하고, 상기 보호회로의 온도 증가에 따라 저항이 낮아지는 NTC,
   상기 배터리와 상기 보호회로의 전원단 단자 사이에 병렬로 연결되며, 상기 보호회로의 온도 증가에 따라 저항이 낮아지는 두 개의 NTC,
   상기 보호회로의 전류 검출 단자와 부하 사이에 병렬로 연결되며, 상기 보호회로의 온도 증가에 따라 저항이 낮아지는 두 개의 NTC,
   상기 보호회로의 제1 소스 단자와 상기 보호회로의 접지단 단자 사이에 연결되며, 상기 보호회로의 온도 증가에 따라 저항이 낮아지는 NTC, 및
   상기 보호회로의 제1 소스 단자와 상기 보호회로의 접지단 단자 사이에 병렬로 배치되는 NTC 및 저항성 션트 중 적어도 하나;를 포함하며,
   상기 제1 저항과 직렬로 연결된 NTC의 저항 값 및 상기 제1 저항의 저항 값의 합, 상기 제2 저항과 직렬로 연결된 NTC의 저항 값 및 상기 제2 저항의 저항 값의 합은
   상기 보호회로의 역전압 방지를 위한 기 설정된 저항 값의 크기를 가지는 것을 특징으로 하는 검출 신호 편차 저감 기능의 보호회로 시스템.
2. 삭제
3. 제1항에 있어서,
   상기 보호회로는
   전원단 단자, 상기 접지단 단자, 과방전 차단 제어를 위한 과방전 제어 단자, 과충전 차단 제어를 위한 과충전 제어 단자, 전류 검출 단자를 포함하는 보호 IC;
   상기 과방전 차단 제어에 따라 상태가 변화되며 상기 제1 소스 단자와 공통 드레인 단자를 포함하는 제1 FET와 상기 과충전 차단 제어에 따라 상태가 변화되며 제2 소스 단자와 공통 드레인 단자를 포함하는 제2 FET를 포함하는 스위칭 소자;
   를 포함하는 것을 특징으로 하는 검출 신호 편차 저감 기능의 보호회로 시스템.
4. 제3항에 있어서,
   상기 NTC들 중 적어도 하나는
   상기 스위칭 소자의 발열에 따라 저항 값이 저감되는 것을 특징으로 하는 검출 신호 편차 저감 기능의 보호회로 시스템.
5. 전원단 단자, 접지단 단자, 과방전 차단 제어를 위한 과방전 제어 단자, 과충전 차단 제어를 위한 과충전 제어 단자, 전류 검출 단자를 포함하는 보호 IC;
   상기 과방전 차단 제어에 따라 상태가 변화되며 제1 소스 단자와 공통 드레인 단자를 포함하는 제1 FET와, 상기 과충전 차단 제어에 따라 상태가 변화되며 제2 소스 단자와 공통 드레인 단자를 포함하는 제2 FET를 포함하는 스위칭 소자;
   상기 접지단 단자와 상기 제1 소스 단자 사이에 연결되며, 상기 보호 IC 또는 상기 스위칭 소자의 온도 증가에 따라 저항이 낮아지는 부특성 서미스터(Negative Temperature Coefficient Thermistor; 이하 'NTC'라 함);
   를 포함하는 것을 특징으로 하는 검출 신호 편차 저감 기능의 보호회로.
6. 제5항에 있어서,
   상기 제1 FET 상에 형성된 절연막;
   상기 절연막 상에 메탈 층으로 구성된 실장 패드;를 더 포함하고,
   상기 NTC는 상기 실장 패드에 실장되어 배치되는 것을 특징으로 하는 검출 신호 편차 저감 기능의 보호회로.
7. 제5항에 있어서,
   상기 NTC는
   상기 스위칭 소자에 공급되는 전류에 의한 발열 발생에 따라 저항이 저감되어 상기 제1 소스 단자의 내부 저항과의 합성 저항을 저감시키는 역할을 수행하는 것을 특징으로 하는 검출 신호 편차 저감 기능의 보호회로.
8. 제5항에 있어서,
   상기 NTC에 병렬로 배치되는 저항성 션트;
   를 더 포함하는 것을 특징으로 하는 검출 신호 편차 저감 기능의 보호회로.

Images