KR101336991B1 - 교차점 래치 및 그의 동작 방법 - Google Patents
교차점 래치 및 그의 동작 방법 Download PDFInfo
- Publication number
- KR101336991B1 KR101336991B1 KR1020070047833A KR20070047833A KR101336991B1 KR 101336991 B1 KR101336991 B1 KR 101336991B1 KR 1020070047833 A KR1020070047833 A KR 1020070047833A KR 20070047833 A KR20070047833 A KR 20070047833A KR 101336991 B1 KR101336991 B1 KR 101336991B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- closed
- strong
- signal line
- weak
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 239000000463 material Substances 0.000 claims description 12
- 229910044991 metal oxide Inorganic materials 0.000 claims description 12
- 150000004706 metal oxides Chemical class 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 238000011017 operating method Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/40—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of electrochemical cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/32—Material having simple binary metal oxide structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Electrochemistry (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 교차점 래치 및 그의 동작 방법에 관한 것이다. 개시된 본 발명의 교차점 래치는 신호선, 상기 신호선과 교차하는 두 개의 제어선 및 상기 신호선과 상기 제어선의 교차점에 배치된 유니폴라 스위치를 포함하는 것을 특징으로 한다.
Description
도 1은 종래 기술에 따른 분자 크로스바 래치에 구비되는 바이폴라 스위치의 전류-전압 특성을 보여주는 그래프이다.
도 2는 본 발명의 실시예에 따른 교차점 래치를 보여주는 사시도이다.
도 3은 본 발명의 실시예에 따른 교차점 래치에 구비되는 유니폴라 스위치의 전류-전압 특성을 보여주는 그래프이다.
도 4는 본 발명의 실시예에 따른 교차점 래치의 동작을 위한 전압 레벨들을 수직 스케일로 도시한 도면이다.
도 5a 내지 도 7b는 도 2의 교차점 래치의 신호선과 제어선에 인가하는 전압의 변화와 그에 따라 스위치에 인가되는 전압의 변화를 설명하는 도면이다.
도 8a 및 도 8b는 본 발명의 실시예에 따른 교차점 래치를 이용한 로직 값의 래칭 및 신호의 복원 방법에 있어서의 교차점 래치의 신호선과 제어선에 인가하는 전압의 변화와 그에 따라 스위치에 인가되는 전압의 변화를 설명하는 도면이다.
도 9a 및 도 9b는 본 발명의 실시예에 따른 교차점 래치를 이용한 신호의 반전 방법에 있어서의 교차점 래치의 신호선과 제어선에 인가하는 전압의 변화와 그에 따라 스위치에 인가되는 전압의 변화를 설명하는 도면이다.
<도면의 주요부분에 대한 부호의 설명>
1 : 신호선 2, 3 : 제1 및 제2 제어선
4, 5 : 제1 및 제2 스위치 14 : 직사각형 바
15, 15' : 오각형 탑
16∼19, 30, 34, 43, 45, 46, 49 : 오각형 탑(15)의 높이
20∼27, 31∼33, 35, 41, 44, 48, 50 : 제2 오각형 탑(15')의 정점
16', 19', 42, 47 : 직사각형 바(14)의 높이
T0∼T3 : 시점 Vs : 세트(set) 전압
Vr : 리세트(reset) 전압 V1, V2 : 제1 및 제2 전압
1. 발명의 분야
본 발명은 반도체 소자 및 그의 동작 방법에 관한 것으로, 보다 상세하게는 교차점 래치, 그를 이용한 로직 값의 래칭 방법, 신호의 복원 및 반전 방법에 관한 것이다.
2. 관련 기술의 설명
디지털 회로는 조합회로와 순차회로로 구분할 수 있다. 조합회로는 입력에 의해서만 출력이 결정되는 회로로 기억능력이 없는 반면 순차회로는 입력뿐만 아니라 회로 내부에 기억된 상태값(과거의 입력에 의해 결정됨)에 따라 출력값이 결정 되는 회로이다. 순차회로는 회로 내부에 값들을 기억하기 위한 메모리 소자들을 가지고 있다. 상기 메모리 소자로는 플립플롭(flip-flop)이라고 하는 소자가 있다. 플립플롭은 1 비트의 정보(0 또는 1)를 저장할 수 있는 소자이며, 논리 게이트들을 연결하는 방법에 따라 다양한 구성을 가질 수 있다.
대표적인 플립플롭(flip-flop) 소자는 래치(latch)이다. 집적도를 높이기 위해 분자 크로스바 래치(molecule cross-bar latch)가 소개되었는데, 그 일례는 '한국공개특허공보 제10-2005-0040829호'에서 볼 수 있다.
분자 크로스바 래치는 집적도를 향상시키는데 유리하나, 다음과 같은 단점을 갖는다.
첫째, 분자 크로스바 래치에 사용되는 분자 스위치는 바이폴라(bipolar) 스위칭 특성을 갖기 때문에, 분자 크로스바 래치의 동작을 위해서는 분자 스위치를 반복적으로 세트(set) 또는 리세트(reset)시켜야 한다. 이에 대해서 도 1을 참조하여 보다 자세히 설명한다.
도 1은 종래의 분자 크로스바 래치에 사용되는 분자 스위치의 전압-전류 특성을 보여준다. 도 1에서 제1 그래프(G1)는 분자 스위치가 개방(open)된 상태, 즉 오프(OFF) 상태의 그래프이고, 제2 그래프(G2)는 분자 스위치가 폐쇄(close)된 상태, 즉 온(ON) 상태의 그래프이다.
도 1을 참조하면, 분자 스위치에 세트 전압(set voltage)(Vs) 이상의 전압이 인가되면 상기 분자 스위치의 저항이 급격히 낮아지고, 상기 분자 스위치의 전압-전류 특성은 제2 그래프(G2)를 따른다. 이때를 온(ON) 상태라 한다. 이후, 상기 분 자 스위치에 리세트 전압(reset voltage)(Vr) 이하의 전압이 인가되면, 분자 스위치의 저항이 급격히 증가하고, 상기 분자 스위치의 전압-전류 특성은 제1 그래프(G1)를 따른다. 이때를 오프(OFF) 상태라 한다.
세트 전압(Vs)보다 작은 양(+)의 전압(Va)에서 상기 분자 스위치의 상태는 온(ON) 상태일 수도 있고, 오프(OFF) 상태일 수도 있다. 그러므로, 상기 전압(Va)에서 상기 분자 크로스바 래치를 동작시키기 위해서는, 상기 분자 스위치의 세트(set) 및 리세트(reset) 동작을 반복해 주어야 한다. 예컨대, 상기 분자 스위치를 리세트(reset)시키면, 상기 전압(Va)에서 상기 분자 스위치는 오프(OFF) 상태이고, 상기 분자 스위치를 세트(set)시키면, 상기 전압(Va)에서 상기 분자 스위치는 온(ON) 상태이다. 이와 같이, 상기 분자 크로스바 래치를 동작시키기 위해서는 상기 분자 스위치를 반복적으로 세트(ret) 및 리세트(reset)시켜야 하기 때문에, 래칭 시간이 길어진다.
둘째, 분자 크로스바 래치는 스위치 물질로 로탁산(rotaxanes)과 같은 분자를 사용하기 때문에, 제조 및 사용시에 노출되는 여러 물리 화학적 환경에 약하다는 단점이 있다. 따라서, 그의 제조가 어렵고, 신뢰성을 확보하기 어렵다.
본 발명이 이루고자하는 기술적 과제는 상술한 종래의 문제점을 개선하기 위한 것으로서, 래칭 시간을 단축할 수 있고, 제조가 용이하며, 우수한 신뢰성을 갖는 교차점 래치를 제공하는데 있다.
본 발명이 이루고자하는 다른 기술적 과제는 상기 교차점 래치의 동작 방법 을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 신호선; 상기 신호선과 교차하는 두 개의 제어선; 및 상기 신호선과 상기 제어선의 교차점에 배치된 유니폴라 스위치;를 포함하는 것을 특징으로 하는 교차점 래치를 제공한다.
여기서, 상기 유니폴라 스위치는 저항 변화 물질을 포함할 수 있다.
상기 저항 변화 물질은 금속산화물일 수 있다.
상기 금속산화물은 NiO, FeO, CoO, NbO2, ZrO2, HfO2, ZnO, TbO, YO 및 WO3 중 어느 하나일 수 있다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 신호선, 상기 신호선과 교차하는 제1 및 제2 제어선, 및 상기 신호선과 상기 제1 및 제2 제어선의 교차점에 배치된 유니폴라 스위치를 포함하는 교차점 래치의 동작 방법에 있어서, 상기 신호선에 입력 전압을 인가한 상태에서, 상기 제1 및 제2 제어선에 서로 다른 전압을 인가하여 상기 유니폴라 스위치 중 어느 하나는 폐쇄하고, 다른 하나는 개방하는 제1 단계;를 포함하는 것을 특징으로 하는 동작 방법을 제공한다.
여기서, 상기 유니폴라 스위치에 '개방1'과 '폐쇄1'사이의 전압 또는 '개방0'과 '폐쇄0'사이의 전압을 인가하여, 상기 유니폴라 스위치를 개방시키고, 상기 유니폴라 스위치에 상기 '폐쇄1'보다 크거나 상기 '폐쇄0'보다 작은 전압을 인가하여, 상기 유니폴라 스위치는 폐쇄하되, 상기 '개방1'과 상기 '폐쇄1'은 접지 전압 보다 크고, 상기 '개방0'과 상기 '폐쇄0'은 상기 접지 전압보다 작으며, 상기 '개방1'은 상기 '폐쇄1'보다 작고, 상기 '폐쇄0'은 상기 '개방0'보다 작을 수 있다.
상기 입력 전압은 로직1의 출력을 위한 전압으로서 '약한1' 및 '강한1' 사이에 존재하고, 상기 '약한1' 및 상기 '강한1'은 상기 접지 전압과 상기 '개방1' 사이에 존재하며, 상기 '약한1'은 상기 '강한1'보다 작을 수 있다.
상기 입력 전압은 로직0의 출력을 위한 전압으로서 '약한0' 및 '강한0' 사이에 존재하고, 상기 '약한0' 및 상기 '강한0'은 상기 접지 전압과 상기 '개방0' 사이에 존재하며, 상기 '약한0'은 상기 '강한0'보다 클 수 있다.
상기 제1 단계 후, 상기 신호선에 상기 입력 전압을 인가하지 않은 상태에서, 상기 폐쇄된 유니폴라 스위치와 연결된 제어선에 '강한1'의 전압을 인가하는 제2 단계를 더 포함하되, 상기 제1 및 제2 단계는 상기 교차점 래치를 이용한 로직 값의 래칭 방법 또는 신호의 복원 방법일 수 있다.
상기 제1 단계 후, 상기 신호선에 상기 입력 전압을 인가하지 않은 상태에서, 상기 폐쇄된 유니폴라 스위치와 연결된 제어선에 '강한0'의 전압을 인가하는 제2 단계를 더 포함하되, 상기 제1 및 제2 단계는 상기 교차점 래치를 이용한 로직 값의 래칭 방법 또는 신호의 복원 방법일 수 있다.
상기 입력 전압은 로직0의 출력을 위한 전압으로서 '약한1' 및 '강한1' 사이에 존재하고, 상기 '약한1' 및 상기 '강한1'은 상기 접지 전압과 상기 '개방1' 사이에 존재하며, 상기 '약한1'은 상기 '강한1'보다 작을 수 있다.
상기 입력 전압은 로직1의 출력을 위한 전압으로서 '약한0' 및 '강한0' 사이 에 존재하고, 상기 '약한0' 및 상기 '강한0'은 상기 접지 전압과 상기 '개방0' 사이에 존재하며, 상기 '약한0'은 상기 '강한0'보다 클 수 있다.
상기 제1 단계 후, 상기 신호선에 상기 입력 전압을 인가하지 않은 상태에서, 상기 폐쇄된 유니폴라 스위치와 연결된 제어선에 '강한0'의 전압을 인가하는 제2 단계를 더 포함하되, 상기 제1 및 제2 단계는 상기 교차점 래치를 이용한 신호의 반전 방법일 수 있다.
상기 제1 단계 후, 상기 신호선에 상기 입력 전압을 인가하지 않은 상태에서, 상기 폐쇄된 유니폴라 스위치와 연결된 제어선에 '강한1'의 전압을 인가하는 제2 단계를 더 포함하되, 상기 제1 및 제2 단계는 상기 교차점 래치를 이용한 신호의 반전 방법일 수 있다.
상기 유니폴라 스위치는 저항 변화 물질을 포함할 수 있다.
상기 저항 변화 물질은 금속산화물일 수 있다.
상기 금속산화물은 NiO, FeO, CoO, NbO2, ZrO2, HfO2, ZnO, TbO, YO 및 WO3 중 어느 하나일 수 있다.
이하, 본 발명의 바람직한 실시예에 따른 교차점 래치, 그를 이용한 로직 값의 래칭 방법, 신호의 복원 및 반전 방법을 첨부된 도면을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다. 상세한 설명 전체에 걸쳐 동일한 참조 부호는 동일한 요 소를 나타낸다.
도 2는 본 발명의 일 실시예에 따른 교차점 래치를 보여준다.
도 2를 참조하면, 하나의 신호선(1)과 제1 및 제2 제어선(2, 3)이 존재한다. 제1 및 제2 제어선(2, 3)은 신호선(1)과 교차한다. 제1 및 제2 제어선(2, 3)은 이격되어 있고, 신호선(1)과 직접 접촉되어 있지 않다. 제1 및 제2 제어선(2, 3)은 서로 평행하고 신호선(1)과 직교하는 것이 바람직하다. 그러나 제1 및 제2 제어선(2, 3)은 서로 평행하지 않고 신호선(1)과 비스듬하게 교차할 수도 있다. 신호선(1)과 제1 및 제2 제어선(2, 3)의 교차점 각각에 유니폴라(unipolar) 스위칭 특성을 갖는 제1 및 제2 스위치(4, 5)가 배치되어 있다. 제1 및 제2 스위치(4, 5)는 유니폴라(unipolar) 스위칭 특성을 나타내는 저항 변화 물질, 예컨대, 금속산화물일 수 있다. 상기 금속산화물은 NiO, FeO, CoO, NbO2, ZrO2, HfO2, ZnO, TbO, YO 및 WO3 중 어느 하나일 수 있다.
도 3은 유니폴라 스위칭 특성을 갖는 제1 및 제2 스위치(도 2의 4, 5)의 전압-전류 특성을 보여준다.
도 3을 참조하면, 제1 및 제2 스위치(4, 5)에 세트 전압(set voltage)(Vs) 이상의 전압이 인가되면 제1 및 제2 스위치(4, 5)의 저항이 급격히 낮아진다. 이때, 제1 및 제2 스위치(4, 5)는 온(ON) 상태에 있다고 한다. 상기 온(ON) 상태는 제1 및 제2 스위치(4, 5)가 폐쇄(close)된 상태이다. 온(ON) 상태가 된 후 제1 및 제2 스위치(4, 5)는 제2 그래프(G22)를 따른다. 제1 및 제2 스위치(4, 5)에 리세트 전압(reset voltage)(Vr) 이상의 전압이 인가되면 제1 및 제2 스위치(4, 5)는 제1 그래프(G11)를 따르는 바, 저항이 급격히 높아진다. 이때, 제1 및 제2 스위치(4, 5)는 오프(OFF) 상태에 있다고 한다. 상기 오프(OFF) 상태는 제1 및 제2 스위치(4, 5)가 개방(open)된 상태이다. 세트 전압(Vs)과 리세트 전압(Vr)은 소정 간격 이격되어 있다. 따라서 세트 전압(Vs)과 리세트 전압(Vr) 사이의 제1 전압(V1)에서 제1 및 제2 스위치(4, 5)는 한가지 상태, 즉 오프(OFF) 상태를 갖고, 리세트 전압(Vr)보다 큰 제2 전압(V2)에서 제1 및 제2 스위치(4, 5)는 한가지 상태, 즉 온(ON) 상태를 갖는다. 그러므로, 제1 및 제2 스위치(4, 5)에 제1 전압(V1)을 인가하여 회로를 오프(OFF)시키거나, 제2 전압(V2)을 인가하여 회로를 온(ON)시킬 수 있다. 그러므로 본 발명의 교차점 래치에서는 제1 및 제2 스위치(4, 5)의 온(ON)/오프(OFF)를 위한 예비적 단계가 필요치 않다. 따라서 본 발명의 교차점 래치를 이용하면 신호의 래칭 시간을 줄일 수 있다.
또한, 제1 및 제2 스위치(4, 5)에 포함된 상기 금속산화물은 종래의 분자 크로스바 래치에서 사용되는 분자에 비해 화학적, 물리적, 그리고 열적으로 매우 안정하다. 따라서, 본 발명을 이용하면, 소자의 제조가 용이하고, 신뢰성이 개선된다.
도 4는 본 발명의 실시예에 따른 교차점 래치의 동작을 위해 신호선(1), 제1 및 제2 스위치(4, 5)에 인가되는 전압 레벨들을 수직 스케일로 도시한 도면이다.
도 4를 참조하면, '접지' 전압 아래쪽에 음의 전압들인 '폐쇄0', '개방0', '강한0' 및 '약한0'이 존재하고, '접지' 전압 위쪽에 양의 전압들인 '약한1', '강한 1', '개방1' 및 '폐쇄1'이 존재한다. '강한0' 및 '약한0'은 로직0을 위해 신호선(1)에 인가할 수 있는 전압의 하한 및 상한이고, '약한1' 및 '강한1'은 로직1을 위해 신호선(1)에 인가할 수 있는 전압의 하한 및 상한이다. 제1 및 제2 스위치(4, 5)에 인가되는 전압 각각은 신호선(1)에 인가되는 전압과 제1 및 제2 제어선(2, 3)에 인가되는 전압의 차이이다.
도 4에서 가장 큰 양의 전압인 '폐쇄1' 이상의 전압이 제1 및 제2 스위치(4, 5)에 인가되면 제1 및 제2 스위치(4, 5)는 폐쇄된다. '폐쇄1'에서 '개방1'까지의 전압이 제1 및 제2 스위치(4, 5)에 인가되면 제1 및 제2 스위치(4, 5)는 개방된다. 또한, 가장 작은 음의 전압인 '폐쇄0' 이하의 전압이 제1 및 제2 스위치(4, 5)에 인가되면 제1 및 제2 스위치(4, 5)는 폐쇄된다. 또한, '폐쇄0'에서 '개방0'까지의 전압이 제1 및 제2 스위치(4, 5)에 인가되면 제1 및 제2 스위치(4, 5)는 개방된다.
도 5a 내지 도 5d는 도 2의 신호선(1)과 제어선(2, 3)에 인가하는 전압에 따른 제1 및 제2 스위치(4, 5)에 인가되는 전압의 변화를 보여준다.
도 5a 내지 도 5d에서 '접지'에서 직사각형 바(14)의 높이(42, 47)는 제어선(2 또는 3)에 인가하는 전압을 나타낸다. '접지'에서부터 연장되게 그려진 오각형 탑(15)의 정점의 높이(43, 45, 46, 49)는 신호선(1)에 인가하는 전압을 나타낸다. 오각형 탑(15)은 직사각형 바(14)와 겹치거나 반대 방향으로 확장된다. 직사각형 바(14)의 '접지'에서 가장 먼 부분을 상단이라고 할 때, '접지'에서 직사각형 바(14)의 상단에서 위 또는 아래로 확장된 제2 오각형 탑(15')의 정점(41, 44, 48, 50)까지의 높이는 스위치(4 또는 5)에 인가되는 전압을 나타낸다.
도 5a를 참조하면, 제1 제어선(2)에 바(14)의 높이(42)에 해당하는 양의 전압(이하, 제3 전압(42))이 인가되고, 신호선(1)에 오각형 탑(15)의 높이(43)에 해당하는 음의 전압(이하, 제4 전압(43))이 인가되면, 제1 제어선(2)과 신호선(1)사이에 있는 제1 스위치(4)에 제3 전압(42)과 제4 전압(43)의 차이에 해당하는 전압, 즉 '접지'에서 제2 오각형 탑(15')의 정점(41)까지의 높이에 해당하는 전압(이하, 제5 전압(41))이 인가된다. 제5 전압(41)은 제1 제어선(2)에 인가하는 제3 전압(42)보다 크다.
도 5b를 참조하면, 제1 제어선(2)에는 제3 전압(42)이 인가되고, 신호선(1)에 오각형 탑(15)의 높이(45)에 해당하는 양의 전압(이하, 제6 전압(45))이 인가되면, 제1 제어선(2)과 신호선(1)사이에 있는 제1 스위치(4) 양단에는 제3 전압(42)과 제6 전압(45)의 차이에 해당하는 전압, 즉, '접지'에서 제2 오각형 탑(15')의 정점(44)까지의 높이에 해당하는 전압(이하, 제7 전압(44))이 인가된다. 제7 전압(44)은 제1 제어선(2)에 인가하는 제3 전압(42)보다 작다.
도 5c 및 도 5d를 참조하면, 제2 제어선(3)에 인가하는 전압, 즉 바(14)의 높이(47)에 해당하는 전압(이하, 제8 전압(47))은 제3 전압(42)과 반대 부호를 가진다. 도 5c에서 신호선(1)에 오각형 탑(15)의 높이(46)에 해당하는 음의 전압(이하, 제9 전압(46))이 인가되고, 도 5d에서 신호선(1)에 오각형 탑(15)의 높이(49)에 해당하는 양의 전압(이하, 제10 전압(49))이 인가된다. 도 5c에서 제2 스위치(5)에 인가되는 전압, 즉 '접지'에서 제2 오각형 탑(15')의 정점(48)까지의 높이에 해당하는 전압(이하, 제11 전압(48))은 제2 제어선(3)에 인가하는 제8 전압(47) 과 신호선(1)에 인가하는 제9 전압(46)의 차이이다. 도 5d에서 제2 스위치(5)에 인가되는 전압, 즉 '접지'에서 제2 오각형 탑(15')의 정점(50)까지의 높이에 해당하는 전압(이하, 제12 전압(50))은 제2 제어선(3)에 인가하는 제8 전압(47)과 신호선(1)에 인가하는 제10 전압(49)의 차이이다. 제9 및 제10 전압(46, 49)은 각각 도 5a의 제4 전압(43) 및 도 5b의 제6 전압(45)과 같을 수 있다.
도 6a 및 도 6b는 도 2의 신호선(1)과 제어선(2, 3)에 인가하는 전압에 따른 스위치(4, 5)에 인가되는 전압의 변화를 보여준다.
도 6a는 제1 제어선(2)에 인가되는 전압이 양의 제3 전압(42)일 때, 신호선(1)에 인가하는 전압에 따른 제1 스위치(4)에 인가되는 전압의 변화를 보여준다.
도 6a를 참조하면, 신호선(1)에 인가하는 전압을 나타내는 오각형 탑(15)의 높이(16, 17, 18, 19)가 각각 '강한0', '약한0', '약한1', '강한1'의 레벨에 해당될 때, 제1 스위치(4)에는 제13 내지 제16 전압이 인가된다. 상기 제13 내지 제16 전압은 '접지'에서 제2 오각형 탑(15')의 정점(20, 21, 22, 23)까지의 높이에 해당하는 전압이다. 이하, 상기 제13 내지 제16 전압을 제13 내지 제16 전압(20, 21, 22, 23)으로 기재한다. 신호선(1)에 인가하는 전압이 '강한0'과 '약한0'사이에 위치할 때, 제1 스위치(4)에 인가되는 제13 및 제14 전압(20, 21)은 '폐쇄1'보다 크게 되어 제1 스위치(4)는 폐쇄된다. 신호선(1)에 인가하는 전압이 '약한1'과 '강한1'사이에 위치한 경우 제1 스위치(4)에 인가되는 제15 및 제16 전압(22, 23)은 '개방1'과 '폐쇄1'사이에 위치하게 되어 제1 스위치(4)는 개방된다.
도 6b는 제2 제어선(3)에 인가되는 전압이 음의 제8 전압(47)일 때, 신호 선(1)에 인가하는 전압에 따른 제2 스위치(5)에 인가되는 전압의 변화를 보여준다.
도 6b를 참조하면, 신호선(1)에 인가하는 전압을 나타내는 오각형 탑(15)의 높이(16, 17, 18, 19)가 각각 '강한0', '약한0', '약한1', '강한1'의 레벨일 때, 제2 스위치(5)에 제17 내지 제20 전압이 인가된다. 상기 제17 내지 제20 전압은 '접지'에서 제2 오각형 탑(15')의 정점(24, 25, 26, 27)까지의 높이에 해당하는 전압이다. 이하, 제17 내지 제20 전압은 제17 내지 제20 전압(24, 25, 26, 27)으로 기재한다. 신호선(1)에 인가되는 전압이 '강한0'과 '약한0'사이일 경우, 제2 스위치(5)는 개방된다. 신호선(1)에 인가되는 전압이 '약한1'과 '강한1'사이인 경우, 제2 스위치(5)는 폐쇄된다.
래칭 동작의 원리를 고려하면, 본 발명의 교차점 래치에서는 신호선(1)에 특정 로직 값이 입력되었을 때, 제1 및 제2 스위치(4, 5) 중 어느 하나는 개방되고, 나머지 하나는 폐쇄된다. 따라서, 신호선(1)에 입력되는 전압이 일정하게 유지될 때, 제1 및 제2 제어선(2, 3) 중 어느 하나에는 양의 전압이 인가되고, 나머지 하나에는 음의 전압이 인가된다.
도 7a는 신호선(1)에 인가하는 전압을 나타내는 오각형 탑(15)의 정점(30)이 '강한1'과 '약한1'사이에 있을 때, 제1 제어선(2)에 양의 제3 전압(42)을 인가하고, 제2 제어선(3)에 음의 제8 전압(47)을 인가하는 경우, 제1 및 제2 스위치(4, 5)의 상태를 보여준다.
도 7a에서 좌측은 제1 스위치(4)의 상태를, 우측은 제2 스위치(5)의 상태를 나타낸다.
도 7a를 참조하면, 제1 제어선(2)에 연결된 제1 스위치(4)에 제3 전압(42)보다 작은 전압, 즉 '접지'로부터 제2 오각형 탑(15')의 정점(31)에 이르는 높이에 해당하는 전압이 걸리고, 제1 스위치(4)는 개방된다. 한편, 제2 스위치(5)에는 제8 전압(47)보다 작은 전압, 즉 '접지'로부터 제2 오각형 탑(15')의 정점(32)에 이르는 높이에 해당하는 전압이 걸리고, 제2 스위치(5)는 폐쇄된다. 이러한 과정을 거쳐, 신호선(1)은 제2 스위치(5)를 통해서 제2 제어선(3)과 연결된다.
도 7b는 신호선(1)에 인가하는 전압, 즉 오각형 탑(15)의 높이(34)에 해당하는 전압이 '약한0'과 '강한0' 사이에 있을 때, 제1 제어선(2)에 양의 제3 전압(42)을 인가하고, 제2 제어선(3)에 음의 제8 전압(47)을 인가하는 경우, 제1 및 제2 스위치(4, 5)의 상태를 보여준다.
도 7b에서 좌측은 제1 스위치(4)의 상태를, 우측은 제2 스위치(5)의 상태를 나타낸다.
도 7b를 참조하면, 제1 스위치(4)는 폐쇄되고, 제2 스위치(5)는 개방된다. 이러한 과정을 거쳐, 신호선(1)은 제1 스위치(4)를 거쳐서 제1 제어선(2)과 연결된다.
이상의 설명에서 알 수 있듯이, 본 발명의 교차점 래치의 경우, 신호선(1)에 소정의 전압이 인가된 상태에서, 제1 및 제2 제어선(2, 3)에 소정의 전압 펄스를 순차로 인가함으로써, 원하는 스위치를 선택적으로 온(ON) 또는 오프(OFF)할 수 있다. 그러므로, 본 발명의 교차점 래치를 이용하면, 래칭 시간을 단축시킬 수 있다.
도 8a 및 도 8b는 제어선(2, 3)에 인가하는 전압의 시퀀스(sequence)로서, 이를 참조하여, 본 발명의 교차점 래치를 이용한 로직 값의 래칭 방법 및 신호의 복원 방법을 설명하도록 한다.
도 8a의 T0 시점에서 T1 시점까지는 신호선(1)에 도 7a의 오각형 탑(15)의 높이(30)에 해당하는 양의 전압(이하, 제1 입력 전압(30))이 인가되고, 도 8b의 T0 시점에서 T1 시점까지는 신호선(1)에 도 7b의 오각형 탑(15)의 높이(34)에 해당하는 음의 전압(이하, 제2 입력 전압(34))이 인가된다.
도 8a의 T0에서 T1까지의 전압 시퀀스는 도 7a와 동일하다. 그러므로, 도 8a의 T1 시점에서는 제1 스위치(4)는 개방되어 있고 제2 스위치(5)는 폐쇄되어 있다. T1 이후, 신호선(1)에 전압이 인가되지 않는 상태에서, 제1 제어선(2)에 '강한0'의 레벨에 해당하는 전압(16')이 인가되고, 제2 제어선(3)에 '강한1'의 레벨에 해당하는 전압(19')의 전압이 인가된다. 이때, 제2 스위치(5)만 폐쇄되어 있기 때문에, 제2 제어선(3) 및 제2 스위치(5)를 거쳐 신호선(1)으로 '강한1'에 해당하는 전압이 출력된다. 제2 제어선(3)을 거쳐 출력되는 전압 '강한1'은 T0 시점에서 신호선(1)에 입력된 제1 입력 전압(30)과 유사하다. 제1 입력 전압(30)의 이상적인 상태는 '강한1'의 레벨과 같은 상태이다. 그러나 일반적으로 제1 입력 전압(30)은 '강한1'과 '약한1' 사이에 존재한다. 이러한 제1 입력 전압(30)은 로직1을 위한 전압이다. 로직1을 위한 제1 입력 전압(30)이 본 발명의 교차점 래치로 입력되면, 제1 입력 전압(30)과 유사한 '강한1'의 레벨에 해당하는 전압이 출력된다. 이것이 바로 로직1의 래칭 과정이다.
도 8b를 참조하면, 도 8b의 T0에서 T1까지의 전압 시퀀스는 도 7b와 동일하 다. 그러므로, 도 8b의 T1 시점에서는 제1 스위치(4)는 폐쇄되어 있고 제2 스위치(5)는 개방되어 있다. T1 이후, 신호선(1)에 전압이 인가되지 않는 상태에서, 제1 제어선(2)에 '강한0'의 레벨에 해당하는 전압(16')이 인가되고, 제2 제어선(3)에 '강한1'의 레벨에 해당하는 전압(19')이 인가된다. 이때, 제1 스위치(4)만 폐쇄되어 있기 때문에, 제1 제어선(2) 및 제1 스위치(4)를 거쳐 신호선(1)으로 '강한0'의 레벨에 해당하는 전압이 출력된다. 제1 제어선(1)을 거쳐 출력되는 '강한0'의 레벨에 해당하는 전압은 T0 시점에서 신호선(1)에 입력된 제2 입력 전압(34)과 유사하다. 제2 입력 전압(34)의 이상적인 상태는 '강한0'의 레벨과 같은 상태이다. 그러나 일반적으로 제2 입력 전압(34)은 '강한0'과 '약한0' 사이에 존재한다. 이러한 제2 입력 전압(34)은 로직0을 위한 전압이다. 로직0을 위한 제2 입력 전압(34)이 본 발명의 교차점 래치로 입력되면, 제2 입력 전압(34)과 유사한 '강한0'의 레벨에 해당하는 전압이 출력된다. 이것이 바로 로직0의 래칭 과정이다.
한편, 신호의 복원은 상기 래칭 과정과 동일한 과정으로 이루어질 수 있다. 즉, 도 8a에서와 같이, 제1 입력 전압(30)이 입력되면, 로직1을 위한 최대 전압인 '강한1'에 해당하는 전압이 출력될 수 있다. 예컨대, 제1 입력 전압(30)은 0.8V이고, 상기 '강한1'에 해당하는 전압은 1V일 수 있다. 이는 소정의 회로 내부를 흐르면서 약화된 전압이 본 발명의 교차점 래치에 의해 복원될 수 있음을 의미한다. 이와 유사하게, -0.8V 정도로 약화된 제2 입력 전압(34)도 -1V의 '강한0'에 해당하는 전압으로 복원될 수 있다. 그러므로, 본 발명의 교차점 래치는 신호의 복원을 위한 소자로도 사용될 수 있다.
도 9a 및 도 9b는 제어선(2, 3)에 인가하는 전압의 시퀀스(sequence)로서, 이를 참조하여, 본 발명의 교차점 래치를 이용한 신호의 반전 방법을 설명하도록 한다. 도 9a 및 도 9b 각각의 T0 시점에서 T1 시점까지의 과정은 도 8a 및 도 8b의 그것과 동일하다. 그러므로 이하에서는 T1 시점 이후의 과정에 대해서 설명한다.
도 9a를 참조하면, T1 시점에서는 제1 스위치(4)는 개방되어 있고 제2 스위치(5)는 폐쇄되어 있다. T1 이후, 신호선(1)에 전압이 인가되지 않는 상태에서, 제1 제어선(2)에 '강한1'의 레벨에 해당하는 전압(19')이 인가되고, 제2 제어선(3)에 '강한0'의 레벨에 해당하는 전압(16')이 인가된다. 이때, 제2 스위치(5)만 폐쇄되어 있기 때문에, 제2 제어선(3) 및 제2 스위치(5)를 거쳐 신호선(1)으로 '강한0'에 해당하는 전압(16')이 출력된다. 예컨대, 신호선(1)에 0.8V의 제1 입력 전압(30)이 입력되면, 교차점 래치에 의해 -1V의 '강한0'에 해당하는 전압이 출력된다. 즉, '강한1'에 해당하는 전압과 유사한 전압(30)이 입력되고, 로직0에 대응하는 '강한0'에 해당하는 전압이 출력되는 것이다. 이것이 바로 신호의 제1 반전 과정이다. 따라서, 이 경우, 신호선(1)에 인가되는 제1 입력 전압(30)은 로직0을 출력하기 위한 입력 전압이다.
도 9b를 참조하면, T1 시점에서 제1 스위치(4)는 폐쇄되어 있고 제2 스위치(5)는 개방되어 있다. T1 이후, 신호선(1)에 전압이 인가되지 않는 상태에서, 제1 제어선(2)에 '강한1'에 해당하는 전압(19')이 인가되고, 제2 제어선(3)에 '강한0'에 해당하는 전압(16')이 인가된다. 이때, 제1 스위치(4)만 폐쇄되어 있기 때문에, 제1 제어선(2) 및 제1 스위치(4)을 거쳐 신호선(1)으로 '강한1'에 해당하는 전 압(19')이 출력된다. 예컨대, 신호선(1)에 -0.8V의 제2 입력 전압(34)이 입력되면, 교차점 래치에 의해 1V의 '강한1'에 해당하는 전압이 출력된다. 즉, '강한0'과 유사한 전압(34)이 입력되고, 로직1에 대응하는 '강한1'에 해당하는 전압이 출력되는 것이다. 이것이 바로 신호의 제2 반전 과정이다. 따라서, 이 경우, 신호선(1)에 인가되는 제2 입력 전압(34)은 로직1을 출력하기 위한 입력 전압이다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예를 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 본 발명의 실시예들에 따른 교차점 래치에서 복수의 신호선(1)이 배열될 수 있음을 알 수 있을 것이다. 즉, 두 개의 제어선(2, 3)에 2개 이상의 신호선(1)이 교차할 수 있다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
이상에서와 같이, 본 발명은 유니폴라 스위칭 특성을 갖는 스위치를 사용함으로써, 래칭 시간을 단축시킬 수 있다.
또한 본 발명의 교차점 래치는 스위치 물질로 금속산화물을 사용할 수 있기 때문에, 스위치 물질로 분자를 사용하는 종래의 분자 크로스바 래치에 비해 제조가 용이하고, 신뢰성이 우수하다.
부가하여, 본 발명의 교차점 래치는 저항성 메모리 소자의 제조 공정과 유사한 공정으로 제조될 수 있기 때문에, 본 발명을 이용하면, 메모리 소자와 로직 소 자를 하나의 기판 상에 동시에 제조할 수 있다. 즉, 메모리 소자와 로직 소자의 결합이 용이해진다.
Claims (17)
- 신호선;상기 신호선과 교차하는 두 개의 제어선; 및상기 신호선과 상기 제어선의 교차점에 배치된 유니폴라 스위치;를 포함하고,상기 유니폴라 스위치는 '개방1'과 '폐쇄1' 사이의 전압 또는 '개방0'과 '폐쇄0' 사이의 전압을 인가함으로써 개방되도록 구성되고,상기 유니폴라 스위치는 상기 '폐쇄1'보다 크거나 상기 '폐쇄0'보다 작은 전압을 인가함으로써 폐쇄되도록 구성되며, 상기 '개방1'과 상기 '폐쇄1'은 접지 전압보다 크고, 상기 '개방0'과 상기 '폐쇄0'은 상기 접지 전압보다 작으며, 상기 '개방1'은 상기 '폐쇄1'보다 작고, 상기 '폐쇄0'은 상기 '개방0'보다 작은 것을 특징으로 하는 교차점 래치.
- 제 1 항에 있어서, 상기 유니폴라 스위치는 저항 변화 물질을 포함하는 것을 특징으로 하는 교차점 래치.
- 제 2 항에 있어서, 상기 저항 변화 물질은 금속산화물인 것을 특징으로 하는 교차점 래치.
- 청구항 4은(는) 설정등록료 납부시 포기되었습니다.제 3 항에 있어서, 상기 금속산화물은 NiO, FeO, CoO, NbO2, ZrO2, HfO2, ZnO, TbO, YO 및 WO3 중 어느 하나인 것을 특징으로 하는 교차점 래치.
- 신호선, 상기 신호선과 교차하는 제1 및 제2 제어선, 및 상기 신호선과 상기 제1 및 제2 제어선의 교차점에 배치된 유니폴라 스위치를 포함하는 교차점 래치의 동작 방법에 있어서,상기 신호선에 입력 전압을 인가한 상태에서, 상기 제1 및 제2 제어선에 서로 다른 전압을 인가하여 상기 유니폴라 스위치 중 어느 하나는 폐쇄하고, 다른 하나는 개방하는 제1 단계;를 포함하고,상기 유니폴라 스위치에 '개방1'과 '폐쇄1' 사이의 전압 또는 '개방0'과 '폐쇄0' 사이의 전압을 인가하여, 상기 유니폴라 스위치를 개방시키고,상기 유니폴라 스위치에 상기 '폐쇄1'보다 크거나 상기 '폐쇄0'보다 작은 전압을 인가하여, 상기 유니폴라 스위치를 폐쇄하되,상기 '개방1'과 상기 '폐쇄1'은 접지 전압보다 크고, 상기 '개방0'과 상기 '폐쇄0'은 상기 접지 전압보다 작으며,상기 '개방1'은 상기 '폐쇄1'보다 작고, 상기 '폐쇄0'은 상기 '개방0'보다 작은 것을 특징으로 하는 동작 방법.
- 삭제
- 제 5 항에 있어서, 상기 입력 전압은 로직1의 출력을 위한 전압으로서 '약한1' 및 '강한1' 사이에 존재하고, 상기 '약한1' 및 상기 '강한1'은 상기 접지 전압과 상기 '개방1' 사이에 존재하며, 상기 '약한1'은 상기 '강한1'보다 작은 것을 특징으로 하는 동작 방법.
- 제 5 항에 있어서, 상기 입력 전압은 로직0의 출력을 위한 전압으로서 '약한0' 및 '강한0' 사이에 존재하고, 상기 '약한0' 및 상기 '강한0'은 상기 접지 전압과 상기 '개방0' 사이에 존재하며, 상기 '약한0'은 상기 '강한0'보다 큰 것을 특징으로 하는 동작 방법.
- 제 7 항에 있어서, 상기 제1 단계 후, 상기 신호선에 상기 입력 전압을 인가하지 않은 상태에서, 상기 폐쇄된 유니폴라 스위치와 연결된 제어선에 '강한1'의 전압을 인가하는 제2 단계를 더 포함하되,상기 제1 및 제2 단계는 상기 교차점 래치를 이용한 로직 값의 래칭 방법 또는 신호의 복원 방법인 것을 특징으로 하는 동작 방법.
- 제 8 항에 있어서, 상기 제1 단계 후, 상기 신호선에 상기 입력 전압을 인가하지 않은 상태에서, 상기 폐쇄된 유니폴라 스위치와 연결된 제어선에 '강한0'의 전압을 인가하는 제2 단계를 더 포함하되,상기 제1 및 제2 단계는 상기 교차점 래치를 이용한 로직 값의 래칭 방법 또는 신호의 복원 방법인 것을 특징으로 하는 동작 방법.
- 제 5 항에 있어서, 상기 입력 전압은 로직0의 출력을 위한 전압으로서 '약한1' 및 '강한1' 사이에 존재하고, 상기 '약한1' 및 상기 '강한1'은 상기 접지 전압과 상기 '개방1' 사이에 존재하며, 상기 '약한1'은 상기 '강한1'보다 작은 것을 특징으로 하는 동작 방법.
- 제 5 항에 있어서, 상기 입력 전압은 로직1의 출력을 위한 전압으로서 '약한0' 및 '강한0' 사이에 존재하고, 상기 '약한0' 및 상기 '강한0'은 상기 접지 전압과 상기 '개방0' 사이에 존재하며, 상기 '약한0'은 상기 '강한0'보다 큰 것을 특징으로 하는 동작 방법.
- 청구항 13은(는) 설정등록료 납부시 포기되었습니다.제 11 항에 있어서, 상기 제1 단계 후, 상기 신호선에 상기 입력 전압을 인가하지 않은 상태에서, 상기 폐쇄된 유니폴라 스위치와 연결된 제어선에 '강한0'의 전압을 인가하는 제2 단계를 더 포함하되,상기 제1 및 제2 단계는 상기 교차점 래치를 이용한 신호의 반전 방법인 것을 특징으로 하는 동작 방법.
- 청구항 14은(는) 설정등록료 납부시 포기되었습니다.제 12 항에 있어서, 상기 제1 단계 후, 상기 신호선에 상기 입력 전압을 인가하지 않은 상태에서, 상기 폐쇄된 유니폴라 스위치와 연결된 제어선에 '강한1'의 전압을 인가하는 제2 단계를 더 포함하되,상기 제1 및 제2 단계는 상기 교차점 래치를 이용한 신호의 반전 방법인 것을 특징으로 하는 동작 방법.
- 청구항 15은(는) 설정등록료 납부시 포기되었습니다.제 5 항에 있어서, 상기 유니폴라 스위치는 저항 변화 물질을 포함하는 것을 특징으로 하는 동작 방법.
- 청구항 16은(는) 설정등록료 납부시 포기되었습니다.제 15 항에 있어서, 상기 저항 변화 물질은 금속산화물인 것을 특징으로 하는 동작 방법.
- 청구항 17은(는) 설정등록료 납부시 포기되었습니다.제 16 항에 있어서, 상기 금속산화물은 NiO, FeO, CoO, NbO2, ZrO2, HfO2, ZnO, TbO, YO 및 WO3 중 어느 하나인 것을 특징으로 하는 동작 방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070047833A KR101336991B1 (ko) | 2007-05-16 | 2007-05-16 | 교차점 래치 및 그의 동작 방법 |
US11/902,416 US7994815B2 (en) | 2007-05-16 | 2007-09-21 | Cross-point latch and method of operating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070047833A KR101336991B1 (ko) | 2007-05-16 | 2007-05-16 | 교차점 래치 및 그의 동작 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080101280A KR20080101280A (ko) | 2008-11-21 |
KR101336991B1 true KR101336991B1 (ko) | 2013-12-16 |
Family
ID=40026894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070047833A KR101336991B1 (ko) | 2007-05-16 | 2007-05-16 | 교차점 래치 및 그의 동작 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7994815B2 (ko) |
KR (1) | KR101336991B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110002161A1 (en) * | 2009-07-06 | 2011-01-06 | Seagate Technology Llc | Phase change memory cell with selecting element |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5991193A (en) * | 1997-12-02 | 1999-11-23 | International Business Machines Corporation | Voltage biasing for magnetic ram with magnetic tunnel memory cells |
US6130835A (en) * | 1997-12-02 | 2000-10-10 | International Business Machines Corporation | Voltage biasing for magnetic RAM with magnetic tunnel memory cells |
US6128214A (en) * | 1999-03-29 | 2000-10-03 | Hewlett-Packard | Molecular wire crossbar memory |
PE20020690A1 (es) * | 2000-11-03 | 2002-08-23 | Upjohn Co | Metodo y tratamiento y prevencion de los dolores de cabeza de migranas |
US6751365B2 (en) * | 2000-12-14 | 2004-06-15 | Hewlett-Packard Development Company, L.P. | E-field-modulated bistable molecular mechanical device |
US6870394B2 (en) * | 2001-10-29 | 2005-03-22 | Hewlett-Packard Development, L.P. | Controlled input molecular crossbar latch |
US6586965B2 (en) | 2001-10-29 | 2003-07-01 | Hewlett Packard Development Company Lp | Molecular crossbar latch |
US7257016B2 (en) * | 2005-05-24 | 2007-08-14 | Hewlett-Packard Development Company, L.P. | Enhanced nanowire-crossbar latch array |
US7307448B2 (en) * | 2005-05-24 | 2007-12-11 | Hewlett-Packard Development Company, L.P. | Interconnectable nanoscale computational stages |
US7302513B2 (en) * | 2006-04-03 | 2007-11-27 | Blaise Laurent Mouttet | Programmable crossbar signal processor |
-
2007
- 2007-05-16 KR KR1020070047833A patent/KR101336991B1/ko active IP Right Grant
- 2007-09-21 US US11/902,416 patent/US7994815B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20080284481A1 (en) | 2008-11-20 |
KR20080101280A (ko) | 2008-11-21 |
US7994815B2 (en) | 2011-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4210596B2 (ja) | 分子クロスバーラッチ | |
CN100573896C (zh) | 具有串联的电阻节点的存储器件 | |
KR101193395B1 (ko) | 비휘발성 메모리 셀 및 반도체 메모리 장치 | |
US7952914B2 (en) | Memory devices including multi-bit memory cells having magnetic and resistive memory elements and related methods | |
US11651820B2 (en) | Fast read speed memory device | |
CN101872647B (zh) | 一次编程电阻随机存储单元、阵列、存储器及其操作方法 | |
EP1189239A2 (en) | Thin-film memory devices | |
US8143682B2 (en) | Methods and systems for implementing logic gates with spintronic devices located at nanowire crossbar junctions of crossbar arrays | |
US7715244B2 (en) | Non-volatile register having a memory element and register logic vertically configured on a substrate | |
JP2010534941A (ja) | 多状態の不揮発性メモリ素子 | |
EP1745549A1 (en) | Architecture and methods for computing with nanometer scale reconfigurable resistor crossbar switches | |
KR101336991B1 (ko) | 교차점 래치 및 그의 동작 방법 | |
Lee et al. | Operation voltage control in complementary resistive switches using heterodevice | |
CN111010154A (zh) | 带无极性动态开关的代码比较器 | |
US11978509B2 (en) | Semiconductor memory devices with differential threshold voltages | |
Mustafa | Design and analysis of future memories based on switchable resistive elements | |
US20030223264A1 (en) | Register having a ferromagnetic memory cells | |
Lekshmi et al. | Electrical Modeling of One Selector-One Resistor (1S-1R) for Mitigating the Sneak-Path Current in a Nano-Crossbar Array | |
US7436209B1 (en) | Nanoscale electronic latch | |
Manem | Design approaches for nanoscale logic and memory architectures | |
Miranda et al. | Simple model for the switching IV characteristic in electroformed MIM structures |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20181031 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20191031 Year of fee payment: 7 |