KR101336699B1 - 인쇄전자기술을 이용한 발광다이오드의 제조 및 스마트 패키징 방법 - Google Patents

인쇄전자기술을 이용한 발광다이오드의 제조 및 스마트 패키징 방법 Download PDF

Info

Publication number
KR101336699B1
KR101336699B1 KR1020120022951A KR20120022951A KR101336699B1 KR 101336699 B1 KR101336699 B1 KR 101336699B1 KR 1020120022951 A KR1020120022951 A KR 1020120022951A KR 20120022951 A KR20120022951 A KR 20120022951A KR 101336699 B1 KR101336699 B1 KR 101336699B1
Authority
KR
South Korea
Prior art keywords
led chip
substrate
packaging
present
electrode
Prior art date
Application number
KR1020120022951A
Other languages
English (en)
Other versions
KR20130101869A (ko
Inventor
김남수
황세연
이인환
Original Assignee
한국프린티드일렉트로닉스연구조합
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국프린티드일렉트로닉스연구조합 filed Critical 한국프린티드일렉트로닉스연구조합
Priority to KR1020120022951A priority Critical patent/KR101336699B1/ko
Publication of KR20130101869A publication Critical patent/KR20130101869A/ko
Application granted granted Critical
Publication of KR101336699B1 publication Critical patent/KR101336699B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 인쇄전자기술(printed electronics technology)을 이용한 발광다이오드 패키징 방법이 개시된다. 본 발명은 전극을 구비한 LED 칩을 준비하는 단계 도전성 스트립이 형성된 패키징 기판을 제공하는 단계 상기 기판 상의 도전성 스트립에 상기 LED 칩의 전극이 대응하도록 LED 칩을 배치하고, 전도성 물질로 상기 LED 칩의 전극과 상기 기판의 전도성 패턴을 전기적으로 연결하는 단계 점착성 물질을 분사하여 상기 LED 칩의 일부를 상기 패키징 기판에 고정하는 단계 및 상기 패키징 기판상에 보호 수지를 스핀 코팅하여 상기 LED 칩을 몰딩하는 단계를 포함하는 LED 칩 패키징 방법을 제공한다. 본 발명에 따르면, 기존의 LED 패키징 공정을 간소화하고 저비용화 할수 있으며, 저온 공정을 통해 소자에 미치는 손상을 최소화할 수 있게 된다.

Description

인쇄전자기술을 이용한 발광다이오드의 제조 및 스마트 패키징 방법{Methods for manufacturing and smart packaging of Light Emitting Diode and using printed electronics technology}
본 발명은 인쇄전자기술(printed electronics technology)을 이용한 발광다이오드 (LED)의 패키징 방법에 관한 것으로서, 더욱 상세하게는 인쇄전자기술과 고점성, 전기전도성 또는 고열전도성 물질 등 특성별로 적합한 물질을 이용하여 기판과 LED 칩을 결합하고, 저온에서 LED를 패키징 하는 방법에 관한 것이다.
발광 다이오드(LED)는 일반 조명에 비해 에너지 소모량이 적어 에너지 절약 효과가 우수하며 수명 또한 반영구적이어서, 옥외용 간판, 휴대폰 액정 표시소자, 자동차 부품, TV 등에 많이 사용되고 있다.
LED 제조 기술은 크게 기판 제조 기술, 에피택셜 공정, 칩 제조 기술, 패키징 기술, 모듈 및 시스템(module & system) 기술 분야로 구분할 수 있다.
반도체 제조시 사용되는 기판의 종류에 따라 성장 가능한 반도체의 종류가 결정되므로, 기판에 대한 많은 연구가 진행되었다. 일반적으로 사용되고 있는LED 기판은 사파이어(Al2O3)나 SiC 기판이 주로 사용된다. 최근에는 비극성 기판인 GaN 기판에 대한 연구도 진행되고 있으나, 단가가 높고 크기가 너무 작아 아직은 상용화 되기에는 어려운 수준이다. 이 외에도 무분극 기판, ZnO 기판, 실리콘 기판에 대한 연구도 많이 진행되고 있다.
에피택셜 공정은 단결정 기판에 단결정 박막을 성장시키는 공정을 말한다. p-GaN 성장 기술, 저온 완충층(buffer layer) 성장 기술, AlInGaN계 활성층 성장 기술 등 다양한 기술이 개발되어 있다.
칩(chip)은 LED 개별 소자를 지칭하는 용어로서, 발광이 가능한 최소 단위체를 의미한다. 일반적으로는 p형 반도체에 (+) 전극이 형성되며, 이후 식각(etching)방식을 이용하여 n형 반도체를 들어나게 한 후, (-) 전극을 형성한다. 그러나 이러한 방법은 발광효율이 떨어지며, 이러한 이유로 대부분의 LED 연구는 발광 효율을 극대화 하기 위한 방향으로 진행되어 왔다. 발광효율 극대화를 위한 칩의 구조에 대한 연구가 많이 수행되어 왔으며, 그 결과 일반형, 플립칩형, 수직형 구조의 LED 칩이 일반적으로 사용되고 있다.
패키지는 내부에 LED 칩을 실장하고 칩과 리드(lead)를 연결하고 보호 수지를 도포한 단위체로서, 인쇄회로(PCB)기판에 부착이 가능한 상태의 소자를 지칭하며 모듈(module)이라는 용어와 혼용되어 사용되기도 한다. LED 패키지는 LED 칩과 칩을 부착시키기 위한 다이 본딩(die bonding)용 에폭시(epoxy)나 솔더(solder), 리드 프레임(leadframe) 및 몸체(body), 전기적 연결을 위한 본딩 와이어(bonding wire), 그리고 LED 칩을 보호하는 보호 수지로 구성된다.
LED 패키지 구성 요소 중, 본딩 와이어 (bonding wire)는 반도체 과정에서 단자나 회로의 전기적 연결을 위해 사용되는 도선으로써, 반도체인 발광다이오드(LED)에도 사용된다. 일반적으로 20-50um 굵기의 금(Au)선을 이용하며, 그 외에도 알루미늄(Al)이나 동(Cu) 와이어도 많이 사용된다. 이러한 본딩 와이어(bonding wire)를 형성하는 과정을 와이어 본딩(wire bonding)이라 지칭한다.
와이어 본딩은 IC나 LSI 등 칩의 전극부와 패키지의 단자를 전기적으로 연결하기 위한 접속방법으로, 구체적으로는 열압착법(hot pressure welding), 초음파법(ultrasonic bonding) 등이 있다. 본딩 와이어의 접속을 용이하게 하기 위해 접속부분에 본딩성이 좋은 고순도의 금도금(gold plating)이나 은도금(silver plating)이 요구된다.
열압착법의 경우 공정을 위해 많은 비용이 요구되며, 본딩을 위해서는 접속부에 금도금이나 은도금이 요구되는 경우도 있어 공정 비용이 증가하는 단점이 있다. 또한 이 경우 고온 공정이 포함되는데, LED의 경우 열에 매우 취약하므로 적용에 적합치 않다.
한편, LED 패키징 공정에 플립칩 본딩을 적용하는 경우에도 전극을 기판의 배선에 연결할 때에 솔더의 융착을 위한 가열 공정이 도입되어 이는 LED 칩 및 기판에 악영향을 미칠 수 있다.
이상과 같이 종래 기술의 단점을 보완하기 위해서는 일반적으로 이용되고 있는 골드 와이어(gold wire)를 저렴한 물질로 대체하거나 와이어 본딩 공정을 생략할 수 있도록 해야 하며, 열배출이 용이한 LED 패키징 방법 개발과 저온에서도 LED의 제조가 가능한 공정의 개발이 필요하다.
상기한 종래 기술의 문제점을 해결하기 위하여, 본 발명은 인쇄전자장비를 이용하여 LED 칩을 패키징하는스마트 패키징 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 고온 공정을 도입하지 않는 LED 패키징 방법을 제공하는 것을 목적으로 한다.
또한 본 발명은 종래의 와이어 본딩 공정을 대체하면서 인쇄전자장비를 이용한 연속 공정이 가능한 LED 패키징 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 스핀 코팅 공정의 적용이 가능하면서 공정이 간단한LED 패키징 방법을 제공하는 것을 목적으로 한다.
상기 기술적 과제를 달성하기 위해 본 발명은, 전극을 구비한 LED 칩을 준비하는 단계 도전성 스트립이 형성된 패키징 기판을 제공하는 단계 상기 기판 상에 상기 LED 칩의 전극이 대응하도록 LED 칩을 배치하고, 전도성 물질로 상기 LED 칩의 전극과 상기 기판의 도전성 스트립을 전기적으로 연결하는 단계 점착성 물질을 분사하여 상기 LED 칩의 일부를 상기 패키징 기판에 고정하는 단계 및 상기 패키징 기판상에 보호 수지를 스핀 코팅하여 상기 LED 칩을 몰딩하는 단계를 포함하는 LED 칩 패키징 방법을 제공한다.
본 발명에서 상기 전기적 연결 단계는 상기 LED 칩의 전극에 전도성 물질로 범프 또는 범핑 닷을 인쇄하는 단계를 포함하고, 상기 범프 또는 범핑 닷을 상기 기판상의 전도성 패턴과 결합하는 것일 수 있다.
또한 본 발명에서 상기 전기적 연결 단계는 점성 전도성 물질을 분사하여 상기 LED 칩의 전극과 상기 기판의 도전성 스트립을 전기적으로 연결하는 단계를 포함할 수 있다.
또한 본 발명에서 상기 고정 단계에서의 상기 점착성 물질은 상기 LED 칩의 대향하는 모서리 부근에 도포될 수 있다. 또한, 상기 고정 단계에서 상기 점착성 물질은 상기 LED 칩(100)의 외주를 따라 도포될 수도 있다.
본 발명에서 상기 점착성 물질은 무기계 입자가 분산된 수지일 수 있다.
또한 본 발명에서, 상기 몰딩 단계는 광 경화성 물질을 스핀 코팅하는 단계 및 상기 광경화성 물질을 광경화하는 단계를 포함할 수 있다.
본 발명은 인쇄전자장비에 적합하도록 공정 특성별 재질을 설계함으로써, 기존의 LED 패키징 공정을 간소화하고 저비용화 할수 있다.
또한 본 발명에서는 LED 칩의 전극과 패키징 기판의 배선 연결 공정을 저온에서 수행할 수있게 된다.
또한, 본 발명에서는 LED 칩과 패키징 기판의 고정 단계를 통해 스핀 코팅과 같은 저가의 몰딩 공정의 도입이 가능하게 된다.
도 1은 본 발명에 적용 가능한 LED 칩을 개략적으로 도시한 도면이다.
도 2는 본 발명에 사용 가능한 인쇄전자장비로서, 용액 분사 장치의 일례를 개략적으로 도시한 도면이다.
도 3은 본 발명에 사용되는 패키징 기판의 일부를 도시한 도면이다.
도 4 내지 도 10은 본 발명의 실시예로써 일련의 패키징 공정 절차를 설명하기 위한 모식도이다.
도11 내지 도 16은 본 발명의 패키징 공정 절차의 다른 예를 설명하기 위한 모식도이다.
이하 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써 본 발명을 상술한다.
도 1은 본 발명에 적용 가능한 LED 칩을 개략적으로 도시한 도면이다.
도면을 참조하면, LED 칩은 도 1을 참조하면, 발광 다이오드(100)는 베이스 기판 상에 발광층을 포함하는 일련의 반도체층이 형성된 적층 구조(110)와 상기 적층 구조상에 형성된 전극(120)을 포함하고 있다. 도면은 도시 용이를 위해 각층의 세부 구조, 형상, 높이 등을 생략하고 단순화하여 도시한 것이다.
전술한 반도체층은 n형 반도체층, 활성층 및 p형 반도체층이 순차 형성된 것이거나 이에 한정되지 않고 오믹층 및 반사층 등의 부가적 층구조를 더 포함할 수 있다. 또한, 상기 적층 구조(110)는 반도체층의 일부, 예컨대 n형 반도체층으로부터 연장되는 금속 범프(도시하지 않음)를 포함하고, 상기 전극(120)은 상기 금속 범프 상에 형성된 것일 수 있다.
도 2는 본 발명에 사용 가능한 인쇄전자장비(Printed Electronics Equipment)로서, 용액 분사 장치의 일례를 개략적으로 도시한 도면이다.
도 2를 참조하면, 상기 분사장치(200)는 분사 헤드(210), 분사 챔버(220), 용액 탱크(230) 및 제어부(240)로 구성되어 있다. 상기 분사 챔버(220)는 압축 기구를 구비하여 상기 분사 헤드(210)로 인쇄 용액을 공급하는데, 압축 기구의 동작은 제어부(240)에 의해 제어되어, 노즐로 분사되는 분사량 및 분사 속도가 정밀하게 제어될 수 있다. 본 발명에서 압축 기구로는 피스톤 구조 또는 스크류 구조 등의 다양한 압축 기구가 사용될 수 있다.
상기 분사 챔버(220)에는 용액 탱크(230)가 통상의 관로를 통해 연결되어 있다. 상기 용액 탱크(230)에는 인쇄 용액이 저장된다.
전술한 분사 장치(200)로는 상용의 디스펜서(dispenser)가 사용될 수도 있는데, 예컨대 지피디(GPD)사의 PCD 시리즈 제품군이 사용될 수 있다.
도 3은 본 발명에 사용되는 패키징 기판의 일부를 도시한 도면이다.
도면을 참조하면, 상기 패키징 기판(300)은 시트 형상의 절연 기재(310)상에 형성된 소정의 도전성 스트립(320)을포함한다.
본 발명에서 상기 절연 기재(310)로는 테이프 캐리어 패키지(TCP; tape carrier package) 필름 또는 연성 인쇄 회로 기판(FPC; flexible printed circuit) 등의 유연성 기판이 사용될 수 있다.
상기 도전성 스트립(320)은 상기 LED 칩의 전극과 전기적으로 연결된다. 상기 도전성 스트립(320)은 상기 절연 기재의 길이 방향으로 적절한 간격으로 복수 개 형성될 수 있다. 이 경우 여러 개의 LED 칩이 상기 패키징 기판(300)에 장착 가능하게 된다.
도면에서 상기 도전성 스트립(320)이 절연 기재 외부로 돌출되는 경우를 설명하였지만, 상기 도전성 스트립(320)이 절연 기재(310) 내부로 함몰된 상태로 설치될 수도 있다.
이하 도 4 내지 도 10을 참조하여 본 발명의 패키징 공정의 일례를 설명한다.
먼저 도 4를 참조하면, 도 2와 관련하여 설명한 분사 장치(200)로 LED 칩(100)의 전극(120)상에 범프 또는 도트 형태의 전도성 패턴(122)을 형성한다.
본 발명에서 상기 전도성 패턴(122)의 형성에는 도전성 금속, 예컨대 은이나 은 함유 합금을 포함하는 일체의 도전성 재료가 사용될 수 있다. 상기 도전성 재료로는 건조 조건에 따라 상온 ~ 300 ℃ 이하의 온도, 바람직하게는 100 ℃ 이하의 온도 에서 건조되는 상용의 전도성 페이스트가 사용될 수 있다. 상용의 전도성 페이스트로는 ㈜대주전자재료의 DS-8914F(Y5V), DS-8913B(X7R), DS-8914C(NPO) 등, 석경AT사의 실버 페이스트류 등 나노신소재사의 실버 나노 페이스트류가 사용될 수 있다. 본 발명에서 상기 전도성 패턴(122)은 바람직하게는 50 미크론 이하의 미세 패턴인 것이 좋다.
이어서, 도 5를 참조하면, 미세 전도성 패턴(122)이 형성된 LED 칩(100)이 도 3과 관련하여 설명한 상기 패키지 기판(300) 상에 설치된다. 본 실시예에서 미세 전도성 패턴이 형성된 칩(100)의 면은 상기 기판(300)의 도전성 스트립(310)과 대향하도록 설치되어 있다.
도 6은 도 5에 도시된 결합 구조를 A-A' 방향으로 절단한 단면을 도시한 도면이다. 도시된 바와 같이, 전도성 미세 패턴(122)에 의해 칩(100)의 전극(120)과 기판(300)의 도전성 스트립(320)이 연결되도록 설치되어 있다.
이어서, 상기 LED 칩(100)이 상기 기판(300)에 고정된다. 도 7을 참조하면, 전술한 분사 장치(200)가 점착성 물질(400)의 분사를 위해 사용된다. 본 발명에서 상기 점착성 물질은 상기 LED 칩이 상기 기판(300)에 고정되기에 적합한 위치에 분사된다. 일례로써, 고정 위치(P1, P2)는 LED 칩(100)의 서로 대향하는 모서리 부근일 수 있다. 이와 달리 상기 고정 위치(P1, P2)는 상기 LED 칩(100)의 외주를 따른 일부분일 수도 있다. 본 실시예에서는 상기 전극을 상기 전도성 스트립에 고정하기에 적합한 위치로 상기 전극 부위의 일부를 포함하도록 설정되어 있음을 확인할 수 있다.
본 발명에서 상기 점착성 물질은 절연성을 가지며, 바람직하게는 높은 열전도율을 갖는 소재가 사용되는 것이 바람직하다. 본 발명에서는 소위 열전(熱傳) 소재(Thermal Interface Materials; TIM)로 불리우는 다양한 재질의 점착성 물질이 사용될 수 있다. 예컨대, 방열 그리스, 방열 에폭시 수지가 사용될 수 있다. 또한, 상기 점착성 물질로는 높은 열전도율을 구비하기 위하여 ZnO, CuO, Al2O3, BN 등의 무기계 입자가 분산된 수지일 수 있다. 또한, 상기 점착성 물질로는 높은 열전도율을 갖는 열가소성 또는 열경화성 수지가 사용될 수 있다. 예컨대, 다이메트(DIEMET)사의 DM4030LD/F890, DM4130SM/J147, DM4130HT/F892 등의 상용 수지가 사용될 수 있다. 열경화성 또는 열가소성 수지가 사용되는 경우 도포된 수지는 적절한 방법으로 열처리 될 수 있다.
물론, 따로 설명하지는 않지만, 본 발명에서 상기 점착성 물질로는 높은 열전도성을 갖는 광경화성 수지가 사용될 수도 있을 것이다.
도 8은 도 7을 A-A'방향으로 절단한 단면을 도시한 도면이다. 도시된 바와 같이, 상기 도전성 스트립(320)과 전극(120)의 결합 부위를 점착성 물질(400)이 덮고 있고, 이 점착성 물질에 의해 상기 LED 칩의 상기 패키징 기판(300)에 고정됨을 알 수 있다.
이어서, 도 9에 도시된 바와 같이 부분 고정된 LED 칩과 패키징 기판은 보호 수지에 의해 몰딩된다. 본 발명에서 상기 보호 수지(500)는 스핀 코팅으로 도포된다. 상기 보호 수지(500)는 열전도성이 높은 것이 바람직하며, 전술한 것과 유사한 열전 소재(TIM)가 사용될 수 있다. 또한 상기 보호 코팅은 열경화성 또는 광경화성 수지를 포함할 수 있다.
본 발명에서 상기 보호 수지의 도포는 통상의 스핀 코터에 의해 수행될 수 있을 것이다. 또한, 이전 공정과의 정합성을 고려할 때 전술한 분사 장치(200)나 이와 유사한 변형 장치에 의해 수행될 수 있음은 별도로 설명하지 않아도 알 수 있을 것이다.
보호 수지의 스핀코팅이 완료되면, 상기 보호 코팅은 적절한 방식으로 경화된다. 도 10은 본 발명의 경화 방식의 일례로 UV 램프(600)와 같은 광 조사 수단에 의해 보호 코팅을 광경화하는 과정을 모식적으로 도시하고 있다.
이상과 같이, 본 발명은 LED 칩(100)과 패키징 기판(300)을 부분 고정한 후, 스핀 코팅 공정을 적용하는 것을 특징으로 한다. 본 발명에서 부분 고정 공정은 후속되는 스핀 코팅 공정에서 LED 칩과 패키징 기판의 분리를 방지하여 간단한 공정으로 LED 칩의 패키징을 가능하게 한다. 또한 본 발명에서는 솔더의 융착을 위한 고온 열처리 공정이 도입되지 않으므로 고온 공정에 의한 LED 칩이나 패키징 기판의 손상을 초래할 우려가 없게 된다.
이하에서는 도 11 내지 도 16을 참조하여 본 발명의 패키징 공정의 다른 예를 설명한다.
도 11을 참조하면, LED 칩(100)과 패키지 기판(300)이 제공되고, 상기 LED 칩(100)이 상기 패키지 기판(300) 상에 배치된다. 본 실시예에서 LED 칩(100)은 전극 형성면이 상기 패키지 기판(300)의 상방으로 노출되도록 설치되며, 상기 전극(100) 각각은 상기 패키지 기판(300)의 전도성 스트립과 정렬되도록 상기LED 칩이 배치된다.
다음으로, 도 12 및 도 13을 참조하면, 상기LED 칩(100)의 각 전극은 상기 패키지 기판(300)의 도전성 스트립과 전기적으로 연결된다. 이 때, 도시된 바와 같이, 전술한 분사 장치(200)를 사용하여 상기 전도성 스트립과 상기 전극을 연결하는 전도성 패턴(124)이 형성될 수 있다.
본 발명에서 상기 전도성 패턴은 와이어 본딩과 유사한 입체적 패턴을 가질 수 있다. 도시된 바와 같이, 상기 전도성 패턴(124)은 입체적 형상의 성형을 위해 고점도 전도성 물질로 제조되는 것이 바람직하다. 상기 물질은 바람직하게는 5 kcps 이상의 점도를 갖는 것이 바람직하며, 이와 같은 점도를 만족하는 한 도 4와 관련하여 설명한 바와 같은 상용의 전도성 페이스트가 사용될 수 있다. 상기 전도성 물질의 점도는 인쇄장치(200)에 장착된 노즐의 분사 압력, 분사 속도와 관련을 갖는다. 예컨대, 전도성 물질이 높은 점도를 가지면 높은 분사 압력이 요구되며, 결과적으로 낮은 분사 속도를 나타낼 수 있다. 상기 전도성 물질의 점도는 인쇄장치(200)의 분사 성능에 좌우되며, 본 발명에서 통상적으로 20 kcps 미만으로 유지되는 것이 바람직하다.
다음으로, 전도성 패턴(124)의 형성이 완료되면, 도 14에 도시된 바와 같이 상기 LED 칩(100)이 패키징 기판(300)에 고정된다. 이 과정은 도 7을 참조하여 설명한 바와 같이, LED 칩(100)의 일부분에 점착성 물질(400)을 분사함으로써 수행될 수 있으며 이에 대해서는 중복 설명은 생략한다.
이어서, 도 15에 도시된 바와 같이 부분 고정된 LED 칩과 패키징 기판이 보호 수지에 의해 몰딩된다. 본 발명에서 상기 보호 수지는 스핀 코팅으로 도포되며, 구체적인 과정 및 사용 물질은 도 9와 관련하여 설명한 것과 실질적으로 동일하므로, 여기서는 설명을 생략한다.
보호 수지의 스핀코팅이 완료되면, 상기 보호 코팅은 적절한 방식으로 경화된다. 도 16은 본 발명의 경화 방식의 일례로 UV 램프(600)와 같은 광 조사 수단에 의해 보호 수지를 광경화하는 과정을 모식적으로 도시하고 있다.
100 발광 다이오드 110 적층 구조
120 전극 122 전도성 패턴
200 분사 장치 210 분사 헤드
220 분사 챔버 230 용액 탱크
240 제어부 300 패키징 기판
310 절연 기재 320 전도성 스트립
400 점착성 물질 500 보호 수지

Claims (7)

  1. 전극을 구비한 LED 칩을 준비하는 단계;
    도전성 스트립이 형성된 패키징 기판을 제공하는 단계;
    상기 기판 상에 상기 LED 칩의 전극이 대응하도록 LED 칩을 배치하고, 전도성 물질로 상기 LED 칩의 전극과 상기 기판의 도전성 스트립을 전기적으로 연결하는 단계;
    점착성 물질을 분사하여 상기 LED 칩의 일부를 상기 패키징 기판에 고정하는 단계; 및
    상기 패키징 기판상에 보호 수지를 스핀 코팅하여 상기 LED 칩을 몰딩하는 단계를 포함하고,
    상기 전기적 연결 단계는 점성 전도성 물질을 분사하여 상기 LED 칩의 전극과 상기 기판의 도전성 스트립을 전기적으로 연결하는 단계인 것을 특징으로 하는 LED 칩 패키징 방법.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 고정 단계에서 상기 점착성 물질은 상기 LED 칩의 대향하는 모서리 부근에 도포되는 것을 특징으로 하는 LED 칩 패키징 방법.
  5. 제1항에 있어서,
    상기 고정 단계에서 상기 점착성 물질은 상기 LED 칩(100)의 외주를 따라 도포되는 것을 특징으로 하는 LED 칩 패키징 방법.
  6. 제1항에 있어서,
    상기 점착성 물질은 무기계 입자가 분산된 수지인 것을 특징으로 하는 LED 칩 패키징 방법.
  7. 제1항에 있어서,
    상기 몰딩 단계는,
    광 경화성 물질을 스핀 코팅하는 단계 및
    상기 광경화성 물질을 광경화하는 단계를 포함하는 것을 특징으로 하는 LED 칩 패키징 방법.
KR1020120022951A 2012-03-06 2012-03-06 인쇄전자기술을 이용한 발광다이오드의 제조 및 스마트 패키징 방법 KR101336699B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120022951A KR101336699B1 (ko) 2012-03-06 2012-03-06 인쇄전자기술을 이용한 발광다이오드의 제조 및 스마트 패키징 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120022951A KR101336699B1 (ko) 2012-03-06 2012-03-06 인쇄전자기술을 이용한 발광다이오드의 제조 및 스마트 패키징 방법

Publications (2)

Publication Number Publication Date
KR20130101869A KR20130101869A (ko) 2013-09-16
KR101336699B1 true KR101336699B1 (ko) 2013-12-04

Family

ID=49451854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120022951A KR101336699B1 (ko) 2012-03-06 2012-03-06 인쇄전자기술을 이용한 발광다이오드의 제조 및 스마트 패키징 방법

Country Status (1)

Country Link
KR (1) KR101336699B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102050295B1 (ko) * 2018-06-01 2019-12-02 한국과학기술연구원 3차원 인터커넥트 패턴을 포함한 스마트 렌즈를 제조하는 방법 및 상기 방법에 의해 제조된 스마트 렌즈

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163261A (ja) * 1996-11-29 1998-06-19 Kyocera Corp 電子部品搭載用配線基板の製造方法
JP4008943B2 (ja) * 2003-03-10 2007-11-14 豊田合成株式会社 固体素子デバイスの製造方法
KR20100131911A (ko) * 2009-06-08 2010-12-16 산켄덴키 가부시키가이샤 발광장치 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163261A (ja) * 1996-11-29 1998-06-19 Kyocera Corp 電子部品搭載用配線基板の製造方法
JP4008943B2 (ja) * 2003-03-10 2007-11-14 豊田合成株式会社 固体素子デバイスの製造方法
KR20100131911A (ko) * 2009-06-08 2010-12-16 산켄덴키 가부시키가이샤 발광장치 및 그 제조방법
JP4930548B2 (ja) * 2009-06-08 2012-05-16 サンケン電気株式会社 発光装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102050295B1 (ko) * 2018-06-01 2019-12-02 한국과학기술연구원 3차원 인터커넥트 패턴을 포함한 스마트 렌즈를 제조하는 방법 및 상기 방법에 의해 제조된 스마트 렌즈

Also Published As

Publication number Publication date
KR20130101869A (ko) 2013-09-16

Similar Documents

Publication Publication Date Title
US9660161B2 (en) Light emitting diode (LED) components including contact expansion frame
US10411175B2 (en) Light emitting element package and method of manufacturing the same
US9512968B2 (en) LED module
TWI535077B (zh) 發光單元及其發光模組
US9214607B1 (en) Wire bonded light emitting diode (LED) components including reflective layer
US8247833B2 (en) LED package and manufacturing method thereof
US10667345B2 (en) Method for manufacturing light-emitting device packages, light-emitting device package strip, and light-emitting device package
US10163870B2 (en) Light emitting device package and light emitting device package module
US20100032705A1 (en) Light emitting diode package and method of manufacturing the same
US20080179612A1 (en) Light-Emitting Diode Package and Manufacturing Method Thereof
TWI420695B (zh) 化合物半導體元件之封裝模組結構及其製造方法
US20130161670A1 (en) Light emitting diode packages and methods of making
TW200905907A (en) Package structure of compound semiconductor device and fabrication method thereof
US20100102436A1 (en) Shrink package on board
US20160190408A1 (en) Light emitting device
CN102610599A (zh) 发光器件封装件及其制造方法
EP3186840A1 (en) Flip chip led package
EP3491678B1 (en) Light emitting device package with reflective side coating
US20200066700A1 (en) Method of manufacturing light-emitting element
CN101777549B (zh) 化合物半导体元件的封装模块结构及其制造方法
US20150348948A1 (en) Multiple die light emitting diode (led) components and methods of fabricating same
KR101336699B1 (ko) 인쇄전자기술을 이용한 발광다이오드의 제조 및 스마트 패키징 방법
CN106233479A (zh) 发光装置
US11189769B2 (en) Light emitting device package with reflective side coating
TWI573299B (zh) 化合物半導體元件之封裝模組結構及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161128

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee