KR101331722B1

KR101331722B1 - System and method for testing a radio frequency integrated circuit

Info

Publication number: KR101331722B1
Application number: KR1020110123096A
Authority: KR
Inventors: 요한-피터 포스트너
Original assignee: 인피니언 테크놀로지스 아게
Priority date: 2010-11-23
Filing date: 2011-11-23
Publication date: 2013-11-26
Also published as: CN102540052B; CN102540052A; FR2967785A1; JP5346070B2; US9166706B2; JP2012112962A; DE102011086818B4; KR20120055486A; US10605856B2; US20190137564A1; DE102011086818A1; FR2967785B1; US20160041221A1; US20120126821A1; US20140187170A1; US10175292B2; US8686736B2

Abstract

일 실시예에서, RFIC(radio frequency integrated circuit)를 테스트하는 방법은 온 칩 테스트 회로(on-chip test circuit)를 이용하여 고주파수 테스트 신호를 생성하는 단계, 온 칩 전력 검출기를 이용하여 신호 레벨을 측정하는 단계 및 저주파수 신호를 사용하여 온 칩 테스트 회로를 제어하고 모니터링하는 단계를 포함한다. 상기 RFIC 회로는 고주파수에서 동작하도록 구성되며, 온 칩 테스트 회로는 테스트 모드 중에 동작하도록 구성된 주파수 생성 회로를 포함한다. In one embodiment, a method of testing a radio frequency integrated circuit (RFIC) includes generating a high frequency test signal using an on-chip test circuit, and measuring a signal level using an on-chip power detector. And controlling and monitoring the on-chip test circuit using the low frequency signal. The RFIC circuit is configured to operate at a high frequency, and the on-chip test circuit includes a frequency generating circuit configured to operate during a test mode.

Description

SYSTEM AND METHOD FOR TESTING A RADIO FREQUENCY INTEGRATED CIRCUIT}

본 발명은 전반적으로 반도체 장치와 그에 관련된 방법에 관한 것으로, 더 구체적으로는 무선 주파수(RF) 집적 회로를 테스트하는 시스템 및 방법에 관한 것이다.
TECHNICAL FIELD The present invention generally relates to semiconductor devices and methods thereof, and more particularly, to systems and methods for testing radio frequency (RF) integrated circuits.

밀리미터파 기반 RF 시스템에 대한 수요가 증가함에 따라, 개별적인 Ⅲ/Ⅴ족 반도체 부품을 이용하는 대신에 이들 RF 시스템을 실리콘계 집적 회로에 집적하는 것에 대한 관심이 커지고 있다. 밀리터리파의 주파수는 일반적으로 대략 30GHz 내지 300GHz 사이인 것으로 정의된다. 밀리터리파를 기반으로 하는 RF 시스템이 흔히 응용되는 곳은 예컨대 자동차용 레이더와 고주파 통신 시스템이다. 실리콘 집적화를 이용함으로써, 개별 부품 기반 시스템보다 더 큰 용량의 RF시스템이 저가로 제작될 수 있다.
As the demand for millimeter wave-based RF systems increases, there is a growing interest in integrating these RF systems into silicon-based integrated circuits instead of using separate III / V semiconductor components. The frequency of the military wave is generally defined to be between approximately 30 GHz and 300 GHz. Military wave-based RF systems are common applications, for example, for automotive radars and high frequency communication systems. By using silicon integration, larger capacity RF systems can be manufactured at lower cost than discrete component-based systems.

그러나 밀리터리파 기반 시스템을 테스트하는 것은 어렵고 비용이 많이 든다. 예를 들어, 10GHz 이상에서 동작하는 시스템의 경우, 이 시스템을 테스트하는데 이용되는 정밀 테스트 설비 및 장비는 고가의 것이다. 이러한 테스트 설비 및 장비는 운용, 조정 및 유지하는데 시간 소모가 많으며, 테스트에 이용되는 RF 프로브는 제한된 수명을 가져서 시간이 지날수록 노후된다. 예컨대 이음부가 구부러지는 등의 물리적 변형은 고주파수 정합 네트워크에 영향을 줄 수 있고, 이음부와 연결부(connectors)의 부식은 테스트 셋업의 감쇠 특성을 저하시킬 수 있다. 더 나아가, 이러한 고주파수 테스트 장비를 유지 및 동작시키는데 필요한 전문지식은 고용량 반도체 테스트 환경에서는 종종 무용지물이기도 하다. 예를 들어, 큰 용량의 밀리터리파 RF 집적 회로가 제작 가능하다 할지라도, 집적 회로를 테스트하는 것은 큰 애로사항이 있다.However, testing military wave-based systems is difficult and expensive. For example, for systems operating above 10 GHz, the precision test fixtures and equipment used to test these systems are expensive. These test facilities and equipment are time consuming to operate, adjust, and maintain, and the RF probes used for testing have a limited lifespan and age over time. Physical deformations, such as bending of the joints, for example, can affect the high frequency matching network, and corrosion of the joints and connectors can degrade the attenuation characteristics of the test setup. Furthermore, the expertise required to maintain and operate these high frequency test equipment is often useless in high-capacity semiconductor test environments. For example, even though large-capacity military wave RF integrated circuits can be fabricated, testing the integrated circuits presents a significant challenge.

도 1은 종래의 RF 집적 회로 테스트 셋업(100)을 예시한다. RF 회로(104)를 구비하는 RFIC(102)는 패키지(106)에 수용된다. RF 테스트 설비(108)는 패키지(106)에 결합된다. 이런 시스템에서, RFIC(102)를 RF 테스트하는 것은 RF 테스트 설비(108)에서 고주파수로 수행된다. 테스트 시간과 비용을 절감하는 한 가지 방법은 RF 신호 경로에 대해 풀 테스트(a full test)를 수행하지 않는 것이다. 일부 시스템, 예컨대 레이더 기반 자동차 충돌 경보 시스템에서는, 시스템의 안전성과 신뢰성을 확보하기 위해 종합적인 풀 테스트가 요구될 것이다.
1 illustrates a conventional RF integrated circuit test setup 100. RFIC 102 having RF circuit 104 is housed in package 106. The RF test fixture 108 is coupled to the package 106. In such a system, RF testing of the RFIC 102 is performed at a high frequency in the RF test facility 108. One way to reduce test time and cost is to not perform a full test on the RF signal path. In some systems, such as radar based car crash warning systems, a comprehensive full test will be required to ensure the safety and reliability of the system.

일 실시예에서, 무선 주파수 집적 회로(RFIC)를 테스트하는 방법은 온-칩 테스트 회로를 이용하여 고주파수 테스트 신호를 발생하고, 온-칩 전력 검출기를 이용하여 신호 레벨을 측정하며, 저 주파수 신호를 이용하여 온-칩 테스트 회로를 제어 및 감시하는 것이다. FRIC 회로는 고 주파수에서 동작하도록 구성되고, 온-칩 테스트 회로는 테스트 모드 동안 동작하도록 구성된 주파수 발생 회로를 포함한다.In one embodiment, a method of testing a radio frequency integrated circuit (RFIC) generates a high frequency test signal using an on-chip test circuit, measures a signal level using an on-chip power detector, and measures a low frequency signal. To control and monitor the on-chip test circuit. The FRIC circuit is configured to operate at a high frequency, and the on-chip test circuit includes a frequency generating circuit configured to operate during the test mode.

상기한 내용은 다음에 서술할 본 발명의 상세한 설명이 보다 잘 이해될 수 있도록 본 발명의 실시예의 특징을 광범위하게 기술하였다. 본 발명의 실시예의 추가적 특징 및 이점은 이하에 설명될 것이며, 이는 본 발명의 특허청구범위의 서브젝트를 이룬다. 여기에 개시된 개념 및 특정 실시예는 본 발명의 동일한 목적을 수행하기 위한 다른 구조 또는 프로세스를 수정 또는 설계하기 위한 근본으로서 쉽게 이용될 수 있음은 당업자에게 이해될 것이다. 또한 그러한 등가적 구조물은 첨부된 청구범위에 기재된 바와 같은 본 발명의 사상과 범위에서 벗어나지 않음도 당업자에게 이해될 것이다.
The foregoing has outlined rather broadly the features of the embodiments of the present invention in order that the detailed description of the invention that follows may be better understood. Additional features and advantages of embodiments of the present invention will be described below, which form the subject of the claims of the present invention. It will be understood by those skilled in the art that the concepts and specific embodiments disclosed herein can be readily utilized as a basis for modifying or designing other structures or processes for carrying out the same purposes of the present invention. It will also be understood by those skilled in the art that such equivalent structures do not depart from the spirit and scope of the invention as set forth in the appended claims.

본 발명에 따른 실시예의 이점은 고주파수의 RF 신호를 외부에서 인가하거나 수신하지 않고서 밀리미터파 회로를 포함한 고주파수의 RF 회로를 테스트할 수 있는 것이다. 회로에 대한 입력 신호 및 출력 신호는 DC이거나 또는 저주파수의 신호일 수 있다. 그에 따라, 완전히 동작하는 RF 테스트는 저주파수의 테스트 설비를 이용한 제조시에 RF 회로 또는 RF 집적 회로 상에서 수행될 수 있다. 다른 이점은 최종 시스템의 애플리케이션 내에서 온 칩 RF 회로의 완전히 동작하는 테스트를 수행할 수 있는 것이다. 이러한 테스트를 수행할 수 있다는 것은 시스템 디버그 및/또는 검증과 관련해서 유리하다. 안전 관련 시스템에 있어서, 시스템 테스트를 수행할 수 있다는 것은 안전 관련 시스템 검증의 보다 우수한 법령을 허용한다. An advantage of embodiments according to the present invention is that it is possible to test high frequency RF circuits including millimeter wave circuits without externally applying or receiving high frequency RF signals. The input signal and output signal for the circuit may be a DC or a low frequency signal. Thus, a fully operational RF test can be performed on an RF circuit or an RF integrated circuit in manufacturing with a low frequency test fixture. Another advantage is the ability to perform fully operational tests of the on-chip RF circuitry within the application of the final system. Being able to perform these tests is advantageous with regard to system debug and / or verification. For safety related systems, being able to perform system tests allows for better legislation of safety related system verification.

실시예의 다른 이점은, 칩 DAC가 테스트 신호 경로로의 자극 주입(spur-injection) 및 잡음을 견고하게 방지할 수 있는 점에서, 온칩 DAC를 이용하여 VCO를 조정할 수 있다는 것이다.
Another advantage of the embodiment is that the on-chip DAC can be used to tune the VCO in that the chip DAC can robustly prevent spur-injection and noise into the test signal path.

본 발명 및 그 이점의 보다 완전한 이해를 위해, 다음의 명세서를 첨부 도면과 관련시켜 참조한다.
도 1은 종래의 RF 집적 회로 테스트 셋업을 나타내는 도면이다.
도 2는 본 발명의 일 실시예에 따른 RF 집적 회로 테스트 셋업을 나타내는 도면이다.
도 3은 본 발명의 일 실시예에 따른 RF 집적 회로를 나타내는 도면이다.
도 4는 본 발명의 다른 실시예에 따른 RF 집적 회로를 나타내는 도면이다.
도 5는 테스트 장비 회로가 내장된 일 실시예의 블록도이다.For a more complete understanding of the present invention and its advantages, reference is made to the following specification in conjunction with the accompanying drawings.
1 is a diagram illustrating a conventional RF integrated circuit test setup.
2 is a diagram illustrating an RF integrated circuit test setup according to one embodiment of the invention.
3 illustrates an RF integrated circuit according to an embodiment of the present invention.
4 is a diagram illustrating an RF integrated circuit according to another exemplary embodiment of the present invention.
5 is a block diagram of an embodiment incorporating test equipment circuitry.

이하에 현재 바람직한 실시예의 형성 및 이용에 대해 상세히 논의된다. 그러나 본 발명은 매우 다양한 특정 상황 내에 포함될 수 있는 많은 적용가능한 발명의 개념을 제공한다는 것이 이해될 것이다. 논의되는 특정 실시예는 단지 본 발명을 형성하고 이용하는 특정 방법의 예이며 본 발명의 범위를 한정하는 것이 아니다.The formation and use of the presently preferred embodiments are discussed in detail below. However, it will be understood that the present invention provides many applicable inventive concepts that can be included within a wide variety of specific situations. The specific embodiments discussed are merely examples of specific methods of forming and using the invention and do not limit the scope of the invention.

본 발명은 특정 상황에서 바람직한 실시예, 즉 RF 집적 회로를 테스트하는 시스템 및 방법에 대하여 기술할 것이다. 그러나 본 발명은 다른 형태의 회로에도 적용될 수 있다.The present invention will describe a preferred embodiment in a specific situation, namely a system and method for testing an RF integrated circuit. However, the present invention can be applied to other types of circuits.

도 2는 본 발명의 일 실시예에 따른 RF 집적 회로 테스트 셋업(200)을 도시한다. RFIC(202)는 RF 회로(204) 및 내장된 셀프테스트 회로(208)를 갖는다. 일 실시예에서, 내장된 셀프테스트 회로(208)는 테스트 접속(212)을 통해 저주파(LF) 테스트 설비(210)와 인터페이스하도록 구성된다. 실시예에서, RF 회로는 RF 수신기, 송신기, 레이더, RF 통신 시스템, 발진기, 필터 등들 포함(이러한 회로에 한정되는 것은 아님)하는 다양한 RF 회로일 수 있다. 일부 실시예에서, RF 회로(204)는 일부 자동차 레이더 애플리케이션에 대해 10GHz 이상, 예컨대, 대략 24GHz 또는 대략 77GHz의 주파수에서 동작한다. 또 다른 실시예에서, RF 회로(204) 또는 RF 회로(204)의 일부는 10GHz 미만의 주파수에서 동작한다.2 illustrates an RF integrated circuit test setup 200 according to one embodiment of the invention. The RFIC 202 has an RF circuit 204 and an embedded selftest circuit 208. In one embodiment, the embedded self-test circuit 208 is configured to interface with the low frequency (LF) test facility 210 via the test connection 212. In an embodiment, the RF circuit may be various RF circuits including, but not limited to, RF receivers, transmitters, radars, RF communication systems, oscillators, filters, and the like. In some embodiments, the RF circuit 204 operates at frequencies above 10 GHz, such as about 24 GHz or about 77 GHz for some automotive radar applications. In yet another embodiment, the RF circuit 204 or part of the RF circuit 204 operates at frequencies below 10 GHz.

일부 실시예에서, RFIC IC는 테스트 중에 패키지(206) 내에 포장된다. 이와 달리, RFIC(204)는 예컨대, 웨이퍼 테스트 중에 베어 다이(bare die)로서, 또는 RFIC(204)가 기판에 칩으로서 실장되면 기판 레벨로 패키지(206)의 외부에서 테스트될 수 있다. 패키지(206)는 플라스틱 듀얼 인라인 패키지(PDIP), 세라믹 듀얼 인라인 패키지(CERDIP), 싱글 인라인 패키지(SIP), 스몰 아웃라인(SO, small outline) 패키지, j-굴곡형 리드를 갖는 SO 패키지(SOJ), c형 리드를 갖는 SO 패키지(COJ), 쉬링크 SO 바디 사이즈(SSOP), 소형 바디 사이즈(MSOP), 플라스틱 쿼드플랫 팩(PQFP), 플라스틱 무연 칩 캐리어(PLCC), 세라믹 쿼드플랫 팩(CERQUAD), 범프칩 캐리어(BCC) 또는 볼 그리드 어레이(BGA)를 포함하는 다양한 패키지 중 어느 것일 수 있지만, 이것에 한정되는 것은 아니다.In some embodiments, the RFIC IC is packaged in a package 206 during testing. Alternatively, the RFIC 204 may be tested outside of the package 206, for example, at the substrate level if a bare die is mounted during wafer testing, or if the RFIC 204 is mounted as a chip on a substrate. Package 206 is a plastic dual inline package (PDIP), ceramic dual inline package (CERDIP), single inline package (SIP), small outline (SO) package, SO package with j-bend lead (SOJ) ), SO package with c-type lead (COJ), shrink SO body size (SSOP), small body size (MSOP), plastic quad flat pack (PQFP), plastic leadless chip carrier (PLCC), ceramic quad flat pack ( CERQUAD), bump chip carrier (BCC) or ball grid array (BGA) may be any of a variety of packages, including, but not limited to.

실시예에서, LF 테스트 설비(210)는 RF 회로(204)의 정상 동작 주파수보다 낮은 주파수에서 동작하도록 구성된 테스트 장치를 포함한다. 일 실시예에서, 테스트 접속(212)에서의 신호 주파수는 DC 및/또는 1MHz 미만이다. 다른 실시예에서, 보다 높은 주파수가 사용될 수 있다. In an embodiment, the LF test fixture 210 includes a test device configured to operate at a frequency lower than the normal operating frequency of the RF circuit 204. In one embodiment, the signal frequency at test connection 212 is less than DC and / or 1 MHz. In other embodiments, higher frequencies may be used.

도 3은 빌트-인 테스트 장비(BITE) 섹션(302) 및 RF 회로 섹션을 구비한 RFIC(300)의 실시예를 도시하고 있다. 일 실시예에서, RF 회로 섹션은, 듀얼 컴플렉스 호모다인 다운컨버터(dual complex homodyne downconverter)를 사용하는 주파수 변조 연속 파(FMCW) 레이더 시스템을 위한 수신기이다. RF 회로 섹션은 전력 스플리터(360)를 통해 국부 발진기(LO) 신호를 수신하는 2개의 다운컨버터 블록(340 및 350)을 갖는다. 각 다운컨버터 블록(340 및 350)은 LO 버퍼(342), 폴리페이즈 필터(344), 믹서(348 및 349) 및 저잡음 증폭기(LNA)(346)를 갖는다. 일 실시예에서, 다운컨버터 블록(340)의 동상 및 직교(in phase and quadrature) 출력(IF1I 및 IF1Q) 및 다운컨버전 블록(350)의 동상 및 직교(in phase and quadrature) 출력(IF2I 및 IF2Q)은 중간 주파수 및/또는 기저대역 처리 회로(도시 생략)로 송신된다. 이들 중간 주파수 및/또는 기저대역 처리 회로의 출력은 저주파수 테스터로 송신된다. 다운컨버전 블록(340 및 350)의 LNA(346)은 커플러(334 및 332)를 통해 각각 RF 입력 신호(RF1 및 RF2)에 연결된다. 이와 달리, 커플러(334 및 332) 대신에 또는 이에 추가하여 스위치가 사용될 수 있다. 다운컨버전 블록(340 및 350)은 BITE 블록 실시예에 의해 테스트될 수 있는 기능적 RF 회로의 예라는 것을 이해해야 한다. 또 다른 실시예에서, 다른 기능적 RF 회로가 BITE 블록 실시예에 의해 구현되고 테스트될 수 있다.3 shows an embodiment of an RFIC 300 having a built-in test equipment (BITE) section 302 and an RF circuit section. In one embodiment, the RF circuit section is a receiver for a frequency modulated continuous wave (FMCW) radar system using a dual complex homodyne downconverter. The RF circuit section has two downconverter blocks 340 and 350 that receive a local oscillator (LO) signal through the power splitter 360. Each downconverter block 340 and 350 has an LO buffer 342, a polyphase filter 344, mixers 348 and 349, and a low noise amplifier (LNA) 346. In one embodiment, in phase and quadrature outputs IF1I and IF1Q of downconverter block 340 and in phase and quadrature outputs IF2I and IF2Q of downconversion block 350. Is transmitted to an intermediate frequency and / or baseband processing circuit (not shown). The output of these intermediate frequency and / or baseband processing circuits is sent to a low frequency tester. LNA 346 of downconversion blocks 340 and 350 are coupled to RF input signals RF1 and RF2 through couplers 334 and 332, respectively. Alternatively, switches may be used instead of or in addition to couplers 334 and 332. It should be understood that the downconversion blocks 340 and 350 are examples of functional RF circuits that can be tested by the BITE block embodiment. In another embodiment, other functional RF circuits may be implemented and tested by the BITE block embodiment.

일 실시예에서, BITE 섹션(302)은 RF 회로 섹션에 고주파수 테스트 기능을 제공한다. 전압 제어형 발진기(VCO)(306)는 RF 회로 섹션의 동작 주파수 대역 내에서 RF 신호를 발생시킨다. 예를 들어, 일 실시예에서, VCO(306)는 대략 24GHz에서 동작한다. 다른 실시예에서, 다른 주파수가 사용될 수 있다. 일 실시예에서, VCO(306)는 버랙터 다이오드 튜닝형 콜핏 발진기(a varactor diode tuned Colpitts oscillator) 및 VCO(306)의 단계적 주파수 조절을 수행하기 위해 사용되는 디지털 대 아날로그 컨버터(DAC)(310)를 사용하여 구현될 수 있다. 디지털적으로 제어되는 발진기를 사용하는 실시예에서, 외부적으로 제공되는 아날로그 ㅌ튜닝 전압은 필요하지 않다. 이러한 실시예는 적용 노력을 최소화시키고 발진기의 민감한 튜닝 입력에 연결되는 잡음을 방지한다. 다른 실시예에서, 예를 들어, 스위칭 가능한 탱크 발진기 세그먼트를 사용하는 디지털적으로 프로그래밍 가능한 발진기가 사용될 수 있다. 일부 실시예에서, SPI(serial peripheral interface, 330)를 사용하여 직접적으로 또는 DAC(310)를 통해 VCO 주파수가 설정된다. In one embodiment, the BITE section 302 provides a high frequency test function for the RF circuit section. The voltage controlled oscillator (VCO) 306 generates an RF signal within the operating frequency band of the RF circuit section. For example, in one embodiment, VCO 306 operates at approximately 24 GHz. In other embodiments, other frequencies may be used. In one embodiment, the VCO 306 is a varactor diode tuned Colpitts oscillator and a digital-to-analog converter (DAC) 310 used to perform stepwise frequency adjustment of the VCO 306. Can be implemented using In embodiments using digitally controlled oscillators, no externally provided analog wetune tuning voltage is required. This embodiment minimizes application effort and prevents noise from connecting to the sensitive tuning input of the oscillator. In other embodiments, for example, a digitally programmable oscillator using switchable tank oscillator segments may be used. In some embodiments, the VCO frequency is set directly or through the DAC 310 using a serial peripheral interface (SPI) 330.

VCO(306)의 출력 신호는 가변 이득 증폭기(VGA)(308), 버퍼(312) 및 주파수 분할기 블록(314)으로 송신된다. 일 실시예에서, 주파수 분할기 블록(314)은 주파수 카운터 및/또는 마이크로프로세서에 의해 쉽게 측정될 수 있는 저주파수 출력 신호를 제공하기 위해 높은 분할 비율을 갖는다. 도 3의 실시예에서, 주파수 분할기(314)는 대략 23KHz의 출력 클록을 생성하기 위해 2²⁰의 분할 비율을 갖는다. 다른 실시예에서 다른 분할 비율 및 출력 주파수가 사용될 수 있다. 일 실시예에서, 저주파수 테스트 장비는 분할기(314)의 저주파수 출력을 사용하여 VCO(306)의 주파수를 모니터링하고 설정한다. 예를 들어, 일 실시예에서, 외부 저주파수 테스트 장비는 주파수 분할기(314)의 분할된 출력을 측정하고 목표 주파수에 도달할 때까지 DAC(310)를 증분 및/또는 감소시킨다.The output signal of the VCO 306 is sent to a variable gain amplifier (VGA) 308, a buffer 312 and a frequency divider block 314. In one embodiment, the frequency divider block 314 has a high division ratio to provide a low frequency output signal that can be easily measured by a frequency counter and / or microprocessor. In the embodiment of Figure 3, frequency divider 314 has a split ratio of 2 ²⁰ to produce an output clock of approximately 23 KHz. Other division ratios and output frequencies may be used in other embodiments. In one embodiment, the low frequency test equipment uses the low frequency output of divider 314 to monitor and set the frequency of VCO 306. For example, in one embodiment, external low frequency test equipment measures the divided output of frequency divider 314 and increments and / or decreases DAC 310 until the target frequency is reached.

실시예에서, VGA(308)는 스위치(318) 및 전력 스플리터(360)를 통해 수신기(340, 350)의 다운컨버전 믹서에 대한 LO 드라이브를 생성한다. 테스트 동안에, 스위치(318)는 닫힌다. 일 실시예에서, 전력 스플리터(360) 신호로의 LO 입력 포트는 테스트 동안에 VGA(308)가 LO 신호를 제공하는 동안 적당한 임피던스에 의해 종료된다. 반면에, BITE(302)가 비활성일 때, 스위치(318)는 전력 스플리터(360)로부터 BITE(302)를 접속해제한다. 신호 강도의 표시로서 DC 출력 신호(352)를 제공하는 VGA(308)의 출력의 진폭은 전력 센서(316)에 의해 검출된다. 일 실시예에서, DC 출력 신호(352)는 멀티플렉서(322)를 통해 출력 핀 ANALOG OUT으로 경로 설정된다. 다른 실시예에서, DC 출력 신호(352)는 온 보드 A/D 컨버터(도시 생략)를 사용하여 디지털화되고 SPI 인터페이스(330)를 사용하여 출력될 수 있다.In an embodiment, VGA 308 creates a LO drive for the downconversion mixer of receivers 340 and 350 via switch 318 and power splitter 360. During the test, the switch 318 is closed. In one embodiment, the LO input port to the power splitter 360 signal is terminated by an appropriate impedance while the VGA 308 provides the LO signal during the test. On the other hand, when BITE 302 is inactive, switch 318 disconnects BITE 302 from power splitter 360. The amplitude of the output of VGA 308, which provides DC output signal 352 as an indication of signal strength, is detected by power sensor 316. In one embodiment, DC output signal 352 is routed through output multiplexer 322 to output pin ANALOG OUT. In another embodiment, the DC output signal 352 can be digitized using an on board A / D converter (not shown) and output using the SPI interface 330.

몇몇 실시예에서, 스위치(318)는 바이폴라 트랜지스터를 사용하여 구현된다. 이와 달리, 스위치(318)는 PIN 다이오드, MOS 트랜지스터 또는 다른 소자를 사용하여 구현될 수 있다.In some embodiments, switch 318 is implemented using bipolar transistors. Alternatively, switch 318 may be implemented using a PIN diode, MOS transistor, or other device.

실시예에서, 버퍼 증폭기(312) 이전의 믹서(326)는 또한 VCO(306)의 출력단에 접속된다. 버퍼 증폭기(312)는 믹서로부터 발진기 코어를 분리시킨다. 그러나, 몇몇 실시예에서, 버퍼 증폭기는 생략될 수 있다. 믹서(326)는 시스템 및 그 사양에 따라 몇몇 실시예에서는 단일 측파대(SSB) 모드로 작동되고 또는 다른 실시예에서는 이중 측파대(DSB) 모드로 작동된다. 몇몇 실시예에서, 믹서(326)는 반송파가 억제된 DSB 모드로 작동된다.In an embodiment, the mixer 326 before the buffer amplifier 312 is also connected to the output of the VCO 306. The buffer amplifier 312 separates the oscillator core from the mixer. However, in some embodiments, the buffer amplifier can be omitted. The mixer 326 operates in a single sideband (SSB) mode in some embodiments or in a double sideband (DSB) mode in other embodiments depending on the system and its specifications. In some embodiments, mixer 326 is operated in a carrier suppressed DSB mode.

실시예에서, 믹서(326)는 외부에서 제공된 저주파수(LF) 신호를 RF 영역으로 업컨버팅한다. 몇몇 실시예에서, 이 LF 신호는 약 DC 내지 약 1 MHz일 수 있다. 이와 달리, 다른 주파수 범위가 사용될 수 있다. 전력 센서(324)는 믹서(326)의 출력 전력을 측정하고 DC 신호를 생성하는데, 이는 믹서(326)의 출력단에서 신호 강도의 표시를 제공한다. 일 실시예에서, DC 신호(354)는 아날로그 멀티플렉서(322)를 통해 ANALOG OUT으로 경로 설정된다. 이와 달리, DC 신호(354)는 온 보드 A/D 컨버터(도시 생략)를 통해 디지털화될 수 있고, 그 출력은 SPI(330) 또는 다른 인터페이스를 통해 디지털적으로 이용가능해질 수 있다.In an embodiment, the mixer 326 upconverts an externally provided low frequency (LF) signal to the RF domain. In some embodiments, this LF signal may be between about DC and about 1 MHz. Alternatively, other frequency ranges may be used. The power sensor 324 measures the output power of the mixer 326 and generates a DC signal, which provides an indication of the signal strength at the output of the mixer 326. In one embodiment, DC signal 354 is routed to ANALOG OUT through analog multiplexer 322. Alternatively, the DC signal 354 can be digitized through an on-board A / D converter (not shown), and its output can be digitally available through the SPI 330 or other interface.

실시예에서, 믹서(326)의 출력은 전력 스플리터(328)를 사용하여 분할되고 각각 커플러(334, 332)를 통해 다운컨버전 블록(340, 350)의 입력단으로 경로 설정된다. 실시예에서, 커플러(332, 334)는 전력 스플리터(328)의 출력을 -10dB 내지 -20dB로 감쇄시킨다. 이와 달리, 다른 커플링 손실이 사용될 수 있다. 예컨대, 커플러(332, 334)의 커플링 손실은 다운컨버전 회로(340, 350)에 원하는 입력 RF 신호를 제공하도록 조정될 수 있다. 몇몇 실시예에서, 약하게 커플링된 지향성 커플러는 상당히 낮은 레벨의 RF 입력을 제공하는 데 사용될 수 있다. 실시예에서, 커플러(332, 334)는 마이크로스트립 커플러이다. 이와 달리, 커플러(332, 334)는 하이브리드 커플러와 같은 다른 커플러 구조를 사용하여 구현된다. 몇몇 실시예에서, 커플러(332, 334)는 생략될 수 있고 믹서(326)의 출력은 스위치, 능동 네트워크 및/또는 수동 네트워크를 통해 다운컨버전 블록(340, 350)의 입력으로 경로 설정될 수 있다. 다른 실시예에서, 전력 스플리터(328)는 또한 다수의 출력을 가진 이전의 능동 기능 블록을 사용하여 제거될 수 있다.In an embodiment, the output of mixer 326 is split using power splitter 328 and routed through coupler 334, 332 to the input of downconversion blocks 340, 350, respectively. In an embodiment, couplers 332 and 334 attenuate the output of power splitter 328 from -10 dB to -20 dB. Alternatively, other coupling losses can be used. For example, the coupling loss of the coupler 332, 334 can be adjusted to provide the desired input RF signal to the downconversion circuit 340, 350. In some embodiments, a weakly coupled directional coupler may be used to provide a significantly low level RF input. In an embodiment, the couplers 332 and 334 are microstrip couplers. Alternatively, couplers 332 and 334 are implemented using other coupler structures, such as hybrid couplers. In some embodiments, couplers 332 and 334 may be omitted and the output of mixer 326 may be routed to inputs of downconversion blocks 340 and 350 through switches, active networks, and / or passive networks. . In other embodiments, power splitter 328 may also be removed using a previous active functional block having multiple outputs.

몇몇 실시예에서, 믹서(326)의 경로에 추가 감쇄가 제공될 수 있다. 또 다른 실시예에서, 버퍼(312)는 VGA로 대체될 수 있다. 또 다른 실시예에서, 특정 애플리케이션 및 그 사양에 따라 전력 센서(324) 및/또는 추가 전력 센서가 테스트 회로의 다른 부분, 예컨대, 다운컨버터 회로(340, 350)의 입력단에 배치될 수 있다. 단일 RF 입력단에 테스트 신호를 제공하는 다른 실시예에서, 전력 스플리터(328 및/또는 360)는 생략되고 단일 커플러(332)가 사용된다.In some embodiments, additional attenuation may be provided in the path of the mixer 326. In another embodiment, buffer 312 may be replaced with VGA. In another embodiment, the power sensor 324 and / or additional power sensor may be disposed at the input of other portions of the test circuit, such as downconverter circuits 340 and 350, depending on the particular application and its specifications. In another embodiment of providing a test signal to a single RF input, power splitters 328 and / or 360 are omitted and a single coupler 332 is used.

일 실시예에서, BITE(302)의 전체 기능은 SPI(serial to parallel interface)(330)를 통해 제어될 수 있다. 대안적으로, 다른 SPI 타입을 포함하는 BITE를 제어하기 위해 다른 인터페이스들이 사용될 수 있다. In one embodiment, the full functionality of the BITE 302 may be controlled via a serial to parallel interface (SPI) 330. Alternatively, other interfaces may be used to control BITE that includes other SPI types.

일 실시예에서, 다수의 다른 종류의 측정은 다운컨버터(340 및 350)에서 BITE 회로 (320)을 이용하여 수행될 수 있다. 예를 들어, LO 전력 스위프(power sweep)는, 측정들 사이에서 VGA(308)의 이득이 수정되는 그런 다수의 측정들을 수행함으로써 수행된다. 변환 이득, 잡음 지수, 기타 같은 종류의 것들은 LO 전력에 대하여 측정될 수 있다. 전력 센서(316)는 LO 드라이브에 힘입어 데이터를 제공하기 위해 사용된다. In one embodiment, many other kinds of measurements may be performed using BITE circuitry 320 in downconverters 340 and 350. For example, LO power sweep is performed by performing a number of such measurements in which the gain of VGA 308 is modified between the measurements. Conversion gain, noise figure, and the like can be measured for LO power. Power sensor 316 is used to provide data driven by the LO drive.

일 실시예에서, RF 신호 전력 스위프는 믹서(326)로의 입력의 진폭을 신호 LF_IN에서 변화시킴으로써 수행된다. 또한, 다운컨버터(340 및 350)의 입력 압축 및 선형성 특성은 측정될 수 있다. 예를 들어, 1dB 압축점은 1dB 압축점에 대해 디지털 방식 또는 아날로그 영역 둘 중 하나에서 믹서(326)의 입력 전력을 스위핑하고 다운컨버터(340 및 350)의 출력을 모니터링 함으로써 찾아질 수 있다. 예를 들어, 일 실시예에서, RF 입력 전력에 대한 측정으로서 입력 압축은 IF 출력 진폭을 전력 센서의 출력에 상관시킴으로써 정량화된다. 입력 전력에 대해 측정되는 삼차 상호 변조 왜곡은 믹서(326)의 입력에서 두 개의 톤을 전함으로써 측정된다. 이어서, 상호 변조 왜곡 결과물은 다운컨버터(340 및 350)의 출력에서 측정된다. In one embodiment, the RF signal power sweep is performed by changing the amplitude of the input to mixer 326 at signal LF_IN. In addition, the input compression and linearity characteristics of the downconverters 340 and 350 can be measured. For example, a 1 dB compression point can be found by sweeping the input power of mixer 326 and monitoring the outputs of downconverters 340 and 350 in either the digital or analog region for the 1 dB compression point. For example, in one embodiment, input compression as a measure for RF input power is quantified by correlating the IF output amplitude to the output of the power sensor. The third order intermodulation distortion, measured for input power, is measured by passing two tones at the input of mixer 326. The intermodulation distortion product is then measured at the output of downconverters 340 and 350.

일 실시예에서, 예를 들어, 변환 이득은 LF_IN에서 톤을 전하고 다운컨버터(340 및 350)의 출력에서의 대응하는 톤의 진폭을 측정함으로써 측정된다. RF 및 베이스 밴드 주파수 스위프는 LF_IN에서의 입력의 주파수를 스위핑함으로써 수행된다. 마찬가지로, LO 주파수 스위프는 VCO(306)의 주파수를 DAC(310)을 통해 스위핑하고 분리된 LO 주파수를 신호 DIV_OUT에서 측정함으로써 수행된다. In one embodiment, for example, the conversion gain is measured by conveying the tone at LF_IN and measuring the amplitude of the corresponding tone at the output of downconverters 340 and 350. RF and baseband frequency sweeps are performed by sweeping the frequency of the input at LF_IN. Similarly, LO frequency sweep is performed by sweeping the frequency of VCO 306 through DAC 310 and measuring the separated LO frequency at signal DIV_OUT.

일 실시예에서, 잡음 지수는 다운컨버터의 변환 이득을 측정하고 다운컨버터(340 및 350)의 출력 잡음 밀도를 측정함으로써 측정된다. 변환 이득 측정은 디지털 방식 또는 아날로그 영역 둘 중의 하나에서, 톤을 LF_IN에 전하고 다운컨버터(340 및 350)의 출력에서 대응하는 톤의 진폭을 측정함으로써 수행된다. A/D 컨버터가 칩 또는 시스템 내의 다른 어떤 것 상에 시행된다면, 다운컨버터의 출력 잡음 밀도는 다운컨버터(340 및 350)의 디지털화된 출력의 FFT와 같은 시간-주파수 변환을 수행함으로써 측정된다. 대안적으로, 스펙트럼 분석기는 다운컨버터(340 및 350)의 잡음 출력 밀도를 측정하는데 사용될 수 있다. 그리고 나서 잡음 지수는 잘 알려진 기술의 방법에 따라 계산된다. 여기에 기술된 측정 방법은 실시예 시스템 및 방법을 사용하여 만들어질 수 있는 다수의 측정들 중 몇 가지 예라는 것을 인식해야 한다. In one embodiment, the noise figure is measured by measuring the conversion gain of the downconverter and the output noise density of the downconverters 340 and 350. Conversion gain measurements are performed in either the digital or analog domain by passing the tone to LF_IN and measuring the amplitude of the corresponding tone at the output of downconverters 340 and 350. If the A / D converter is implemented on a chip or something else in the system, the output noise density of the downconverter is measured by performing a time-frequency conversion such as the FFT of the digitized outputs of the downconverters 340 and 350. Alternatively, spectrum analyzers can be used to measure the noise output density of downconverters 340 and 350. The noise figure is then calculated according to well known techniques. It should be appreciated that the measurement methods described herein are just a few of the many measurements that can be made using the example systems and methods.

도 4는 다운컨버터(340 및 350) 및 전력 스플리터(360)를 갖는 RF 회로와, BITE(372)를 갖는 대안적인 실시예 시스템(400)을 설명한다. 일 실시예에서, BITE(372)는, 잡음 소스(370)가 테스트 입력을 믹서(326) 대신에 다운컨버터(340 및 350)에 제공하는 데 사용된다는 것을 제외하면 도 3의 BITE(302)와 비슷하다. 잡음 소스(370)는 알려진 잡음 레벨을 다운컨버터(340 및 350)의 입력에 제공한다. 잡음 지수(NF) 및 변환 이득과 같은 측정은 믹서(348 및 349)의 출력 잡음 레벨을 결정함으로써 만들어질 수 있다. 일 실시예에서, 잡음 지수는 잡음 소스(370)가 켜지고 꺼지는 y-인자 방법을 사용함으로써 측정된다. 몇몇 실시예에서, 믹서(348 및 349)의 출력 잡음 레벨은 DSP(도시되지 않음)에 따라오는 A/D 컨버터를 사용하여 디지털 방식으로 측정되거나 아날로그 방식으로 측정된다.4 illustrates an alternative embodiment system 400 having an RF circuit with downconverters 340 and 350 and a power splitter 360 and a BITE 372. In one embodiment, BITE 372 is coupled with BITE 302 of FIG. 3 except that noise source 370 is used to provide test inputs to downconverters 340 and 350 instead of mixer 326. Similar. Noise source 370 provides a known noise level to the inputs of downconverters 340 and 350. Measurements such as noise figure (NF) and conversion gain can be made by determining the output noise levels of mixers 348 and 349. In one embodiment, the noise figure is measured by using a y-factor method in which the noise source 370 is turned on and off. In some embodiments, the output noise levels of mixers 348 and 349 are measured digitally or analogously using an A / D converter that comes with a DSP (not shown).

실시예에서, 잡음 소스(370)는 2개의 출력 잡음 밀도를 제공하는 과도 잡음비(ENR; excess noise ratio) 소스를 포함한다. 일실시예에서, 상기 잡음 소스는 애벌런치 항복 다이오드 또는 잡음 다이오드를 이용하여 구현된다. 다른 실시예에서, 다른 잡음 소스는 예를 들어 레지스터, 또는 증폭된 열적 잡음을 제공하는 회로에 사용될 수 있다. 일실시예에서, 다운컨버터(340, 350)의 잡음 성능은 2개의 출력 잡음 측정이 수행됨으로써 테스트되는데, 여기서 2개의 출력 잡음 측정 중 하나는 잡음 소스(370)의 제 1 잡음 밀도 출력을 구비하고, 다른 하나는 잡음 소스(370)의 제 2 잡음 밀도 출력을 구비한다. 그 후, 다운컨버터(340, 350)의 잡음 수치는 종래기술에서 공지된 바와 같이 y-인자 잡음 측정 기술을 이용하여 계산된다. In an embodiment, the noise source 370 includes an excess noise ratio (ENR) source that provides two output noise densities. In one embodiment, the noise source is implemented using an avalanche breakdown diode or a noise diode. In other embodiments, other noise sources may be used, for example, in resistors or circuits that provide amplified thermal noise. In one embodiment, the noise performance of downconverters 340 and 350 is tested by performing two output noise measurements, where one of the two output noise measurements has a first noise density output of noise source 370 and The other one has a second noise density output of the noise source 370. The noise figures of the downconverters 340 and 350 are then calculated using the y-factor noise measurement technique as is known in the art.

도 5는 BITE 코어 회로(500)의 실시예를 도시한다. 회로(500)는 VCO(502)를 갖고, VCO의 주파수는 DAC(512)에 의해 제어된다. VCO(502)의 하나의 출력은 VGA(504)를 통해 신호 LO_OUT으로 경로 설정되고, VCO(502)의 다른 출력은 버퍼(506)를 통해 믹서(508)로 경로 설정된다. 전력 센서(514, 516)는 VGA(504) 및 믹서(508)의 출력을 각각 감시한다. VCO(502)의 다른 출력은 인자 x에 의해 VCO(502)의 출력을 나누는 분할기(510)로 경로 설정되어 있다. 실시예에서, BITE(500)는 테스트되는 밀리미터파 회로와 같은 RF 회로를 따라 집적 회로 상에 위치된다. 테스트시에, LO_OUT은 RF 회로의 LO 입력에 연결되고, FR_OUT은 RF 회로의 입력에 연결되며, LF_IN의 입력 LF_IN은 외부에서 저주파수 신호원에 연결된다. DIV_OUT은 예를 들어 외부 주파수 카운터에 연결된다. 5 illustrates an embodiment of a BITE core circuit 500. Circuit 500 has a VCO 502, the frequency of the VCO being controlled by the DAC 512. One output of the VCO 502 is routed through the VGA 504 to the signal LO_OUT, and the other output of the VCO 502 is routed through the buffer 506 to the mixer 508. Power sensors 514 and 516 monitor the output of VGA 504 and mixer 508, respectively. The other output of the VCO 502 is routed to a divider 510 that divides the output of the VCO 502 by a factor x. In an embodiment, BITE 500 is located on an integrated circuit along an RF circuit, such as a millimeter wave circuit under test. In testing, LO_OUT is connected to the LO input of the RF circuit, FR_OUT is connected to the input of the RF circuit, and the input LF_IN of LF_IN is externally connected to the low frequency signal source. DIV_OUT is connected to an external frequency counter, for example.

일례에서, VCO는 24GHz의 주파수를 출력하도록 우선적으로 프로그래밍되어 있다. 프로그래밍은 VCO(502)를 설정하기 위한 초기 DAC 값의 선택을 포함한다. 다음에, 외부 주파수 카운터에서 DIV_OUT를 측정함으로써 VCO의 주파수가 측정된다. 제산 인자 x가 1,000,000이면, DIV_OUT은 VCO(502)가 24GHz에서 동작하는 경우에 24KHz의 주파수를 획득할 것이다. 일실시예에서, DIV_OUT이 목표 값 범위 내로 될 때까지 DAC 값은 상호작용적으로 조정된다. In one example, the VCO is preferentially programmed to output a frequency of 24 GHz. Programming includes the selection of initial DAC values for setting the VCO 502. Next, the frequency of the VCO is measured by measuring DIV_OUT at an external frequency counter. If the division factor x is 1,000,000, DIV_OUT will obtain a frequency of 24 KHz when the VCO 502 is operating at 24 GHz. In one embodiment, the DAC value is adjusted interactively until DIV_OUT falls within the target value range.

LO 조정을 필요로 하는 측정을 수행하기 위해, VGA(504)의 이득은 변화되고 그에 대응하는 전력 레벨은 전력 센서(514)를 통해 측정된다. RF_OUT에서 액티브 신호를 요구하는 측정을 수행하기 위해, 저주파수 입력이 LF_IN에서 도입되어 업컨버트된다. 예컨대, LO가 약 24GHz의 주파수로 설정되고 1MHz 톤이 LF_IN에서 도입되면, 대응하는 톤은 믹서(508)가 DSB 믹서인 경우에 약 24.001GHz 및 약 23.999GHz에서 나타날 것이다. 믹서(508)가 SSB 믹서인 경우에, 출력 톤은 약 24.001GHz 또는 약 23.999GHz에서 존재할 것이다. 그 후에, RF_OUT의 크기는 전력 센서(516)를 이용하여 측정될 수 있다. 이들 값은 예시이며 다른 주파수 및 값들이 사용될 수 있음을 이해해야 한다. In order to make measurements that require LO adjustment, the gain of VGA 504 is varied and the corresponding power level is measured via power sensor 514. To perform a measurement that requires an active signal at RF_OUT, a low frequency input is introduced at LF_IN and upconverted. For example, if the LO is set to a frequency of about 24 GHz and a 1 MHz tone is introduced at LF_IN, the corresponding tone will appear at about 24.001 GHz and about 23.999 GHz when the mixer 508 is a DSB mixer. If the mixer 508 is an SSB mixer, the output tone will be at about 24.001 GHz or about 23.999 GHz. Thereafter, the magnitude of RF_OUT can be measured using power sensor 516. It is to be understood that these values are exemplary and other frequencies and values may be used.

실시예에서, 신호 LO_OUT 및 신호 RF_OUT의 양쪽 모두는 VCO(502)로부터 도출된다. LO 신호 및 RF 신호는 서로 연관되어 있기 때문에, 주파수의 작은 변동은 밀리미터파 수신기의 테스트에 불리하게 영향을 미치지 못한다. 일부 실시예에서, 믹서(508)에 의해 RF 도메인으로 업컨버트되는 LF_IN 신호의 주파수는 테스트되는 다운컨버전 믹서의 주파수와 동일한 주파수 값을 갖는다. In an embodiment, both signal LO_OUT and signal RF_OUT are derived from VCO 502. Since the LO and RF signals are correlated, small fluctuations in frequency do not adversely affect the testing of the millimeter wave receiver. In some embodiments, the frequency of the LF_IN signal upconverted to the RF domain by the mixer 508 has the same frequency value as the frequency of the downconversion mixer under test.

본 발명은 도시된 실시예에 대해서 설명되었지만, 본 설명은 제한적인 의미로 해석되어서는 않된다. 도시된 실시예들의 다양한 변경 및 조합뿐만 아니라 본 발명의 다른 실시예도 설명에 대한 참조시에 당업자에게 있어서 자명할 것이다. 따라서, 첨부된 청구범위는 이러한 변경 또는 실시예들을 포함할 것이다.
Although the present invention has been described with respect to the illustrated embodiments, the description is not to be construed in a limiting sense. Various modifications and combinations of the embodiments shown, as well as other embodiments of the invention, will be apparent to those skilled in the art upon reference to the description. Accordingly, the appended claims will cover such modifications or embodiments.

206: 패키지 202: RFIC
204: RF 회로 208: RF 빌트인 셀프 테스트 회로
210: LF 테스트 설비206: Package 202: RFIC
204: RF circuit 208: RF built-in self test circuit
210: LF test fixture

Claims

A method of testing a radio frequency integrated circuit (RFIC) including an on-chip test circuit including an RF circuit configured to operate at high frequencies and a frequency generating circuit configured to operate during a test mode. As
Generating a high frequency test signal using the on-chip test circuit;
Measuring a signal level using an on-chip power detector;
Controlling and monitoring the on-chip test circuit using a low frequency signal;
Test method.

The method of claim 1,
The high frequency includes a high frequency greater than 10 GHz, the low frequency signal comprises a frequency less than 1 MHz
Test method.

A method of testing a radio frequency integrated circuit (RFIC) comprising an on-chip test circuit comprising an RF circuit configured to operate at a high frequency and a frequency generator circuit configured to operate only during a test mode, the method comprising:
Generating all high frequency test signals using the on-chip test circuit;
Measuring a signal level using an on-chip power detector;
Controlling and monitoring the on-chip test circuit using a low frequency signal;
Test method.

The method of claim 3, wherein
The high frequency includes a high frequency greater than 10 GHz, the low frequency signal comprises a frequency less than 1 MHz
Test method.

The method of claim 3, wherein
Testing the high frequency signal path of the RF circuit using only a low frequency test device;
Test method.

The method of claim 5, wherein
The analog interface of the low frequency test device communicates with the RFIC using only frequencies less than 1 MHz.
Test method.

As an integrated circuit,
A radio frequency (RF) circuit comprising an external high frequency interface configured to operate within a first frequency band and coupled to an output pad of the integrated circuit, and a first switchable internal high frequency interface configured to operate within the first frequency band Wow,
A test circuit comprising a variable frequency oscillator coupled to a switch coupled to the first switchable internal high frequency interface and an external low frequency interface configured to operate within a second frequency band that includes a frequency lower than the first frequency band. doing
integrated circuit.

The method of claim 7, wherein
The external low frequency interface is configured to be coupled to a low frequency tester
integrated circuit.

The method of claim 7, wherein
The first frequency band includes a frequency band including a frequency higher than 10 GHz,
The second frequency band includes a frequency lower than 1 MHz
integrated circuit.

The method of claim 7, wherein
The test circuit,
A variable gain amplifier (VGA) having an input coupled to the variable frequency oscillator and an output coupled to the switch,
A first power sensor having an input coupled to the output of the VGA and an output coupled to the external low frequency interface;
A mixer having a first input coupled to the variable frequency oscillator and an output coupled to a second high frequency interface of the RF circuit;
And a second power sensor comprising a first input coupled to the output of the mixer and an output coupled to the external low frequency interface.
integrated circuit.

11. The method of claim 10,
The test circuit further includes a temperature sensor coupled to the external low frequency interface.
integrated circuit.

11. The method of claim 10,
The mixer further comprises a second input coupled to the external low frequency interface
integrated circuit.

11. The method of claim 10,
The first power sensor and the second power sensor are connected to the external low frequency interface via an analog multiplexer.
integrated circuit.

11. The method of claim 10,
The RF circuit includes a local oscillator (LO) input coupled to the switchable internal high frequency interface.
integrated circuit.

11. The method of claim 10,
The RF circuit includes a receiver coupled to the output of the mixer via a directional coupler.
integrated circuit.

The method of claim 7, wherein
The test circuit further comprises a digital analog converter (DAC) coupled to the frequency control input of the variable frequency oscillator and a frequency divider coupled between the variable frequency oscillator and an external low frequency input.
integrated circuit.

As a semiconductor circuit,
With RF circuit,
Test circuit
Including,
The RF circuit is
A receiver comprising a local oscillator (LO) input,
An RF input coupled to an external pin of the semiconductor circuit,
The test circuit
Oscillator,
A variable gain amplifier (VGA) connected to the output of the oscillator,
A switch coupled between the output of the variable gain amplifier and the local oscillator input of the receiver, the output of the variable gain amplifier being coupled to the receiver during a test mode, and the system local oscillator being coupled to the receiver during a normal operating mode;
A first power sensor comprising an input coupled to the variable gain amplifier output and an output coupled to an external low frequency interface of the test circuit;
Mixer, the mixer comprising a first input coupled to the oscillator, a second input coupled to the external low frequency interface, and an output coupled to the input of the receiver via a coupler;
A second power sensor comprising an input coupled to the output of the mixer and an output coupled to the external low frequency interface
Semiconductor circuits.

The method of claim 17,
The test circuit,
A divider having an input coupled to the output of the oscillator and an output coupled to the external low frequency interface;
And an analog multiplexer having a first input coupled to a temperature sensor, a second input coupled to an output of the first power sensor, a third input coupled to the second power sensor, and an output coupled to the external low frequency interface.
Semiconductor circuits.

The method of claim 18,
The receiver comprises a plurality of receivers,
The coupler includes a plurality of couplers coupled between the output of the mixer and the RF input of each of the receivers,
A first power splitter is connected between the switch and a local oscillator input of the plurality of receivers,
A second power splitter is connected between the output of the mixer and the plurality of couplers
Semiconductor circuits.

The method of claim 18,
The RF circuitry operates at frequencies above 10 GHz and the external low frequency interface operates at frequencies below 1 MHz.
Semiconductor circuits.

A method of testing a radio frequency integrated circuit (RFIC) including an RF receiver and a built-in test circuit, the method comprising:
Operating the radio frequency integrated circuit in a test mode,
Operating the radio frequency integrated circuit in the test mode includes:
Coupling a local oscillator input of the RF receiver to an output of a test oscillator of the built-in test circuit;
Coupling an RF input of the RF receiver to an output of a mixer of the built-in test circuit, wherein the mixer of the built-in test circuit includes a first input coupled to the output of the test oscillator;
Applying a test frequency from an external low frequency interface of said built-in test circuit to a second input of a mixer of said built-in test circuit;
RFIC circuit test method.

22. The method of claim 21,
Changing an operating mode of the radio frequency integrated circuit from the test mode to a normal mode,
Changing the operation mode,
Shutting down the test oscillator;
Separating the output of the test oscillator of the built-in test circuit from the local oscillator input of the RF receiver.
RFIC circuit test method.

22. The method of claim 21,
Setting a local oscillator signal power;
Setting the local oscillator signal power,
Measuring an output level of a test variable gain amplifier connected between the test oscillator and the local oscillator input via a first power detector comprising an output coupled to an external low frequency interface of the built-in test circuit;
Adjusting the gain of a test variable gain amplifier based on the measurement to provide a target local oscillator signal level.
RFIC circuit test method.

22. The method of claim 21,
Determining a conversion gain;
Determining the conversion gain,
Measuring a first signal level at the output of the mixer through a second power detector comprising an output coupled to an external low frequency interface of the built-in test circuit;
Measuring a second signal level at the output of the receiver;
Determining a conversion gain based on the measurement of the first signal level and the measurement of the second signal level.
RFIC circuit test method.

22. The method of claim 21,
Setting a frequency of the test oscillator;
Setting the frequency,
Dividing the output frequency of the oscillator;
Providing the divided oscillator frequency to the external low frequency interface;
Measuring the divided oscillator frequency;
Adjusting a frequency setting for the test oscillator based on the measurement
RFIC circuit test method.

The method of claim 25,
Adjusting the frequency includes writing a value to a digital-to-analog (DAC) converter including an output coupled to the frequency control input of the test oscillator.
RFIC circuit test method.