KR101329382B1 - 유기전계발광표시장치 및 그 제조방법 - Google Patents

유기전계발광표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR101329382B1
KR101329382B1 KR1020070047491A KR20070047491A KR101329382B1 KR 101329382 B1 KR101329382 B1 KR 101329382B1 KR 1020070047491 A KR1020070047491 A KR 1020070047491A KR 20070047491 A KR20070047491 A KR 20070047491A KR 101329382 B1 KR101329382 B1 KR 101329382B1
Authority
KR
South Korea
Prior art keywords
substrate
light emitting
groove
display device
frit
Prior art date
Application number
KR1020070047491A
Other languages
English (en)
Other versions
KR20080101146A (ko
Inventor
김우찬
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070047491A priority Critical patent/KR101329382B1/ko
Publication of KR20080101146A publication Critical patent/KR20080101146A/ko
Application granted granted Critical
Publication of KR101329382B1 publication Critical patent/KR101329382B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/871Self-supporting sealing arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/871Self-supporting sealing arrangements
    • H10K59/8723Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers

Abstract

본 발명은 제 1 기판, 상기 제 1 기판 상에 위치하며, 다수개의 서브픽셀을 포함하는 발광부, 상기 제 1 기판과 대향하며, 일면에 홈을 포함하는 제 2 기판 및 상기 제 2 기판의 홈 내에 위치하며, 상기 제 1 기판과 제 2 기판을 합착하는 프릿을 포함하는 것을 특징으로 하는 유기전계발광표시장치를 제공한다.
프릿, 유기전계발광표시장치

Description

유기전계발광표시장치 및 그 제조방법{Organic Light Emitting Diode Display Device And Manufacturing For The Same}
도 1은 본 발명의 일 실시예에 따른 유기전계발광표시장치를 도시한 평면도.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 유기전계발광표시장치의 제조방법을 설명하기 위한 공정별 단면도.
도 3은 본 발명의 다른 실시예에 따른 유기전계발광표시장치의 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
400 : 제 1 기판 405 : 버퍼층
410 : 반도체층 415 : 제 1 절연막
420 : 게이트 전극 425 : 제 2 절연막
430a, 430b : 콘택홀들
435a : 소오스 전극 435b : 드레인 전극
440 : 제 3 절연막 445 : 비어홀
450 : 제 1 전극 455 : 제 4 절연막
460 : 개구부 470 : 발광층
475 : 제 2 전극 480 : 스페이서
490 : 제 2 기판 500 : 홈
510 : 프릿
본 발명은 유기전계발광표시장치 및 그 제조방법에 관한 것이다.
최근, 평판표시장치(FPD: Flat Panel Display)는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정표시장치(Liquid Crystal Display : LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 전계방출표시장치(Field Emission Display: FED), 유기전계발광표시장치(Organic Light Emitting Diode Display Device) 등과 같은 여러 가지의 평면형 디스플레이가 실용화되고 있다.
이들 중, 액정표시장치는 음극선관에 비하여 시인성이 우수하고, 평균소비전력 및 발열량이 작으며, 또한, 유기전계발광표시장치는 응답속도가 1ms 이하로서 고속의 응답속도를 가지며, 소비 전력이 낮고, 자체 발광이므로 시야각에 문제가 없어서, 차세대 평판 표시 장치로 주목받고 있다.
상기 유기전계발광표시장치는 유기물을 포함하는 발광층에서 자발광하는 표시장치로, 발광층의 유기물이 외부의 수분 또는 산소에 의해 쉽게 열화되는 성질을 가지고 있다. 따라서, 발광층의 유기물이 외부의 수분 또는 산소에 의해 열화되는 것을 방지해야 한다.
종래의 유기전계발광표시장치에서, 제 1 기판과 제 2 기판을 봉지하는 봉지재로 실런트를 주로 사용하고 있다. 그러나, 실런트는 아크릴계 또는 에폭시계 수지 등의 유기물로 이루어져 있기 때문에, 실런트를 통해 외부의 수분과 산소가 표시장치 내부로 침투하게 되어 발광층이 열화되는 단점이 있다.
또한, 박형화의 추세에 따라 제 1 기판과 제 2 기판 사이의 간격이 좁아져서, 외부의 충격에 의해 봉지기판의 일면에 위치한 흡습제와 기판 상의 표시부가 닿게 되어 암점이 발생하는 문제점이 있다.
따라서, 본 발명은 밀봉 특성 및 기구적 신뢰성을 향상시켜 유기전계발광표시장치의 신뢰성을 향상시키고, 박형화를 실현할 수 있는 유기전계발광표시장치 및 그 제조방법을 제공한다.
상기한 목적을 달성하기 위해, 본 발명은, 제 1 기판, 상기 제 1 기판 상에 위치하며, 다수개의 서브픽셀을 포함하는 발광부, 상기 제 1 기판과 대향하며, 일면에 홈을 포함하는 제 2 기판 및 상기 제 2 기판의 홈 내에 위치하며, 상기 제 1 기판과 제 2 기판을 합착하는 프릿을 포함하는 것을 특징으로 하는 유기전계발광표 시장치를 제공한다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세하게 설명하도록 한다.
<실시예>
도 1은 본 발명의 일 실시예에 따른 유기전계발광표시장치를 도시한 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 유기전계발광표시장치는 제 1 기판(100), 발광부(I), 베젤 영역(II), 제 2 기판(190), 홈(200) 및 프릿(210)을 포함한다.
먼저, 발광부(I)는 다수개의 박막 트랜지스터와 하나의 발광 다이오드를 포함하는 다수개의 서브픽셀로 이루어진다. 이를 자세히 살펴보면, 제 1 기판(100) 상에 버퍼층(105)이 위치하며, 버퍼층(105) 상에 반도체층(110)이 위치한다. 반도체층(110)을 덮도록 게이트 절연막인 제 1 절연막(115)이 위치하며, 제 1 절연막(115)상에 반도체층(110)의 일정 영역과 대응되는 게이트 전극(120)이 위치한다.
게이트 전극(120)을 포함하는 제 1 기판(100) 전면에 층간 절연막인 제 2 절연막(125)이 위치하며, 제 2 절연막(125) 및 제 1 절연막(115) 내에 반도체층(110)의 일부를 노출시키는 콘택홀들(130a, 130b)이 위치한다.
제 2 절연막(125) 상에 콘택홀들(130a, 130b)을 통하여 반도체층(110)과 전기적으로 연결되는 소오스 및 드레인 전극(135a, 135b)이 위치한다. 따라서, 박막 트랜지스터를 구성한다.
박막 트랜지스터의 소오스 및 드레인 전극(135a, 135b)을 포함하는 제 1 기판(100) 전면에 패시베이션막인 제 3 절연막(140)이 위치한다.
제 3 절연막(140) 내에 소오스 및 드레인 전극(135a, 135b) 중 어느 하나를 노출시키는 비어홀(145)이 위치하며, 제 3 절연막(140) 상에 비어홀(145)을 통하여 소오스 및 드레인 전극(135a, 135b) 중 어느 하나와 전기적으로 연결되는 제 1 전극(150)이 위치한다.
제 1 전극(150) 상에 인접하는 제 1 전극들을 절연시키며, 제 1 전극(150)의 일부를 노출시키는 개구부(160)를 포함하는 화소정의막인 제 4 절연막(155)이 위치한다. 개구부(160)에 의해 노출된 제 1 전극(150) 상에 발광층(170)이 위치한다. 발광층(170)을 포함한 제 1 기판(100) 상에 제 2 전극(175)이 위치한다.
상기 제 1 전극(150), 발광층(170) 및 제 2 전극(175)은 하나의 발광 다이오드를 이루게 된다.
따라서, 다수개의 박막 트랜지스터 및 하나의 발광 다이오드를 포함하는 서브픽셀이 이뤄지고, 다수개의 서브픽셀을 포함하는 발광부(I)를 이룬다.
상기 발광부(I)의 각 서브픽셀 사이에는 제 1 기판(100)과 제 2 기판(190)을 지지하는 스페이서(180)가 위치한다. 스페이서(180)는 외부 충격에 의해 봉지기판과 기판 상의 발광부가 접촉하게 되어 손상되는 것을 방지하는 역할을 한다.
제 1 기판(100) 상에 상기 발광부(I) 이외에 영역은 베젤 영역(II)이 되고, 추후 프릿(210)은 베젤 영역(II)에 위치하여 제 1 기판(100)과 제 2 기판(190)을 접착하게 된다.
다음, 본 발명의 일 실시예에 따른 유기전계발광표시장치의 제 2 기판(190), 홈(200) 및 프릿(210)에 대해 살펴보면, 제 1 기판(100)에 대향하는 제 2 기판(190)이 위치한다.
상기 제 2 기판(190)에는 제 1 기판(100)의 발광부(I)와 대응하는 영역 이외의 베젤 영역(II)에 홈(200)이 위치한다. 홈(200)의 깊이는 제 2 기판(190) 두께의 0.15 내지 3.5%의 비율로 이루어질 수 있고, 홈(200)은 1 내지 17㎛의 깊이(D)를 갖을 수 있다. 또한, 홈(200)의 폭(W)은 베젤 영역(II) 폭의 7 내지 80%의 비율로 형성할 수 있고, 홈(200)은 0.22 내지 2.2mm의 폭(W)을 갖을 수 있다.
상기 홈(200) 내부에 프릿(210)이 위치한다. 프릿(210)은 4 내지 20㎛의 높이로 형성할 수 있다. 또한, 프릿(210)은 0.2 내지 2mm의 폭으로 형성할 수 있다.
프릿(210)은 홈(200) 내부에 위치하여 제 1 기판(100)과 접착됨으로써 제 1 기판(100)과 제 2 기판(190)을 밀봉한다.
이상과 같은 구조를 갖는 본 발명의 일 실시예에 따른 유기전계발광표시장치는 제 2 기판의 일면에 홈을 형성하고 상기 홈의 내부에 프릿을 형성한다. 따라서, 프릿과 제2기판의 접촉 면적이 넓어져 제 1 기판과 제 2 기판의 밀봉특성을 향상시켜, 외부의 수분과 산소의 침투에 의해 발광층의 유기물이 열화되는 것을 방지할 수 있다.
또한, 제 1 기판과 제 2 기판 사이에 스페이서를 형성함에 따라, 제 1 기판 과 제 2 기판 사이의 간격을 최소화하면서 외부의 충격으로부터 내부 소자를 보호할 수 있는 이점이 있다.
따라서, 본 발명의 일 실시예에 따른 유기전계발광표시장치는 제품의 신뢰성 향상 및 박형화를 실현할 수 있는 유기전계발광표시장치를 제공할 수 있는 이점이 있다.
이하에서는 도 2a 내지 도 2d를 참조하여, 상기와 같은 구조를 갖는 본 발명의 일 실시예에 따른 유기전계발광표시장치의 제조방법을 설명하기로 한다.
도 2a를 참조하면, 유리, 플라스틱 또는 금속으로 이루어진 제 1 기판(400) 상에 버퍼층(405)을 형성한다. 버퍼층(405)은 기판(400)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막 트랜지스터를 보호하기 위해 형성하는 것으로, 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 등을 사용하여 선택적으로 형성할 수 있다.
이어, 상기 버퍼층(405) 상에 반도체층(410)을 형성한다. 반도체층(410)은 비정질 실리콘을 사용할 수 있으며, 비정질 실리콘을 결정화한 다결정 실리콘을 사용할 수 도 있다.
다음, 도 2b를 참조하면, 상기 반도체층(410)을 덮도록 게이트 절연막인 제 1 절연막(415)을 형성한다. 제 1 절연막(415)은 실리콘 산화막, 실리콘 질화막 또는 이들의 이중층으로 형성할 수 있다.
이어서, 상기 제 1 절연막(415) 상에 반도체층(410)의 일정 영역과 대응되는 게이트 전극(420)을 형성한다. 게이트 전극(420)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금일 수 있다.
다음으로, 게이트 전극(420)을 포함하는 제 1 기판(400) 상에 층간 절연막인 제 2 절연막(425)을 형성한 다음, 제 2 절연막(425) 및 제 1 절연막(415)을 식각하여, 반도체층(410)의 일부를 노출시키는 콘택홀들(430a, 430b)을 형성한다.
이어, 상기 제 2 절연막(425) 상에 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni) 및 구리(Cu) 등의 금속을 증착한 후 패터닝하여 소오스 전극(435a) 및 드레인 전극(435b)를 형성하여 박막 트랜지스터를 완성한다.
본 발명의 일 실시예에서는 반도체층 상부에 게이트 전극이 위치하는 탑(Top) 게이트형 박막 트랜지스터를 개시하였지만, 이와는 달리 게이트 전극이 반도체층 하부에 위치하는 바텀(Bottom) 게이트형 박막 트랜지스터를 사용할 수 있다.
이어, 도 2c를 참조하면, 소오스 전극(435a) 및 드레인 전극(435b)을 포함하는 제 1 기판(400) 상에 제 3 절연막(450)을 형성한다. 제 3 절연막(440)은 하부 구조의 단차를 완화시키기 위한 평탄화막일 수 있으며, 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물 또는 실리콘 산화물을 액상 형태로 코팅한 다음 경화시키는 SOG(spin on glass)와 같은 무기물을 사용하여 형성할 수도 있다.
그런 다음, 제 3 절연막(445)을 식각하여, 소오스 전극(435a) 및 드레인 전극(435b) 중 어느 하나를 노출시키는 비어홀(445)을 형성한다. 이어, 상기 비어홀(445)을 통하여 소오스 전극(435a) 및 드레인 전극(435b) 중 어느 하나와 연결되는 제 1 전극(450)을 형성한다.
제 1 전극(450)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명도전막으로 형성할 수 있다. 또한, 전면발광형 구조로 형성할 경우 투명도전막의 하부에 알루미늄(Al), 알루미늄-네오디움(Al-Nd), 은(Ag), 은 합금(Ag alloy) 등과 같은 고반사율의 특성을 갖는 반사금속막을 더 포함할 수 있고, 투명도전막/반사금속막/투명도전막의 구조로 형성될 수 있으며, 예를 들어 ITO/Ag/ITO일 수 있다. 이때, 투명도전막과 반사금속막 사이에는 버퍼층을 더 포함할 수 있다.
이어, 1 전극(450) 상에 인접하는 제 1 전극들을 절연시키기 위하여 제 4 절연막(455)을 형성한다. 그런 다음, 제 4 절연막(455)을 식각하여 제 1 전극(450)을 노출시키는 개구부(460)를 형성한다.
제 1 전극(450)을 노출시키는 개구부(460) 내에 발광층(470)을 형성한다. 발광층(470)은 진공증착법, 레이저 열 전사법, 스크린 프린팅법 등을 이용하여 형성할 수 있다. 또한, 발광층(470)의 상부 또는 하부에 정공주입층, 정공수송층, 전자수송층 및 전자주입층 중 어느 하나 이상의 층을 추가로 포함할 수 있다.
이어, 발광층(470)을 포함한 제 1 기판(400) 상에, 제 2 전극(475)을 형성한다. 제 2 전극(475)은 일함수가 낮은 금속들로 은(Ag), 마그네슘(Mg), 칼슘(Ca) 등 을 사용할 수 있다. 따라서, 제 1 전극(450), 발광층(470) 및 제 2 전극(475)을 포함하는 발광 다이오드를 완성한다.
그러므로, 다수개의 박막 트랜지스터 및 발광 다이오드를 포함하는 다수개의 서브픽셀로 이루어진 발광부(I)가 제조된다.
다음, 상기 각 서브픽셀 사이에 스페이서(480)를 형성한다. 스페이서(480)는 제 1 기판(400)과 제 2 기판 사이에 간격을 유지하는 역할을 하며, 외부의 충격에 의해 발광부가 손상되는 것을 방지할 수 있는 역할을 할 수 있다.
이어, 도 2d를 참조하면, 제 1 기판(400)과 대향하는 제 2 기판(490)을 준비한다. 상기 제 2 기판(490) 일면에 제 1 기판(400)의 발광부(I)와 대응하는 영역 이외의 영역인 베젤 영역(II)에 홈(500)을 형성한다. 상기 홈(500)은 샌드 블라스트법 또는 에칭법을 이용하여 형성할 수 있다.
이때, 홈(500)의 깊이는 제 2 기판(490) 두께의 0.15 내지 3.5%의 비율로 형성할 수 있다. 여기서, 제 2 기판(490)은 0.5 내지 0.7mm의 두께로 이루어질 수 있는 점을 고려할 경우에, 홈(500)의 깊이가 제 2 기판(490) 두께의 0.15% 이상이면, 추후 프릿의 접촉 면적을 넓혀 프릿과 기판들 사이의 접착력을 향상시킬 수 있고, 홈(500)의 깊이가 제 2 기판(490) 두께의 3.5% 이하이면, 제 2 기판의 기구적 신뢰성을 저하시키지 않는 이점이 있다.
이때, 홈(500)은 1 내지 17㎛의 깊이(D)를 갖을 수 있다. 여기서, 홈(500)의 깊이가 1㎛ 이상이면, 추후 프릿의 접촉 면적을 넓혀 프릿과 기판들 사이의 접착력을 향상시킬 수 있고, 홈(500)의 깊이가 17㎛ 이하이면, 제 1 기판과 제 2 기판 사 이의 간격을 최소화하여 박형화를 이룰 수 있는 이점이 있다.
또한, 홈(500)의 폭(W)은 베젤 영역(II) 폭의 7 내지 99%의 비율로 형성할 수 있다. 여기서, 베젤 영역(II)은 2.2인치 패널을 기준으로 2.1 내지 2.7mm일 수 있지만, 패널 사이즈에 따라 변동할 수 있는 점을 고려할 때, 홈(500)의 폭이 베젤 영역(II) 폭의 7% 이상이면, 추후 프릿의 접촉 면적을 넓혀 프릿과 기판들 사이의 접착력을 향상시킬 수 있고, 홈(500)의 폭이 베젤 영역(II) 폭의 99% 이하이면, 제 2 기판(490)의 기구적 신뢰성을 향상시킬 수 있는 이점이 있다.
홈(500)은 0.22 내지 2mm의 폭(W)을 갖을 수 있다. 여기서, 홈(500)의 폭이 0.22mm 이상이면, 프릿의 폭이 넓게 형성될 수 있기 때문에 제 1 기판과 제 2 기판의 접착력을 향상시킬 수 있으며, 외부의 수분과 산소를 효과적으로 차단할 수 있고, 홈(500)의 폭이 2.2mm 이하이면, 홈의 폭이 너무 넓어져 표시장치의 발광부가 축소되는 것을 방지하여 개구율을 향상시킬 수 있는 이점이 있다.
이어, 상기 홈(500) 내부에 프릿(510)을 형성한다. 프릿(510)은 10-3cc/m2day이상의 산소 차단능력과 10-6g/m2day 이상의 수분 차단능력을 나타내는 밀봉특성을 지닌 물질로서 IR 경화가 가능한 물질을 사용할 수 있으며, 예를 들어 산화칼륨(K2O), 산화철(Fe2O3), 산화안티늄(Sb2O3), 산화아연(ZnO), 인산(P2O5), 산화바나듐(V2O5), 산화티타늄(TiO2), 산화알루미늄(Al2O3), 산화텅스텐(WO3), 산화비스무스(Bi2O3), 산화규소(SiO2), 산화붕소(B2O3), 산화납(PbO), 산화바륨(BaO), 산화텔루 륨(TeO), 등의 물질을 주요 구성요소로 포함할 수 있다.
또한, 프릿(Frit)(510)은 필러(Filler)를 더 포함할 수 있다. 필러는 예를 들어, 코디어라이트, 인산지르코닐, β-유크립타이트, β-스포듀멘, 지르콘, 알루미나, 뮬라이트, 실리카, β-석영고용체, 규산아연, 티탄산 알루미늄 등의 저팽창 세라믹 분말을 포함할 수 있다.
필러(Filler)는 유리 기판과의 열팽창계수와 프릿의 열팽창계수를 부합하도록 하는 역할을 할 수 있다. 만약 유리 기판과 프릿의 열팽창계수가 다르면, 프릿과 유리 기판이 온도에 의해서 변형되는 정도가 달라지게 된다. 이에 따라, 프릿과 유리 기판의 계면에서 스트레스가 발생되어 프릿 또는 기판이 휘거나 손상될 수 있다. 따라서, 유리 기판과 프릿의 열팽창계수는 실질적으로 유사할 수 있다.
또한, 필러는 프릿의 결정화도를 증진시키는 역할을 할 수 있다. 여기서, 프릿과 같은 결정화 유리는 열처리에 의해 결정화될 수 있다. 즉, 용융상태에 있는 유리에서 소수의 고립된 흠 즉, 불순물의 상 경계에서 핵이 형성되기 시작하여 큰 결정으로 성장된다. 최종적으로 결정화된 결정질 입도는 0.1 내지 1㎛로 형성될 수 있다.
상기 결정화 과정에 의해 유리 재료의 90% 이상이 결정화될 수 있다. 결정화 되지 않은 소량의 잔류 유리상은 결정입계의 부피를 채우게 되는데, 이때, 기계적 충격에 대한 유리의 저항성을 저하시키는 기공을 제거하여 유리의 기계적 신뢰성을 향상시킬 수 있다. 또한, 유리 재료들의 낮은 열팽창계수 특성에 의해 열충격에 대한 저항성을 향상시킬 수 있다.
또한, 프릿(510)은 전이 금속을 더 포함할 수 있다. 전이 금속은 프릿의 열팽창 특성을 조정하고, 추후 조사되는 레이저의 주파수에 따른 흡수 특성을 조정할 수 있다. 전이 금속은 800nm의 파장 범위에서 높은 흡수율을 갖는 것으로, 프릿에 레이저를 조사할 경우에 프릿이 빛을 흡수하지 못하여 투과되는 것을 방지하기 위한 역할을 한다. 여기서, 전이 금속은 예를 들어, 크롬 (Cr), 철 (Fe), 망간 (Mn), 코발트 (Co), 구리 (Cu), 바나듐(V) 등을 포함할 수 있다.
또한 부가적으로 첨가물인 산화 아연 규소(ZnSiO4), 산화 납 티타늄(PbTiO3), 산화 지르코늄(ZrO2), 유크립타이트(eucrytite) 등을 더 포함할 수 있다.
프릿(510)은 상기 물질들을 포함한 프릿 페이스트를 디스펜싱(Dispensing)법 또는 스크린 인쇄(Screen Printing)법을 사용하여 제 2 기판(490)의 홈(500)에 도포한다.
이때, 상기 프릿(510)은 4 내지 20㎛의 높이로 형성할 수 있다. 여기서, 프릿(510)의 높이가 4㎛ 이상이면, 제 2 기판과 제 1 기판 상의 발광부가 접촉되는 것을 방지할 수 있는 이점이 있고, 프릿(510)의 높이가 20㎛ 이하이면, 표시장치가 너무 두꺼워지는 것을 방지하여 박형화를 실현할 수 있는 이점이 있다.
또한, 상기 프릿(510)은 0.2 내지 2mm의 폭으로 형성할 수 있다. 여기서, 프릿(510)의 폭이 0.2mm 이상이면, 제 1 기판과 제 2 기판 사이의 접착력을 향상시킬 수 있고, 프릿(510)의 폭이 2mm 이하이면, 프릿의 폭이 너무 넓어 발광부가 축소되 는 것을 방지하여, 개구율을 향상시킬 수 있는 이점이 있다.
이어, 상기 프릿(510)이 도포된 제 2 기판(490)과 제 1 기판(400)을 얼라인하여 합착한 후에, 상기 프릿(510)에 레이저를 조사한다. 여기서, 프릿은 조사되는 레이저의 광학적 성질에 의존하게 된다. 이때, 레이저는 800 내지 900nm의 파장 범위를 갖는 것으로써, 예를 들어, 810nm의 파장을 갖는 티타늄-사파이어(Ti-Sapphire), 이산화탄소(Co2), 810nm의 파장을 갖는 적외선 램프(Infrared lamp), 800 내지 900nm의 파장을 갖는 반도체 레이저(Semiconductor laser) 등의 레이저를 사용할 수 있다.
이때, 제 1 기판(400) 및 제 2 기판(490)은 프릿(510)에 비해 유리연화점이 높을 수 있다. 따라서, 제 1 기판(400)과 제 2 기판(490)을 합착하기 위해 프릿(510)에 레이저 조사시, 제 1 및 제 2 기판들이 레이저의 고열에 손상되는 것을 방지할 수 있다.
따라서, 제 1 기판(400)과 제 2 기판(490)을 봉지하여 본 발명의 일 실시예에 따른 유기전계발광표시장치를 완성한다.
도 3은 본 발명의 다른 실시예에 따른 유기전계발광표시장치의 단면도이다.
하기에 개시된 본 발명의 다른 실시예에 따른 유기전계발광표시장치는 전술한 일 실시예에 따른 유기전계발광표시장치에서 돌기부를 더 포함하는 실시예로 중복되는 부분의 설명은 생략한다.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 유기전계발광표시장치는 제 1 기판(600)의 베젤 영역(II)에 돌기부(720)를 더 포함할 수 있다. 돌기부(720)는 제 2 기판(690)의 홈(700)의 위치와 대응되도록 위치할 수 있으며, 제 2 전극(675) 상에 스페이서(680)를 형성함과 동시에 형성될 수 있다.
따라서, 본 발명의 다른 실시예에 따른 유기전계발광표시장치는 돌기부(720)가 더 형성됨에 따라, 추후 기판들과 합착시에 프릿(710)과의 접촉면적을 넓힐 수 있어 기판들의 봉지효과를 더 향상시킬 수 있는 이점이 있다.
상기와 같이, 본 발명의 실시예들에 따른 유기전계발광표시장치는 제 2 기판의 일면에 홈을 형성하고 상기 홈의 내부에 프릿을 형성함으로써, 제 1 기판과 제 2 기판의 밀봉특성을 향상시켜, 외부의 수분과 산소의 침투에 의해 발광층의 유기물이 열화되는 것을 방지할 수 있다.
또한, 제 1 기판과 제 2 기판 사이에 스페이스를 형성함에 따라, 제 1 기판과 제 2 기판 사이의 간격을 최소화하면서 외부의 충격으로부터 내부 소자를 보호할 수 있는 이점이 있다.
따라서, 본 발명의 일 실시예에 따른 유기전계발광표시장치는 제품의 신뢰성 향상 및 박형화를 실현할 수 있는 유기전계발광표시장치를 제공할 수 있는 이점이 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다 는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
상술한 바와 같이, 본 발명의 유기전계발광표시장치 및 그 제조방법은 유기전계발광표시장치의 신뢰성을 향상시키고, 박형화를 실현할 수 있는 이점이 있다.

Claims (11)

  1. 제 1 기판;
    상기 제 1 기판 상에 위치하며, 다수개의 서브픽셀을 포함하는 발광부;
    상기 제 1 기판과 대향하며, 일면에 홈을 포함하는 제 2 기판; 및
    상기 제 2 기판의 홈 내에 위치하며, 상기 제 1 기판과 제 2 기판을 합착하는 프릿을 포함하며,
    상기 프릿은 상기 홈 내면과 상기 제 1 기판에만 컨택하고,
    상기 제 1 기판은 상기 제 2 기판의 홈과 대응하는 돌기부를 더 포함하되 상기 프릿은 상기 돌기부에 컨택하는 것을 특징으로 하는 유기전계발광표시장치.
  2. 제 1항에 있어서,
    상기 서브픽셀은 제 1 전극, 발광층 및 제 2 전극을 포함하는 것을 특징으로 하는 유기전계발광표시장치.
  3. 제 1항 또는 제 2항에 있어서,
    상기 서브픽셀은 반도체층, 게이트 전극, 게이트 절연막, 소오스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 더 포함하는 것을 특징으로 하는 유기전계발광표시장치.
  4. 제 1항에 있어서,
    상기 홈은 상기 제 2 기판 두께의 0.15 내지 3.5%의 깊이를 갖는 것을 특징으로 하는 유기전계발광표시장치.
  5. 제 1항에 있어서,
    상기 홈은 1 내지 17㎛의 깊이를 갖는 것을 특징으로 하는 유기전계발광표시장치.
  6. 제 1항에 있어서,
    상기 기판은 상기 발광부의 외곽 영역에 위치하는 베젤 영역을 더 포함하며,
    상기 홈은 상기 베젤 영역 폭의 7 내지 99%의 폭을 갖는 것을 특징으로 하는 유기전계발광표시장치.
  7. 제 1항에 있어서,
    상기 홈은 0.22 내지 2.2mm의 폭을 갖는 것을 특징으로 하는 유기전계발광표시장치.
  8. 제 1항에 있어서,
    상기 각 서브픽셀 사이에 스페이서를 더 포함하는 것을 특징으로 하는 유기전계발광표시장치.
  9. 제 1항에 있어서,
    상기 홈은 상기 발광부와 대응하는 제 2 기판 영역 이외에 위치하는 것을 특징으로 하는 유기전계발광표시장치.
  10. 삭제
  11. 삭제
KR1020070047491A 2007-05-16 2007-05-16 유기전계발광표시장치 및 그 제조방법 KR101329382B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070047491A KR101329382B1 (ko) 2007-05-16 2007-05-16 유기전계발광표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070047491A KR101329382B1 (ko) 2007-05-16 2007-05-16 유기전계발광표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20080101146A KR20080101146A (ko) 2008-11-21
KR101329382B1 true KR101329382B1 (ko) 2013-11-14

Family

ID=40287450

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070047491A KR101329382B1 (ko) 2007-05-16 2007-05-16 유기전계발광표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101329382B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101234229B1 (ko) * 2010-06-11 2013-02-18 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR101989940B1 (ko) * 2012-05-11 2019-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치의 제작 방법
CN103311445B (zh) 2012-12-24 2016-03-16 上海天马微电子有限公司 有机发光二极管封装结构及其形成方法
KR102283856B1 (ko) * 2013-11-22 2021-08-03 삼성디스플레이 주식회사 유기 발광 표시장치 및 그의 제조방법
KR102603594B1 (ko) * 2016-08-26 2023-11-20 엘지디스플레이 주식회사 유기 발광 표시 장치
CN107464832B (zh) * 2017-08-01 2019-10-01 上海天马微电子有限公司 有机发光显示面板及制备方法、有机发光显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070001531A (ko) * 2005-06-29 2007-01-04 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치
JP2007035536A (ja) * 2005-07-29 2007-02-08 Rohm Co Ltd フラットパネルディスプレイ
KR100703457B1 (ko) * 2006-04-07 2007-04-03 삼성에스디아이 주식회사 유기 전계 발광 표시장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070001531A (ko) * 2005-06-29 2007-01-04 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치
JP2007035536A (ja) * 2005-07-29 2007-02-08 Rohm Co Ltd フラットパネルディスプレイ
KR100703457B1 (ko) * 2006-04-07 2007-04-03 삼성에스디아이 주식회사 유기 전계 발광 표시장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20080101146A (ko) 2008-11-21

Similar Documents

Publication Publication Date Title
KR100867925B1 (ko) 유기전계발광표시장치 및 그 제조방법
TWI715561B (zh) 有機發光顯示設備
KR100712185B1 (ko) 유기전계발광표시장치 및 그 제조방법
US8026511B2 (en) Organic light emitting display device and method of fabricating the same
EP1814182B1 (en) Organic light emitting display device
EP1814174B1 (en) Organic light-emitting display device and method for fabricating the same
KR100712177B1 (ko) 유기전계발광표시장치 및 그 제조방법
EP1811571B1 (en) Organic light emitting display and method of fabricating the same
EP1814177B1 (en) Oganic light-emitting display device and method for fabricating the same
US20070170846A1 (en) Organic light emitting display and method of fabricating the same
WO2011004567A1 (ja) 有機エレクトロルミネッセンス表示装置及びその製造方法
KR101329382B1 (ko) 유기전계발광표시장치 및 그 제조방법
US11183663B2 (en) Display apparatus and method of manufacturing the same
KR100703458B1 (ko) 유기전계발광 표시 장치 및 그의 제작 방법
US20070170857A1 (en) Organic light-emitting display device and method of manufacturing the same
JP2007200858A (ja) 有機電界発光表示装置及びその製造方法
JP2011018479A (ja) 有機エレクトロルミネッセンス表示装置及びその製造方法
CN102544056A (zh) 有机发光显示装置及其制造方法
KR102107008B1 (ko) 유기 발광 표시장치 및 그의 제조방법
KR101323394B1 (ko) 유기전계발광표시장치
KR100703518B1 (ko) 유기전계발광 표시 장치 및 그의 제작 방법
CN110858631A (zh) 有机发光显示装置及其制造方法
EP1811570B1 (en) Organic light emitting display and method of fabricating the same
KR20090069558A (ko) 유기 전계 발광 표시 장치 및 그 제조방법
KR20080086038A (ko) 유기전계발광표시장치 및 그 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191015

Year of fee payment: 7