KR101307963B1 - An array substrate of Organic Electroluminescent Display Device and the method for fabricating thereof - Google Patents

An array substrate of Organic Electroluminescent Display Device and the method for fabricating thereof Download PDF

Info

Publication number
KR101307963B1
KR101307963B1 KR1020070113710A KR20070113710A KR101307963B1 KR 101307963 B1 KR101307963 B1 KR 101307963B1 KR 1020070113710 A KR1020070113710 A KR 1020070113710A KR 20070113710 A KR20070113710 A KR 20070113710A KR 101307963 B1 KR101307963 B1 KR 101307963B1
Authority
KR
South Korea
Prior art keywords
test pad
signal wire
signal
pad
light emitting
Prior art date
Application number
KR1020070113710A
Other languages
Korean (ko)
Other versions
KR20090047721A (en
Inventor
김광호
오두환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070113710A priority Critical patent/KR101307963B1/en
Publication of KR20090047721A publication Critical patent/KR20090047721A/en
Application granted granted Critical
Publication of KR101307963B1 publication Critical patent/KR101307963B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/846Passivation; Containers; Encapsulations comprising getter material or desiccants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 유기전계 발광소자에 관한 것으로, 자세하게는 전부식 및 정전기로부터의 불량을 방지할 수 있는 유기전계 발광소자에 관한 것이다.The present invention relates to an organic light emitting device, and more particularly, to an organic light emitting device capable of preventing defects from catering and static electricity.

이를 위해, 본 발명에서는 기판 상의 온/오프 패드부에 대응된 신호 배선과 저항부와 검사 패드와 쇼팅 바에 있어서, 스크라이브 라인이 지나가는 검사 패드와 쇼팅 바 사이 구간에 대응된 신호 배선을 전식 및 부식에 강한 투명한 도전성 물질로 구성하고, 상기 검사 패드의 상측과 하측에 저항이 작은 물질과 큰 물질로 신호 배선을 각각 구성하는 것을 특징으로 한다.To this end, in the present invention, the signal wiring corresponding to the on / off pad portion on the substrate, the resistance portion, the test pad, and the shorting bar, the signal wiring corresponding to the section between the test pad and the shorting bar through which the scribe line passes through It is made of a strong transparent conductive material, and the signal wiring is composed of a material having a small resistance and a large material on the upper side and the lower side of the test pad, respectively.

전술한 구성은 커팅 공정 및 어레이 소자의 형성 과정에서 발생된 정전기가 온/오프 패드부로 유입되더라도, 검사 패드 하측에 비해 상측에 대응된 신호 배선이 저항이 작은 물질로 이루어지므로 저항이 작은 신호 배선을 타고 기판의 외부로 방출되는 구조를 갖는다.In the above-described configuration, even if static electricity generated during the cutting process and the formation of the array element flows into the on / off pad part, the signal wires corresponding to the upper side of the test pad are made of a material having a low resistance compared to the lower side of the test pad. The ride has a structure that is released to the outside of the substrate.

따라서, 본 발명에서는 전식 및 부식과 정전기의 유입에 따른 불량을 동시에 해결할 수 있는 장점을 갖는다.Therefore, in the present invention, there is an advantage that can be solved at the same time the failure due to the induction of corrosion and corrosion and static electricity.

Description

유기전계 발광소자용 어레이 기판 및 그 제조방법{An array substrate of Organic Electroluminescent Display Device and the method for fabricating thereof}An array substrate of organic electroluminescent display device and the method for fabricating

본 발명은 유기전계 발광소자에 관한 것으로, 자세하게는 전부식 및 정전기로부터의 불량을 방지할 수 있는 유기전계 발광소자에 관한 것이다.The present invention relates to an organic light emitting device, and more particularly, to an organic light emitting device capable of preventing defects from catering and static electricity.

일반적으로 유기전계 발광소자는 전자 주입전극과 정공 주입전극으로부터 각각 전자와 정공을 발광층 내부로 주입시켜, 주입된 전자와 정공이 결합한 엑시톤(exciton)이 여기상태로부터 기저상태로 떨어질 때 발광하는 소자이다.In general, an organic light emitting diode is a device that emits electrons and holes from the electron injection electrode and the hole injection electrode into the light emitting layer, respectively, and emits light when an exciton of the injected electrons and holes falls from the excited state to the ground state. .

이러한 원리로 인해 종래의 박막 액정표시소자와는 달리 별도의 광원을 필요로 하지 않기 때문에, 소자의 부피와 무게를 줄일 수 있는 장점을 갖는다.Due to this principle, unlike a conventional thin film liquid crystal display device, since a separate light source is not required, the volume and weight of the device can be reduced.

이하, 첨부한 도면을 참조하여 종래의 유기전계 발광소자에 대해 설명하도록 한다.Hereinafter, a conventional organic light emitting diode will be described with reference to the accompanying drawings.

도 1은 종래에 따른 유기전계 발광 소자용 어레이 기판을 나타낸 평면도이 다.1 is a plan view showing an array substrate for an organic light emitting device according to the prior art.

도시한 바와 같이, 유기전계 발광 소자용 어레이 기판(10)은 화상을 구현하는 표시 영역(AA)과 상기 표시 영역(AA)을 제외한 비표시 영역(NAA)으로 구분된다.As illustrated, the array substrate 10 for an organic light emitting diode is divided into a display area AA for implementing an image and a non-display area NAA except for the display area AA.

도면으로 상세히 제시하지는 않았지만, 상기 기판(10) 상의 표시 영역(AA)에는 스캔 신호 및 데이터 신호를 인가받는 게이트 및 데이터 배선(미도시)과, 상기 게이트 및 데이터 배선의 교차지점에 구성된 스위칭 트랜지스터(미도시)와, 상기 스위칭 트랜지스터에 연결된 구동 트랜지스터(미도시)와, 상기 구동 트랜지스터에 연결된 애노드 전극, 유기발광층 및 캐소드 전극(미도시)이 구성된다. 이러한 표시 영역(AA)에 대응하여 구성되는 모든 전극 및 배선을 포함하여 어레이 소자라 한다.Although not shown in detail in the drawing, the display area AA on the substrate 10 includes a gate and data wiring (not shown) to which scan and data signals are applied, and a switching transistor configured at an intersection of the gate and data wiring. And a driving transistor (not shown) connected to the switching transistor, an anode electrode, an organic light emitting layer, and a cathode electrode (not shown) connected to the driving transistor. It is called an array element including all the electrodes and wirings which correspond to such display area AA.

한편, 상기 기판(10) 상의 비표시 영역(NAA)에는 게이트 및 데이터 배선(미도시)에 스캔 신호와 데이터 신호를 각각 전달하는 게이트 및 데이터 패드부(20)가 구성되고, 상기 게이트 및 데이터 패드부(20)와 이격된 양측에는 설 점등 검사로 어레이 소자의 작동 여부를 파악하기 위한 온/오프 패드부(DA)가 위치한다.The non-display area NAA on the substrate 10 includes a gate and data pad unit 20 for transmitting scan signals and data signals to gates and data lines (not shown), respectively. On / off pad units DA are disposed on both sides of the unit 20 spaced apart from each other in order to determine whether the array device is operated by the lighting test.

도면으로 상세히 제시하지는 않았지만, 상기 게이트 및 데이터 패드부(20)는 표시 영역(AA)의 좌측과 상측에 각각 분리하여 설계할 수도 있다.Although not shown in detail in the drawings, the gate and data pad units 20 may be separately designed on the left side and the upper side of the display area AA.

이때, 상기 온/오프 패드부(DA)에 대응된 검사 패드(50)는 표시 영역(AA)에 대응된 게이트 및 데이터 배선(미도시)에서 각각 연장된 신호 배선(60)을 통해 전기적으로 연결된다.In this case, the test pad 50 corresponding to the on / off pad unit DA is electrically connected to each other through a signal wire 60 extending from a gate and a data wire (not shown) corresponding to the display area AA. do.

도 2는 종래에 따른 유기전계 발광소자를 나타낸 평면도로, 이를 참조하여 상세히 설명하도록 한다.2 is a plan view illustrating an organic light emitting diode according to the related art, which will be described in detail with reference to the drawings.

도시한 바와 같이, 일반적으로 유기전계 발광소자는 대량 생산을 위한 목적으로 다수의 어레이 소자가 형성된 대형의 제 1 기판(10)과, 상기 제 1 기판(10)과 열경화성 수지로 이루어진 씰 패턴(미도시)에 의해 합착되는 대형의 제 2 기판(15)으로 이루어진다.As shown in the drawing, an organic light emitting diode generally includes a large first substrate 10 having a plurality of array elements formed thereon for mass production, and a seal pattern made of the first substrate 10 and a thermosetting resin (not shown). It consists of a large 2nd board | substrate 15 bonded by si).

이러한 제 1 및 제 2 기판(10, 15)은 제 1 스크라이브 라인(scribe line: SL1)과 제 2 스크라이브 라인(SL2)을 따라 절단하여 개개의 구동 패널로 제작한 상태에서, 온/오프 패드부(DA)의 검사 패드(50)에 지그핀(미도시)을 접촉시켜 어레이 소자(미도시)의 작동 여부를 탐지하기 위한 셀 점등 검사를 진행하게 된다.The first and second substrates 10 and 15 may be cut along the first scribe line SL1 and the second scribe line SL2 and fabricated as individual driving panels. A jig pin (not shown) is brought into contact with the test pad 50 of DA to perform a cell lighting test to detect whether an array element is in operation.

상기 온/오프 패드부(DA)는 어레이 소자의 작동 여부를 검사하기 위한 것으로, 셀 점등 검사가 완료되면 온/오프 패드부(DA)에 대응된 신호 배선(60)은 그라운딩 공정에 의해 절단된다.The on / off pad unit DA is used to inspect the operation of the array element. When the cell lighting test is completed, the signal wire 60 corresponding to the on / off pad unit DA is cut by a grounding process. .

이러한 온/오프 패드부(DA)는 어레이 소자(미도시)에서 연장된 신호 배선(60)과, 상기 신호 배선(60)에 연결된 검사 패드(50)와, 상기 검사 패드(50)의 상측으로 연장된 신호 배선(60)을 하나로 연결하는 쇼팅 바(80)를 더욱 포함한다.The on / off pad portion DA is connected to the signal wire 60 extending from an array element (not shown), the test pad 50 connected to the signal wire 60, and an upper side of the test pad 50. It further includes a shorting bar 80 connecting the extended signal wires 60 into one.

도 3은 도 2의 A 부분을 확대한 도면으로, 이를 참조하여 상세히 설명하도록 한다.3 is an enlarged view of a portion A of FIG. 2 and will be described in detail with reference to the drawing.

도시한 바와 같이, 제 1 기판(10) 상의 온/오프 패드부(DA)에는 표시 영역(도 2의 AA)의 어레이 소자(미도시)에서 연장된 신호 배선(60)과, 상기 신호 배선(60)에 연결된 검사 패드(50)와, 상기 검사 패드(50) 상측으로 연장된 신호 배선(60)을 하나로 연결하는 쇼팅 바(80)가 위치한다.As illustrated, the on / off pad portion DA on the first substrate 10 includes a signal wire 60 extending from an array element (not shown) of the display area (AA in FIG. 2), and the signal wire ( The shorting bar 80 connecting the test pad 50 connected to the test panel 50 and the signal wire 60 extending above the test pad 50 is located.

상기 신호 배선(60)은 어레이 소자에서 연장되고 검사 패드(50) 하부에 위치하는 제 1 신호 배선(60a)과, 상기 검사 패드(50) 상부에서 쇼팅 바(80)에 의해 하나로 연결되는 제 2 신호 배선(60b)으로 세분화된다.The signal wire 60 extends from the array element and is connected to the first signal wire 60a disposed under the test pad 50 by a shorting bar 80 above the test pad 50. The signal wiring 60b is subdivided.

이때, 상기 제 1 및 제 2 신호 배선(60a, 60b)과 검사 패드(50)와 쇼팅 바(80)는 동일층에서 구리(Cu), 몰리브덴(Mo), 알루미늄(AL) 및 알루미늄 합금(AlNd)을 포함하는 도전성 금속 물질 그룹 중 선택된 하나로 구성되는 바, 표시 영역(도 2의 AA)에 대응된 게이트 배선 및 데이터 배선(미도시) 중 어느 한 배선에서 연장된 것이다.In this case, the first and second signal wires 60a and 60b, the test pad 50, and the shorting bar 80 may be formed of copper (Cu), molybdenum (Mo), aluminum (AL), and aluminum alloy (AlNd) in the same layer. It is composed of a selected one of the group of the conductive metal material including a), it extends from any one of the gate line and the data line (not shown) corresponding to the display area (AA of FIG. 2).

상기 검사 패드(50)는 각각의 일부를 노출하는 다수의 검사 패드홀(DPH)이 구비되는 바, 이러한 검사 패드홀(DPH)은 셀 점등 검사 시 지그핀(미도시)이 콘택되는 부분이다.The test pad 50 is provided with a plurality of test pad holes DPH exposing a part of the test pad 50. The test pad holes DPH are parts in which a jig pin (not shown) is contacted during the cell lighting test.

그러나, 전술한 구성에서는 쇼팅 바(80) 하부에 대응된 제 1 스크라이브 라인(SL1)을 따라 커팅 공정을 진행할 경우, 제 2 신호 배선(60b)이 외부의 공기나 수분에 노출되어 전식(electrically induced corrosion) 또는 부식(corrosion)과 같은 불량이 발생되는 경우가 종종 발생하고 있다.However, in the above-described configuration, when the cutting process is performed along the first scribe line SL1 corresponding to the lowering of the shorting bar 80, the second signal wire 60b is exposed to external air or moisture, and is electrically induced. Defects such as corrosion or corrosion often occur.

이때, 전술한 전식은 전기적으로 신호를 인가하여 패널을 구동할 때 산화/환원 반응에 의해 제 1 및 제 2 신호 배선(60a, 60b)이 부식되는 것을 말하며, 부식은 제 1 스크라이브 공정 후 외부로 노출된 제 2 신호 배선(60b)이 수분 및 공기에 의해 산화되는 것을 말한다.In this case, the above-described equation means that the first and second signal wires 60a and 60b are corroded by the oxidation / reduction reaction when the panel is driven by electrically applying a signal, and the corrosion is performed after the first scribe process. The exposed second signal wire 60b is oxidized by moisture and air.

이러한 전식 및 부식에 의해 피해를 입은 제 2 신호 배선(60b)은 시간의 경 과에 따라 검사 패드(50), 제 1 신호 배선(60a)을 타고 표시 영역(도 2의 AA)에 대응된 어레이 소자(미도시)에까지 영향을 미쳐 셀 점등 검사 시 점등 불량이 발생되는 문제를 유발한다.The second signal wire 60b damaged by the corrosion and corrosion is an array corresponding to the display area (AA in FIG. 2) on the test pad 50 and the first signal wire 60a over time. It affects the device (not shown), which causes a problem that a lighting failure occurs during the cell lighting test.

본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 전식 또는 부식에 의한 불량과 온/오프 패드부로 유입되는 정전기에 의한 피해를 방지하는 것을 목적으로 한다.The present invention has been made to solve the above-described problems, and an object thereof is to prevent damage caused by electrostatic or corrosion and damage caused by static electricity flowing into the on / off pad part.

전술한 목적을 달성하기 위한 본 발명에 따른 유기전계 발광소자용 어레이 기판은 화상을 표현하는 표시 영역과, 온/오프 패드 영역을 포함하는 비표시 영역으로 구분된 기판과, 상기 기판 상의 온/오프 패드 영역에 대응하여 차례로 구성된 저항부, 검사 패드 및 쇼팅 바와, 상기 저항부를 사이에 두고 상측과 하측으로 분리된 제 1 및 제 2 신호 배선과, 상기 검사 패드의 상측으로 연장 구성된 제 3 신호 배선과, 상기 제 3 신호 배선과 상기 쇼팅 바의 사이 구간에 위치하며, 상기 제 3 신호 배선에 연결되어 스크라이브 라인이 지나가는 부분에 대응 구성된 제 4 신호 배선을 포함하는 신호 배선과, 상기 검사 패드의 하측과 상기 제 2 신호 배선 사이 구간에 대응된 투명 연결패턴을 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided an array substrate for an organic light emitting diode according to an embodiment of the present invention. A resistor unit, an inspection pad, and a shorting bar sequentially formed corresponding to the pad area, first and second signal wires separated into an upper side and a lower side with the resistor portion interposed therebetween, and a third signal wire configured to extend above the test pad; And a fourth signal line positioned in a section between the third signal line and the shorting bar, the fourth signal line being connected to the third signal line and configured to correspond to a portion through which a scribe line passes. And a transparent connection pattern corresponding to a section between the second signal wires.

이때, 상기 투명 연결패턴은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나로 구성되고, 상기 제 1, 제 2, 제 3 신호 배선은 구리, 몰리브덴, 알루미늄 및 알루미늄 합금을 포함하는 도전성 물질 그룹 중 선택된 하나로 구성된다.In this case, the transparent connection pattern is composed of one selected from the group of transparent conductive materials including indium tin oxide or indium zinc oxide, and the first, second and third signal wires are copper, molybdenum, aluminum and aluminum. One selected from the group of conductive materials including alloys.

상기 제 4 신호 배선은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나로 구성된다.The fourth signal wire is composed of one selected from the group of transparent conductive materials including indium tin oxide or indium zinc oxide.

또한, 상기 저항부는 다결정 실리콘으로 이루어진 단일층, 또는 순수 비정질 실리콘과 불순물을 포함하는 비정질 실리콘이 적층된 이중층으로 이루어진 반도체 패턴과, 상기 반도체 패턴의 일부를 각각 노출하는 제 1 및 제 2 콘택홀을 포함한다.The resistor unit may include a semiconductor pattern including a single layer made of polycrystalline silicon, or a double layer in which pure silicon and amorphous silicon including impurities are stacked, and first and second contact holes exposing a portion of the semiconductor pattern, respectively. Include.

상기 반도체 패턴은 상기 제 1 및 제 2 콘택홀을 통해 상기 제 1 및 제 2 신호 배선을 연결한다. 상기 투명 연결패턴은 상기 검사 패드의 일부와 상기 제 2 신호 배선의 일부를 각각 노출하는 제 3 및 제 4 콘택홀을 통해 상기 검사 패드와 제 2 신호 배선을 전기적으로 연결한다.The semiconductor pattern connects the first and second signal wires through the first and second contact holes. The transparent connection pattern electrically connects the test pad and the second signal wire through third and fourth contact holes exposing a part of the test pad and a part of the second signal wire, respectively.

이때, 상기 제 3 및 제 4 신호 배선은 상기 제 3 신호 배선의 일부를 노출하는 제 5 콘택홀을 통해 서로 연결되며, 상기 검사 패드는 각각의 일부를 노출하는 다수의 검사 패드홀을 더욱 포함한다.In this case, the third and fourth signal wires are connected to each other through a fifth contact hole exposing a part of the third signal wires, and the test pad further includes a plurality of test pad holes exposing each part. .

전술한 목적을 달성하기 위한 본 발명에 따른 유기전계 발광소자용 어레이 기판의 제조 방법은 기판을 준비하는 단계와, 상기 기판 상의 온/오프 패드 영역의 일측에 대응된 저항부에 반도체 패턴을 형성하는 단계와, 상기 반도체 패턴이 형성 된 기판 상에 상기 반도체 패턴의 일부를 각각 노출하는 제 1 및 제 2 콘택홀을 포함하는 보호막을 형성하는 단계와, 상기 보호막 상에 상기 반도체 패턴과 연결된 제 1 및 제 2 신호 배선과, 상기 2 신호 배선과 이격된 검사 패드와, 상기 검사 패드의 상측으로 연장된 제 3 신호 배선을 각각 형성하는 단계와;According to an aspect of the present invention, there is provided a method of manufacturing an array substrate for an organic light emitting device according to the present invention. Forming a passivation layer on the substrate on which the semiconductor pattern is formed, the passivation layer including first and second contact holes exposing a portion of the semiconductor pattern, respectively; Forming a second signal wire, a test pad spaced apart from the second signal wire, and a third signal wire extending above the test pad;

상기 제 1 내지 제 3 신호 배선과 검사 패드가 형성된 기판 상에 상기 제 2 신호 배선과 검사 패드와 제 3 신호 배선 각각의 일부를 노출하는 제 3, 제 4, 제 5 콘택홀과 다수의 검사 패드홀을 포함하는 게이트 절연막과 층간 절연막을 형성하는 단계와, 상기 게이트 절연막과 층간 절연막 상에 상기 제 3 및 제 4 콘택홀을 통해 상기 제 2 신호 배선과 검사 패드를 연결하는 투명 연결패턴과, 상기 제 5 콘택홀을 통해 상기 제 3 신호 배선과 연결된 제 4 신호 배선과, 상기 제 4 신호 배선에서 연장된 쇼팅 바를 형성하는 단계를 포함하는 것을 특징으로 한다.Third, fourth and fifth contact holes and a plurality of test pads exposing portions of the second signal wire, the test pad, and the third signal wire on the substrate on which the first to third signal wires and the test pad are formed. Forming a gate insulating film and an interlayer insulating film including a hole, a transparent connection pattern connecting the second signal wire and the test pad through the third and fourth contact holes on the gate insulating film and the interlayer insulating film; And forming a fourth signal wire connected to the third signal wire through a fifth contact hole, and a shorting bar extending from the fourth signal wire.

이때, 상기 반도체 패턴은 다결정 실리콘으로 이루어진 단일층, 또는 순수 비정질 실리콘과 불순물을 포함하는 비정질 실리콘이 차례로 적층된 이중층으로 형성된다.In this case, the semiconductor pattern is formed as a single layer made of polycrystalline silicon, or a double layer in which pure amorphous silicon and amorphous silicon including impurities are sequentially stacked.

상기 제 1 내지 제 3 신호 배선과 검사 패드는 구리, 몰리브덴, 알루미늄 및 알루미늄 합금을 포함하는 도전성 물질 그룹 중 선택된 하나로 형성되고, 상기 투명 연결패턴, 제 4 신호 배선 및 쇼팅 바는 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투명한 도전성 물질 그룹 중 선택된 하나로 형성된다.The first to third signal wires and the test pad are formed of one selected from the group of conductive materials including copper, molybdenum, aluminum, and aluminum alloy, and the transparent connection pattern, the fourth signal wire and the shorting bar are indium tin oxide. Or a transparent conductive material group such as indium-zinc-oxide.

이때, 상기 다수의 검사 패드홀은 셀 점등 검사 시 지그핀이 콘택되는 부분인 것을 특징으로 한다.In this case, the plurality of test pad holes may be a part in which a jig pin contacts the cell lighting test.

본 발명에서는 첫째, 검사 패드 상측과 하측에 저항이 큰 물질과 작은 물질을 각각 신호 배선을 설계하는 것을 통해 온/오프 패드부로 유입되는 정전기를 기판의 외부로 방출할 수 있는 장점이 있다.In the present invention, first, through the design of the signal wiring material and the material having a high resistance on the upper and lower sides of the test pad, there is an advantage that can discharge the static electricity flowing into the on / off pad portion to the outside of the substrate.

둘째, 스크라이브 라인에 대응된 신호 배선을 투명 도전성 물질로 구성하는 것을 통해 전식 및 부식을 방지할 수 있다.Second, by forming a signal wire corresponding to the scribe line made of a transparent conductive material, it is possible to prevent corrosion and corrosion.

이에 대한 해결책으로, 제 1 스크라이브 라인에 대응된 제 2 신호 배선(도 3의 60b)을 전식 및 부식에 강한 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투명 도전성 물질로 구성하는 방법이 제시되고 있는 바, 이하 첨부한 도면을 참조하여 상세히 설명하도록 한다.As a solution to this, a method of constructing a second signal wire (60b in FIG. 3) corresponding to the first scribe line with a transparent conductive material such as indium tin oxide or indium zinc oxide, which is resistant to corrosion and corrosion is proposed. With reference to the accompanying drawings will be described in detail.

도 4는 전식 및 부식을 방지할 수 있는 유기전계 발광 소자를 나타낸 평면도로, 도 3의 구성을 일부 변형한 것이다. 또한, 도 5는 도 4의 Ⅴ-Ⅴ선을 따라 절단하여 나타낸 단면도로, 도 3과 동일한 명칭에 대해서는 도면 번호에 100을 더하여 표시하였다.FIG. 4 is a plan view illustrating an organic light emitting device capable of preventing corrosion and corrosion, and partially changes the configuration of FIG. 3. 5 is a cross-sectional view taken along the line VV of FIG. 4, and the same name as that of FIG. 3 is indicated by adding 100 to the reference numeral.

도 4와 도 5에 도시한 바와 같이, 기판(110) 상에는 온/오프 패드부(DA)에 대응하여 표시 영역(도 2의 AA)의 어레이 소자(미도시)에서 연장된 신호 배선(160)과 검사 패드(150)와 쇼팅 바(180)가 차례로 위치한다.4 and 5, on the substrate 110, a signal line 160 extending from an array element (not shown) of the display area (AA of FIG. 2) corresponding to the on / off pad portion DA. And the test pad 150 and the shorting bar 180 are sequentially positioned.

이때, 상기 신호 배선(160)은 어레이 소자(미도시)에서 연장되어 검사 패드(150)에 연결된 제 1 신호 배선(160a)과, 상기 검사 패드(150)의 일부를 노출하는 제 1 콘택홀(CH1)을 통해 검사 패드(150)에 연결된 제 2 신호 배선(160b)으로 세분화되며, 상기 제 2 신호 배선(160b)은 이와 동일 패턴으로 연장된 쇼팅 바(180)에 연결된다.In this case, the signal wire 160 extends from an array element (not shown) to connect the first signal wire 160a connected to the test pad 150 and the first contact hole exposing a part of the test pad 150. The second signal wire 160b is divided into the second signal wire 160b connected to the test pad 150 through CH1, and the second signal wire 160b is connected to the shorting bar 180 extending in the same pattern.

여기서, 상기 제 1 신호 배선(160a)과 검사 패드(150)는 구리(Cu), 몰리브덴(Mo), 알루미늄(Al) 및 알루미늄 합금(AlNd)으로 구성되고, 상기 제 2 신호 배선(160b)과 쇼팅 바(180)는 전식 및 부식에 잘 견디는 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)와 같은 투명한 도전성 물질로 구성된다.Here, the first signal line 160a and the test pad 150 are made of copper (Cu), molybdenum (Mo), aluminum (Al), and aluminum alloy (AlNd), and the second signal line 160b The shorting bar 180 is made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO) that resists corrosion and corrosion.

또한, 상기 검사 패드(150)는 각각의 일부를 노출하는 다수의 검사 패드홀(DPH)이 구비되는 바, 이러한 검사 패드홀(DPH)은 셀 점등 검사 시 지그핀(미도시)이 콘택되는 부분이다.In addition, the test pad 150 is provided with a plurality of test pad holes DPH exposing a part of the test pad 150. The test pad holes DPH are portions in which a jig pin (not shown) is contacted when the cell is turned on. to be.

전술한 구성은 제 1 스크라이브 라인(SL1)에 대응된 제 2 신호 배선(160b)을 전식 및 부식에 잘 견디는 투명한 도전성 물질로 구성함으로써, 제 1 스크라이브 라인(SL1)을 따라 절단하는 스크라이브 공정 시 제 2 신호 배선(160b)이 수분 및 공기에 노출되더라도 산화 반응이 일어나지 않으므로 전식 및 부식의 발생을 방지할 수 장점이 있다.In the above-described configuration, the second signal wire 160b corresponding to the first scribe line SL1 is formed of a transparent conductive material that is resistant to electrical corrosion and corrosion, thereby cutting the scribe process along the first scribe line SL1. Even if the two signal wires 160b are exposed to moisture and air, the oxidation reaction does not occur, and thus there is an advantage of preventing the occurrence of corrosion and corrosion.

그러나, 전술한 투명한 도전성 물질은 저항이 크다는 문제로, 스크라이브 공정 시 또는 어레이 소자를 형성하는 과정에서 정전기가 발생할 경우, 온/오프 패드부로 유입된 정전기가 제 2 신호 배선을 통해 기판 외부로 빠져나가는 것이 아니 라, 상기 제 2 신호 배선 보다 저항이 작은 제 1 신호 배선으로 유입되어 결국에는 제 1 신호 배선에 연결된 어레이 소자를 파괴하는 결과를 초래한다.However, the above-mentioned transparent conductive material has a problem of high resistance. When static electricity occurs in the scribing process or in the process of forming an array element, the static electricity flowing into the on / off pad part escapes to the outside of the substrate through the second signal wire. Rather, it flows into the first signal line having a lower resistance than the second signal line and eventually destroys the array element connected to the first signal line.

--- 실시예 ------ Example ---

본 발명에서는 전식 및 부식을 방지하면서, 온/오프 패드부로 유입되는 정전기가 기판의 외부로 빠져 나갈 수 있도록 신호 배선을 설계하는 것을 특징으로 한다.The present invention is characterized in that the signal wiring is designed so that the static electricity flowing into the on / off pad portion can escape to the outside of the substrate while preventing corrosion and corrosion.

이하, 첨부한 도면을 참조하여 본 발명에 따른 유기전계 발광소자에 대해 설명하도록 한다.Hereinafter, an organic light emitting diode according to the present invention will be described with reference to the accompanying drawings.

도 6은 본 발명에 따른 유기전계 발광소자를 나타낸 평면도이다.6 is a plan view showing an organic light emitting display device according to the present invention.

도시한 바와 같이, 일반적으로 유기전계 발광소자는 대량 생산을 위한 목적으로 다수의 어레이 소자가 형성된 대형의 제 1 기판(210)과, 상기 제 1 기판(210)과 열경화성 수지로 이루어진 씰 패턴(미도시)에 의해 합착되는 대형의 제 2 기판(215)으로 이루어진다.As shown in the drawing, an organic light emitting diode generally includes a large first substrate 210 having a plurality of array elements formed thereon for the purpose of mass production, and a seal pattern made of the first substrate 210 and a thermosetting resin. The second substrate 215 is bonded to each other by a large size.

이러한 제 1 및 제 2 기판(210, 215)은 제 1 스크라이브 라인(SL1)과 제 2 스크라이브 라인(미도시)을 따라 절단하여 구동 패널을 형성하고, 구동 패널이 완성되면 검사 패드(250)에 지그핀(미도시)을 콘택시켜 셀 점등 검사를 진행하게 된다.The first and second substrates 210 and 215 may be cut along the first scribe line SL1 and the second scribe line (not shown) to form a driving panel. When the driving panel is completed, the first and second substrates 210 and 215 may be formed on the test pad 250. The jig pin (not shown) is contacted to perform the cell lighting test.

상기 신호 배선(260)은 검사 패드(250)와 전기적으로 연결되어 있는 바, 상기 신호 배선(260)은 셀 점등 검사를 진행하기 위해 표시 영역(AA)에 대응된 어레 이 소자(미도시), 특히 게이트 배선 또는 데이터 배선(미도시)에 검사 신호를 인가할 수 있도록 게이트 및 데이터 배선(미도시)에서 각각 연장 설계한 배선이다.The signal wire 260 is electrically connected to the test pad 250. The signal wire 260 is an array element (not shown) corresponding to the display area AA to perform a cell lighting test. In particular, the wiring is designed to extend from the gate and the data wiring (not shown) so that the test signal can be applied to the gate wiring or the data wiring (not shown).

이때, 상기 온/오프 패드부(DA)에는 신호 배선(260)과, 상기 신호 배선(260)에 연결된 검사 패드(250)와, 상기 검사 패드(250)의 상측으로 연장된 신호 배선(260)을 하나로 연결하는 쇼팅 바(280)가 구성되고, 상기 검사 패드(250)의 하부에는 저항부(RA)가 위치한다.In this case, the on / off pad part DA includes a signal wire 260, a test pad 250 connected to the signal wire 260, and a signal wire 260 extending above the test pad 250. Shorting bar 280 is connected to the one is configured, the resistance portion (RA) is located under the test pad 250.

도 7은 도 6의 B 부분을 확대한 도면으로, 이를 참조하여 상세히 설명하도록 한다.FIG. 7 is an enlarged view of a portion B of FIG. 6 and will be described in detail with reference to the drawing.

이하, 본 발명에서는 코플라나 구조를 일 예로 설명하고 있으나, 게이트 전극이 최하부에 위치하는 바텀 게이트 방식 또는 게이트 전극이 최 상부에 위치하는 탑 게이트 방식 등 다양한 구조에 적용할 수 있다.Hereinafter, in the present invention, the coplanar structure is described as an example, but the present invention may be applied to various structures such as a bottom gate method in which the gate electrode is located at the bottom, or a top gate method in which the gate electrode is located at the top.

도 7에 도시한 바와 같이, 기판(210) 상의 온/오프 패드부(DA)에 대응하여 표시 영역(도 6의 AA)의 어레이 소자(미도시)에서 연장된 신호 배선(260)과 저항부(RA)와 검사 패드(250)와 쇼팅 바(280)가 차례로 구성된다.As illustrated in FIG. 7, the signal line 260 and the resistor unit extended from the array element (not shown) of the display area (AA of FIG. 6) corresponding to the on / off pad portion DA on the substrate 210. RA, the test pad 250, and the shorting bar 280 are sequentially configured.

상기 신호 배선(260)은 저항부(RA)를 사이에 두고 상측과 하측으로 분리된 제 1 및 제 2 신호 배선(260a, 260b)과, 상기 검사 패드(250)의 상측으로 연장된 제 3 신호 배선(260c)과, 상기 제 3 신호 배선(260c)과 연결된 제 4 신호 배선(260d)을 포함한다.The signal wires 260 include first and second signal wires 260a and 260b separated into upper and lower sides with the resistor portion RA interposed therebetween, and a third signal extending upward of the test pad 250. A wiring 260c and a fourth signal wiring 260d connected to the third signal wiring 260c.

이때, 상기 저항부(RA)는 과도한 정전기가 발생될 경우 단선되도록 유도한 것으로 표시 영역(도 6의 AA)으로 정전기가 유입되는 것을 사전에 방지하는 기능을 한다.In this case, the resistance part RA is induced to be disconnected when excessive static electricity is generated, and serves to prevent static electricity from flowing into the display area AA of FIG. 6.

이러한 저항부(RA)에는 다결정 실리콘(poly-silicon)으로 이루어진 단일층, 또는 순수 비정질 실리콘(a-Si:H)과 불순물을 포함하는 비정질 실리콘(n+ a-Si:H)이 차례로 적층된 이중층으로 구성된 반도체층(미도시)과 동일층 동일 물질로 구성된 반도체 패턴(272)과, 상기 반도체 패턴(272)의 일부를 각각 노출하는 제 1 및 제 2 콘택홀(CH1, CH2)이 위치하는 바, 이러한 반도체 패턴(272)은 제 1 및 제 2 콘택홀(CH1, CH2)을 통해 제 1 및 제 2 신호 배선(260a, 260b)을 연결하게 된다.The resistor part RA includes a single layer made of poly-silicon or a double layer in which pure amorphous silicon (a-Si: H) and amorphous silicon (n + a-Si: H) containing impurities are sequentially stacked. A semiconductor pattern 272 made of the same material as the semiconductor layer (not shown) and a first and second contact holes CH1 and CH2 exposing a part of the semiconductor pattern 272, respectively. The semiconductor pattern 272 connects the first and second signal wires 260a and 260b through the first and second contact holes CH1 and CH2.

또한, 상기 제 2 신호 배선(260b)과 검사 패드(250)의 이격된 사이 구간에 위치하는 투명 연결패턴(262)은 제 2 신호 배선(260b)과 검사 패드(250) 각각의 일부를 노출하는 제 3 및 제 4 콘택홀(CH3, CH4)을 통해 제 2 신호 배선(260b)과 검사 패드(250)를 전기적으로 연결시키는 역할을 한다.In addition, the transparent connection pattern 262 positioned in the interval between the second signal wire 260b and the test pad 250 exposes a part of each of the second signal wire 260b and the test pad 250. The second signal wire 260b and the test pad 250 are electrically connected to each other through the third and fourth contact holes CH3 and CH4.

상기 검사 패드(250)의 상측으로 연장된 제 3 신호 배선(260c)은 이의 일부를 노출하는 제 5 콘택홀(CH5)을 통해 제 4 신호 배선(260d)과 연결된다. 이때, 상기 제 4 신호 배선(260d)과 동일 패턴으로 연장된 쇼팅 바(280)는 신호 배선(260)을 모두 연결하는 역할을 한다.The third signal wire 260c extending above the test pad 250 is connected to the fourth signal wire 260d through the fifth contact hole CH5 exposing a portion thereof. In this case, the shorting bar 280 extending in the same pattern as the fourth signal wire 260d serves to connect all of the signal wires 260.

이때, 상기 제 1 내지 제 3 신호 배선(260a, 260b, 260c)과 검사 패드(250)를 저항이 작은 구리(Cu), 몰리브덴(Mo), 알루미늄(Al) 및 알루미늄 합금(AlNd)으로 구성한 상태에서, 상기 투명 연결패턴(262)과 제 4 신호 배선(260d)은 전술한 구리, 몰리브덴, 알루미늄 및 알루미늄 합금 보다 저항이 크며 전식 및 부식에 잘 견디는 인듐-틴-옥사이드(ITO) 또는 인듐-징크 옥사이드(IZO)와 같은 투명한 도전 성 물질 그룹 중 선택된 하나로 구성하는 것을 특징으로 한다.In this case, the first to third signal wires 260a, 260b, and 260c and the test pad 250 are formed of copper (Cu), molybdenum (Mo), aluminum (Al), and aluminum alloy (AlNd) having low resistance. In one embodiment, the transparent connection pattern 262 and the fourth signal wire 260d have higher resistance than the above-described copper, molybdenum, aluminum, and aluminum alloy, and are resistant to corrosion and corrosion. It is characterized by consisting of one selected from the group of transparent conductive materials such as oxide (IZO).

즉, 전술한 구성은 제 1 스크라이브 라인(SL1)이 지나가는 부분에 대응하여 투명한 도전성 물질로 제 4 신호 배선(260d)이 구성되고, 상기 검사 패드(250) 상측으로 연장된 제 3 신호 배선(260)은 상기 검사 패드(250)와 제 2 신호 배선(260b)을 연결하는 투명 연결패턴(262) 보다 저항이 작은 물질로 이루어진다.That is, in the above-described configuration, the fourth signal wire 260d is formed of a transparent conductive material corresponding to the portion where the first scribe line SL1 passes, and the third signal wire 260 extending above the test pad 250. ) Is made of a material having a lower resistance than the transparent connection pattern 262 connecting the test pad 250 and the second signal wire 260b.

이와 같은 구성은 스크라이브 공정 또는 어레이 소자를 형성하는 과정에서 발생된 정전기가 온/오프 패드부(DA)로 유입되더라도, 검사 패드(250) 하측에는 저항이 큰 물질로 이루어진 투명 연결패턴(262)이 위치하므로 온/오프 패드부(DA)로 유입된 정전기는 저항이 작은 제 3 신호 배선(260c)을 타고 기판(210)의 외부로 방출될 수 있는 장점이 있다.In this configuration, even when static electricity generated in the scribing process or the process of forming the array element flows into the on / off pad unit DA, a transparent connection pattern 262 made of a material having a high resistance is formed under the test pad 250. Since the static electricity flowed into the on / off pad part DA may be discharged to the outside of the substrate 210 on the third signal wire 260c having low resistance.

즉, 본 발명에서는 전식 및 부식을 방지할 수 있도록 제 4 신호 배선(260d)을 투명한 도전성 물질로 구성하고, 온/오프 패드부(DA)로 유입되는 정전기 및 스크라이브 공정 시 발생하는 정전기를 제 3 신호 배선(260c)의 저항 보다 큰 투명한 도전성 물질로 투명 연결패턴(262)을 구성하여, 온/오프 패드부(DA)로 유입된 정전기가 저항이 작은 제 3 신호 배선(260c)을 타고 기판(210)의 외부로 방출되도록 설계한 것을 특징으로 한다.That is, in the present invention, the fourth signal wire 260d is made of a transparent conductive material to prevent electrical corrosion and corrosion, and the static electricity generated during the scribing process and the static electricity flowing into the on / off pad portion DA are transferred to the third. The transparent connection pattern 262 is formed of a transparent conductive material that is larger than the resistance of the signal wire 260c, and the static electricity flowing into the on / off pad part DA is transferred on the third signal wire 260c having a low resistance. It is characterized in that it is designed to be discharged to the outside of the 210.

따라서, 본 발명에서는 전식 및 부식과 정전기에 의한 피해를 동시에 방지할 수 있는 장점이 있다.Therefore, in the present invention, there is an advantage that can be prevented at the same time damage due to corrosion and static electricity.

이하, 본 발명에 따른 유기전계 발광소자의 제조방법을 통해 상세히 설명하도록 한다.Hereinafter, the method of manufacturing the organic light emitting device according to the present invention will be described in detail.

도 8a 내지 도 8d는 도 7의 Ⅷ-Ⅷ선을 따라 절단하여 공정 순서에 따라 나타낸 공정 단면도로, 온/오프 패드부에 대응된 부분을 중점적으로 나타내고 있으며 표시 영역에 형성되는 어레이 소자에 대해서는 간략하게 설명하도록 한다.8A to 8D are cross-sectional views illustrating a process sequence by cutting along the line VII-VII of FIG. 7, showing a portion corresponding to an on / off pad portion and briefly explaining an array element formed in a display area. Explain it.

도 8a에 도시한 바와 같이, 기판(210) 상에 다결정 실리콘으로 이루어진 다결정 실리콘층(미도시)을 형성하고 이를 패턴하여, 온/오프 패드 영역(DA)의 일 측에 대응하여 반도체 패턴(272)을 형성한다. 이때, 표시 영역(도 6의 AA)에는 반도체층(미도시)이 형성된다.As shown in FIG. 8A, a polycrystalline silicon layer (not shown) made of polycrystalline silicon is formed on the substrate 210 and patterned to form a semiconductor pattern 272 corresponding to one side of the on / off pad area DA. ). In this case, a semiconductor layer (not shown) is formed in the display area AA of FIG. 6.

도면으로 제시하지는 않았지만, 상기 반도체 패턴(272)과 반도체층(미도시)은 순수 비정질 실리콘(a-Si:H)으로 이루어진 액티브층(미도시)과, 불순물 비정질 실리콘층(n+ a-Si:H)으로 이루어진 오믹 콘택층(미도시)을 적층한 구조로 형성할 수 있다.Although not shown in the drawings, the semiconductor pattern 272 and the semiconductor layer (not shown) include an active layer (not shown) made of pure amorphous silicon (a-Si: H), and an impurity amorphous silicon layer (n + a-Si: The ohmic contact layer (not shown) made of H) may be formed in a stacked structure.

다음으로, 상기 반도체 패턴(272)이 형성된 기판(210) 상에 산화 실리콘(SiO2)과 질화 실리콘(SiNx)을 포함하는 무기 절연물질 그룹 중 선택된 하나로 보호막(245)을 형성한다.Next, a passivation layer 245 is formed on the substrate 210 on which the semiconductor pattern 272 is formed by using one selected from the group of inorganic insulating materials including silicon oxide (SiO 2 ) and silicon nitride (SiNx).

연속하여, 상기 반도체 패턴(272)의 양측에 대응된 보호막(245)을 패턴하여, 반도체 패턴(272)의 일부를 각각 노출하는 제 1 및 제 2 콘택홀(CH1, CH2)을 형성한다. 이때, 표시 영역(도 6의 AA)에 대응된 반도체층(미도시)에는 소스 및 드레인 홀(미도시)이 형성된다.Subsequently, the passivation layer 245 corresponding to both sides of the semiconductor pattern 272 is patterned to form first and second contact holes CH1 and CH2 exposing portions of the semiconductor pattern 272, respectively. In this case, source and drain holes (not shown) are formed in the semiconductor layer (not shown) corresponding to the display area AA of FIG. 6.

도 8b에 도시한 바와 같이, 제 1 및 제 2 콘택홀(CH1, CH2)을 포함하는 보호 막(245) 상에 구리(Cu), 몰리브덴(Mo), 알루미늄(Al) 및 알루미늄 합금(AlNd)을 포함하는 도전성 물질 그룹 중 선택된 하나로 소스 및 드레인 금속층(미도시)을 형성하고 이를 패턴하여, 온/오프 패드 영역(DA)에 대응하여 표시 영역(도 6의 AA)의 데이터 배선(미도시)에서 연장된 제 1 신호 배선(260a)과, 상기 제 1 신호 배선(260a)에 연결된 제 2 신호 배선(260b)과, 상기 제 2 신호 배선(260b)과 이격된 검사 패드(250)와, 상기 검사 패드(250)에서 연장된 제 3 신호 배선(260c)을 각각 형성한다.As shown in FIG. 8B, copper (Cu), molybdenum (Mo), aluminum (Al), and aluminum alloy (AlNd) are formed on the protective film 245 including the first and second contact holes CH1 and CH2. Forming a source and drain metal layer (not shown) with one selected from the group of conductive materials including and patterning the same, the data line of the display area (AA of FIG. 6) corresponding to the on / off pad area DA is formed. The first signal wire 260a extending from the second signal wire, the second signal wire 260b connected to the first signal wire 260a, the test pad 250 spaced apart from the second signal wire 260b, and The third signal wires 260c extending from the test pad 250 are formed, respectively.

이때, 상기 반도체 패턴(272)은 제 1 및 제 2 콘택홀(CH1, CH2)을 통해 제 1 및 제 2 신호 배선(260a, 260b)을 연결하게 된다. 상기 반도체 패턴(272)과 제 1 및 제 2 콘택홀(CH1, CH2)을 포함하여 저항부(RA)를 이룬다.In this case, the semiconductor pattern 272 connects the first and second signal wires 260a and 260b through the first and second contact holes CH1 and CH2. The semiconductor pattern 272 and the first and second contact holes CH1 and CH2 may be formed to form a resistor RA.

상기 저항부(RA)는 과도한 정전기가 발생될 경우 단선되도록 유도한 것으로 표시 영역(도 2의 AA)으로 정전기가 유입되는 것을 사전에 방지하는 기능을 한다.The resistance part RA is induced to be disconnected when excessive static electricity is generated, and serves to prevent static electricity from flowing into the display area AA of FIG. 2.

또한, 도면으로 제시하지는 않았지만, 표시 영역(도 6의 AA)에는 일 방향으로 데이터 배선과, 상기 데이터 배선에서 연장되고 반도체층의 소스 홀을 통해 반도체층과 접촉된 소스 전극과, 드레인 홀을 통해 반도체층과 접촉된 드레인 전극이 각각 형성된다.Although not shown in the drawings, the display area AA may include data wirings in one direction, source electrodes extending from the data wirings and contacting the semiconductor layers through source holes of the semiconductor layers, and drain holes. Drain electrodes in contact with the semiconductor layer are formed, respectively.

도 8c에 도시한 바와 같이, 상기 제 1, 제 2, 제 3 신호 배선(260a, 260b, 260c)과 검사 패드(250)가 형성된 기판(210) 상부 전면에 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나, 또는 아크릴계 수 지와 벤조사이클로부텐(benzocyclobutene: BCB)을 포함하는 유기절연물질 그룹 중 선택된 하나로 게이트 절연막(255)을 형성한다.As illustrated in FIG. 8C, silicon nitride (SiNx) and silicon oxide (I) may be formed on the entire upper surface of the substrate 210 on which the first, second, and third signal wires 260a, 260b, and 260c and the test pad 250 are formed. The gate insulating film 255 is formed of one selected from the group of inorganic insulating materials including SiO 2 ), or one selected from the group of organic insulating materials including acrylic resin and benzocyclobutene (BCB).

또한, 도면으로 제시하지는 않았지만, 상기 게이트 절연막(255) 상에는 데이터 배선(미도시)과 수직 교차하는 방향으로 게이트 배선(미도시)과, 상기 게이트 배선에서 연장된 게이트 전극(미도시)이 형성된다.Although not shown in the drawings, a gate line (not shown) and a gate electrode (not shown) extending from the gate line are formed on the gate insulating layer 255 in a direction perpendicular to the data line (not shown). .

다음으로, 상기 게이트 전극 및 배선(미도시)이 형성된 기판(210) 상에 산화 실리콘(SiO2)과 질화 실리콘(SiNx)을 포함하는 무기절연물질 그룹 중 선택된 하나로 층간 절연막(256)을 형성하고 나서, 상기 제 2 신호 배선(260b)의 일부와 검사 패드(250)의 일 끝단에 대응된 부분과 제 3 신호 배선(260c)의 일부에 대응된 층간 절연막(256)과 게이트 절연막(255)을 패턴하여, 상기 제 2 신호 배선(260a)과 검사 패드(250)와 제 3 신호 배선(260c)의 일부를 노출하는 제 3, 제 4, 제 5 콘택홀(CH3, CH4, CH5)을 각각 형성한다.Next, an interlayer insulating layer 256 is formed on the substrate 210 on which the gate electrode and the wiring (not shown) are selected from a group of inorganic insulating materials including silicon oxide (SiO 2 ) and silicon nitride (SiNx). Next, the interlayer insulating layer 256 and the gate insulating layer 255 corresponding to a portion of the second signal wire 260b, one end of the test pad 250, and a portion of the third signal wire 260c are removed. By patterning, third, fourth, and fifth contact holes CH3, CH4, and CH5 are formed to expose portions of the second signal wire 260a, the test pad 250, and the third signal wire 260c, respectively. do.

이와 동시에, 상기 검사 패드(250)의 중앙부에 대응된 층간 절연막(256)과 게이트 절연막(255)을 패턴하여, 검사 패드(250)의 일부를 노출하는 다수의 검사 패드홀(DPH)을 형성한다. 이때, 상기 검사 패드홀(DPH)은 셀 점등 검사 시 지그핀(미도시)이 콘택되는 부분이다.At the same time, the interlayer insulating film 256 and the gate insulating film 255 corresponding to the central portion of the test pad 250 are patterned to form a plurality of test pad holes DPH exposing a part of the test pad 250. . In this case, the test pad hole DPH is a part in which a jig pin (not shown) is contacted during the cell lighting test.

도 8d에 도시한 바와 같이, 제 3 내지 제 5 콘택홀(CH3, CH4, CH5) 및 다수의 검사 패드홀(DPH)이 형성된 기판(210) 상에 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)와 같은 투명한 도전성 금속 그룹 중 선택된 하나로 투명 금속 층(미도시)을 형성하고 이를 패턴하여, 제 3 및 제 4 콘택홀(CH3, CH4)을 통해 제 2 및 제 3 신호 배선(260b, 260c)을 연결하는 투명 연결패턴(262)과, 상기 제 5 콘택홀(CH5)을 통해 제 3 신호 배선(260c)에 연결된 제 4 신호 배선(260d)과, 상기 제 4 신호 배선(260d)에서 연장된 쇼팅 바(280)를 각각 형성한다.As shown in FIG. 8D, indium-tin-oxide (ITO) or indium- is formed on the substrate 210 on which the third to fifth contact holes CH3, CH4 and CH5 and the plurality of test pad holes DPH are formed. A transparent metal layer (not shown) is formed with one of selected transparent conductive metal groups such as zinc oxide (IZO) and patterned to form second and third signal wires through the third and fourth contact holes CH3 and CH4. The transparent connection pattern 262 connecting the second and second signals 260b and 260c, the fourth signal wire 260d connected to the third signal wire 260c through the fifth contact hole CH5, and the fourth signal wire ( Each of the shorting bars 280 extending at 260d are formed.

본 발명에서는 제 1 내지 제 3 신호 배선(260a, 260b, 260c)과 검사 패드(250)는 저항이 작은 구리(Cu), 몰리브덴(Mo), 알루미늄(Al) 및 알루미늄 합금(AlNd)으로 구성하고, 투명 연결패턴(262)과 제 4 신호 배선(260d)은 저항이 크고, 전식 및 부식에 잘 견디는 인듐-틴-옥사이드(ITO) 또는 인듐-징크 옥사이드(IZO)와 같은 물질 그룹 중 선택된 하나로 형성하는 것을 특징으로 한다.In the present invention, the first to third signal wires 260a, 260b, and 260c and the test pad 250 are made of copper (Cu), molybdenum (Mo), aluminum (Al), and aluminum alloy (AlNd) having low resistance. The transparent connection pattern 262 and the fourth signal wire 260d may be formed of one selected from a group of materials such as indium tin oxide (ITO) or indium zinc oxide (IZO), which have high resistance and resist corrosion and corrosion. Characterized in that.

즉, 본 발명에서는 커팅 공정 시 제 4 신호 배선(260d)을 통해 전식 및 부식에 의한 피해를 방지할 수 있고, 온/오프 패드부(DA)로 유입되는 정전기 및 커팅 공정 시 발생된 정전기가 제 3 신호 배선(260c)의 저항 보다 큰 투명 연결패턴(262)에 의해 제 3 신호 배선(260c)을 타고 기판(210)의 외부로 방출될 수 있는 장점을 갖는다.That is, in the present invention, damages due to corrosion and corrosion through the fourth signal wire 260d may be prevented during the cutting process, and static electricity flowing into the on / off pad unit DA and static electricity generated during the cutting process may be removed. The transparent connection pattern 262 larger than the resistance of the three signal wires 260c may be emitted to the outside of the substrate 210 on the third signal wires 260c.

따라서, 본 발명에서는 전식 및 부식과 정전기에 의한 피해를 동시에 방지할 수 있는 장점이 있다.Therefore, in the present invention, there is an advantage that can be prevented at the same time damage due to corrosion and static electricity.

이상으로, 본 발명에 따른 유기전계 발광소자용 어레이 기판, 특히 온/오프 패드부에 대응된 어레이 소자를 형성할 수 있다.As described above, the array substrate for the organic light emitting device according to the present invention, in particular, the array element corresponding to the on / off pad portion can be formed.

지금까지, 본 발명에서는 제 1 내지 제 3 신호 배선과 검사 패드가 데이터 배선과 동일층 동일 물질로 형성된 것을 일 예로 나타내고 있으나, 이에 한정되는 것은 아니며 게이트 배선 또는, 게이트 배선 및 데이터 배선이 복합적으로 설계되는 경우 등 다양하게 적용할 수 있다는 것은 당업자에게 있어 자명한 사실일 것이다.Until now, in the present invention, the first to third signal wires and the test pads are formed of the same material as the data wire as an example, but the present invention is not limited thereto, and the gate wires or the gate wires and the data wires are designed in combination. It will be apparent to those skilled in the art that the present invention can be variously applied.

따라서, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 사상 및 정신을 벗어나지 않는 한도 내에서 다양하게 변형 및 변경할 수 있다는 것은 주지의 사실일 것이다.Therefore, the present invention is not limited to the above embodiments, and it will be well known that various modifications and changes can be made without departing from the spirit and spirit of the invention.

도 1은 종래에 따른 유기전계 발광 소자용 어레이 기판을 나타낸 평면도.1 is a plan view showing an array substrate for an organic light emitting device according to the prior art.

도 2는 종래에 따른 유기전계 발광소자를 나타낸 평면도.2 is a plan view showing an organic light emitting device according to the prior art.

도 3은 도 2의 A 부분을 확대한 도면.3 is an enlarged view of a portion A of FIG. 2;

도 4는 전식 및 부식을 방지할 수 있는 유기전계 발광 소자를 나타낸 평면도.4 is a plan view showing an organic EL device capable of preventing corrosion and corrosion.

도 5는 도 4의 Ⅴ-Ⅴ선을 따라 절단하여 나타낸 단면도.5 is a cross-sectional view taken along the line V-V in Fig.

도 6은 본 발명에 따른 유기전계 발광소자를 나타낸 평면도.6 is a plan view showing an organic light emitting device according to the present invention.

도 7은 도 6의 B 부분을 확대한 도면.7 is an enlarged view of a portion B of FIG. 6.

도 8a 내지 도 8d는 도 7의 Ⅷ-Ⅷ선을 따라 절단하여 공정 순서에 따라 나타낸 공정 단면도.8A to 8D are cross sectional views taken along a line VII-VII of FIG. 7, according to a process sequence.

* 도면의 주요부분에 대한 부호의 설명*Description of the Related Art [0002]

210 : 기판 250 : 검사 패드210: substrate 250: inspection pad

260a 내지 260d : 제 1 내지 제 4 신호 배선 260 : 신호 배선260a to 260d: first to fourth signal wires 260: signal wires

262 : 투명 연결패턴 272 : 반도체 패턴262: transparent connection pattern 272: semiconductor pattern

280 : 쇼팅 바 DPH : 검사 패드홀280: shorting bar DPH: inspection pad hole

CH1 내지 CH5 : 제 1 내지 제 5 콘택홀 RA : 저항부CH1 to CH5: First to fifth contact holes RA: Resistance part

SL1 : 제 1 스크라이브 라인SL1: First scribe line

Claims (14)

화상을 표현하는 표시 영역과, 온/오프 패드 영역을 포함하는 비표시 영역으로 구분된 기판에 있어서,A substrate divided into a display area representing an image and a non-display area including an on / off pad area, 상기 온/오프 패드 영역에 대응하여 차례로 구성된 저항부, 검사 패드 및 쇼팅 바와;A resistor unit, an inspection pad, and a shorting bar sequentially formed corresponding to the on / off pad area; 상기 저항부를 사이에 두고 상측과 하측으로 분리된 제 1 및 제 2 신호 배선과, 상기 검사 패드의 상측으로 연장 구성된 제 3 신호 배선과, 상기 제 3 신호 배선과 상기 쇼팅 바의 사이 구간에 위치하며, 상기 제 3 신호 배선에 연결되어 스크라이브 라인이 지나가는 부분에 대응 구성된 제 4 신호 배선을 포함하는 신호 배선과;The first and second signal wires separated by an upper side and a lower side with the resistor unit interposed therebetween, a third signal wire configured to extend above the test pad, and a section between the third signal wire and the shorting bar; A signal wire connected to the third signal wire and including a fourth signal wire configured to correspond to a portion through which a scribe line passes; 상기 검사 패드의 하측과 상기 제 2 신호 배선 사이 구간에 대응된 투명 연결패턴A transparent connection pattern corresponding to a section between the lower side of the test pad and the second signal line; 을 포함하는 유기전계 발광소자용 어레이 기판.Array substrate for an organic light emitting device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 투명 연결패턴은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나로 구성된 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.The transparent connection pattern is an array substrate for an organic light emitting device, characterized in that consisting of one selected from the group of transparent conductive materials including indium tin oxide or indium zinc oxide. 제 1 항에 있어서,The method of claim 1, 상기 제 1, 제 2, 제 3 신호 배선은 구리, 몰리브덴, 알루미늄 및 알루미늄 합금을 포함하는 도전성 물질 그룹 중 선택된 하나로 구성된 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.And the first, second and third signal lines are selected from the group of conductive materials including copper, molybdenum, aluminum, and aluminum alloys. 제 1 항에 있어서,The method of claim 1, 상기 제 4 신호 배선은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나로 구성된 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.And the fourth signal line is selected from the group of transparent conductive materials including indium tin oxide or indium zinc oxide. 제 1 항에 있어서,The method of claim 1, 상기 저항부는 다결정 실리콘으로 이루어진 단일층, 또는 순수 비정질 실리콘과 불순물을 포함하는 비정질 실리콘이 적층된 이중층으로 이루어진 반도체 패턴과, 상기 반도체 패턴의 일부를 각각 노출하는 제 1 및 제 2 콘택홀을 포함하는 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.The resistor unit includes a semiconductor pattern including a single layer made of polycrystalline silicon, or a double layer in which pure silicon and amorphous silicon including impurities are stacked, and first and second contact holes exposing a portion of the semiconductor pattern, respectively. An array substrate for an organic light emitting device, characterized in that. 제 5 항에 있어서,6. The method of claim 5, 상기 반도체 패턴은 상기 제 1 및 제 2 콘택홀을 통해 상기 제 1 및 제 2 신호 배선을 연결하는 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.And said semiconductor pattern connects said first and second signal wires through said first and second contact holes. 제 1 항에 있어서,The method of claim 1, 상기 투명 연결패턴은 상기 검사 패드의 일부와 상기 제 2 신호 배선의 일부를 각각 노출하는 제 3 및 제 4 콘택홀을 통해 상기 검사 패드와 제 2 신호 배선을 전기적으로 연결하는 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.The transparent connection pattern may be configured to electrically connect the test pad and the second signal wire through third and fourth contact holes exposing a part of the test pad and a part of the second signal wire, respectively. Array substrate for light emitting device. 제 1 항에 있어서,The method of claim 1, 상기 제 3 및 제 4 신호 배선은 상기 제 3 신호 배선의 일부를 노출하는 제 5 콘택홀을 통해 서로 연결된 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.And the third and fourth signal wires are connected to each other through a fifth contact hole exposing a part of the third signal wires. 제 1 항에 있어서,The method of claim 1, 상기 검사 패드는 각각의 일부를 노출하는 다수의 검사 패드홀을 더욱 포함 하는 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.The test pad further comprises a plurality of test pad holes for exposing a portion of the organic light emitting device array substrate. 기판을 준비하는 단계와;Preparing a substrate; 상기 기판 상의 온/오프 패드 영역의 일측에 대응된 저항부에 반도체 패턴을 형성하는 단계와;Forming a semiconductor pattern on a resistive portion corresponding to one side of an on / off pad region on the substrate; 상기 반도체 패턴이 형성된 기판 상에 상기 반도체 패턴의 일부를 각각 노출하는 제 1 및 제 2 콘택홀을 포함하는 보호막을 형성하는 단계와;Forming a protective layer on the substrate on which the semiconductor pattern is formed, the protective layer including first and second contact holes respectively exposing a portion of the semiconductor pattern; 상기 보호막 상에 상기 반도체 패턴과 연결된 제 1 및 제 2 신호 배선과, 상기 2 신호 배선과 이격된 검사 패드와, 상기 검사 패드의 상측으로 연장된 제 3 신호 배선을 각각 형성하는 단계와;Forming first and second signal wires connected to the semiconductor pattern, a test pad spaced apart from the two signal wires, and a third signal wire extending above the test pad on the passivation layer, respectively; 상기 제 1 내지 제 3 신호 배선과 검사 패드가 형성된 기판 상에 상기 제 2 신호 배선과 검사 패드와 제 3 신호 배선 각각의 일부를 노출하는 제 3, 제 4, 제 5 콘택홀과 다수의 검사 패드홀을 포함하는 게이트 절연막과 층간 절연막을 형성하는 단계와;Third, fourth and fifth contact holes and a plurality of test pads exposing portions of the second signal wire, the test pad, and the third signal wire on the substrate on which the first to third signal wires and the test pad are formed. Forming a gate insulating film and an interlayer insulating film including holes; 상기 게이트 절연막과 층간 절연막 상에 상기 제 3 및 제 4 콘택홀을 통해 상기 제 2 신호 배선과 검사 패드를 연결하는 투명 연결패턴과, 상기 제 5 콘택홀을 통해 상기 제 3 신호 배선과 연결된 제 4 신호 배선과, 상기 제 4 신호 배선에서 연장된 쇼팅 바를 형성하는 단계A transparent connection pattern connecting the second signal wire and the test pad through the third and fourth contact holes on the gate insulating film and the interlayer insulating film; and a fourth connected to the third signal wire through the fifth contact hole. Forming a signal line and a shorting bar extending from the fourth signal line 를 포함하는 유기전계 발광소자용 어레이 기판의 제조방법.Method of manufacturing an array substrate for an organic light emitting device comprising a. 제 10 항에 있어서,11. The method of claim 10, 상기 반도체 패턴은 다결정 실리콘으로 이루어진 단일층, 또는 순수 비정질 실리콘과 불순물을 포함하는 비정질 실리콘이 차례로 적층된 이중층으로 형성된 것을 특징으로 하는 유기전계 발광소자용 어레이 기판의 제조방법.The semiconductor pattern is a method of manufacturing an array substrate for an organic light emitting device, characterized in that formed of a single layer made of polycrystalline silicon, or a double layer in which pure amorphous silicon and amorphous silicon containing impurities are sequentially stacked. 제 10 항에 있어서,11. The method of claim 10, 상기 제 1 내지 제 3 신호 배선과 검사 패드는 구리, 몰리브덴, 알루미늄 및 알루미늄 합금을 포함하는 도전성 물질 그룹 중 선택된 하나로 형성된 것을 특징으로 하는 유기전계 발광소자용 어레이 기판의 제조방법.And the first to third signal wires and the test pad are formed of one selected from a group of conductive materials including copper, molybdenum, aluminum, and an aluminum alloy. 제 10 항에 있어서,11. The method of claim 10, 상기 투명 연결패턴, 제 4 신호 배선 및 쇼팅 바는 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투명한 도전성 물질 그룹 중 선택된 하나로 형성된 것을 특징으로 하는 유기전계 발광소자용 어레이 기판의 제조방법.The transparent connection pattern, the fourth signal wire and the shorting bar are formed of one selected from the group of transparent conductive materials such as indium tin oxide or indium zinc oxide. 제 10 항에 있어서,11. The method of claim 10, 상기 다수의 검사 패드홀은 셀 점등 검사 시 지그핀이 콘택되는 부분인 것을 특징으로 하는 유기전계 발광소자용 어레이 기판의 제조방법.And a plurality of test pad holes are portions in which a jig pin is contacted during a cell lighting test.
KR1020070113710A 2007-11-08 2007-11-08 An array substrate of Organic Electroluminescent Display Device and the method for fabricating thereof KR101307963B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070113710A KR101307963B1 (en) 2007-11-08 2007-11-08 An array substrate of Organic Electroluminescent Display Device and the method for fabricating thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070113710A KR101307963B1 (en) 2007-11-08 2007-11-08 An array substrate of Organic Electroluminescent Display Device and the method for fabricating thereof

Publications (2)

Publication Number Publication Date
KR20090047721A KR20090047721A (en) 2009-05-13
KR101307963B1 true KR101307963B1 (en) 2013-09-12

Family

ID=40857037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070113710A KR101307963B1 (en) 2007-11-08 2007-11-08 An array substrate of Organic Electroluminescent Display Device and the method for fabricating thereof

Country Status (1)

Country Link
KR (1) KR101307963B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150127922A (en) * 2014-05-07 2015-11-18 엘지디스플레이 주식회사 Display device
US11145248B2 (en) 2018-11-23 2021-10-12 Samsung Display Co., Ltd. Display device and method for manufacturing same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101082174B1 (en) 2009-11-27 2011-11-09 삼성모바일디스플레이주식회사 Organic light emitting display device and method of manufacturing the same
KR102023896B1 (en) * 2013-02-15 2019-09-24 삼성디스플레이 주식회사 Display substrate andmethod of manufacturing the same
KR102244722B1 (en) * 2013-12-24 2021-04-26 엘지디스플레이 주식회사 Lighting Pad Area and Organic Light Emitting Display Device of comprising the same
KR102542133B1 (en) * 2015-12-31 2023-06-09 엘지디스플레이 주식회사 Display device for preventing corrosion
KR102439673B1 (en) * 2017-06-19 2022-09-05 삼성디스플레이 주식회사 Display apparatus
KR102600184B1 (en) * 2018-10-05 2023-11-08 엘지디스플레이 주식회사 Display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010110500A (en) * 2000-06-05 2001-12-13 구본준, 론 위라하디락사 Inspection Pad for Test and Method of Compensation for Resistance using the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010110500A (en) * 2000-06-05 2001-12-13 구본준, 론 위라하디락사 Inspection Pad for Test and Method of Compensation for Resistance using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150127922A (en) * 2014-05-07 2015-11-18 엘지디스플레이 주식회사 Display device
KR102324614B1 (en) 2014-05-07 2021-11-12 엘지디스플레이 주식회사 Display device
US11145248B2 (en) 2018-11-23 2021-10-12 Samsung Display Co., Ltd. Display device and method for manufacturing same

Also Published As

Publication number Publication date
KR20090047721A (en) 2009-05-13

Similar Documents

Publication Publication Date Title
KR101307963B1 (en) An array substrate of Organic Electroluminescent Display Device and the method for fabricating thereof
KR100796749B1 (en) A thin film transistor array substrate for a liquid crystal display
CN109087922B (en) Array substrate, manufacturing method thereof and display panel
US9761644B2 (en) Organic electroluminescent device and repairing method thereof
US10249700B2 (en) OLED array substrate, display apparatus and method for repairing dark spot thereon
KR100666639B1 (en) Flat panel display device having dummy cell and fabricating method of the same
KR101433109B1 (en) An Array Substrate of Liquid Crystal Display Device and the method for fabricating thereof
KR100603836B1 (en) Organic electro-luminescent device and method for fabricating the same
US7915070B2 (en) Method for fabricating organic light emitting display device
KR20140148203A (en) Organic light emitting diode display
KR101232549B1 (en) Organic electro-luminescence display device and method for fabricating of the same
JP5028443B2 (en) Organic electroluminescence display
CN102934154B (en) Display panel and manufacture method thereof
US7060195B2 (en) Method for forming a liquid crystal display panel
KR101177580B1 (en) Organic electro-luminescence display device and method for fabricating of the same
US20070252940A1 (en) Display device module
KR20070017625A (en) Liquid crystal display and manufacturing method of the same
KR20070042291A (en) Organic electro luminescence display device and method for fabricating the same
CN108648614B (en) Electronic device
KR20080083414A (en) Mother glass for organic electroluminescent diode including the test pattern and method for fabricating the same
KR102046297B1 (en) Display device
CN106549019B (en) Semiconductor device and method for manufacturing the same
KR100596467B1 (en) The organic electro-luminescence device and method for fabricating of the same
KR20160082738A (en) Organic lighting emitting display device
KR102682193B1 (en) Array substrate and Display device including the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190814

Year of fee payment: 7