KR101297318B1

KR101297318B1 - Sedc-based error detection apparatus for compare unit and self-checking compare unit having the apparatus

Info

Publication number: KR101297318B1
Application number: KR1020120016622A
Authority: KR
Inventors: 이정아; 나타르잔 소마순다람
Original assignee: 조선대학교산학협력단
Priority date: 2012-02-17
Filing date: 2012-02-17
Publication date: 2013-08-16

Abstract

PURPOSE: A scalable error detection coding (SEDC)-based error detection apparatus for a compare unit and a self-checking compare unit including the same are provided to detect errors in comparison computations. CONSTITUTION: An error detection apparatus (100) comprises a comparison output generator (110), an input error detection code generator (120), and an error detector (130). The comparison output generator encodes results of comparison of binary input data from a compare unit into 2-bit comparison result data. An input error detection code generator receives binary input data, and generates input error detection codes that are error detection code depending on the comparison result of the binary input data. The error detector receives the comparison result data and generates 2-bit output error detection codes that are error detection codes for the comparison result data. The error detector outputs an error detection result by determining whether the output error detection codes are identical to the input error detection codes.

Description

SEDC-based error detection apparatus for compare unit and self-checking compare unit having the apparatus}

본 발명은 대소 비교 연산 유닛을 위한 확장형 오류검출코드 기반의 오류 검출 장치 및 그 오류 검출 장치를 포함하는 자가검사 대소 비교 연산 유닛에 관한 것으로, 보다 구체적으로는 입력 데이터에 대해 대소 비교 연산을 수행하여 출력 데이터를 출력하는 대소 비교 연산 유닛의 단방향 연산오류를 최소한의 하드웨어 추가로 연속적으로 검출할 수 있고, 입력 데이터들 및 출력 데이터의 길이에 관계없이 오류검출코드의 값을 변화시킴으로써 유동적으로 확장할 수 있으며, 오류검출시간을 최소화할 수 있는 대소 비교 연산 유닛을 위한 확장형 오류검출코드 기반의 오류 검출 장치 및 그 오류 검출 장치를 포함하는 자가검사 대소 비교 연산 유닛에 관한 것이다.
The present invention relates to an error detection device based on an extended error detection code for a case comparison operation unit and a self-check case comparison operation unit including the error detection device. The one-way operation error of the large and small comparison operation unit outputting the output data can be continuously detected with minimal hardware addition, and can be flexibly expanded by changing the value of the error detection code regardless of the length of the input data and the output data. The present invention relates to an error detection device based on an extended error detection code for a comparison operation unit capable of minimizing an error detection time and a self-checking operation comparison unit including the error detection device.

결함허용(fault-tolerance)이란 시스템에서 이나 연산환경에서 결함이 발생하였을 때, 어떠한 제약도 없이 의도된 기능을 수행할 수 있게 하는 능력을 말한다.Fault-tolerance is the ability to perform the intended function without any limitation when a fault occurs in the system or in the computing environment.

또한, 결함허용을 수행하기 위해서는 기본 연산 블록들(basic computational blocks)이 결함을 인식할 수 있어야하고, 시스템이 기능하는 도중에도 결함을 복구하기 위한 신호를 출력할 수 있어야한다.In addition, in order to perform fault tolerance, basic computational blocks must be able to recognize a fault and output a signal for repairing the fault while the system is functioning.

오류검출방법은 크게 Built-In-Self-Test(BIST)기법, 로빙테스트 기법, 중복기법, 논리값 기반의 기법, 오류검출코딩기법 등으로 분류된다.Error detection methods are classified into built-in-self-test (BIST) technique, roving test technique, redundancy technique, logic value based technique, and error detection coding technique.

먼저, BIST 기법은 별도의 테스트장비를 요구하지 않는 정적오류검출기법으로 동적결함검출 기능을 필요로 하는 재구성가능 내장형 시스템에는 적합하지 않다.First, the BIST technique is a static error detection technique that does not require separate test equipment, and is not suitable for a reconfigurable embedded system requiring a dynamic defect detection function.

또한, 로빙테스트 기법은 계산용 데이터의 배열이 동일 크기의 영역으로 분할되며, 이 영역들 중 하나가 BIST를 수행할 수 있도록 구성되며, 나머지 영역들은 본래의 의도된 기능을 수행하도록 구성된다.In addition, the roving test technique is such that the array of calculation data is divided into regions of the same size, one of which is configured to perform a BIST, and the remaining regions are configured to perform an original intended function.

또한, 중복기법은 구조적 또는 시간적 중복성에 기반하여 오류를 검출하며 구조적 중복성을 이용한 오류검출기법은 동일한 기능블럭들을 복수 개로 구성하여 오류를 검출하며, 시간적 중복성을 이용한 오류검출기법은 동일한 기능블럭에서 복수 회 기능을 수행하여 오류를 검출한다. 그러나 이러한 중복기법은 시간적, 공간적 추가비용을 초래하는 단점이 있다.In addition, the redundancy technique detects errors based on structural or temporal redundancy, and the error detection technique using structural redundancy detects errors by constructing a plurality of identical functional blocks, and the error detection technique using temporal redundancy uses a plurality of the same functional blocks. Perform the function once to detect the error. However, this overlapping technique has the disadvantage of incurring additional time and space costs.

또한, 논리값 기반의 기법은 오류를 검출하고자 하는 회로의 넷리스트를 입력으로 하여 논리값 패턴에 대한 회로의 모든 내부 노드들을 탐색하고, 오류의 발생가능성이 있는 회로의 노드패턴이 검색될 경우, 추가적인 검출모듈을 추가하는 방식이다. 그러나, 이러한 논리값 기반의 기법은 모든 오류를 검출할 수 없는 단점이 있다.In addition, the logic-based technique searches all internal nodes of the circuit for a logic value pattern by inputting a netlist of circuits for which an error is to be detected, and when a node pattern of a circuit that is likely to cause an error is found, It is a way to add additional detection module. However, this logic-based technique has a disadvantage in that all errors cannot be detected.

또한, 오류검출코딩기법은 회로의 면적, 동작속도, 검출 오류의 범위 등에서 다른 기법들과 비교하여 매우 효율적이며, 이러한 방법은 에러검출코딩 알고리즘을 이용하여 이진데이터를 코딩함으로써 해당 이진데이터를 표현하는 코드를 검증하여 단방향 오류를 검출해 낼 수 있다.In addition, the error detection coding technique is very efficient compared to other techniques in the area of circuit, operation speed, range of detection error, etc., and this method expresses the corresponding binary data by coding the binary data using the error detection coding algorithm. You can verify the code to detect unidirectional errors.

또한, 오류검출코딩기법은 패리티코드(parity code), 해밍코드(hamming code), 리드솔로몬코드(Reed-Solomon code), 버저코드(berger code), 보스코드(Bose-lin code) 등과 같이 단방향 오류를 검출해 낼 수 있는 코딩기법들로 연구되어 왔으며, 그중 가장 간단하고 적은 비용으로 오류를 검출할 수 있는 코드는 원래의 이진데이터에 한 비트의 오류확인비트를 추가한 패리티코드이다.In addition, the error detection coding technique is a one-way error such as a parity code, a hamming code, a Reed-Solomon code, a Berger code, or a Bose-lin code. Coding techniques have been studied, and the simplest and least expensive code for detecting errors is a parity code with one bit of error checking bits added to the original binary data.

이러한 패리티코드의 오류확인비트는 전체 데이터 비트에 '1'의 개수가 홀수개인지 짝수개인지에 따라 결정되며 매우 적은 하드웨어의 면적추가만으로도 신속한 오류검출기능을 수행할 수 있다. 그러나 패리티코드는 원래의 이진데이터에서 단 한 비트의 오류가 발생했을 경우와 홀수 비트에서 오류가 발생한 경우 이외에 다른 경우에는 오류검출기능을 수행할 수 없는 단점이 있다.The error check bit of the parity code is determined depending on whether the number of '1's is odd or even in all the data bits, and a quick error detection function can be performed by adding a very small area of hardware. However, the parity code has a disadvantage in that the error detection function cannot be performed in other cases except when a single bit error occurs in the original binary data and an error occurs in the odd bit.

또한, 해밍코드는 에러정정기능을 제공하는 최초의 오류검출코드로써, 해밍체크비트를 생성하기 위해 각각 다른 비트들에 패리티코딩을 수행한다. 즉, 해밍코드는 오류정정기능을 수행하기 위한 비트가 추가되므로 패리티코드에 비해 약간의 추가적인 하드웨어가 필요하다. 또한, 패리티코드와 유사하게 단일비트오류와 두 비트의 오류만을 검출할 수 있으므로 모든 이진 데이터들의 단방향 오류들을 검출할 수는 없다.In addition, the Hamming code is the first error detection code that provides an error correction function, and performs parity coding on different bits to generate Hamming check bits. In other words, since Hamming code adds bits for performing error correction, some additional hardware is required compared to parity code. Also, similarly to a parity code, only a single bit error and a two bit error can be detected, so that one-way errors of all binary data cannot be detected.

또한, 리드솔로몬코드는 오류검출과 오류정정기능을 함께 제공하는 다항식기반의 오류정정기법이다. 이 방법은 해밍코드와 비교하여 더 많은 하드웨어의 추가가 요구되며 이 역시 모든 이진데이터들의 단방향 오류를 검출할 수는 없다. Reed Solomon Code is a polynomial based error correction technique that provides both error detection and error correction. This method requires more hardware compared to Hamming code, which also cannot detect unidirectional errors of all binary data.

또한, 버저코드는 모든 단방향 오류들을 검출할 수는 있으나 오류정정기능을 제공하지 않는다. 이 코딩기법은 원래 이진데이터비트들의 논리 값 '0' 또는 '1'의 개수를 계산하여 그 값을 이진값으로 코딩하여 수행된다.In addition, the buzzer code can detect all one-way errors but does not provide error correction. This coding technique is performed by calculating the number of logical values '0' or '1' of the original binary data bits and coding the value into a binary value.

또한, 보스코드는 논리값 '0'또는 '1'의 개수를 계수하여 코드를 생성한다는 점에서 버저코드와 유사하나, 단방향 오류를 검출하기 위한 모듈(modulo 4 or modulo 8)로 연산을 수행한다는 점이 서로 다르다. 또한, 보스코드는 t-단방향오류를 검출할 수 있으며, 여기서 't'는 원래 이진데이터의 두 비트 혹은 세 비트 오류를 의미한다. 또한, 보스코드는 버저코드와 마찬가지로, 오류정정기능을 제공하지 않는다.In addition, the boss code is similar to the buzzer code in that the code is generated by counting the number of logic values '0' or '1', but the operation is performed by a module (modulo 4 or modulo 8) for detecting a unidirectional error. The points are different. In addition, the boss code can detect a t-unidirectional error, where 't' means a two or three bit error of the original binary data. In addition, the boss code, like the buzzer code, does not provide an error correction function.

이상에서 살펴본 바와 같이 오류검출코드 기법들 중에서 버저코드만이 입력 이진데이터들의 모든 비트에 대해 단방향 오류를 검출할 수 있다. 그러나 이 기법은 카운터회로를 위한 순차논리회로를 구성하는데 추가적인 하드웨어 면적부담이 초래되며 복수의 클록사이클이 필요하며, 긴 임계경로로 인한 계산 지연시간이 초래되는 문제점이 있다.
As described above, only the buzzer code among the error detection code schemes may detect a unidirectional error for all bits of the input binary data. However, this technique incurs additional hardware area burden, requires multiple clock cycles, and calculation delay time due to long critical path.

본 발명자들은 결함 허용 재구성가능(falult-tolerant reconfigurable)하고, 연산 속도나 레이턴시(latency)와 같은 특성을 유지하면서도 입력 데이터의 길이에 따라 오류검출코드를 변경하며 자가검사(self-checking)할 수 있는 대소 비교 연산 유닛을 위한 확장형 오류검출코드 기반의 오류 검출 장치 및 그 오류 검출 장치를 포함하는 자가검사 대소 비교 연산 유닛을 개발하기 위해 노력한 결과, 대소 비교 연산의 기능은 유지시키되 입력 데이터의 연산오류를 검출하여 결함 허용 가능하고, 입력 데이터와 출력 데이터의 길이에 따라 오류검출코드를 변경하며 오류 검출을 수행할 수 있는 대소 비교 연산 유닛을 위한 확장형 오류검출코드 기반의 오류 검출 장치 및 그 오류 검출 장치를 포함하는 자가검사 대소 비교 연산 유닛의 기술적 구성을 개발하게 되어 본 발명을 완성하게 되었다.The present inventors are able to perform fault-tolerant reconfigurable, error detection codes and self-checking depending on the length of the input data while maintaining characteristics such as computational speed or latency. Efforts have been made to develop an error detection device based on an extended error detection code for a large comparison operation unit and a self-checking large comparison operation unit including the error detection device. An error detection device and an error detection device based on an extended error detection code for a large and small comparison operation unit capable of detecting and allowing a fault, changing an error detection code according to lengths of input data and output data, and performing error detection The present invention is to develop a technical configuration of a self-test large and small comparison operation unit including To complete.

따라서, 본 발명의 목적은 대소 비교 연산 유닛의 기능은 유지시키되 연산의 오류를 검출할 수 있는 결함허용 가능한 오류 검출 장치를 제공하는 것이다.Accordingly, it is an object of the present invention to provide a fault-tolerant error detection apparatus capable of detecting an error in an operation while maintaining the function of a comparative operation unit.

또한, 본 발명의 다른 목적은 대소 비교 연산 유닛의 입력 데이터의 길이에 따라 오류검출코드를 변경하며 오류 검출을 수행할 수 있는 오류 검출 장치를 제공하는 것이다.Another object of the present invention is to provide an error detection apparatus capable of performing error detection by changing an error detection code according to the length of input data of a large and small comparison operation unit.

또한, 본 발명의 또 다른 목적은 상기 오류 검출 장치를 구비하여 자가 검사를 할 수 있는 자가검사 대소 비교 연산 유닛을 제공하는 것이다.
Still another object of the present invention is to provide a self-test size comparison calculation unit that is capable of self-test by including the error detection device.

본 발명의 목적들은 이상에서 언급한 목적들로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
The objects of the present invention are not limited to the above-mentioned objects, and other objects not mentioned can be clearly understood by those skilled in the art from the following description.

상기의 목적을 달성하기 위하여 본 발명은 두 개의 이진 입력 데이터에 대해 '크다', '같다' 또는 '작다'의 대소 비교를 수행하는 대소 비교 연산 유닛(Compare unit)의 오류를 검출하는 오류 검출 장치로써, 상기 대소 비교 연산 유닛으로부터 상기 이진 입력 데이터들의 대소 비교 결과를 2비트의 대소 비교 결과데이터로 인코딩하는 대소 비교 결과데이터 생성기; 상기 이진 입력 데이터들을 입력받고, 상기 이진 입력 데이터들의 대소 비교 결과에 따른 오류 검출코드인 입력 오류검출코드를 생성하는 입력 오류검출코드 생성기; 및 상기 대소 비교 결과데이터를 입력받아 상기 대소 비교 결과데이터에 대한 오류검출코드인 2비트의 출력 오류검출코드를 생성하고, 상기 출력 오류검출코드와 상기 입력 오류검출코드의 동일성을 판단하여 오류검출결과를 출력하는 오류 검출기;를 포함하고, 상기 입력 오류검출코드 생성기는 상기 입력 오류검출코드를 2비트의 입력오류검출코드로 생성하되, 상기 이진 입력 데이터의 길이에 따라 값이 가변하는 2비트의 입력오류검출코드로 생성하는 것을 특징으로 하는 오류 검출 장치를 제공한다.In order to achieve the above object, the present invention provides an error detection apparatus for detecting an error of a compare unit that performs a magnitude comparison of 'large', 'equal' or 'small' on two binary input data. A magnitude comparison result data generator for encoding a magnitude comparison result of the binary input data from the magnitude comparison operation unit into two bits of magnitude comparison result data; An input error detection code generator for receiving the binary input data and generating an input error detection code that is an error detection code according to a comparison result of the binary input data; And receiving the magnitude comparison result data and generating a 2-bit output error detection code that is an error detection code for the magnitude comparison result data, and determining the sameness between the output error detection code and the input error detection code. And an error detector for outputting the input error detection code generator to generate the input error detection code as a 2-bit input error detection code, the value being variable according to the length of the binary input data. Provided is an error detection apparatus, characterized by generating with an error detection code.

바람직한 실시예에 있어서, 상기 대소 비교 결과데이터 생성기는 상기 대소 비교 결과가 '크다'일 경우, 상기 대소 비교 결과데이터를 '00'으로 인코딩하고, 상기 대소 비교 결과가 '같다'일 경우, 상기 대소 비교 결과데이터를 '01'로 인코딩하고, 상기 대소 비교 결과가 '작다'일 경우, 상기 대소 비교 결과데이터를 '11'로 인코딩한다.In a preferred embodiment, the case comparison result data generator encodes the case comparison result data as '00' when the case comparison result is 'large', and the case comparison result when the case comparison result is 'equal'. When the comparison result data is encoded as '01' and the case comparison result is 'small', the case comparison result data is encoded as '11'.

바람직한 실시예에 있어서, 상기 입력 오류검출코드 생성기:는 2비트 데이터에 대응하는 2비트 오류검출코드들(SEDC₂)을 저장한 2비트 오류검출코드 진리테이블(truth table); 및 상기 이진 입력 데이터의 길이에 따라 값이 가변하는 상기 입력 오류검출코드를 생성하는 입력 오류검출코드 생성수단;을 포함한다.In a preferred embodiment, the input error detection code generator comprises: a 2-bit error detection code truth table storing 2-bit error detection codes SEDC ₂ corresponding to 2-bit data; And input error detection code generation means for generating the input error detection code whose value varies according to the length of the binary input data.

바람직한 실시예에 있어서, 상기 2비트 오류검출코드들(SEDC₂)의 상위 비트는 2비트 데이터 '00', '01' 또는 '11'에 대해 비트들의 '0'의 개수가 '1'의 개수보다 크거나 같을 경우 '1'로 계산되어 저장되고, 그 외의 경우에는 '0'으로 계산되어 저장되며, 하위 비트는 '0'의 개수와 '1'의 개수가 동일할 경우 '0'으로 계산되어 저장되고, 그 외의 경우에는 '1'로 계산되어 저장되거나, 상위 비트는 '0'의 개수와 '1'의 개수가 동일할 경우 '0'으로 계산되어 저장되고, 그 외의 경우에는 '1'로 계산되어 저장되고, 하위 비트는 '0'의 개수가 '1'의 개수보다 크거나 같을 경우 '1'로 계산되어 저장되고, 그 외의 경우에는 '0'으로 계산되어 저장된다.In a preferred embodiment, the upper bits of the two-bit error detection codes SEDC ₂ are the number of '0's of bits'1' for the two-bit data '00', '01' or '11'. If greater than or equal, it is calculated and stored as '1'. Otherwise, it is calculated and stored as '0', and the lower bit is calculated as '0' if the number of '0' and '1' is equal. Otherwise, it is calculated and stored as '1', or the upper bit is calculated and stored as '0' if the number of '0' and '1' is the same, otherwise it is '1' It is calculated and stored as', and the lower bit is calculated and stored as' 1 'when the number of' 0 'is greater than or equal to the number of' 1 ', otherwise it is calculated and stored as'0'.

바람직한 실시예에 있어서, 상기 입력 오류검출코드 생성수단은, 상기 이진 입력 데이터들이 1비트 입력 데이터(A(A₀),B(B₀))이고, 상기 1비트 입력 데이터들 중, 제1 1비트 입력 데이터(A(A₀))가 제2 1비트 이진 입력데이터(B(B₀))보다 클 경우, 2비트 데이터 '00'에 해당하는 상기 2비트 오류검출코드 진리테이블(truth table)의 2비트 오류검출코드를 1비트 입력 오류검출코드(SEDC_1-in)로 계산하고, 상기 1비트 입력 데이터들(A(A₀),B(B₀))이 서로 동일할 경우, 2비트 데이터 '01'에 해당하는 상기 2비트 오류검출코드 진리테이블(truth table)의 2비트 오류검출코드를 상기 1비트 입력 오류검출코드(SEDC_1-in)로 계산하고, 상기 제1 1비트 입력 데이터(A(A₀))가 상기 제2 1비트 이진 입력데이터(B(B₀))보다 작을 경우, 2비트 데이터 '11'에 해당하는 상기 2비트 오류검출코드 진리테이블(truth table)의 2비트 오류검출코드를 상기 1비트 입력 오류검출코드(SEDC_1-in)로 계산하며, 계산된 1비트 입력 오류검출코드(SEDC_1-in)를 상기 입력 오류검출코드로 생성하는 1비트 입력 오류검출코드 생성수단;을 포함한다.In a preferred embodiment, the input error detection code generating means is characterized in that the binary input data are 1 bit input data A (A ₀ ), B (B ₀ ), and among the 1 bit input data, a first 1 When the bit input data A (A ₀ ) is greater than the second 1-bit binary input data B (B ₀ ), the 2-bit error detection code truth table corresponding to 2-bit data '00' 2 bit error detection code is calculated as 1 bit input error detection code (SEDC _1-in ), and when the 1 bit input data A (A ₀ ) and B (B ₀ ) are the same, 2 bits The 2-bit error detection code of the 2-bit error detection code truth table corresponding to the data '01' is calculated as the _1- bit input error detection code SEDC _1-in , and the first 1-bit input data. (a (a ₀₎₎ is the second 1-bit binary input data (B (B ₀₎₎ is less than, the binary two-bit error detection code corresponding to 2-bit data " 11 " A 2-bit error detection code in the table (truth table) by the 1-bit input error detection code (SEDC _1-in), and calculated by, calculating the first bit input the error-detecting code (SEDC _1-in) the input error detection code And 1 bit input error detection code generation means for generating.

바람직한 실시예에 있어서, 상기 대소 비교 연산 유닛 및 상기 입력 오류검출코드 생성기는 상기 각 이진 입력 데이터의 하위에 연결되는 하위 이진 입력 데이터들의 대소 비교 결과인 이전 대소 비교 결과데이터를 더 입력받고, 상기 1비트 입력 오류검출코드 생성수단은 상기 1비트 입력 데이터들이 서로 동일하고, 상기 이전 대소 비교 결과데이터가 '00'일 경우, 2비트 데이터 '00'에 해당하는 상기 2비트 오류검출코드 진리테이블(truth table)의 2비트 오류검출코드를 상기 1비트 입력 오류검출코드(SEDC_1-in)로 계산하고, 상기 이전 대소 비교 결과데이터가 '01'일 경우, 2비트 데이터 '01'에 해당하는 상기 2비트 오류검출코드 진리테이블(truth table)의 2비트 오류검출코드를 상기 1비트 입력 오류검출코드(SEDC_1-in)로 계산하고, 상기 이전 대소 비교 결과데이터가 '11'일 경우, 2비트 데이터 '11'에 해당하는 상기 2비트 오류검출코드 진리테이블(truth table)의 2비트 오류검출코드를 상기 1비트 입력 오류검출코드(SEDC_1-in)로 계산한다.In an exemplary embodiment, the magnitude comparison operation unit and the input error detection code generator may further receive previous magnitude comparison result data which is a magnitude comparison result of lower binary input data connected to lower portions of the binary input data, and the 1 The bit input error detection code generating means has a 2-bit error detection code truth table corresponding to 2-bit data '00' when the 1-bit input data are the same and the previous case comparison result data is '00'. 2 bit error detection code of the table) is calculated as the 1 bit input error detection code (SEDC _1-in ), and if the previous case comparison result data is '01', the 2 corresponding to the 2 bit data '01' Bit Error Detection Code The 2-bit error detection code of the truth table is calculated as the _1- bit input error detection code (SEDC _1-in ), and the previous case comparison result data is In case of '11', the 2-bit error detection code of the 2-bit error detection code truth table corresponding to 2-bit data '11' is calculated as the _1- bit input error detection code (SEDC _1-in ). .

바람직한 실시예에 있어서, 상기 입력 오류검출코드 생성수단은, 상기 이진 입력 데이터들이 2비트 입력 데이터(A(A₁,A₀),B(B₁,B₀))이고, 상기 2비트 입력 데이터들 중, 제1 2비트 입력 데이터(A(A₁,A₀))가 제2 2비트 이진 입력데이터(B(B₁,B₀))보다 클 경우, 2비트 데이터 '00'에 해당하는 상기 2비트 오류검출코드 진리테이블(truth table)의 2비트 오류검출코드를 2비트 입력 오류검출코드(SEDC_2-in)로 계산하고, 상기 2비트 입력 데이터들(A(A₁,A₀),B(B₁,B₀))이 서로 동일할 경우, 2비트 데이터 '01'에 해당하는 상기 2비트 오류검출코드 진리테이블(truth table)의 2비트 오류검출코드를 상기 2비트 입력 오류검출코드(SEDC_2-in)로 계산하고, 상기 제1 2비트 입력 데이터(A(A₁,A₀))가 상기 제2 2비트 이진 입력데이터(B(B₁,B₀))보다 작을 경우, 2비트 데이터 '11'에 해당하는 상기 2비트 오류검출코드 진리테이블(truth table)의 2비트 오류검출코드를 상기 2비트 입력 오류검출코드(SEDC_2-in)로 계산하며, 계산된 2비트 입력 오류검출코드(SEDC_2-in)를 상기 입력 오류검출코드로 생성하는 1비트 입력 오류검출코드 생성수단;을 포함한다.In a preferred embodiment, the input error detection code generating means is characterized in that the binary input data are 2-bit input data A (A ₁ , A ₀ ), B (B ₁ , B ₀ ), and the 2-bit input data. Among them, when the first 2-bit input data A (A ₁ , A ₀ ) is greater than the second 2-bit binary input data B (B ₁ , B ₀ ), the 2 bit data '00' corresponds to The 2-bit error detection code of the 2-bit error detection code truth table is calculated as a _2- bit input error detection code SEDC _2-in , and the 2-bit input data A (A ₁ , A ₀ ) When B (B ₁ , B ₀ )) is the same, the 2-bit error detection code of the 2-bit error detection code truth table corresponding to 2-bit data '01' is detected. Computed by the code SEDC _2-in , and when the first 2-bit input data A (A ₁ , A ₀ ) is smaller than the second 2-bit binary input data B (B ₁ , B ₀ ) , For 2-bit data '11' The two-bit error detection code truth table (truth table) two-bit errors, and calculates a detection code to the two-bit input error detection code (SEDC _2-in), the calculated 2-bit input error detection code (SEDC _2-in) of It includes; 1-bit input error detection code generating means for generating the input error detection code.

바람직한 실시예에 있어서, 상기 대소 비교 연산 유닛 및 상기 입력 오류검출코드 생성기는 상기 각 이진 입력 데이터의 하위에 연결되는 하위 이진 입력 데이터들의 대소 비교 결과인 이전 대소 비교 결과데이터를 더 입력받고, 상기 2비트 입력 오류검출코드 생성수단은 상기 2비트 입력 데이터들이 서로 동일하고, 상기 이전 대소 비교 결과데이터가 '00'일 경우, 2비트 데이터 '00'에 해당하는 상기 2비트 오류검출코드 진리테이블(truth table)의 2비트 오류검출코드를 상기 2비트 입력 오류검출코드(SEDC_2-in)로 계산하고, 상기 이전 대소 비교 결과데이터가 '01'일 경우, 2비트 데이터 '01'에 해당하는 상기 2비트 오류검출코드 진리테이블(truth table)의 2비트 오류검출코드를 상기 2비트 입력 오류검출코드(SEDC_2-in)로 계산하고, 상기 이전 대소 비교 결과데이터가 '11'일 경우, 2비트 데이터 '11'에 해당하는 상기 2비트 오류검출코드 진리테이블(truth table)의 2비트 오류검출코드를 상기 2비트 입력 오류검출코드(SEDC_2-in)로 계산한다.In an exemplary embodiment, the magnitude comparison operation unit and the input error detection code generator may further receive previous magnitude comparison result data which is a magnitude comparison result of lower binary input data connected to each lower portion of the binary input data, and the 2 The bit input error detection code generating means has the two bit error detection code truth table corresponding to the two bit data '00' when the two bit input data are the same and the previous case comparison result data is '00'. 2 bit error detection code of the table) is calculated as the 2 bit input error detection code (SEDC _2-in ), and when the previous case comparison result data is '01', the 2 corresponding to the 2 bit data '01' Bit Error Detection Code The 2-bit error detection code of the truth table is calculated as the _2- bit input error detection code (SEDC _2-in ), and the previous case comparison result data is In case of '11', the 2-bit error detection code of the 2-bit error detection code truth table corresponding to 2-bit data '11' is calculated as the _2- bit input error detection code (SEDC _2-in ). .

바람직한 실시예에 있어서, 상기 입력 오류검출코드 생성수단은, 상기 이진 입력 데이터들이 3비트 입력 데이터(A(A₂,A₁,A₀),B(B₂,B₁,B₀))일 경우, 2비트의 오류검출코드인 3비트 입력 오류검출코드(SEDC_3-in)를 계산하고, 계산된 3비트 입력 오류검출코드를 상기 입력 오류검출코드로 생성하는 3비트 입력 오류검출코드 생성수단을 더 포함하고, 상기 3비트 입력오류검출코드 생성수단은 상기 3비트 입력 데이터들(A(A₂,A₁,A₀),B(B₂,B₁,B₀))의 최상위 비트(A₂,B₂)가 서로 동일 할 경우, 상기 3비트 입력 오류검출코드(SEDC_3-in)를 상기 2비트 입력 오류검출코드(SEDC_2-in)와 동일한 값으로 계산하고, 상기 3비트 입력 데이터(A(A₂,A₁,A₀),B(B₂,B₁,B₀))들 중, 제1 3비트 입력 데이터(A(A₂,A₁,A₀))의 최상위 비트(A₂)가 제2 3비트 입력 데이터(B(B₂,B₁,B₀))의 최상위 비트(B₂)보다 클 경우, 2비트 데이터 '00'에 해당하는 상기 2비트 오류검출코드 진리테이블(truth table)의 2비트 오류검출코드를 상기 3비트 입력 오류검출코드(SEDC_3-in)로 계산하고, 상기 3비트 입력 데이터(A(A₂,A₁,A₀),B(B₂,B₁,B₀))들 중, 제1 3비트 입력 데이터(A(A₂,A₁,A₀))의 최상위 비트(A₂)가 제2 3비트 입력 데이터(B(B₂,B₁,B₀))의 최상위 비트(B₂)보다 작을 경우, 2비트 데이터 '11'에 해당하는 상기 2비트 오류검출코드 진리테이블(truth table)의 2비트 오류검출코드를 상기 3비트 입력 오류검출코드(SEDC_3-in)로 계산한다.In a preferred embodiment, the input error detection code generating means is that the binary input data is 3-bit input data (A (A ₂ , A ₁ , A ₀ ), B (B ₂ , B ₁ , B ₀ )). In this case, a 3-bit input error detection code generating means for calculating a _3- bit input error detection code (SEDC _3-in ), which is a 2-bit error detection code, and generating the calculated 3-bit input error detection code as the input error detection code. The 3 bit input error detection code generating means further comprises a most significant bit (A (A ₂ , A ₁ , A ₀ ), B (B ₂ , B ₁ , B ₀ )) of the 3 bit input data. When A ₂ and B ₂ are the same as each other, the 3-bit input error detection code SEDC _3-in is calculated to be the same value as the _2- bit input error detection code SEDC _2-in , and the 3-bit input is performed. Of the data A (A ₂ , A ₁ , A ₀ ), B (B ₂ , B ₁ , B ₀ ), the most significant of the first 3-bit input data A (A ₂ , A ₁ , A ₀ ) bit (a ₂₎ of the second 3-bit input data _{_{(B (B 2, B 1}} , B 0)) Upper bits (B ₂₎ is larger than, 2-bit data '00', the two-bit error detection code truth table the 2-bit error detection code to the 3-bit input error detection code (truth table) corresponding to the (SEDC _3-in ), And among the 3 bit input data A (A ₂ , A ₁ , A ₀ ), B (B ₂ , B ₁ , B ₀ ), the first 3 bit input data A (A ₂ , the most significant bit (a ₂₎ and a second 3-bit input data _{_{(B (B 2, B 1}} , is less than the most significant bit (B ₂₎ of the B _0)), 2-bit data '11 of a _1, a ₀₎₎ The 2-bit error detection code of the 2-bit error detection code truth table corresponding to 'is calculated as the _3- bit input error detection code SEDC _3-in .

바람직한 실시예에 있어서, 상기 입력 오류검출코드 생성수단은, 상기 이진 입력 데이터들이 4비트 입력 데이터(A(A₃,A₂,A₁,A₀),B(B₃,B₂,B₁,B₀))일 경우, 2비트의 오류검출코드인 4비트 입력 오류검출코드(SEDC_4-in)를 계산하고, 계산된 4비트 입력 오류검출코드를 상기 입력 오류검출코드로 생성하는 4비트 입력 오류검출코드 생성수단을 더 포함하고, 상기 4비트 입력오류검출코드 생성수단은 상기 4비트 입력 데이터들(A(A₃,A₂,A₁,A₀),B(B₃,B₂,B₁,B₀))의 최상위 비트(A₃,B₃)가 서로 동일 할 경우, 상기 4비트 입력 오류검출코드(SEDC_4-in)를 상기 3비트 입력 오류검출코드(SEDC_3-in)와 동일한 값으로 계산하고, 상기 4비트 입력 데이터(A(A₃,A₂,A₁,A₀),B(B₃,B₂,B₁,B₀))들 중, 제1 4비트 입력 데이터(A(A₃,A₂,A₁,A₀))의 최상위 비트(A₃)가 제2 4비트 입력 데이터(B(B₃,B₂,B₁,B₀))의 최상위 비트(B₃)보다 클 경우, 2비트 데이터 '00'에 해당하는 상기 2비트 오류검출코드 진리테이블(truth table)의 2비트 오류검출코드를 상기 4비트 입력 오류검출코드(SEDC_4-in)로 계산하고, 상기 4비트 입력 데이터(A(A₃,A₂,A₁,A₀),B(B₃,B₂,B₁,B₀))들 중, 제1 4비트 입력 데이터(A(A₃,A₂,A₁,A₀))의 최상위 비트(A₃)가 제2 4비트 입력 데이터(B(B₃,B₂,B₁,B₀))의 최상위 비트(B₃)보다 작을 경우, 2비트 데이터 '11'에 해당하는 상기 2비트 오류검출코드 진리테이블(truth table)의 2비트 오류검출코드를 상기 4비트 입력 오류검출코드(SEDC_4-in)로 계산한다.In a preferred embodiment, the input error detection code generating means is characterized in that the binary input data is 4-bit input data (A (A ₃ , A ₂ , A ₁ , A ₀ ), B (B ₃ , B ₂ , B _1). (B ₀ )), 4-bit input error detection code (SEDC _4-in ), which is a 2-bit error detection code, is calculated, and 4-bits for generating the calculated 4-bit input error detection code as the input error detection code. The apparatus further includes an input error detection code generating means, wherein the 4-bit input error detection code generating means includes the 4-bit input data A (A ₃ , A ₂ , A ₁ , A ₀ ), B (B ₃ , B ₂ , B ₁ , B ₀ )) when the most significant bits A ₃ and B ₃ are identical to each other, the 4-bit input error detection code SEDC _4-in is converted into the 3-bit input error detection code SEDC _3-in. 1 4 of the 4-bit input data A (A ₃ , A ₂ , A ₁ , A ₀ ), B (B ₃ , B ₂ , B ₁ , B ₀ ), The most significant bit A ₃ of the bit input data A (A ₃ , A ₂ , A ₁ , A ₀ ) is the second 4 bit input. Data _{_{(B (B 3, B 2}} , B 1, B 0)) the most significant bit (B ₃₎ is greater than, 2-bit data '00', the two-bit error detection code truth table (truth table) corresponding to the The 2-bit error detection code is calculated as the 4-bit input error detection code (SEDC _4-in ), and the 4-bit input data A (A ₃ , A ₂ , A ₁ , A ₀ ), B (B ₃ , B ₂ , B ₁ , B ₀ )), the most significant bit A ₃ of the first 4-bit input data A (A ₃ , A ₂ , A ₁ , A ₀ ) is the second 4-bit input data B 2 bit error of the 2 bit error detection code truth table corresponding to 2 bit data '11' when smaller than the most significant bit (B ₃ ) of (B ₃ , B ₂ , B ₁ , B ₀ )) The detection code is calculated as the _4- bit input error detection code (SEDC _4-in ).

바람직한 실시예에 있어서, 상기 입력 오류검출코드 생성수단은, 상기 이진 입력 데이터들이 n비트 입력 데이터이고, 상기 n비트 입력 데이터가 2비트, 3비트 또는 4비트 입력 데이터일 경우, 상기 2비트 입력 오류검출코드 생성수단, 상기 3비트 입력 오류검출코드 생성수단 또는 상기 4비트 입력 오류검출코드 생성수단을 이용하여 상기 입력 오류검출코드를 생성하고, 상기 n비트 입력 데이터가 5비트 이상의 입력 데이터일 경우, 상기 n비트 입력 데이터들을 각각 2비트, 3비트 또는 4비트인 하나의 b비트 입력 데이터와 3비트인 하나 또는 복수 개의 3비트 입력 데이터 세트로 구분하고, 상기 b비트 입력 데이터들이 서로 동일하지 않을 경우, 상기 2비트 입력 오류검출코드 생성수단, 상기 3비트 입력 오류검출코드 생성수단 또는 상기 4비트 입력 오류검출코드 생성수단을 이용하여 상기 b비트 입력 데이터에 대한 오류검출코드인 b비트 입력 오류검출코드를 계산하고 계산된 b비트 입력 오류검출코드를 상기 입력 오류검출코드로 생성하며, 상기 b비트 입력 데이터들이 서로 동일하고, 상기 3비트 입력 데이터 세트가 하나일 경우, 상기 3비트 입력 데이터 세트를 입력으로 하는 상기 3비트 입력 오류검출코드 생성수단의 3비트 입력 오류검출코드를 상기 입력 오류검출코드로 생성하고, 상기 3비트 입력 데이터 세트가 복수 개일 경우에는 상위에서 하위의 3비트 입력 데이터 세트들의 서로 순차적으로 비교하여 서로 동일하지 않은 3비트 입력 데이터 세트가 존재하면, 해당 3비트 입력 데이터 세트를 입력으로 하는 3비트 입력 오류검출코드 생성수단의 3비트 입력 오류검출코드를 상기 입력 오류검출코드로 생성하며, 상기 3비트 입력 데이터 세트들이 모두 동일한 경우에는 최하위 3비트 입력 데이터 세트를 입력으로 하는 3비트 입력 오류검출코드 생성수단의 3비트 입력 오류검출코드를 상기 입력 오류검출코드로 생성하는 n비트 입력 오류검출코드 생성수단을 더 포함한다.In a preferred embodiment, the input error detection code generating means, wherein the binary input data is n-bit input data, when the n-bit input data is 2-bit, 3-bit or 4-bit input data, the 2-bit input error When the input error detection code is generated using a detection code generating means, the 3-bit input error detection code generating means or the 4-bit input error detection code generating means, and the n-bit input data is 5 bits or more input data, When the n-bit input data is divided into one b-bit input data each having 2, 3, or 4 bits and one or a plurality of 3-bit input data sets each having 3 bits, and the b-bit input data are not the same. The 2 bit input error detection code generating means, the 3 bit input error detection code generating means or the 4 bit input error detection code; Calculates a b-bit input error detection code, which is an error detection code for the b-bit input data, using the card generating means, and generates a calculated b-bit input error detection code as the input error detection code, When the three-bit input data set is the same as each other and the three-bit input data set is generated, the 3-bit input error detection code of the 3-bit input error detection code generating means for inputting the 3-bit input data set is generated as the input error detection code. When there are a plurality of 3 bit input data sets, if the 3 bit input data sets which are not identical to each other are sequentially compared with each other from upper to lower 3 bit input data sets, the corresponding 3 bit input data sets are input. 3-bit input error detection code of the 3-bit input error detection code generating means is generated as the input error detection code. If all of the 3 bit input data sets are the same, an n bit input for generating a 3 bit input error detection code of the 3 bit input error detection code generating means for inputting the lowest 3 bit input data set as the input error detection code. Error detection code generation means further comprises.

바람직한 실시예에 있어서, 상기 오류 검출기:는 상기 대소 비교 결과 데이터에 대해서 상기 출력 오류검출코드를 생성하는 2비트 출력 오류검출코드 생성수단; 및 상기 입력 오류검출코드와 상기 출력 오류검출코드의 동일성을 비교하여 동일하지 않을 경우 오류 발생신호를 출력하는 코드비교수단;을 포함한다.In a preferred embodiment, the error detector comprises: two bit output error detection code generating means for generating the output error detection code for the comparison result data; And code comparing means for comparing the sameness between the input error detection code and the output error detection code and outputting an error occurrence signal if they are not the same.

바람직한 실시예에 있어서, 상기 2비트 출력 오류검출코드 생성수단은, 상기 2비트 출력 오류검출코드들(SEDC_2-out)의 최상위 비트는 2비트 데이터 '00', '01' 또는 '11'에 대해 비트들의 '0'의 개수가 '1'의 개수보다 크거나 같을 경우 '1'로 생성하고, 그 외의 경우에는 '0'으로 생성하며, 최하위 비트는 '0'의 개수와 '1'의 개수가 동일할 경우 '0'으로 생성하고, 그 외의 경우에는 '1'로 생성하거나, 최상위 비트는 '0'의 개수와 '1'의 개수가 동일할 경우 '0'으로 생성되고, 그 외의 경우에는 '1'로 생성하며, 최하위 비트는 '0'의 개수가 '1'의 개수보다 크거나 같을 경우 '1'로 생성하고, 그 외의 경우에는 '0'으로 생성하되, 상기 2비트 출력 오류검출코드(SEDC_2-out)는 동일한 입력에 대해 상기 2비트 오류검출코드(SEDC₂)와 동일한 오류검출코드로 생성된다.In a preferred embodiment, the two-bit output error detection code generating means, the most significant bit of the two _- bit output error detection codes (SEDC _2-out ) to the _2- bit data '00', '01' or '11' If the number of bits '0' is greater than or equal to the number of '1', '1' is generated. Otherwise, '0' is generated, and the least significant bit is '0' and '1'. If the number is the same, it is generated as '0'. Otherwise, it is generated as '1'. Otherwise, the most significant bit is generated as '0' if the number of '0' and '1' is the same. In the case of generating '1', the least significant bit is generated as '1' when the number of '0' is greater than or equal to the number of '1', and in other cases, '0'. The error detection code SEDC _2-out is generated with the same error detection code as the 2-bit error detection code SEDC ₂ for the same input.

또한, 본 발명은 상기 오류 검출 장치와 대소 비교 연산 유닛을 포함하는 자가검사 프로그래머블 시프트/로테이트 연산 유닛(Self-checking Compare Unit)을 더 제공한다.In addition, the present invention further provides a self-checking programmable shift / rotate calculation unit including the error detection device and the case comparison operation unit.

또한, 본 발명은 상기 오류 검출 장치와 상기 대소 비교 연산 유닛으로 기능하는 프로그래머블 산술/논리 연산유닛을 포함하는 자가검사 프로그래머블 산술/논리 연산유닛(Self-checking Programmable Arithmetic and Logic Unit)을 더 제공한다.The present invention further provides a self-checking programmable arithmetic and logic unit that includes a programmable arithmetic / logical unit that functions as the error detection device and the case comparison unit.

또한, 본 발명은 컴퓨터를 상기 오류 검출 장치로 기능하게 하는 오류 검출 프로그램이 저장된 컴퓨터로 읽을 수 있는 기록매체를 더 제공한다.In addition, the present invention further provides a computer-readable recording medium storing an error detection program for causing a computer to function as the error detection device.

또한, 본 발명은 상기 오류 검출 프로그램이 저장되고 통신망을 통해 상기 오류 검출 프로그램을 전송할 수 있는 서버 시스템을 더 제공한다.
The present invention further provides a server system in which the error detection program is stored and which can transmit the error detection program through a communication network.

본 발명은 다음과 같은 우수한 효과를 가진다.The present invention has the following excellent effects.

먼저, 본 발명의 오류 검출 장치 및 자가 검사 대소 비교 연산 유닛에 의하면, 입력 오류검출코드 생성기 2비트, 3비트, 4비트 및 n비트의 입력에 대해 선형적이고 유동적인 확장형 오류검출코드를 각각 생성하여 동일성을 비교함으로써 대소 비교 연산의 결함을 검출할 수 있는 장점이 있다.First, according to the error detection apparatus and the self-check large and large comparison operation unit of the present invention, the input error detection code generator generates linear and flexible extended error detection codes for inputs of 2 bits, 3 bits, 4 bits, and n bits, respectively. By comparing the sameness, there is an advantage in that a defect of the comparison operation can be detected.

또한, 본 발명의 오류 검출 장치 및 자가 검사 대소 비교 연산 유닛에 의하면, 오류검출코드의 생성이 입력 데이터에 대한 대소 비교 연산과는 별개로 이루어지므로 입력 데이터의 연산의 속도나 레이턴시와 같은 성능의 하락 없이 결함 허용 가능 시스템을 구현할 수 있는 장점이 있다.
In addition, according to the error detecting device and the self-checking size comparison operation unit of the present invention, since the generation of the error detection code is performed separately from the size comparison operation on the input data, the performance such as the speed or latency of operation of the input data is reduced. The advantage is that a fault-tolerant system can be implemented without

도 1은 본 발명의 일 실시예에 따른 오류 검출 장치 및 자가검사 대소 비교 연산 유닛을 설명하기 위한 도면,
도 2는 본 발명의 일 실시예에 따른 오류 검출 장치 및 자가검사 대소 비교 연산 유닛의 2비트 오류검출코드 진리테이블을 보여주는 도면,
도 3은 본 발명의 일 실시예에 따른 오류 검출 장치 및 자가검사 대소 비교 연산 유닛의 2비트 오류검출코드를 생성하는 논리회로의 일례를 보여주는 도면,
도 4는 본 발명의 일 실시예에 따른 오류 검출 장치 및 자가검사 대소 비교 연산 유닛의 2비트 오류검출코드를 생성하는 논리회로의 다른 예를 보여주는 도면,
도 5는 본 발명의 일 실시예에 따른 오류 검출 장치 및 자가검사 대소 비교 연산 유닛의 1비트 입력 오류검출코드 생성로직을 설명하기 위한 도면,
도 6은 본 발명의 일 실시예에 따른 오류 검출 장치 및 자가검사 대소 비교 연산 유닛의 2비트 입력 오류검출코드 생성로직을 설명하기 위한 도면,
도 7은 본 발명의 일 실시예에 따른 오류 검출 장치 및 자가검사 대소 비교 연산 유닛의 2비트 입력 오류검출코드 진리테이블을 설명하기 위한 도면,
도 8은 본 발명의 일 실시예에 따른 오류 검출 장치 및 자가검사 대소 비교 연산 유닛의 3비트 입력 오류검출코드 생성로직을 설명하기 위한 도면,
도 9은 본 발명의 일 실시예에 따른 오류 검출 장치 및 자가검사 대소 비교 연산 유닛의 4비트 입력 오류검출코드 생성로직을 설명하기 위한 도면,
도 10은 본 발명의 일 실시예에 따른 오류 검출 장치 및 자가검사 대소 비교 연산 유닛의 출력 오류검출코드 진리 테이블을 보여주는 도면이다.1 is a view for explaining an error detection device and a self-test size comparison operation unit according to an embodiment of the present invention,
2 is a view showing a 2-bit error detection code truth table of an error detection apparatus and a self-check large and small comparison operation unit according to an embodiment of the present invention;
3 is a view showing an example of a logic circuit for generating a 2-bit error detection code of an error detection apparatus and a self-check large and large comparison operation unit according to an embodiment of the present invention;
4 is a view showing another example of a logic circuit for generating a 2-bit error detection code of an error detection device and a self-check size comparison operation unit according to an embodiment of the present invention;
FIG. 5 is a diagram for explaining a 1-bit input error detection code generation logic of an error detection apparatus and a self-check size comparison operation unit according to an embodiment of the present invention; FIG.
FIG. 6 is a view for explaining a 2-bit input error detection code generation logic of an error detection apparatus and a self-check size comparison operation unit according to an embodiment of the present invention; FIG.
FIG. 7 is a view for explaining a 2-bit input error detection code truth table of an error detection apparatus and a self-check size comparison operation unit according to an embodiment of the present invention; FIG.
FIG. 8 is a view for explaining a 3-bit input error detection code generation logic of an error detection apparatus and a self-check size comparison operation unit according to an embodiment of the present invention; FIG.
FIG. 9 is a view for explaining a 4-bit input error detection code generation logic of an error detection apparatus and a self-check size comparison operation unit according to an embodiment of the present invention; FIG.
FIG. 10 is a diagram illustrating an output error detection code truth table of an error detection apparatus and a self-check size comparison operation unit according to an exemplary embodiment of the present invention.

본 발명에서 사용되는 용어는 가능한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어도 있는데 이 경우에는 단순한 용어의 명칭이 아닌 발명의 상세한 설명 부분에 기재되거나 사용된 의미를 고려하여 그 의미가 파악되어야 할 것이다.Although the terms used in the present invention have been selected as general terms that are widely used at present, there are some terms selected arbitrarily by the applicant in a specific case. In this case, the meaning described or used in the detailed description part of the invention The meaning must be grasped.

이하, 첨부한 도면에 도시된 바람직한 실시예들을 참조하여 본 발명의 기술적 구성을 상세하게 설명한다.Hereinafter, the technical structure of the present invention will be described in detail with reference to preferred embodiments shown in the accompanying drawings.

그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화 될 수도 있다. 명세서 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다.
However, the present invention is not limited to the embodiments described herein but may be embodied in other forms. Like reference numerals designate like elements throughout the specification.

본 발명의 일 실시예에 따른 오류 검출 장치(100)는 대소 비교 연산(Compare Operations)을 수행하는 대소 비교 연산 유닛(Compare unit,10)으로 입력되는 이진 입력 데이터들(A,B)과 상기 대소 비교 연산 유닛(Compare unit,10)에서 출력되는 대소 비교 결과에 대해 각각 오류검출코드를 생성하여 서로 동일성을 비교함으로써 상기 대소 비교 연산 유닛(10)에 결함이 있는지 여부를 판단한다.The error detection apparatus 100 according to an exemplary embodiment of the present invention may include binary input data A and B, which are input to a compare unit 10 that performs a compare operation, and the magnitude of the size. An error detection code is generated for each comparison result output from the comparison operation unit 10 and the sameness is compared with each other to determine whether there is a defect in the comparison operation unit 10.

또한, 상기 오류 검출 장치(100)는 상기 대소 비교 연산 유닛(10)과 함께 하나의 자가검사 대소 비교 연산 유닛(Self-checking Compare Unit)으로 구성되어 제공될 수 있다.In addition, the error detecting apparatus 100 may be provided as a self-checking compare unit together with the large and small comparison operation unit 10.

또한, 상기 대소 비교 연산 유닛(10)은 대소 비교 연산을 수행하는 프로그래머블 산술/논리 연산유닛(Programmable Arithmetic and Logic Unit)으로 대체될 수 있으며, 이 경우, 상기 오류 검출 장치(100)는 상기 프로그래머블 산술/논리 연산유닛과 함께 하나의 자가검사 프로그래머블 산술/논리 연산유닛(Self-checking Programmable Arithmetic and Logic Unit)으로 구성되어 제공될 수 있다.In addition, the case comparison unit 10 may be replaced with a programmable arithmetic and logic unit that performs a case comparison operation. In this case, the error detection apparatus 100 may perform the programmable arithmetic. A self-checking programmable arithmetic and logic unit may be provided together with the logic unit.

또한, 상기 오류 검출 장치는 실질적으로 오류 검출 프로그램에 의해 기능하는 컴퓨터일 수 있고, 상기 오류 검출 프로그램은 컴퓨터로 읽을 수 있는 기록매체나 통신망을 통해 통신가능한 서버 시스템에 의해 상기 컴퓨터에 전송되고, 상기 컴퓨터는 상기 오류 검출 프로그램에 의해 기능하여 대소 비교 연산에 대한 오류 검출을 수행할 수 있다.
In addition, the error detecting apparatus may be a computer substantially functioning by an error detecting program, the error detecting program being transmitted to the computer by a server system communicable through a computer readable recording medium or a communication network, The computer can function by the error detection program to perform error detection for large and small comparison operations.

이하에서는 본 발명의 일 실시예에 따른 오류 검출 장치(100)의 구성을 상세히 설명하기로 한다.Hereinafter, the configuration of the error detection apparatus 100 according to an embodiment of the present invention will be described in detail.

도 1을 참조하면, 본 발명의 일 실시예에 따른 오류 검출 장치(100)는 입력 오류검출코드 생성기(110), 대소 비교 결과 데이터 생성기(120) 및 오류 검출기(130)를 포함하여 이루어진다.Referring to FIG. 1, an error detection apparatus 100 according to an embodiment of the present invention includes an input error detection code generator 110, a large and small comparison result data generator 120, and an error detector 130.

또한, 상기 입력 오류검출코드 생성기(110)는 상기 대소 비교 연산 유닛(10)의 이진 입력 데이터들(A,B)을 입력받아 상기 이진 입력 데이터들(A,B)의 대소 비교 결과에 대한 오류검출코드인 입력 오류검출코드를 생성하고, 상기 대소 비교 결과 데이터 생성기(120)는 상기 대소 비교 연산 유닛(10)에서 출력되는 대소 비교 결과를 2비트의 대소 비교 결과데이터(F)로 인코딩하며, 상기 오류 검출기(130)는 인코딩된 대소 비교 결과데이터(F)에 대한 오류검출코드인 출력 오류검출코드를 생성하며, 상기 출력 오류검출코드와 상기 입력 오류검출코드의 동일성을 판단하여 오류검출결과(Fault Detection Result)를 출력한다.In addition, the input error detection code generator 110 receives binary input data A and B of the size comparison operation unit 10 and an error regarding a result of comparing the magnitudes of the binary input data A and B. Generates an input error detection code which is a detection code, and the magnitude comparison result data generator 120 encodes the magnitude comparison result output from the magnitude comparison operation unit 10 into 2 bits of magnitude comparison result data F, The error detector 130 generates an output error detection code, which is an error detection code for the encoded comparison result data F, and determines the sameness between the output error detection code and the input error detection code to determine an error detection result ( Fault Detection Result).

즉, 본 발명의 일 실시예에 따른 오류 검출 장치(100)는 상기 대소 비교 연산 유닛(10)의 연산에 대해서 관여하지 않으므로 결함 허용 가능한 구조(fault-tolerant reconfigurable architecture)이다.That is, the error detection apparatus 100 according to an embodiment of the present invention is a fault-tolerant reconfigurable architecture because it does not participate in the calculation of the large and small comparison operation unit 10.

또한, 상기 입력 오류검출코드 생성기(110)와 상기 대소 비교 결과데이터 생성기(120) 및 상기 오류 검출기(130)는 상기 이진 입력 데이터들(A,B)의 길이에 관계없이 대소 비교 결과에 따라 값이 가변하는 확장형 오류검출코드(SEDC:scalable error detection coding)를 생성한다.
In addition, the input error detection code generator 110, the size comparison result data generator 120, and the error detector 130 may be set according to the size comparison result regardless of the lengths of the binary input data A and B. This variable scalable error detection coding (SEDC) is generated.

상기 입력 오류검출코드 생성기(100)는 상기 대소 비교 연산 유닛(10)의 입력 데이터인 이진 입력 데이터들(A,B)을 입력받아 입력 오류검출코드를 생성하며, 2비트 오류검출코드 진리테이블(truth table,111) 및 상기 2비트 오류검출코드 진리 테이블(111)에 따라 상기 입력 오류검출코드를 생성하기 위한 입력 오류검출코드 생성수단을 포함하여 이루어진다.The input error detection code generator 100 receives binary input data A and B, which are input data of the size comparison operation unit 10, generates an input error detection code, and generates a 2-bit error detection code truth table ( and an input error detection code generating means for generating the input error detection code according to the truth table 111 and the 2-bit error detection code truth table 111.

또한, 도 2를 참조하면, 상기 2비트 오류검출코드 진리테이블(111)은 2비트 데이터(A,111a)에 대응하는 2비트의 오류검출코드인 2비트 오류검출코드들(SEDC₂,111b,111c)이 계산되어 저장된다.Also, referring to FIG. 2, the 2-bit error detection code truth table 111 includes 2-bit error detection codes SEDC ₂ and 111b, which are 2-bit error detection codes corresponding to 2-bit data A and 111a. 111c) is calculated and stored.

여기서, 상기 2비트 데이터(111a)는 상기 이진 입력 데이터들(A,B)의 대소 비교 결과와 대응하는 데이터이다.Here, the 2-bit data 111a is data corresponding to a result of magnitude comparison of the binary input data A and B.

또한, 상기 2비트 오류검출코드들(SEDC₂)은 미리 계산되어 저장될 수 있고, 도 3 및 도 4에 도시한 논리회로에 의해 오류검출시 실시간으로 계산될 수 있다.In addition, the 2-bit error detection codes SEDC ₂ may be calculated and stored in advance, and may be calculated in real time when an error is detected by the logic circuits shown in FIGS. 3 and 4.

또한, 상기 2비트 오류검출코드들(SEDC₂)은 서로 다른 두 가지 케이스(Case1,Case2)로 계산될 수 있다.In addition, the 2-bit error detection codes SEDC ₂ may be calculated in two different cases Case1 and Case2.

또한, 상기 2비트 오류검출코드(SEDC₂)의 첫 번째 케이스(Case1,111b)는 아래의 수학식1에 의해 계산된다.In addition, the first case (Case1, 111b) of the 2-bit error detection code (SEDC ₂ ) is calculated by the following equation (1).

즉, 첫 번째 케이스(111b)의 경우, 2비트 오류검출코드(SEDC₂)의 최상위 비트(C₁)는 상기 2비트 데이터(111a) '00', '01', '10' 또는 '11'에 대해 비트들의 '0'의 개수가 '1'의 개수보다 크거나 같을 경우 '1'로 계산되어 저장되고, 그 외의 경우에는 '0'으로 계산되어 저장되며, 최하위 비트(C₀)는 '0'의 개수와 '1'의 개수가 동일할 경우 '0'으로 계산되어 저장되고, 그 외의 경우에는 '1'로 계산되어 저장된다.That is, in the first case 111b, the most significant bit C ₁ of the 2-bit error detection code SEDC ₂ is '00', '01', '10' or '11' of the 2-bit data 111a. If the number of bits' 0 'is greater than or equal to the number of' 1 ', it is calculated and stored as'1'. Otherwise, it is calculated and stored as' 0 ', and the least significant bit (C ₀ ) is' If the number of '0' is equal to the number of '1', it is calculated and stored as '0', otherwise it is calculated and stored as '1'.

또한, 상기 첫 번째 케이스(111b)는 도 3에 도시한 제1 2비트 오류검출코드 생성 논리회로(111-1)에 의해 생성되며, 상기 제1 2비트 오류검출코드 생성 논리회로(111-1)은 2비트 입력에 대해 exclusive-NOT-OR 연산을 수행하는 하나의 XNOR게이트(111-1a)와 2비트 입력에 대해 NOT-AND 연산을 수행하는 하나의 NAND게이트(111-1b)를 이용하여 구현하였다.Further, the first case 111b is generated by the first 2-bit error detection code generation logic circuit 111-1 shown in FIG. 3, and the first 2-bit error detection code generation logic circuit 111-1. ) Uses one XNOR gate 111-1a that performs an exclusive-NOT-OR operation on a 2-bit input and one NAND gate 111-1b that performs a NOT-AND operation on a 2-bit input. Implemented.

그러나, 상기 제1 2비트 오류검출코드 생성 논리회로(111-1)의 구성은 하나의 예시일 뿐, 다양한 논리 게이트의 조합으로 구현할 수 있음은 물론이다.However, the configuration of the first 2 bit error detection code generation logic circuit 111-1 is just one example and can be implemented by a combination of various logic gates.

또한, 상기 대소 비교 연산 유닛(10)의 대소 비교 결과는 '크다', '같다' 또는 '작다'의 세 개의 결과만이 있으므로 상기 케이스(111b)에서 세 개의 2비트 오류검출코드(SEDC₂)를 선택하여 이용할 수 있으며, 본 발명에서는 대소 비교 결과가 '크다'에 대응하는 2비트 데이터를 '00', '같다'에 대응하는 2비트 데이터를 '01', '작다'에 대응하는 2비트 데이터를 '11'로 선택하여, 선택된 2비트 데이터에 대응하는 2비트 오류검출코드(SEDC₂)를 입력 오류검출코드 생성에 이용하였다.Also, since the magnitude comparison result of the magnitude comparison operation unit 10 has only three results of 'large', 'equal' or 'small', three two-bit error detection codes SEDC ₂ are used in the case 111b. In the present invention, the two-bit data corresponding to 'great' is '00', and the two-bit data corresponding to '00' is '01' and 'small'. The data was selected as '11', and a 2-bit error detection code SEDC ₂ corresponding to the selected 2-bit data was used to generate the input error detection code.

또한, 상기 2비트 오류검출코드(SEDC₂)의 두 번째 케이스(Case2,111c)는 첫 번째 케이스(111b)와 비교하여 상위 비트와 하위 비트가 서로 역전된 코드이다.In addition, the second case (Case2, 111c) of the two-bit error detection code (SEDC ₂ ) is a code in which the upper and lower bits are inverted from each other compared with the first case (111b).

즉, 상기 두 번째 케이스(111c)의 경우, 2비트 오류검출코드(SEDC₂)의 최상위 비트(C₁)는 상기 2비트 데이터(111a) '00', '01', '10' 또는 '11'에 대해 비트들의 '0'의 개수와 '1'의 개수가 동일할 경우 '0'으로 계산되어 저장되고, 그 외의 경우에는 '1'로 계산되어 저장되고, 최하위 비트(C₀)는 '0'의 개수가 '1'의 개수보다 크거나 같을 경우 '1'로 계산되어 저장되고, 그 외의 경우에는 '0'으로 계산되어 저장된다.That is, in the second case 111c, the most significant bit C ₁ of the 2-bit error detection code SEDC ₂ is '00', '01', '10' or '11' of the 2-bit data 111a. If the number of '0' and the number of '1' of the bits for 'is the same, it is calculated and stored as' 0 ', otherwise it is calculated and stored as' 1 'and the least significant bit (C ₀ ) is' If the number of '0' is greater than or equal to the number of '1', it is calculated and stored as '1', otherwise it is calculated and stored as '0'.

또한, 상기 두 번째 케이스(111c)의 경우, 도 4에 도시한 제2 2비트 오류검출코드 생성 논리회로(111-1)에 의해 생성되며, 제1 2비트 오류검출코드 생성 논리회로(111-1)와 구성은 서로 동일하나, XNOR게이트(111-2a)의 출력이 상기 2비트 오류검출코드(SEDC₂)의 상위 비트로 생성되고, NAND게이트(111-2b)의 출력이 상기 2비트 오류검출코드(SEDC₂)의 하위 비트로 생성된다.In addition, in the case of the second case 111c, it is generated by the second 2-bit error detection code generation logic circuit 111-1 shown in FIG. 4, and the first 2-bit error detection code generation logic circuit 111-. 1) and configuration are the same, but the output of the XNOR gate 111-2a is generated with the upper bits of the two-bit error detection code SEDC ₂ , the output of the NAND gate 111-2b is the two-bit error detection The low bit of the code SEDC ₂ is generated.

또한, 상기 제2 2비트 오류검출코드 생성 논리회로(111-2) 역시 다양한 논리 게이트의 조합으로 구현될 수 있다.In addition, the second 2-bit error detection code generation logic circuit 111-2 may also be implemented by a combination of various logic gates.

이하에서는 본 발명의 오류 검출 장치(110)가 상기 2비트 오류검출코드 진리테이블(111)에서 첫 번째 케이스(111b)를 이용하여 오류검출코드를 생성하는 것을 상정하여 설명하기로 한다.Hereinafter, it is assumed that the error detection apparatus 110 of the present invention generates an error detection code using the first case 111b in the 2-bit error detection code truth table 111.

또한, 상기 대소 비교 유닛(10)에서 판단하는 상기 대소 비교 연산은 '크다', '같다', '작다'의 세 개의 연산밖에 없으므로 상기 2비트 오류검출코드 진리테이블(111)에서 세 개의 2비트 오류검출코드만을 이용할 수 있으며, 본 발명에서는 상기 첫 번째 케이스(111b)에서 '11', '10' 및 '01'의 세 개의 오류검출코드를 이용하였다.Further, since the magnitude comparison operation determined by the magnitude comparison unit 10 has only three operations of 'large', 'equal', and 'small', three two bits in the two-bit error detection code truth table 111 are used. Only an error detection code can be used. In the present invention, three error detection codes of '11', '10' and '01' are used in the first case 111b.

상기 입력 오류검출코드 생성수단은 상기 이진 입력 데이터(A,B)의 길이에 따라 값이 가변하는 입력 오류검출코드를 생성하며, 1비트 입력 데이터에 대한 오류검출코드인 1비트 입력 오류검출코드(SEDC_{1_in})를 생성하는 1비트 입력 오류검출코드 생성수단, 2비트 입력 데이터에 대한 오류검출코드인 2비트 입력 오류검출코드(SEDC_{2_in})를 생성하는 2비트 입력 오류검출코드 생성수단, 3비트 입력 데이터에 대한 오류검출코드인 3비트 입력 오류검출코드(SEDC_{3_in})를 생성하는 3비트 입력 오류검출코드 생성수단, 4비트 입력 데이터에 대한 오류검출코드인 4비트 입력 오류검출코드(SEDC_{4_in})를 생성하는 4비트 입력 오류검출코드 생성수단 및 n비트 입력 데이터에 대한 오류검출코드인 n비트 입력 오류검출코드(SEDC_{n_in})를 생성하는 n비트 입력 오류검출코드 생성수단을 포함한다.The input error detection code generating means generates an input error detection code whose value varies depending on the length of the binary input data A and B, and includes a 1-bit input error detection code that is an error detection code for 1-bit input data. SEDC _{1_in)} to generate one bit input error detecting code generating means, two bits of the input error detection code of 2 bit input error-detecting code for the data (SEDC _{2_in)} for generating a 2-bit input error detecting code generating means for a 3-bit input _Means for generating a 3-bit input error detection code (SEDC _{3_in} ), which is an error detection code for data, and a 4-bit input error detection code (SEDC _{4_in} ), an error detection code for 4-bit input data. error-detecting code of n-bit input error detection code for the 4-bit input and n-bit error detection code generation means for generating input data generated n-bit input error detection code to generate (SEDC _{n_in)} It includes stage.

그러나, 상기 입력 오류검출코드 생성수단은 상기 이진 입력 데이터들(A,B)의 길이가 정해져 있는 경우 상기 1비트 입력 오류검출코드 생성수단, 상기 2비트 입력 오류검출코드 생성수단, 상기 3비트 입력 오류검출코드 생성수단 및 상기 4비트 입력 오류검출코드 생성수단 중 해당 길이의 입력 데이터에 대해 오류검출코드를 생성하는 하나의 입력 오류검출코드 생성수단이나 상기 입력 오류검출코드 생성수단들 중, 적어도 두 개의 입력 오류검출코드 생성수단의 조합으로 구성될 수도 있다.However, the input error detection code generating means may include the one bit input error detection code generating means, the two bit input error detection code generating means, and the three bit input when the lengths of the binary input data A and B are determined. At least two of an error detection code generating means and an input error detection code generating means for generating an error detection code for input data of a corresponding length among the error detection code generating means and the 4-bit input error detection code generating means; It may be composed of a combination of two input error detection code generating means.

도 5는 상기 1비트 입력 오류검출코드 생성수단이 상기 1비트 오류검출코드(SEDC_{1_in})를 생성하는 로직을 설명하기 위한 것으로, 상기 1비트 오류검출코드 생성수단은 상기 이진 입력데이터들(A,B)이 1비트 입력 데이터(A(A₀),B(B₀))일 경우, 상기 1비트 입력 데이터(A(A₀),B(B₀))에 대한 2비트의 오류검출코드인 1비트 입력 오류검출코드(SEDC_{1_in})를 생성한다.FIG. 5 illustrates logic for generating the 1-bit error detection code SEDC _{1_in} by the 1-bit input error detection code generating means. The 1-bit error detection code generating means includes the binary input data A, When B) is 1-bit input data (A (A ₀ ), B (B ₀ )), 2-bit error detection code for the 1-bit input data (A (A ₀ ), B (B ₀ )) is Generates a 1-bit input error detection code (SEDC _{1_in} ).

또한, 상기 1비트 입력 오류검출코드 생성수단은 상기 1비트 입력 데이터(A(A₀),B(B₀))들 중, 제1 1비트 입력 데이터(A(A₀))가 제2 1비트 이진 입력데이터(B(B₀))보다 클 경우, 2비트 데이터 '00'에 해당하는 상기 2비트 오류검출코드 진리테이블(111)의 2비트 오류검출코드('11')를 상기 1비트 입력 오류검출코드(SEDC_1-in)로 계산하고, 상기 1비트 입력 데이터들(A(A₀),B(B₀))이 서로 동일할 경우, 2비트 데이터 '01'에 해당하는 상기 2비트 오류검출코드 진리테이블(111)의 2비트 오류검출코드('10')를 상기 1비트 입력 오류검출코드(SEDC_1-in)로 계산하고, 상기 제1 1비트 입력 데이터(A(A₀))가 상기 제2 1비트 이진 입력데이터(B(B₀))보다 작을 경우, 2비트 데이터 '11'에 해당하는 상기 2비트 오류검출코드 진리테이블(111)의 2비트 오류검출코드('01')를 상기 1비트 입력 오류검출코드(SEDC_1-in)로 계산하며, 계산된 1비트 입력 오류검출코드(SEDC_1-in)를 상기 입력 오류검출코드로 생성한다.In addition, one of the first bit input the error detecting code generating means is the one-bit input data _{(A (A 0), B} (B 0)), the first one-bit input data (A (A ₀₎₎ is the second 1 If it is larger than the bit binary input data B (B ₀ ), the 2-bit error detection code '11' of the 2-bit error detection code truth table 111 corresponding to 2-bit data '00' is converted into the 1 bit. When the 1-bit input data A (A ₀ ) and B (B ₀ ) are equal to each other and are calculated using the input error detection code SEDC _1-in , the 2 corresponding to the 2-bit data '01' Bit Error Detection Code The two bit error detection code '10' of the truth table 111 is calculated as the 1 bit input error detection code SEDC _1-in , and the first 1 bit input data A (A _{0 is obtained.} )) Is smaller than the second 1-bit binary input data B (B ₀ ), the 2-bit error detection code (') of the 2-bit error detection code truth table 111 corresponding to 2-bit data' 11 '. 01 ') check the 1-bit input error Calculating a code (SEDC _1-in), and generates a one-bit input calculated error-detecting code (SEDC _1-in) to the input error detection code.

또한, 상기 입력 오류검출코드 생성기(110)는 상기 1비트 입력 데이터들(A(A₀),B(B₀))에 하위비트로 연결되고 이전에 대소 비교 연산이 수행된 하위 이진 입력 데이터들의 대소 비교 결과인 이전 대소 비교 결과데이터(cc)를 더 입력받을 수 있다.In addition, the input error detection code generator 110 is connected to the 1-bit input data A (A ₀ ), B (B ₀ ) as a lower bit, and the magnitude of the lower binary input data on which a comparison operation has been previously performed. The comparison result data (cc), which is a comparison result, may be further input.

이는 상기 이진 입력 데이터와 상기 하위 이진 입력 데이터로 구성되는 전체 입력 데이터들의 대소 비교 결과에 대한 입력 오류검출코드를 계산하기 위한 것으로, 상기 전체 입력데이터들의 대소 비교 결과 판단시 상기 이진 입력 데이터가 동일하더라도 상기 하위 이진 입력 데이터 중, 상기 제1 1비트 입력 데이터(A(A₀))의 하위에 연결된 제1 하위 이진 입력데이터가 상기 제2 1비트 이진 입력데이터(B(B₀))의 하위에 연결된 제2 하위 이진 입력데이터보다 클 경우(cc='00'일 경우), 대소 비교 결과는 '크다'로 판단되어야 하므로 이 경우, 2비트 데이터 '00'에 해당하는 상기 2비트 오류검출코드 진리테이블(111)의 2비트 오류검출코드('11')를 상기 1비트 입력 오류검출코드(SEDC_1-in)로 계산하는 것이다.This is for calculating an input error detection code for a comparison result of the total input data composed of the binary input data and the lower binary input data, even if the binary input data are the same when determining the comparison result of the total input data. Among the lower binary input data, first lower binary input data connected to a lower portion of the first 1-bit input data A (A ₀ ) is lower than the second 1-bit binary input data B (B ₀ ). If larger than the connected second lower binary input data (cc = '00 '), the comparison result should be judged as'large', and in this case, the two-bit error detection code truth corresponding to the two-bit data '00' The 2-bit error detection code '11' of the table 111 is calculated as the _1- bit input error detection code SEDC _1-in .

또한, 상기 제1 1비트 입력 데이터(A(A₀))와 상기 제2 1비트 이진 입력데이터(B(B₀))가 서로 동일하고 상기 제1 하위 이진 입력데이터와 상기 제2 하위 이진 입력데이터가 서로 동일하다면, 상기 전체 입력 데이터의 대소 비교 결과는 '같다'로 판단되어야 하고 이 경우, 2비트 데이터 '01'에 해당하는 상기 2비트 오류검출코드 진리테이블(111)의 2비트 오류검출코드('10')를 상기 1비트 입력 오류검출코드(SEDC_1-in)로 계산하여야 한다.Further, the first 1-bit input data A (A ₀ ) and the second 1-bit binary input data B (B ₀ ) are equal to each other, and the first lower binary input data and the second lower binary input are the same. If the data is identical to each other, the result of the comparison of the magnitudes of all the input data should be determined to be the same. In this case, 2-bit error detection of the 2-bit error detection code truth table 111 corresponding to 2-bit data '01' The code '10' should be calculated as the _1- bit input error detection code SEDC _1-in .

또한, 상기 제1 1비트 입력 데이터(A(A₀))와 상기 제2 1비트 이진 입력데이터(B(B₀))가 서로 동일하지만, 상기 제1 하위 이진 입력데이터가 상기 제2 하위 이진 입력데이터보다 작다면, 상기 전체 입력 데이터의 대소 비교 결과는 '작다'로 판단되어야 하고 이 경우, 2비트 데이터 '11'에 해당하는 상기 2비트 오류검출코드 진리테이블(111)의 2비트 오류검출코드('01')를 상기 1비트 입력 오류검출코드(SEDC_1-in)로 계산하여야 하는 것이다.Further, although the first 1-bit input data A (A ₀ ) and the second 1-bit binary input data B (B ₀ ) are the same as each other, the first lower binary input data is the second lower binary. If it is smaller than the input data, the result of the comparison of the magnitude of the entire input data should be judged as 'small', and in this case, 2-bit error detection of the 2-bit error detection code truth table 111 corresponding to 2-bit data '11' The code '01' should be calculated as the _1- bit input error detection code SEDC _1-in .

도 6는 상기 2비트 입력 오류검출코드 생성수단이 상기 2비트 오류검출코드(SEDC_{2_in})를 생성하는 로직을 설명하기 위한 것으로, 상기 2비트 오류검출코드 생성수단은 상기 이진 입력데이터들(A,B)이 2비트 입력 데이터(A(A₁,A₀),B(B₁,B₀))일 경우, 상기 2비트 입력 데이터(A(A₁,A₀),B(B₁,B₀))에 대한 2비트의 오류검출코드인 2비트 입력 오류검출코드(SEDC_{2_in})를 생성한다.FIG. 6 illustrates logic for generating the 2-bit error detection code SEDC _{2_in} by the 2-bit input error detection code generating means. The 2-bit error detection code generating means includes the binary input data A, When B) is 2-bit input data A (A ₁ , A ₀ ), B (B ₁ , B ₀ ), the 2-bit input data A (A ₁ , A ₀ ), B (B ₁ , B _A 2-bit input error detection code (SEDC _{2_in} ), which is a 2-bit error detection code for ₀ )), is generated.

또한, 상기 2비트 입력 오류검출코드 생성수단은 상기 2비트 입력 데이터(A(A₁,A₀),B(B₁,B₀))들 중, 제1 2비트 입력 데이터(A(A₁,A₀))가 제2 2비트 이진 입력데이터(B(B₁,B₀))보다 클 경우, 2비트 데이터 '00'에 해당하는 상기 2비트 오류검출코드 진리테이블(111)의 2비트 오류검출코드('11')를 상기 2비트 입력 오류검출코드(SEDC_2-in)로 계산하고, 상기 2비트 입력 데이터들(A(A₁,A₀),B(B₁,B₀))이 서로 동일할 경우, 2비트 데이터 '01'에 해당하는 상기 2비트 오류검출코드 진리테이블(111)의 2비트 오류검출코드('10')를 상기 2비트 입력 오류검출코드(SEDC_2-in)로 계산하고, 상기 제1 2비트 입력 데이터(A(A₁,A₀))가 상기 제2 2비트 이진 입력데이터(B(B₁,B₀))보다 작을 경우, 2비트 데이터 '11'에 해당하는 상기 2비트 오류검출코드 진리테이블(111)의 2비트 오류검출코드('01')를 상기 2비트 입력 오류검출코드(SEDC_1-in)로 계산하며, 계산된 2비트 입력 오류검출코드(SEDC_2-in)를 상기 입력 오류검출코드로 생성한다.Further, the two-bit input error detection code generation means is the two-bit input data _{_{(A (A 1, A 0}} ), B (B 1, B 0)) in one, the first two bits of the input data (A (A ₁ (A ₀ )) is _greater than the second 2-bit binary input data B (B ₁ , B ₀ ), 2 bits of the 2-bit error detection code truth table 111 corresponding to 2-bit data '00'. The error detection code '11' is calculated as the 2-bit input error detection code SEDC _2-in , and the 2-bit input data A (A ₁ , A ₀ ) and B (B ₁ , B ₀ ) are calculated. ) Are identical to each other, the 2-bit error detection code '10' of the 2-bit error detection code truth table 111 corresponding to 2-bit data '01' is converted into the 2-bit input error detection code SEDC _{2-. in} ) and when the first 2-bit input data A (A ₁ , A ₀ ) is smaller than the second 2-bit binary input data B (B ₁ , B ₀ ), 2-bit data ' 2-bit error detection code of the 2-bit error detection code truth table 111 corresponding to 11 '(' 01 ') is calculated as the 2-bit input error detection code SEDC _1-in , and the calculated 2-bit input error detection code SEDC _2-in is generated as the input error detection code.

즉, 상기 2비트 입력 오류검출코드 생성수단이 상기 2비트 입력 오류검출코드(SEDC_{2_in})를 생성하는 로직은 상기 1비트 입력 오류검출코드 생성수단이 상기 1비트 입력 오류검출코드(SEDC_{1_in})를 생성하는 로직과 실질적으로 동일하다.That is, the logic for generating the 2-bit input error detection code SEDC _{2_in} by the 2-bit input error detection code generating means may include the 1-bit input error detection code SEDC _{1_in} . It is substantially the same as the logic you create.

또한, 여기서 주의할 점은 상기 1비트 입력 오류검출코드 생성수단의 설명에서도 언급한바 있지만, 상기 2비트 입력 데이터(A(A₁,A₀),B(B₁,B₀))의 하위에 연결된 하위 이진 입력데이터가 존재할 경우, 상기 2비트 입력 데이터(A(A₁,A₀),B(B₁,B₀))가 서로 동일하더라도 상기 하위 이진 입력데이터들의 대소 비교 결과에 따라 전체 데이터에 대한 2비트 입력 오류검출코드(SEDC_{2_in})를 생성하여야 한다.In addition, where the point to note is a child of the first bit input the error-detecting code, but generated hanba mentioned in the description of the method, the two-bit input data _{_{(A (A 1, A 0}} ), B (B 1, B 0)) If there are concatenated lower binary input data, even if the two-bit input data A (A ₁ , A ₀ ) and B (B ₁ , B ₀ ) are identical to each other, the entire data according to the magnitude comparison result of the lower binary input data. A 2-bit input error detection code (SEDC _{2_in} ) must be generated for.

또한, 상기 2비트 입력 오류검출코드 생성수단은 상기 2비트 입력 오류검출코드(SEDC_{1_in})를 생성하기 이전에 상기 2비트 입력 데이터(A(A₁,A₀),B(B₁,B₀))의 대소 비교 결과를 판단하여야 하는데, 2비트 입력 오류검출코드 진리테이블을 구비하여 별도로 대소 비교 연산을 수행하지 않고도 입력 데이터들이 입력되면 그에 대응하는 입력 오류검출코드가 출력될 수 있도록 하였다.In addition, the 2-bit input error detection code generating means may generate the 2-bit input data A (A ₁ , A ₀ ) and B (B ₁ , B ₀ before generating the 2-bit input error detection code SEDC _{1_in} . The size comparison result of)) should be determined. A 2-bit input error detection code truth table is provided so that an input error detection code corresponding to the input data can be output when input data is input without performing a comparison operation.

또한, 도 7을 참조하면, 상기 2비트 입력 오류검출코드 진리테이블은 상기 제1 2비트 입력 데이터(A(A₁,A₀))가 상기 2비트 이진 입력데이터(B(B₁,B₀))보다 클 경우, 2비트 데이터 '00'에 해당하는 상기 2비트 오류검출코드 진리테이블(111)의 2비트 오류검출코드(SEDC₂)인 '11'을 출력하고, 상기 제1 2비트 입력 데이터(A(A₁,A₀))가 상기 2비트 이진 입력데이터(B(B₁,B₀))보다 작을 경우, 2비트 데이터 '11'에 해당하는 상기 2비트 오류검출코드 진리테이블(111)의 2비트 오류검출코드(SEDC₂)인 '01'을 출력하며, 상기 2비트 입력 데이터(A(A₁,A₀),B(B₁,B₀))들이 서로 동일할 경우, 하위 이진 입력데이터들의 대소 비교 결과에 해당하는 상기 2비트 오류검출코드 진리테이블(111)의 2비트 오류검출코드(SEDC₂(cc))를 출력한다.In addition, referring to FIG. 7, the 2-bit input error detection code truth table may include the first 2-bit input data A (A ₁ , A ₀ ) as the 2-bit binary input data B (B ₁ , B _0. Greater _than )), outputs '11' which is a 2-bit error detection code SEDC _{2 of} the 2-bit error detection code truth table 111 corresponding to 2-bit data '00', and inputs the first 2 bit. When the data A (A ₁ , A ₀ ) is smaller than the 2-bit binary input data B (B ₁ , B ₀ ), the 2-bit error detection code truth table corresponding to 2-bit data '11' ( When the 2-bit error detection code SEDC ₂ of the terminal 111 is outputted, and the 2-bit input data A (A ₁ , A ₀ ) and B (B ₁ , B ₀ ) are the same, The 2-bit error detection code SEDC ₂ (cc) of the 2-bit error detection code truth table 111 corresponding to the result of the comparison of the lower binary input data is output.

그러나, 상기 2비트 입력 오류검출코드 진리테이블은 상기 2비트 입력 데이터들(A(A₁,A₀),B(B₁,B₀))이 하위 이진 입력데이터를 갖지 않는다면, 상기 2비트 입력 데이터(A(A₁,A₀),B(B₁,B₀))들이 서로 동일할 경우, 2비트 데이터 '01'에 해당하는 상기 2비트 오류검출코드 진리테이블(111)의 2비트 오류검출코드(SEDC₂)인 '10'을 출력하도록 저장될 수도 있다.However, the two-bit input error detection code truth table is the two-bit input unless the two-bit input data A (A ₁ , A ₀ ), B (B ₁ , B ₀ ) have lower binary input data. When the data A (A ₁ , A ₀ ) and B (B ₁ , B ₀ ) are identical to each other, a 2-bit error of the 2-bit error detection code truth table 111 corresponding to 2-bit data '01' It may be stored to output '10' which is a detection code SEDC ₂ .

도 8은 상기 3비트 입력 오류검출코드 생성수단이 상기 3비트 오류검출코드(SEDC_{3_in})를 생성하는 로직을 설명하기 위한 것으로, 상기 3비트 오류검출코드 생성수단은 상기 이진 입력데이터들(A,B)이 3비트 입력 데이터(A(A₂,A₁,A₀),B(B₂,B₁,B₀))일 경우, 상기 3비트 입력 데이터(A(A₂,A₁,A₀),B(B₂,B₁,B₀))에 대한 2비트의 오류검출코드인 3비트 입력 오류검출코드(SEDC_{3_in})를 생성한다.FIG. 8 illustrates logic for generating the 3-bit error detection code SEDC _{3_in} by the 3-bit input error detection code generating means. The 3-bit error detection code generating means includes the binary input data A, When B) is 3-bit input data A (A ₂ , A ₁ , A ₀ ), B (B ₂ , B ₁ , B ₀ ), the 3-bit input data A (A ₂ , A ₁ , A ₀ ), a 3-bit input error detection code (SEDC _{3_in} ) that is a 2-bit error detection code for B (B ₂ , B ₁ , B ₀ )) is generated.

또한, 상기 3비트 입력 오류검출코드 생성수단은 기본적으로 상기 3비트 입력 데이터들(A(A₂,A₁,A₀),B(B₂,B₁,B₀))의 최상위 비트들(A₂,B₂)이 서로 동일할 경우에는 하위 두 비트를 입력 데이터로 하는 상기 2비트 입력 오류검출코드 생성수단의 2비트 입력 오류검출코드(SEDC_{2_in})와 동일한 값으로 계산한다.In addition, the 3-bit input error detection code generating means basically includes the most significant bits (A (A ₂ , A ₁ , A ₀ ), B (B ₂ , B ₁ , B ₀ )) of the 3-bit input data. When A ₂ and B ₂ are identical to each other, the same value as the two-bit input error detection code SEDC _{2_in of} the two-bit input error detection code generating means using the lower two bits as input data is calculated.

그러나, 상기 3비트 입력 데이터들(A(A₂,A₁,A₀),B(B₂,B₁,B₀))의 최상위 비트들(A₂,B₂) 중, 제1 3비트 입력 데이터(A(A₂,A₁,A₀))의 최상위 비트(A₂)가 제2 3비트 입력 데이터(B(B₂,B₁,B₀))의 최상위 비트(B₂)보다 클 경우, 2비트 데이터 '00'에 해당하는 상기 2비트 오류검출코드 진리테이블(111)의 2비트 오류검출코드('11')를 상기 3비트 입력 오류검출코드(SEDC_3-in)로 계산하고, 작을 경우, 2비트 데이터 '11'에 해당하는 상기 2비트 오류검출코드 진리테이블(111)의 2비트 오류검출코드('01')를 상기 3비트 입력 오류검출코드(SEDC_3-in)로 계산한다.However, among the most significant bits A ₂ and B _{2 of} the 3-bit input data A (A ₂ , A ₁ , A ₀ ) and B (B ₂ , B ₁ , B ₀ ), a first 3 bit than the input data, the most significant bit (B ₂₎ of the most significant bit (a ₂₎ and a second 3-bit input data _{_{(B (B 2, B 1}} , B 0)) of _{_{(a (a 2, a 1}} , a 0)) If large, the 2-bit error detection code '11' of the 2-bit error detection code truth table 111 corresponding to 2-bit data '00' is calculated as the 3-bit input error detection code SEDC _3-in . If small, the 2-bit error detection code '01' of the 2-bit error detection code truth table 111 corresponding to 2-bit data '11' is converted into the 3-bit input error detection code SEDC _3-in . Calculate

도 9는 상기 4비트 입력 오류검출코드 생성수단이 상기 4비트 오류검출코드(SEDC_{4_in})를 생성하는 로직을 설명하기 위한 것으로, 상기 4비트 오류검출코드 생성수단은 상기 이진 입력데이터들(A,B)이 4비트 입력 데이터(A(A₃,A₂,A₁,A₀),B(B₃,B₂,B₁,B₀))일 경우, 상기 4비트 입력 데이터(A(A₃,A₂,A₁,A₀),B(B₃,B₂,B₁,B₀))에 대한 2비트의 오류검출코드인 4비트 입력 오류검출코드(SEDC_{4_in})를 생성한다.FIG. 9 illustrates logic for generating the 4-bit error detection code SEDC _{4_in} by the 4-bit input error detection code generating means. The 4-bit error detection code generating means includes the binary input data A, When B) is 4-bit input data (A (A ₃ , A ₂ , A ₁ , A ₀ ), B (B ₃ , B ₂ , B ₁ , B ₀ )), the 4-bit input data (A (A Generates a 4-bit input error detection code (SEDC _{4_in} ), which is a 2-bit error detection code for ₃ , A ₂ , A ₁ , A ₀ ), B (B ₃ , B ₂ , B ₁ , B ₀ )).

또한, 상기 4비트 입력 오류검출코드 생성수단은 기본적으로 상기 4비트 입력 데이터(A(A₃,A₂,A₁,A₀),B(B₃,B₂,B₁,B₀))의 최상위 비트들(A₃,B₃)이 서로 동일할 경우에는 하위 세 비트를 입력 데이터로 하는 상기 3비트 입력 오류검출코드 생성수단의 3비트 입력 오류검출코드(SEDC_{3_in})와 동일한 값으로 계산한다.In addition, the 4-bit input error detection code generating means basically the 4-bit input data (A (A ₃ , A ₂ , A ₁ , A ₀ ), B (B ₃ , B ₂ , B ₁ , B ₀ )) If the most significant bits of A ₃ and B ₃ are the same as each other, the same value as the 3 bit input error detection code SEDC _{3_in of} the 3 bit input error detection code generating means using the lower three bits as input data is calculated. do.

그러나, 상기 3비트 입력 데이터들(A(A₃,A₂,A₁,A₀),B(B₃,B₂,B₁,B₀))의 최상위 비트들(A₃,B₃) 중, 제1 4비트 입력 데이터(A(A₃,A₂,A₁,A₀))의 최상위 비트(A₃)가 제2 4비트 입력 데이터(B(B₃,B₂,B₁,B₀))의 최상위 비트(B₃)보다 클 경우, 2비트 데이터 '00'에 해당하는 상기 2비트 오류검출코드 진리테이블(111)의 2비트 오류검출코드('11')를 상기 4비트 입력 오류검출코드(SEDC_4-in)로 계산하고, 작을 경우, 2비트 데이터 '11'에 해당하는 상기 2비트 오류검출코드 진리테이블(111)의 2비트 오류검출코드('01')를 상기 4비트 입력 오류검출코드(SEDC_4-in)로 계산한다.However, most significant bits A ₃ and B _{3 of} the 3-bit input data A (A ₃ , A ₂ , A ₁ , A ₀ ), B (B ₃ , B ₂ , B ₁ , B ₀ ) The most significant bit A ₃ of the first 4-bit input data A (A ₃ , A ₂ , A ₁ , A ₀ ) is the second 4-bit input data B (B ₃ , B ₂ , B ₁ , When B ₀ )) is greater than the most significant bit B ₃ , the 2-bit error detection code '11' of the 2-bit error detection code truth table 111 corresponding to 2-bit data '00' is converted into 4 bits. Compute the input error detection code (SEDC _4-in ), and if it is small, the 2-bit error detection code ('01') of the 2-bit error detection code truth table 111 corresponding to the 2-bit data '11'. Compute with _4- bit input error detection code (SEDC _4-in ).

또한, 상기 n비트 입력 오류검출코드 생성수단은 상기 2비트 입력 오류검출코드 생성수단, 상기 3비트 입력오류검출코드 생성수단, 상기 4비트 입력 오류검코드 생성수단 각각 또는 조합을 이용하여 n비트 입력 데이터들에 대해 상기 입력 오류검출코드를 생성한다.In addition, the n-bit input error detection code generating means uses n-bit input using each of or a combination of the 2-bit input error detection code generating means, the 3-bit input error detection code generating means, and the 4-bit input error detection code generating means. Generate the input error detection code for the data.

또한, 상기 n비트 입력 오류검출코드 생성수단은 상기 이진 입력 데이터들(A,B)이 2비트, 3비트 또는 4비트 입력 데이터일 경우, 상기 2비트 입력 오류검출코드 생성수단, 상기 3비트 입력오류검출코드 생성수단 및 상기 4비트 입력 오류검코드 생성수단 각각을 이용하여 상기 입력 오류검출코드를 생성하고, 상기 이진 입력 데이터들(A,B)이 5비트 이상일 경우에는 하나의 b비트 입력 오류검출코드 생성수단과 상기 3비트 입력 오류검출코드 생성수단을 이용하여 상기 입력 오류검출코드를 생성한다.The n-bit input error detection code generating means may include the 2-bit input error detection code generating means and the 3-bit input when the binary input data A and B are 2-bit, 3-bit or 4-bit input data. The input error detection code is generated using each of the error detection code generating means and the 4-bit input error detection code generating means, and one b-bit input error when the binary input data A and B is 5 bits or more. The input error detection code is generated using the detection code generating means and the 3-bit input error detection code generating means.

여기서, 상기 b비트 입력 오류검출코드 생성수단은 상기 2비트 입력 오류검출코드 생성수단, 상기 3비트 입력오류검출코드 생성수단 및 상기 4비트 입력 오류검코드 생성수단 중, 어느 하나의 입력오류검출코드 생성수단이다.Here, the b-bit input error detection code generating means is any one of the 2-bit input error detection code generating means, the 3-bit input error detection code generating means and the 4-bit input error detection code generating means. It is a means of generation.

또한, 상기 n비트 입력 오류검출코드 생성수단은 상기 n비트 입력 데이터가 5비트 이상의 입력 데이터일 경우, 상기 n비트 입력 데이터들을 각각 2비트, 3비트 또는 4비트인 하나의 b비트 입력 데이터와 3비트인 하나 또는 복수 개의 3비트 입력 데이터 세트로 구분한다.In addition, the n-bit input error detection code generating means, when the n-bit input data is input data of 5 bits or more, the b-bit input data and the three bits of each of the n-bit input data 2 bits, 3 bits or 4 bits, respectively; Separate one or more 3-bit input data sets that are bits.

또한, 본 발명에서는 상기 b비트 입력 데이터가 상기 n비트 입력 데이터의 최상위 비트를 포함하는 데이터이고 상기 3비트 입력 데이터 세트는 상기 b비트 입력 데이터의 하위에 연결된 순차적인 데이터가 되도록 구분하였다.In addition, in the present invention, the b-bit input data is divided into data including the most significant bit of the n-bit input data, and the 3-bit input data set is sequential data connected under the b-bit input data.

또한, 상기 b비트 입력 데이터는 아래의 수학식 2에 의해 계산된 파라미터 'b'에 의해 결정된다.In addition, the b-bit input data is determined by the parameter 'b' calculated by Equation 2 below.

여기서, n은 상기 이진 입력데이터의 길이이고, 파라미터 'b'는 '2', '3' 또는 '4'의 정수이며, max(b)는 정수 '2', '3' 및 '4' 중, 상기 파라미터 'a'가 정수가 되게 하는 최대값이다. Where n is the length of the binary input data, parameter 'b' is an integer of '2', '3' or '4', and max (b) is an integer of '2', '3' and '4'. Is the maximum value that causes the parameter 'a' to be an integer.

예를 들어, 상기 이진 입력데이터(n)의 길이가 '8비트'일 경우, 상기 수학식 3의 max(b)는 정수 '2'로 선택되고, 상기 파라미터 'a'는 정수 '2'로 계산된다.For example, when the length of the binary input data n is '8 bits', max (b) of Equation 3 is selected as an integer '2', and the parameter 'a' is an integer '2'. Is calculated.

즉, 상기 파라미터 'b'는 상기 b비트 입력 데이터의 길이를 결정하기 위한 것이고, 상기 파라미터 'a'는 상기 3비트 입력 데이터 세트의 개수를 결정하기 위한 것이다.That is, the parameter 'b' is for determining the length of the b-bit input data, and the parameter 'a' is for determining the number of the 3-bit input data sets.

또한, 상기 n비트 입력 오류검출코드 생성수단은 상기 이진 입력데이터들의 b비트 입력 데이터들이 서로 동일하지 않을 경우, 상기 2비트 입력 오류검출코드 생성수단, 상기 3비트 입력 오류검출코드 생성수단 또는 상기 4비트 입력 오류검출코드 생성수단을 이용하여 상기 b비트 입력 데이터에 대한 오류검출코드인 b비트 입력 오류검출코드를 계산하고 계산된 b비트 입력 오류검출코드를 상기 입력 오류검출코드로 생성한다.In addition, the n-bit input error detection code generating means may include the 2-bit input error detection code generating means, the 3-bit input error detection code generating means, or 4 when the b-bit input data of the binary input data are not the same. The bit input error detection code generating means is used to calculate a b bit input error detection code, which is an error detection code for the b bit input data, and to generate the calculated b bit input error detection code as the input error detection code.

그 이유는 상기 b비트 입력 데이터들의 대소 비교결과가 '크다' 또는 '작다'로 판단될 경우, 상기 3비트 입력 데이터 세트들의 대소 비교 결과를 판단하지 않아도 되기 때문이다. The reason for this is that when the size comparison result of the b-bit input data is determined to be 'large' or 'small', it is not necessary to determine the size comparison result of the 3-bit input data sets.

이는 본 발명에서 상기 b비트 입력 데이터들이 상기 n비트 입력 데이터들의 최상위 비트를 포함하는 데이터들이기 때문이다.This is because the b-bit input data in the present invention are data including the most significant bit of the n-bit input data.

그러나, 상기 n비트 입력 데이터들의 최상위 비트를 상기 3비트 입력 데이터 세트가 포함한다면, 상기 3비트 입력 데이터 세트에 대한 상기 3비트 입력 오류검출코드 생성수단의 3비트 입력 오류검출코드가 상기 입력 오류검출코드로 생성될 수도 있다.However, if the 3-bit input data set includes the most significant bit of the n-bit input data, the 3-bit input error detection code of the 3-bit input error detection code generation means for the 3-bit input data set is the input error detection. It can also be generated by code.

또한, 상기 n비트 입력 오류검출코드 생성수단은 상기 b비트 입력 데이터들이 서로 동일하고, 상기 3비트 입력 데이터 세트가 하나일 경우, 상기 3비트 입력 데이터 세트를 입력으로 하는 상기 3비트 입력 오류검출코드 생성수단의 3비트 입력 오류검출코드를 상기 입력 오류검출코드로 생성한다.In addition, the n-bit input error detection code generating means, when the b-bit input data is the same, and the three-bit input data set is one, the three-bit input error detection code for inputting the three-bit input data set A 3-bit input error detection code of the generating means is generated as the input error detection code.

그러나 상기 3비트 입력 데이터 세트가 복수 개일 경우에는 상위에서 하위의 3비트 입력 데이터 세트들의 서로 순차적으로 비교하여 서로 동일하지 않은 3비트 입력 데이터 세트가 존재하면, 해당 3비트 입력 데이터 세트를 입력으로 하는 3비트 입력 오류검출코드 생성수단의 3비트 입력 오류검출코드를 상기 입력 오류검출코드로 생성한다. However, when there are a plurality of 3 bit input data sets, if the 3 bit input data sets which are not identical to each other are sequentially compared with each other from upper to lower 3 bit input data sets, the corresponding 3 bit input data sets are inputted. The 3-bit input error detection code of the 3-bit input error detection code generating means is generated as the input error detection code.

그 이유는 상기 3비트 입력 데이터 세트들을 순차적으로 비교하여 서로 동일하지 않은 3비트 입력 데이터 세트가 존재한다면, 상기 n비트 입력 데이터의 '크다 또는 '작다'의 대소 비교 결과가 판정되기 때문이다.The reason is that if the 3 bit input data sets are compared sequentially and there are 3 bit input data sets that are not identical to each other, a large or small comparison result of the n bit input data is determined.

다만, 상기 3비트 입력 데이터 세트들이 모두 동일한 경우에는 최하위 3비트 입력 데이터 세트를 입력으로 하는 3비트 입력 오류검출코드 생성수단의 3비트 입력 오류검출코드를 상기 입력 오류검출코드로 생성한다. However, when the three bit input data sets are the same, a three bit input error detection code of the three bit input error detection code generating means for inputting the lowest three bit input data set is generated as the input error detection code.

즉, 이 경우에는 상기 n비트 입력 데이터들이 서로 동일한 것을 의미한다.
In this case, this means that the n-bit input data are the same.

상기 대소 비교 결과데이터 생성기(120)는 상기 대소 비교 연산 유닛(10)으로부터 상기 이진 입력 데이터들의 대소 비교 결과(10a)를 입력받고, 상기 대소 비교 결과(10a)를 2비트의 대소 비교 결과 데이터로 인코딩한다.The magnitude comparison result data generator 120 receives a magnitude comparison result 10a of the binary input data from the magnitude comparison operation unit 10, and converts the magnitude comparison result 10a into 2 bits of magnitude comparison result data. Encode

또한, 상기 대소 비교 결과데이터 생성기(120)는 상기 대소 비교 결과(10a)가 '크다'('>')일 경우, 상기 대소 비교 결과 데이터를 '00'으로 인코딩하고, 상기 대소 비교 결과(10a)가 '같다'('=')일 경우, 상기 대소 비교 결과 데이터를 '01'으로 인코딩하고, 상기 대소 비교 결과(10a)가 '작다'('<')일 경우, 상기 대소 비교 결과 데이터를 '11'으로 인코딩한다.
In addition, the case comparison result data generator 120 encodes the case comparison result data as '00' when the case comparison result 10a is 'large'('>'), and compares the case comparison result 10a. ) Is equal to ('='), the case comparison result data is encoded as '01', and the case comparison result 10a is 'small'('<'), the case comparison result data Encodes as '11'.

상기 오류 검출기(130)는 상기 대소 비교 결과데이터 생성기(120)에서 출력되는 대소 비교 결과 데이터(F)에 대해 출력 오류검출코드를 생성하며, 상기 입력 오류검출코드 생성기(110)에서 생성된 입력 오류검출코드와 상기 출력 오류검출코드를 서로 비교하여 동일하지 않을 경우 오류 발생 신호를 출력한다.The error detector 130 generates an output error detection code for the case comparison result data F output from the case comparison result data generator 120, and an input error generated by the input error detection code generator 110. The detection code and the output error detection code are compared with each other to output an error occurrence signal if they are not the same.

또한, 상기 오류 검출기(130)는 2비트의 상기 대소 비교 결과 데이터(F)에 대해 2비트의 오류검출코드인 출력 오류검출코드(SEDC_out)를 생성하는 출력 오류검출코드 생성수단과 상기 입력 오류검출코드와 상기 출력 오류검출코드의 동일성을 비교하여 오류 발생 신호를 출력하는 코드비교수단을 포함한다.In addition, the error detector 130 generates output error detection code (SEDC _out ), which is an error detection code of two bits, for the large-scale comparison result data (F) of two bits, and the input error. And code comparing means for comparing an identicality between the detection code and the output error detection code to output an error occurrence signal.

또한, 도 10은 상기 대소 비교 결과 데이터(F,131a)에 대한 출력 오류검출코드(SEDC_out)의 진리 테이블(131)을 보여주는 것으로 두 가지 케이스(131b,131c)로 생성될 수 있으며, 상기 2비트 출력 오류검출코드(SEDC_2-out)의 진리 테이블(121)은 도 2에서 보인 2비트 오류검출코드(SEDC₂)의 진리 테이블(111)과 실질적으로 동일한 로직으로 계산되어 저장되므로 자세한 설명은 생략한다.In addition, FIG. 10 shows the truth table 131 of the output error detection code SEDC _out for the comparison result data F and 131a, which may be generated in two cases 131b and 131c. Since the truth table 121 of the bit output error detection code SEDC _2-out is calculated and stored in substantially the same logic as the truth table 111 of the 2-bit error detection code SEDC ₂ shown in FIG. Omit.

다만, 상기 출력 오류검출코드 생성수단은 상기 입력 오류검출코드 생성기에서 사용되는 2비트 오류검출코드들(SEDC₂)의 특정 케이스와 동일한 케이스의 출력 오류검출코드(SEDC_out)를 상기 출력 오류검출코드로 생성하여야 한다.
However, the output error detection code generating means outputs the output error detection code SEDC _out of the same case as a specific case of the 2-bit error detection codes SEDC ₂ used in the input error detection code generator. It should be created as

이상에서 살펴본 바와 같이 본 발명은 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of limitation in the present invention. Various changes and modifications will be possible.

10:대소 비교 연산 유닛 100:오류 검출 장치
110:입력 오류검출코드 생성기 120:대소 비교 결과 데이터 생성기
130:오류 검출기10: large and small comparison operation unit 100: error detection device
110: input error detection code generator 120: case comparison result data generator
130: error detector

Claims

An error detection device that detects an error of a compare unit that performs a large, equal, or small comparison of two binary input data.
A case comparison result data generator for encoding a case comparison result of the binary input data from the case comparison calculation unit into two bits of case comparison result data;
An input error detection code generator for receiving the binary input data and generating an input error detection code that is an error detection code according to a comparison result of the binary input data; And
Receive the case comparison result data and generate a 2-bit output error detection code, which is an error detection code for the case comparison result data, and determine the sameness of the output error detection code and the input error detection code to determine the error detection result. An error detector for outputting;
The input error detection code generator generates the input error detection code as a 2-bit input error detection code, and generates a 2-bit input error detection code whose value varies according to the length of the binary input data. Error detection device.

The method of claim 1,
The case comparison result data generator encodes the case comparison result data as '00' when the case comparison result is 'large' and sets the case comparison result data as '01'. And encoding the size comparison result data as '11' when the size comparison result is 'small'.

3. The method of claim 2,
The input error detection code generator:
A 2-bit error detection code truth table which stores 2-bit error detection codes SEDC ₂ corresponding to 2-bit data; And
And an input error detection code generating means for generating the input error detection code whose value varies according to the length of the binary input data.

The method of claim 3, wherein
The upper bits of the 2-bit error detection codes SEDC ₂ are 'when the number of bits'0' is greater than or equal to the number of '1' for 2-bit data '00', '01' or '11'. It is calculated and stored as '1'. Otherwise, it is calculated and stored as '0'. If the number of '0' and '1' is the same, it is calculated and stored as '0'. If it is calculated as '1' or stored
If the number of '0' and the number of '1' are equal, the upper bit is calculated and stored as '0'. Otherwise, the upper bit is counted and stored as '1' and the lower bit is '0' If greater than or equal to 1 ', the error detection apparatus is calculated and stored as'1', otherwise it is calculated and stored as' 0 '.

The method of claim 4, wherein
The input error detection code generating means,
The binary input data are 1-bit input data A (A ₀ ) and B (B ₀ ), and among the 1-bit input data, the first 1-bit input data A (A ₀ ) is the second 1-bit. When larger than binary input data B (B ₀ ), a 2-bit error detection code of the 2-bit error detection code truth table corresponding to 2-bit data '00' is converted into a 1-bit input error detection code (SEDC). _1-in ) and when the 1-bit input data A (A ₀ ) and B (B ₀ ) are identical to each other, the 2-bit error detection code truth table corresponding to 2-bit data '01' a 2-bit error detection code of a truth table is calculated as the _1- bit input error detection code SEDC _1-in , and the first 1-bit input data A (A ₀ ) is input to the second 1-bit binary input. data (B (B ₀₎₎ is less than two bits of data corresponding to '11', the two-bit error detection code truth table, the 1-bit to 2-bit error detection code (truth table) input error Calculated as the output code (SEDC _1-in) and the calculated one bit input error detection code (SEDC _{1-in) 1-bit} input error detecting code generating means for generating as the input error detection code; it characterized in that it comprises Error detection device.

The method of claim 5, wherein
The magnitude comparison operation unit and the input error detection code generator further receive previous magnitude comparison result data, which is a magnitude comparison result of lower binary input data connected to each lower portion of the binary input data,
The 1-bit input error detection code generating means has a 2-bit error detection code truth table corresponding to 2-bit data '00' when the 1-bit input data are the same and the previous case comparison result data is '00'. The 2-bit error detection code of the truth table is calculated as the _1- bit input error detection code SEDC _1-in , and when the previous case comparison result data is '01', the 2-bit error detection code corresponds to 2-bit data '01'. When the 2-bit error detection code of the 2-bit error detection code truth table is calculated as the _1- bit input error detection code SEDC _1-in , and the previous case comparison result data is '11', 2 The error detection apparatus of claim 1, wherein the 2-bit error detection code of the 2-bit error detection code truth table corresponding to bit data '11' is calculated as the _1- bit input error detection code SEDC _1-in . .

The method of claim 5, wherein
The input error detection code generating means,
The binary input data are 2-bit input data A (A ₁ , A ₀ ), B (B ₁ , B ₀ ), and among the 2-bit input data, first 2-bit input data A (A ₁ , A ₀ )) is _greater than the second 2-bit binary input data B (B ₁ , B ₀ ), 2 bits of the 2-bit error detection code truth table corresponding to 2-bit data '00'. When the error detection code is calculated as a _2- bit input error detection code (SEDC _2-in ), and the 2-bit input data A (A ₁ , A ₀ ) and B (B ₁ , B ₀ ) are the same. And calculating the 2-bit error detection code of the 2-bit error detection code truth table corresponding to 2-bit data '01' as the 2-bit input error detection code (SEDC _2-in ), and calculating the first 2 bit. When the bit input data A (A ₁ , A ₀ ) is smaller than the second 2-bit binary input data B (B ₁ , B ₀ ), the 2-bit error detection corresponding to 2-bit data '11' 2-bit error checking of the code truth table Calculating a code by the two-bit input error detection code (SEDC _2-in) and for generating the calculated 2-bit input error detection code (SEDC _2-in) to the input error detection code one-bit input error detecting code generating means Error detection apparatus comprising a.

The method of claim 7, wherein
The magnitude comparison operation unit and the input error detection code generator further receive previous magnitude comparison result data, which is a magnitude comparison result of lower binary input data connected to each lower portion of the binary input data,
The 2-bit input error detection code generating means is the 2-bit error detection code truth table corresponding to 2-bit data '00' when the 2-bit input data are the same and the previous case comparison result data is '00'. The 2-bit error detection code of the truth table is calculated as the _2- bit input error detection code SEDC _2-in , and when the previous case comparison result data is '01', it corresponds to the 2-bit data '01'. If the 2-bit error detection code of the 2-bit error detection code truth table is calculated as the _2- bit input error detection code (SEDC _2-in ), and the previous case comparison result data is '11', 2 The error detection apparatus of claim 2, wherein the 2-bit error detection code of the 2-bit error detection code truth table corresponding to bit data '11' is calculated as the _2- bit input error detection code SEDC _2-in . .

The method of claim 8,
The input error detection code generating means,
When the binary input data is 3-bit input data (A (A ₂ , A ₁ , A ₀ ), B (B ₂ , B ₁ , B ₀ )), 3-bit input error detection code, which is a 2-bit error detection code 3 bit input error detection code generating means for calculating (SEDC _3-in ) and generating the calculated 3 bit input error detection code as the input error detection code,
The 3-bit input error detection code generating means includes the most significant bits A ₂ and B ₂ of the 3-bit input data A (A ₂ , A ₁ , A ₀ ) and B (B ₂ , B ₁ , B ₀ ). ) Are equal to each other, the 3-bit input error detection code SEDC _3-in is calculated to be the same value as the _2- bit input error detection code SEDC _2-in , and the 3-bit input data A (A ₂ , A ₁ , A ₀ ), among the B (B ₂ , B ₁ , B ₀ ), the most significant bit (A ₂ ) of the first three-bit input data (A (A ₂ , A ₁ , A ₀ )) Is greater than the most significant bit B ₂ of the second 3-bit input data B (B ₂ , B ₁ , B ₀ ), the 2-bit error detection code truth table corresponding to 2-bit data '00' The 2-bit error detection code of the table) is calculated as the _3- bit input error detection code (SEDC _3-in ), and the 3-bit input data A (A ₂ , A ₁ , A ₀ ), B (B ₂ , B ₁ , B ₀ ), the most significant bit A ₂ of the first 3 bit input data A (A ₂ , A ₁ , A ₀ ) is the second 3 bit input data B (B ₂ , B ₁ , B ₀ )) When the bit B ₂ is smaller than the bit B ₂ , the 2-bit error detection code of the 2-bit error detection code truth table corresponding to 2-bit data '11' is converted into the 3-bit input error detection code (SEDC _3-in). Error detection device characterized in that the calculation.

The method of claim 9,
The input error detection code generating means,
When the binary input data are 4-bit input data (A (A ₃ , A ₂ , A ₁ , A ₀ ), B (B ₃ , B ₂ , B ₁ , B ₀ )), a 2-bit error detection code is provided. 4 bit input error detection code generation means for calculating a 4 bit input error detection code (SEDC _4-in ) and generating the calculated 4 bit input error detection code as the input error detection code,
The 4-bit input error detection code generating means includes the most significant bit of the 4-bit input data A (A ₃ , A ₂ , A ₁ , A ₀ ), B (B ₃ , B ₂ , B ₁ , B ₀ ). When (A ₃ , B ₃ ) are the same as each other, the 4-bit input error detection code (SEDC _4-in ) is calculated to be the same value as the _3- bit input error detection code (SEDC _3-in ), and the 4-bit Among the input data A (A ₃ , A ₂ , A ₁ , A ₀ ), B (B ₃ , B ₂ , B ₁ , B ₀ ), the first 4-bit input data A (A ₃ , A ₂ , a _1, the most significant bit of the a ₀₎₎ (a ₃₎ is is larger than the second four-bit input data (B (the most significant bit (B ₃₎ of _{_{_{B 3, B 2, B 1}}} , B 0)), 2 The 2-bit error detection code of the 2-bit error detection code truth table corresponding to bit data '00' is calculated as the _4- bit input error detection code SEDC _4-in , and the 4-bit input data ( Among the A (A ₃ , A ₂ , A ₁ , A ₀ ), B (B ₃ , B ₂ , B ₁ , B ₀ ), the first 4-bit input data A (A ₃ , A ₂ , A ₁ , A ₀ )) most significant bit (A ₃ ) is the second 4 bits When less than the most significant bit B ₃ of the input data B (B ₃ , B ₂ , B ₁ , B ₀ ), the 2-bit error detection code truth table corresponding to 2-bit data '11' Calculating the 2-bit error detection code of the 4-bit input error detection code (SEDC _4-in ).

The method of claim 9,
The input error detection code generating means,
When the binary input data is n-bit input data and the n-bit input data is 2-bit, 3-bit or 4-bit input data, the 2-bit input error detection code generating means, the 3-bit input error detection code generating means or Generate the input error detection code by using the 4-bit input error detection code generating means,
When the n-bit input data is input data of 5 bits or more, the n-bit input data is converted into one b-bit input data of 2 bits, 3 bits, or 4 bits and one or a plurality of 3-bit input data sets of 3 bits, respectively. When the b-bit input data are not the same, the b-bit using the 2-bit input error detection code generating means, the 3-bit input error detection code generating means or the 4-bit input error detection code generating means. Calculating a b-bit input error detection code, which is an error detection code for input data, and generating the calculated b-bit input error detection code as the input error detection code,
When the b-bit input data are the same and the 3-bit input data set is one, the 3-bit input error detection code of the 3-bit input error detection code generating means for inputting the 3-bit input data set is input. If there are a plurality of 3 bit input data sets generated by the error detection code, and the 3 bit input data sets that are not identical to each other are sequentially compared with each other from the upper and lower 3 bit input data sets, the corresponding 3 bit inputs. A 3-bit input error detection code of a 3-bit input error detection code generating means for inputting a data set is generated as the input error detection code, and if the three-bit input data sets are the same, the lowest 3 bit input data set is input. The 3-bit input error detection code of the 3-bit input error detection code generating means And n-bit input error detection code generating means for generating the input error detection code.

12. The method according to any one of claims 1 to 11,
The error detector:
Two-bit output error detection code generation means for generating the output error detection code with respect to the magnitude comparison result data; And
And a code comparing means for comparing the sameness between the input error detection code and the output error detection code and outputting an error occurrence signal if they are not the same.

13. The method of claim 12,
The 2-bit output error detection code generating means,
The most significant bit of the 2-bit output error detection codes SEDC _2-out has a number of '0's of bits greater than' 1 'for 2-bit data' 00 ',' 01 ', or' 11 '. If it is equal, it is generated as' 1 '. Otherwise, it is generated as'0', and the least significant bit is generated as' 0 'if the number of' 0 'and' 1 'is the same, otherwise' 1 ', or
The most significant bit is generated as '0' if the number of '0' is equal to the number of '1'. Otherwise, the most significant bit is generated as '1', and the least significant bit is '0'. If greater than or equal to '1', otherwise create '0',
And the 2-bit output error detection code (SEDC _2-out ) is generated with the same error detection code as the 2-bit error detection code (SEDC ₂ ) for the same input.

The error detection device of claim 13; And
Self-checking compare unit, which includes a compare unit that performs a 'large', 'equal' or 'small' case comparison on two binary input data .

The error detection device of claim 13; And
Self-test programmable arithmetic / logic including a programmable arithmetic / logical unit that acts as a compare unit that performs a 'large', 'equal' or 'small' case comparison on two binary input data Self-checking Programmable Arithmetic and Logic Unit.

Computer,
The comparison result of the binary input data as a two-bit case comparison result data from a compare unit which performs a case comparison of 'great', 'equal' or 'small' to two binary input data. A data comparison result data generator for encoding;
An input error detection code generator for receiving the binary input data and generating an input error detection code that is an error detection code according to a comparison result of the binary input data; And
Receive the case comparison result data and generate a 2-bit output error detection code, which is an error detection code for the case comparison result data, and determine the sameness of the output error detection code and the input error detection code to determine the error detection result. Output error detector;
The input error detection code generator generates the input error detection code as a 2-bit input error detection code and generates a 2-bit input error detection code whose value varies according to the length of the binary input data. This computer-readable recording medium.

The server system of claim 16, wherein the error detection program is stored and can transmit the error detection program through a communication network.