KR101289277B1 - Silicon solar cell having ultra high efficiency and preparation method thereof - Google Patents
Silicon solar cell having ultra high efficiency and preparation method thereof Download PDFInfo
- Publication number
- KR101289277B1 KR101289277B1 KR1020100116147A KR20100116147A KR101289277B1 KR 101289277 B1 KR101289277 B1 KR 101289277B1 KR 1020100116147 A KR1020100116147 A KR 1020100116147A KR 20100116147 A KR20100116147 A KR 20100116147A KR 101289277 B1 KR101289277 B1 KR 101289277B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- silicon
- junction
- solar cell
- silicon wafer
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 125
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 125
- 239000010703 silicon Substances 0.000 title claims abstract description 125
- 238000002360 preparation method Methods 0.000 title 1
- 239000010409 thin film Substances 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims description 30
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 13
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 claims description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 239000004332 silver Substances 0.000 claims description 6
- 230000005684 electric field Effects 0.000 claims description 5
- 239000011259 mixed solution Substances 0.000 claims description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 5
- 239000012153 distilled water Substances 0.000 claims description 3
- 238000005406 washing Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000008367 deionised water Substances 0.000 claims description 2
- 229910021641 deionized water Inorganic materials 0.000 claims description 2
- 238000002156 mixing Methods 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 50
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 238000000151 deposition Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910004613 CdTe Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003912 environmental pollution Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910021423 nanocrystalline silicon Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0236—Special surface textures
- H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
- H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
- H01L31/077—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type the devices comprising monocrystalline or polycrystalline materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
본 발명은 표면 텍스처링된 실리콘 웨이퍼를 이용하여 표면 텍스처링되고 P-N 접합이 형성된 3차원 형상의 실리콘 기판을 제조한 후, 그 위에 광대역의 박막 적층체를 형성하여 텐덤형의 실리콘 태양전지를 제조함으로써 종래의 박막 실리콘 태양전지에 비해 단면적을 증가시켜 높은 전류를 생성하여 초고효율을 나타내는 실리콘 태양전지 및 이의 제조방법에 관한 것이다.The present invention is to fabricate a three-dimensional silicon substrate having a surface textured and PN junction using a surface-textured silicon wafer, and then forming a thin film laminate having a wide band thereon to fabricate a tandem silicon solar cell. The present invention relates to a silicon solar cell and a method of manufacturing the same, which exhibits high efficiency by generating a high current by increasing the cross-sectional area compared to a thin film silicon solar cell.
Description
본 발명은 초고효율을 나타내는 실리콘 태양전지 및 이의 제조방법에 관한 것으로, 보다 상세하게는 표면 텍스처링된 실리콘 웨이퍼의 상면에 도핑층을 형성하여 P-N 접합을 형성한 후, 그 위에 광대역 박막 적층체를 형성하여 텐덤형의 실리콘 태양전지를 제조함으로써 종래의 박막 실리콘 태양전지에 비해 단면적을 증가시켜 높은 전류를 생성시켜 초고효율을 나타낼 수 있는 실리콘 태양전지 및 이의 제조방법에 관한 것이다.
The present invention relates to a silicon solar cell exhibiting ultra-high efficiency and a method of manufacturing the same, and more particularly, after forming a doped layer on the upper surface of the surface-textured silicon wafer to form a PN junction, there is formed a broadband thin film laminate thereon The present invention relates to a silicon solar cell and a method of manufacturing the same, which exhibits high efficiency by producing a high current by increasing the cross-sectional area compared to conventional thin film silicon solar cells by manufacturing a tandem silicon solar cell.
최근 심각한 환경오염 문제와 화석 에너지 고갈로 차세대 청정에너지 개발에 대한 중요성이 증대되고 있다. 그 중에서도 태양전지는 태양 에너지를 직접 전기 에너지로 전환시키는 장치로서, 공해가 적고, 자원이 무한적이며 반영구적인 수명을 가지고 있어 미래 에너지 문제를 해결할 수 있는 에너지원으로 기대되고 있다.Recently, serious environmental pollution problem and depletion of fossil energy are increasing importance for next generation clean energy development. Among them, solar cells are devices that convert solar energy directly into electrical energy, and are expected to be an energy source that can solve future energy problems because it has fewer pollution, has endless resources, and has a semi-permanent lifetime.
일반적으로 태양전지는 P-N 접합으로 구성된 다이오드를 사용하며, 광흡수층으로 사용되는 물질에 따라 다양한 종류로 구분된다. 특히, 광흡수층으로 실리콘을 사용하는 태양전지는 결정질 기판형 태양전지와, 비정질의 박막형 태양전지로 구분된다. 결정질 기판형 태양전지의 경우 고가의 실리콘 웨이퍼를 사용하여 생산 원가가 높다는 문제가 있어, 건물의 외장재나 모바일 기기 등에 적용할 수 있는 박막형 태양전지에 대한 연구가 활발하다. 박막형 태양전지는 얇은 두께로 제작되므로 재료의 소모량이 적고, 무게가 가볍기 때문에 활용범위가 넓다. 이러한 박막형 태양전지의 재료로는 비정질 실리콘과 CdTe, CIS 또는 CIGS에 대한 연구가 활발하게 진행되고 있다.In general, a solar cell uses a diode composed of a P-N junction, and is classified into various types according to a material used as a light absorption layer. Particularly, a solar cell using silicon as a light absorbing layer is classified into a crystalline substrate type solar cell and an amorphous thin film type solar cell. In the case of the crystalline substrate type solar cell, there is a problem in that the production cost is high by using an expensive silicon wafer, and there is an active research on the thin film solar cell that can be applied to building exterior materials or mobile devices. Thin-film solar cells are manufactured with a thin thickness, so they have a wide range of applications because of low consumption of materials and light weight. Research into amorphous silicon, CdTe, CIS, or CIGS is actively conducted as a material for such thin film solar cells.
그러나 박막형 태양전지는 기존의 결정질 실리콘 태양전지에 비해 에너지 변환효율이 낮고 초기 설비투자비가 높으며, 기술표준화를 달성하지 못했다는 단점이 있다.
However, the thin-film solar cell has disadvantages of lower energy conversion efficiency, higher initial investment cost, and inability to achieve technical standardization compared to conventional crystalline silicon solar cells.
본 발명의 목적은 종래의 실리콘 태양전지에 비해 에너지 변환 효율이 향상된 초고효율을 나타내는 텐덤형(tandem-type)의 실리콘 태양전지 및 이의 제조방법을 제공하는 데 있다.
SUMMARY OF THE INVENTION An object of the present invention is to provide a tandem-type silicon solar cell and a method for manufacturing the same, which exhibits ultra-high efficiency with improved energy conversion efficiency compared to conventional silicon solar cells.
본 발명자들은 에너지 변환 효율이 향상된 태양전지를 개발하기 위한 연구를 거듭한 결과, 피라미드 텍스처가 표면에 다수 형성된 실리콘 웨이퍼 사에 P-N 접합을 형성한 후, 이의 상면에 박막 적층체를 형성하여 텐덤형의 태양전지를 제조하는 경우 종래의 실리콘 태양전지에 비해 에너지 변환 효율을 향상시킬 수 있다는 것을 알게 되어 본 발명을 완성하기에 이르렀다.The inventors of the present invention have continued to develop a solar cell with improved energy conversion efficiency, and as a result, after forming a PN junction on a silicon wafer with a large number of pyramid textures formed on the surface, a thin film laminate is formed on the upper surface thereof to obtain a tandem type When manufacturing a solar cell was found to be able to improve the energy conversion efficiency compared to the conventional silicon solar cell came to complete the present invention.
전술한 목적을 달성하기 위하여, 본 발명은 표면 텍스처링되고 P-N 접합이 형성된 실리콘 기판; 상기 실리콘 기판의 후면에 형성된 후면전극; 상기 실리콘 기판의 상면에 형성된 박막 적층체 및 상기 박막 적층체의 상에 형성된 전면전극을 포함하는 실리콘 태양전지를 제공한다.In order to achieve the above object, the present invention is a silicon substrate surface textured and P-N junction formed; A rear electrode formed on the rear surface of the silicon substrate; It provides a silicon solar cell comprising a thin film laminate formed on the upper surface of the silicon substrate and a front electrode formed on the thin film laminate.
또한, 본 발명은 실리콘 웨이퍼의 표면 상에 피라미드 텍스처가 다수 형성되도록 실리콘 웨이퍼를 표면 텍스처링하는 단계(단계 1); 상기 표면 텍스처링된 실리콘 웨이퍼의 상면에 전계형성을 위한 도핑층을 형성하여 표면 텍스처링되고 P-N 접합이 형성된 실리콘 기판을 제조하는 단계(단계 2); 상기 실리콘 기판의 후면에 후면전극을 형성하는 단계(단계 3); 상기 실리콘 기판의 도핑층 상면에 박막 적층체를 형성하는 단계(단계 4) 및 상기 박막 적층체 상에 전면전극을 형성하는 단계(단계 5)를 포함하는 실리콘 태양전지의 제조방법을 제공한다.In addition, the present invention includes the steps of surface texturing a silicon wafer such that a large number of pyramid textures are formed on the surface of the silicon wafer (step 1); Forming a doped layer for electric field formation on the top surface of the surface textured silicon wafer to prepare a silicon substrate having surface textured and P-N junction formed (step 2); Forming a back electrode on the back surface of the silicon substrate (step 3); It provides a method of manufacturing a silicon solar cell comprising the step (step 4) of forming a thin film laminate on the upper surface of the doped layer of the silicon substrate (step 5).
본 발명의 일 실시형태에 있어서, 상기 단계 1에서 실리콘 웨이퍼를 표면 텍스처링하는 과정은 상기 p-타입 또는 n-타입 실리콘 웨이퍼를 수산화나트륨 및 용매를 혼합한 혼합용액에 침지시킨 후, 이를 회수하여 증류수를 이용하여 세척하여 수행되고, 이로써 피라미드 텍스처가 실리콘 웨이퍼의 표면에 다수 형성될 수 있다.In one embodiment of the present invention, the step of surface texturing the silicon wafer in step 1, the p-type or n-type silicon wafer is immersed in a mixed solution mixed with sodium hydroxide and a solvent, and then recovered by distilled water It is carried out by washing using, so that a large number of pyramid textures can be formed on the surface of the silicon wafer.
상기 단계 2에서 상기 표면 텍스처링된 p-타입의 실리콘 웨이퍼를 사용하는 경우 실리콘 웨이퍼 상에 n+ 도핑층을 형성하여 P-N 접합이 형성된 실리콘 기판을 제조하며, 표면 텍스처링된 n-타입의 실리콘 웨이퍼를 사용하는 경우 실리콘 웨이퍼 상에 p+ 도핑층을 형성하여 P-N 접합이 형성된 실리콘 기판을 제조한다.When the surface textured p-type silicon wafer is used in step 2, an n + doped layer is formed on the silicon wafer to manufacture a silicon substrate on which a PN junction is formed, and the surface textured n-type silicon wafer is used. In this case, a p + doped layer is formed on a silicon wafer to manufacture a silicon substrate on which a PN junction is formed.
본 발명의 일 실시형태에 있어서, 상기 후면전극은 상기 P-N 접합이 형성된 실리콘 기판의 후면에 알루미늄 페이스트 또는 은 페이스트를 도포한 후 열처리하여 제조될 수 있다.In one embodiment of the present invention, the back electrode may be prepared by applying an aluminum paste or silver paste on the back surface of the silicon substrate on which the P-N junction is formed and then heat treatment.
상기 P-N 접합이 형성된 실리콘 기판의 상면에 형성된 박막 적층체는 n-i-p구조 또는 p-i-n구조의 박막 적층체이다.The thin film laminate formed on the upper surface of the silicon substrate on which the P-N junction is formed is a thin film laminate of n-i-p structure or p-i-n structure.
본 발명의 일 실시형태에 있어서, 본 발명의 실리콘 태양전지는 상기 박막 적층체 상에 형성된 ITO 박막 또는 ZnO:Al 박막과 같은 후면 반사층을 더 포함하여 구성될 수 있다.In one embodiment of the present invention, the silicon solar cell of the present invention may further comprise a back reflection layer, such as an ITO thin film or ZnO: Al thin film formed on the thin film laminate.
상기 전면전극은 은 또는 알루미늄 페이스트를 스크린 프린팅하여 박막 적층체의 상부에 형성된다.
The front electrode is formed on the thin film laminate by screen printing silver or aluminum paste.
본 발명은 피라미드 텍스처가 표면에 다수 형성된 실리콘 웨이퍼 상면에 도핑층을 형성하여 P-N 접합을 형성한 후, 이의 상면에 박막 적층체를 형성하여 제조된 텐덤형의 실리콘 태양전지 및 이의 제조방법을 제공한다. 본 발명에 따른 실리콘 태양전지는 높은 종횡비를 나타내는 피라미드 텍스처에 의해 단면적이 향상된 실리콘 웨이퍼 상에 도핑층을 형성하여 P-N 접합이 형성된 실리콘 기판을 준비한 후, 이의 상면에 박막 적층체를 적층하여 텐덤형으로 제조되어 종래의 실리콘 태양전지에 비해 에너지 변환 효율을 향상시킬 수 있다.
The present invention provides a tandem silicon solar cell manufactured by forming a doped layer on the upper surface of the silicon wafer having a large number of pyramid textures to form a PN junction, and then forming a thin film laminate on the upper surface thereof, and a method of manufacturing the same. . The silicon solar cell according to the present invention prepares a silicon substrate having a PN junction by forming a doping layer on a silicon wafer having an improved cross-sectional area by a pyramid texture showing a high aspect ratio, and then stacks a thin film laminate on the upper surface thereof in tandem. It is manufactured to improve the energy conversion efficiency compared to the conventional silicon solar cell.
도 1은 본 발명의 일 실시형태에 따른 실리콘 태양전지의 사시도이다.
도 2는 본 발명의 일 실시형태에 따른 실리콘 태양전지의 제조공정을 개략적으로 나타낸 공정 흐름도이다.1 is a perspective view of a silicon solar cell according to an embodiment of the present invention.
2 is a process flowchart schematically showing a manufacturing process of a silicon solar cell according to an embodiment of the present invention.
이하 본 발명에 따른 실리콘 태양전지를 도 1을 참조하여 구체적으로 설명한다.
Hereinafter, a silicon solar cell according to the present invention will be described in detail with reference to FIG. 1.
도 1을 참조하면, 본 발명에 따른 실리콘 태양전지(200)는 표면 텍스처링되고 P-N 접합이 형성된 실리콘 기판(100); 상기 실리콘 기판(100)의 후면에 형성된 후면전극(110); 상기 실리콘 기판(100)의 상면에 형성된 박막 적층체(120) 및 상기 박막 적층체(120)의 상면에 형성된 전면전극(130)을 포함하여 구성된다.Referring to FIG. 1, a silicon
상기 표면 텍스처링되고 P-N 접합이 형성된 실리콘 기판(100)을 제조하기 위한 실리콘 웨이퍼로는 p-타입 또는 n-타입의 단결정 실리콘 웨이퍼를 사용할 수 있다.As the silicon wafer for fabricating the
본 발명에 따른 실리콘 태양전지(200)는 종횡비가 높은 피라미드 텍스처가 다수 형성되어 단면적이 향상된 3차원 형상의 실리콘 웨이퍼(101)를 사용하여 제조됨으로써 높은 전류를 생성시켜 에너지 변환 효율을 향상시킬 수 있다.The silicon
상기 표면 텍스처링된 실리콘 웨이퍼(101)의 상면에 전계를 형성하기 위해 n+ 도핑층 또는 p+ 도핑층(102)을 형성하여 표면 텍스처링되고 P-N 접합이 형성된 실리콘 기판(100)을 제조할 수 있다.In order to form an electric field on the top surface of the surface-textured
본 발명의 일 실시형태에 있어서, 표면 텍스처링되고 P-N 접합이 형성된 실리콘 기판(100)은 p-타입의 표면 텍스처링된 실리콘 웨이퍼(101) 상에 n+ 도핑층(102)을 형성하여 제조될 수 있으며, n-타입의 표면 텍스처링된 실리콘 웨이퍼(101) 상에 p+ 도핑층(102)을 형성하여 제조될 수 있다.In one embodiment of the invention, the
상기 후면전극(110)은 표면 텍스처링되고 P-N 접합이 형성된 실리콘 기판(101)의 하부면, 즉 표면 텍스처링된 실리콘 웨이퍼(101) 상에 형성된 n+ 도핑층 또는 p+ 도핑층(102)과 반대편에 형성되며, P-N 접합이 형성된 실리콘 기판(101)의 하부면에 알루미늄 페이스트 또는 은 페이스트를 도포한 후 열처리하여 후면 전계층 및 후면전극(110)을 형성할 수 있다.The
상기 P-N 접합이 형성된 실리콘 기판(100)의 상면에 형성되는 박막 적층체(120)는 n-i-p구조 또는 p-i-n구조의 박막 적층체일 수 있다.The
상기 n-i-p구조의 박막 적층체(120)는 상기 P-N 접합이 형성된 실리콘 기판(100)의 상면에 n형 반도체층(121), i형 반도체층(122) 및 p형 반도체층(123)이 순차적으로 형성된 박막 적층체이며, 상기 p-i-n구조의 박막 적층체(120)는 상기 P-N 접합이 형성된 실리콘 기판(100)의 상면에 p형 반도체층(121), i형 반도체층(122) 및 n형 반도체층(123)이 순차적으로 형성된 박막 적층체이다.In the
상기 n형 반도체층으로는 n-타입 포스핀(P) 억셉터 불순물이 도핑된 비정질 실리콘 박막을 사용할 수 있으며, n형 반도체층의 두께가 20~25 nm인 것이 바람직하며, ASA 시뮬레이션을 통해 확인된 최적의 두께는 25nm이다.As the n-type semiconductor layer, an amorphous silicon thin film doped with an n-type phosphine (P) acceptor impurity may be used, and the thickness of the n-type semiconductor layer is preferably 20 to 25 nm, and confirmed by ASA simulation. Optimal thickness is 25 nm.
상기 i형 반도체층은 광흡수층이며, i형의 수소화된 비정질 실리콘(i-type a-Si:H) 박막을 사용할 수 있다. 비정질 실리콘이 아닌 미세결정질 실리콘, 예를 들면, 마이크로 결정질 실리콘(μc-Si:H) 또는 나노 결정질 실리콘(μc-Si:H) 박막을 사용하기도 한다. i형 반도체층의 두께는 300~400nm인 것이 바람직하며, ASA 시뮬레이션을 통해 확인된 최적의 두께는 400nm이다.The i-type semiconductor layer is a light absorption layer, and may use an i-type hydrogenated amorphous silicon (i-type a-Si: H) thin film. Microcrystalline silicon, such as microcrystalline silicon (μc-Si: H) or nanocrystalline silicon (μc-Si: H) thin film, may be used instead of amorphous silicon. The thickness of the i-type semiconductor layer is preferably 300 ~ 400nm, the optimum thickness confirmed by the ASA simulation is 400nm.
상기 p형 반도체층은 p-타입 보론(B) 억셉터 불순물이 도핑된 수소화된 비정질 실리콘 박막 또는 산화질소 가스를 주입하여 형성된 수소화된 실리콘 산화막(a-SiOX:B)을 사용할 수 있으며, p형 반도체층의 두께는 10~15 nm인 것이 바람직하며, ASA 시뮬레이션을 통해 확인된 최적의 두께는 15nm이다.The p-type semiconductor layer may use a hydrogenated amorphous silicon thin film doped with a p-type boron (B) acceptor impurity or a hydrogenated silicon oxide film (a-SiO X : B) formed by injecting nitrogen oxide gas, and p The thickness of the type semiconductor layer is preferably 10 ~ 15 nm, the optimum thickness confirmed by the ASA simulation is 15 nm.
이와 같이 본 발명에 따른 실리콘 태양전지(200)는 상기 표면 텍스처링되고 P-N 접합이 형성된 실리콘 기판(100)의 상면에 밴드갭이 높은 광대역의 박막 적층체(120)를 적층한 구조를 갖는 텐덤형의 실리콘 태양전지로 제조됨으로써, 태양광을 흡수할 수 있는 영역대가 넓어지기 때문에 에너지 변환 효율이 향상될 수 있다. As described above, the silicon
본 발명의 일 실시형태에 있어서, 본 발명에 따른 실리콘 태양전지(200)는 박막 적층체(120)의 상면에 형성된 후면 반사층(140)을 더 포함할 수 있다.In one embodiment of the present invention, the silicon
상기 후면 반사층(140)은 광포획(light trapping) 효과를 향상시킬 수 있으며, 후면 반사층(140)으로는 ITO 박막 또는 ZnO:Al 박막을 사용할 수 있다.The rear
이하 본 발명에 따른 실리콘 태양전지의 제조방법을 도 2를 참조하여 상세히 설명한다.Hereinafter, a method of manufacturing a silicon solar cell according to the present invention will be described in detail with reference to FIG. 2.
우선, 실리콘 웨이퍼(101)의 표면 상에 피라미드 텍스처가 다수 형성되도록 실리콘 웨이퍼(101)를 표면 텍스처링한다(단계 1).First, the
본 발명의 일 실시형태에 있어서, 실리콘 웨이퍼(101)를 표면 텍스처링하여 표면에 피라미드 텍스처를 다수 형성하기 위해서, p-타입 또는 n-타입 실리콘 웨이퍼(101)를 수산화나트륨과 용매의 혼합용액에 침지시킨다. 이후 이를 회수하고 증류수를 이용하여 세척함으로써 표면 텍스처링된 실리콘 웨이퍼(101)를 얻을 수 있다.In one embodiment of the present invention, in order to form a large number of pyramid textures on the surface by surface-texturing the
본 발명의 일 실시형태에 있어서, 상기 단계 1에서는 수산화나트륨, 이소프로필 알콜 및 탈이온수를 혼합하여 제조된 혼합용액을 제조한 후, 84∼86℃의 온도 조건으로 유지하여 수산화나트륨의 혼합용액에 p-타입 또는 n-타입 실리콘 웨이퍼(101)를 20∼40분간 침지시켜 표면 텍스처링된 실리콘 웨이퍼(101)를 얻을 수 있으며, 침지시간은 실리콘 웨이퍼(101)의 크기에 따라 조절될 수 있다.In one embodiment of the present invention, in step 1, after preparing a mixed solution prepared by mixing sodium hydroxide, isopropyl alcohol and deionized water, and maintained at a temperature of 84 ~ 86 ℃ to the mixed solution of sodium hydroxide The p-type or n-
다음으로, 상기 표면 텍스처링된 실리콘 웨이퍼(101)의 상면에 n+ 도핑층 또는 p+ 도핑층(102)을 형성하여 표면 텍스처링되고 P-N 접합이 형성된 실리콘 기판(100)을 제조한다(단계 2).Next, an n + doped layer or a p + doped
상기 표면 텍스처링되고 P-N 접합이 형성된 실리콘 기판(100)을 제조하기 위해 표면 텍스처링된 p-타입의 실리콘 웨이퍼(101)를 사용하는 경우, 이의 상면에 전계 형성을 위해 n형 불순물을 도핑하여 n+ 도핑층(102)을 형성하며, 표면 텍스처링된 n-타입의 실리콘 웨이퍼(101)를 사용하는 경우, 이의 상면에 p+ 도핑층(102)을 형성한다.When using the surface-textured p-
본 발명의 일 실시형태에 있어서, 표면 텍스처링된 실리콘 웨이퍼(101) 상에 n+ 도핑층 또는 p+ 도핑층(102)을 형성하여 표면 텍스처링되고 P-N 접합이 형성된 실리콘 기판(100)을 제조한 후 건식 식각 또는 습식 식각에 의하여 에지 분리(edge isolation) 공정을 더 수행할 수 있다.In one embodiment of the present invention, an n + doped layer or a p + doped
다음으로, 단계 2에서 제조된 표면 텍스처링되고 P-N 접합이 형성된 실리콘 기판(100)의 후면에 후면전극(110)을 형성한다(단계 3).Next, the
상기 후면전극(110)은 상기 단계 2에서 제조된 표면 텍스처링되고 P-N 접합이 형성된 실리콘 기판(100)의 후면에 알루미늄 페이스트 또는 은 페이스트를 스크린 프린팅법 등을 이용하여 도포한 후 100~200 ℃에서 드라이한 후 700~750 ℃ 사이에서 약 2~3초간 열처리하여 형성될 수 있으며, 열처리에 의해 상기 P-N 접합이 형성된 실리콘 기판(100)의 후면에 후면전계층 및 후면전극(110)이 형성될 수 있다.The
다음으로, 상기 표면 텍스처링되고 P-N 접합이 형성된 실리콘 기판(100)의 상면에 박막 적층체(120)를 형성한다(단계 4).Next, the
상기 P-N 접합이 형성된 실리콘 기판(100)의 상면에 박막 적층체(120)로서 n-i-p구조의 박막 적층체 또는 p-i-n구조의 박막 적층체가 형성될 수 있다.An n-i-p structured thin film laminate or a p-i-n structured thin film laminate may be formed on the upper surface of the
본 발명의 일 실시형태에 있어서, 본 발명에 따른 실리콘 태양전지(200)의 제조시, 표면 텍스처링된 n-타입의 실리콘 웨이퍼(101)를 사용하여 제조된 P-N 접합이 형성된 실리콘 기판(100)을 사용하는 경우 이의 상면에 n형 반도체층(121), i형 반도체층(122) 및 p형 반도체층(123)을 순차적으로 적층하여 n-i-p구조의 박막 적층체(120)를 형성할 수 있다. In one embodiment of the present invention, in manufacturing the silicon
본 발명의 다른 실시형태에 있어서, 본 발명에 따른 실리콘 태양전지(200)의 제조시, 표면 텍스처링된 p-타입의 실리콘 웨이퍼(101)를 사용하여 제조된 P-N 접합이 형성된 실리콘 기판(100)을 사용하는 경우 이의 상면에 p형 반도체층(121), i형 반도체층(122) 및 n형 반도체층(123)을 순차적으로 적층하여 p-i-n구조의 박막 적층체(120)를 형성할 수 있다.In another embodiment of the present invention, in the fabrication of the silicon
상기 n형 반도체층은 SiH4, H2, PH3를 가스 주입하여 PECVD 등의 증착방법에 의해 n-타입 포스핀(P) 억셉터 불순물이 도핑된 비정질 실리콘 박막을 증착시켜 형성될 수 있다.The n-type semiconductor layer may be formed by depositing an amorphous silicon thin film doped with n-type phosphine (P) acceptor impurity by gas deposition of SiH 4 , H 2 , and PH 3 by a deposition method such as PECVD.
상기 i형 반도체층은 SiH4, H2를 주입하여 PECVD 등의 증착방법에 의해 i형의 수소화된 비정질 실리콘(i-type a-Si:H) 박막을 증착시켜 형성될 수 있다.The i-type semiconductor layer may be formed by injecting SiH 4 , H 2 and depositing an i-type hydrogenated amorphous silicon (i-type a-Si: H) thin film by a deposition method such as PECVD.
상기 p형 반도체층은 SiH4, H2, B2H6을 주입하여 PECVD 등의 증착방법에 p-타입 보론(B) 억셉터 불순물이 도핑된 수소화된 비정질 실리콘 박막 또는 산화질소 가스를 주입하여 형성된 수소화된 실리콘 산화막(a-SiOX:B)을 증착시켜 형성될 수 있다.The p-type semiconductor layer is implanted with SiH 4 , H 2 , B 2 H 6 by injecting a hydrogenated amorphous silicon thin film or nitrogen oxide gas doped with p-type boron (B) acceptor impurities in a deposition method such as PECVD It may be formed by depositing the formed hydrogenated silicon oxide film (a-SiO X : B).
본 발명의 일 실시형태에 있어서, 상기 박막 적층체(120)의 상면에는 상기 ITO 박막 또는 ZnO:Al 박막 등과 같은 후면 반사층(140)을 더 형성할 수 있다.In one embodiment of the present invention, the top surface of the
마지막으로 상기 박막 적층체(120) 상에 전면전극(130)을 형성한다(단계 5).Finally, the
상기 전면전극(130)은 상기 박막 적층체(120) 상에 형성되며 금속재료, 예를 들어, 알루미늄, 은 등을 사용하여 제조된 페이스트를 스크린 프린팅법 등을 사용하여 증착함으로써 제조될 수 있다.
The
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
The above description is merely illustrative of the technical idea of the present invention, and those skilled in the art to which the present invention pertains may make various modifications and variations without departing from the essential characteristics of the present invention. Therefore, the embodiments disclosed in the present invention are intended to illustrate rather than limit the scope of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The scope of protection of the present invention should be construed according to the following claims, and all technical ideas falling within the scope of the same shall be construed as falling within the scope of the present invention.
* 도면의 주요부분에 대한 부호의 설명 *
100: 표면 텍스처링되고 P-N 접합이 형성된 실리콘 기판
101: 실리콘 웨이퍼
102: 도핑층 110: 후면전극
120: 박막 적층체 130: 전면전극
140: 후면 반사층 200: 실리콘 태양전지 Description of the Related Art [0002]
100: silicon substrate with surface textured and PN junction formed
101: silicon wafer
102: doping layer 110: back electrode
120: thin film laminate 130: front electrode
140: rear reflective layer 200: silicon solar cell
Claims (22)
상기 표면 텍스처링된 실리콘 웨이퍼의 상면에 전계형성을 위한 도핑층을 형성하여 표면 텍스처링되고 P-N 접합이 형성된 실리콘 기판을 제조하는 단계(단계 2);
상기 표면 텍스처링되고 P-N 접합이 형성된 실리콘 기판의 후면에 후면전극을 형성하는 단계(단계 3);
상기 표면 텍스처링되고 P-N 접합이 형성된 실리콘 기판의 상면에 박막 적층체를 형성하는 단계(단계 4); 및
상기 박막 적층체 상에 전면전극을 형성하는 단계(단계 5);
를 포함하며,
상기 단계 1에서는 p-타입 또는 n-타입 실리콘 웨이퍼를 수산화나트륨, 이소프로필 알콜 및 탈이온수를 혼합하여 제조된 혼합용액에 침지시킨 후 84∼86℃의 온도 조건에서 20∼40분간 침지시킨 후 회수하여 증류수를 이용하여 세척함으로써 표면 텍스처링하는 것을 특징으로 하는 실리콘 태양전지의 제조방법.Surface texturing the silicon wafer such that a plurality of pyramid textures are formed on the surface of the silicon wafer (step 1);
Forming a doped layer for electric field formation on the top surface of the surface textured silicon wafer to produce a silicon substrate having surface textured and PN junction (step 2);
Forming a back electrode on the back surface of the silicon substrate on which the surface textured and PN junction is formed (step 3);
Forming a thin film stack on a top surface of the silicon substrate on which the surface textured and PN junction is formed (step 4); And
Forming a front electrode on the thin film stack (step 5);
Including;
In step 1, the p-type or n-type silicon wafer is immersed in a mixed solution prepared by mixing sodium hydroxide, isopropyl alcohol and deionized water, and then immersed for 20 to 40 minutes at a temperature of 84 to 86 ℃ and recovered Method for producing a silicon solar cell, characterized in that the surface texture by washing with distilled water.
상기 단계 2에서 상기 표면 텍스처링된 실리콘 웨이퍼로서 p-타입의 실리콘 웨이퍼를 사용하는 경우 p-타입의 실리콘 웨이퍼의 상면에 n+ 도핑층을 형성하여 P-N 접합이 형성된 실리콘 기판을 제조하고, 상기 표면 텍스처링된 실리콘 웨이퍼로서 n-타입의 실리콘 웨이퍼를 사용하는 경우 n-타입의 실리콘 웨이퍼 상면에 p+ 도핑층을 형성하여 P-N 접합이 형성된 실리콘 기판을 제조하는 것을 특징으로 하는 실리콘 태양전지의 제조방법.The method according to claim 13,
In the case of using the p-type silicon wafer as the surface textured silicon wafer in step 2, an n + doping layer is formed on the upper surface of the p-type silicon wafer to manufacture a silicon substrate on which a PN junction is formed. When the n-type silicon wafer is used as the silicon wafer, a p + doping layer is formed on the n-type silicon wafer to manufacture a silicon substrate on which a PN junction is formed.
상기 단계 3에서 후면전극은 표면 텍스처링되고 P-N 접합이 형성된 실리콘 기판의 후면에 알루미늄 페이스트 또는 은 페이스트를 도포한 후 100~200 ℃에서 드라이한 후 700~750 ℃ 사이에서 2~3초간 열처리하여 형성하는 것을 특징으로 하는 실리콘 태양전지의 제조방법.The method according to claim 13,
In the step 3, the back electrode is formed by applying an aluminum paste or silver paste on the back surface of the silicon substrate on which the surface is textured and the PN junction is dried at 100 to 200 ° C. and then heat treated for 2 to 3 seconds between 700 to 750 ° C. Method for producing a silicon solar cell, characterized in that.
상기 박막 적층체는 n-i-p구조의 박막 적층체 또는 p-i-n구조의 박막 적층체인 것을 특징으로 하는 실리콘 태양전지의 제조방법.The method according to claim 13,
The thin film laminate is a thin film laminate having a nip structure or a thin film laminate having a pin structure.
상기 n-i-p구조의 박막 적층체는 상기 표면 텍스처링되고 P-N 접합이 형성된 실리콘 기판의 상면에 n형 반도체층, i형 반도체층 및 p형 반도체층을 순차적으로 형성하여 제조되며, p-i-n구조의 박막 적층체는 상기 표면 텍스처링되고 P-N 접합이 형성된 실리콘 기판의 상면에 p형 반도체층, i형 반도체층 및 n형 반도체층을 순차적으로 형성하여 제조되는 것을 특징으로 하는 실리콘 태양전지의 제조방법.18. The method of claim 17,
The nip thin film laminate is manufactured by sequentially forming an n-type semiconductor layer, an i-type semiconductor layer, and a p-type semiconductor layer on an upper surface of the silicon substrate on which the surface textured and PN junction is formed. And a p-type semiconductor layer, an i-type semiconductor layer, and an n-type semiconductor layer are sequentially formed on the top surface of the silicon substrate on which the surface textured and PN junction is formed.
상기 n형 반도체층은 SiH4, H2, PH3을 가스 주입하여 PECVD에 의해 형성되는 것을 특징으로 하는 실리콘 태양전지의 제조방법.19. The method of claim 18,
The n-type semiconductor layer is a silicon solar cell manufacturing method, characterized in that formed by PECVD by gas injection SiH 4 , H 2 , PH 3 .
상기 i형 반도체층은 SiH4, H2를 주입하여 PECVD에 의해 형성되는 것을 특징으로 하는 실리콘 태양전지의 제조방법.19. The method of claim 18,
The i-type semiconductor layer is a silicon solar cell manufacturing method, characterized in that formed by PECVD by injecting SiH 4 , H 2 .
상기 p형 반도체층은 SiH4, H2, B2H6를 주입하여 PECVD에 의해 형성되는 것을 특징으로 하는 실리콘 태양전지의 제조방법.19. The method of claim 18,
The p-type semiconductor layer is a silicon solar cell manufacturing method, characterized in that formed by PECVD by injecting SiH 4 , H 2 , B 2 H 6 .
상기 단계 4를 수행하여 형성된 박막 적층체의 상면에 후면 반사층으로서 ITO 박막 또는 ZnO:Al 박막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 태양전지의 제조방법.The method according to claim 13,
And forming an ITO thin film or a ZnO: Al thin film as a back reflection layer on the upper surface of the thin film laminate formed by performing step 4 above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100116147A KR101289277B1 (en) | 2010-11-22 | 2010-11-22 | Silicon solar cell having ultra high efficiency and preparation method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100116147A KR101289277B1 (en) | 2010-11-22 | 2010-11-22 | Silicon solar cell having ultra high efficiency and preparation method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120054828A KR20120054828A (en) | 2012-05-31 |
KR101289277B1 true KR101289277B1 (en) | 2013-07-24 |
Family
ID=46270516
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100116147A KR101289277B1 (en) | 2010-11-22 | 2010-11-22 | Silicon solar cell having ultra high efficiency and preparation method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101289277B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101975580B1 (en) * | 2013-03-19 | 2019-05-07 | 엘지전자 주식회사 | Solar cell |
KR101510708B1 (en) * | 2013-07-25 | 2015-04-10 | 한국생산기술연구원 | Silicon wafer having mixed structure, preparing thereof and solar using same |
JP6367940B2 (en) | 2013-07-25 | 2018-08-01 | コリア インスチチュート オブ インダストリアル テクノロジー | Manufacturing method of silicon wafer having composite structure |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR900000831B1 (en) * | 1983-01-12 | 1990-02-17 | 가부시끼가이샤 한도다이 에네르기 겐뀨소 | Semiconductor photoelectronic conversion device light-transparent substrate there of and their manufacturing methods |
JP2005142271A (en) * | 2003-11-05 | 2005-06-02 | Canon Inc | Solar cell and its manufacturing method |
-
2010
- 2010-11-22 KR KR1020100116147A patent/KR101289277B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR900000831B1 (en) * | 1983-01-12 | 1990-02-17 | 가부시끼가이샤 한도다이 에네르기 겐뀨소 | Semiconductor photoelectronic conversion device light-transparent substrate there of and their manufacturing methods |
JP2005142271A (en) * | 2003-11-05 | 2005-06-02 | Canon Inc | Solar cell and its manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
KR20120054828A (en) | 2012-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101000064B1 (en) | Hetero-junction silicon solar cell and fabrication method thereof | |
KR100900443B1 (en) | Solar cell and method of manufacturing the same | |
US20100243042A1 (en) | High-efficiency photovoltaic cells | |
Zeman | Thin-film silicon PV technology | |
Muhammad et al. | Recent progressive status of materials for solar photovoltaic cell: A comprehensive review | |
KR101289277B1 (en) | Silicon solar cell having ultra high efficiency and preparation method thereof | |
CN115528136A (en) | Back contact battery, manufacturing method thereof, battery assembly and photovoltaic system | |
KR20100021539A (en) | High efficiency solar cells | |
CN114582983A (en) | Heterojunction solar cell and preparation method thereof | |
Pengcheng et al. | Characteristics and development of interdigital back contact solar cells | |
CN103107240A (en) | Polycrystalline silicon thin-film solar cell and manufacture method thereof | |
US20100071745A1 (en) | Photovoltaic device and method of manufacturing the same | |
CN103107236B (en) | Heterojunction solar battery and preparation method thereof | |
WO2012099816A2 (en) | Photovoltaic devices and methods of forming the same | |
TW201244144A (en) | Improved a-Si:H absorber layer for a-Si single-and multijunction thin film silicon solar cell | |
Terukov et al. | Investigation of the characteristics of heterojunction solar cells based on thin single-crystal silicon wafers | |
KR101318326B1 (en) | Heterojunction silicon solar cell having ultra high efficiency and preparation method thereof | |
KR20110071374A (en) | Back contact type hetero-junction solar cell and method of fabricating the same | |
KR101303594B1 (en) | Thin film type solar cell using glass substrate with surface texture and preparation method thereof | |
CN202977493U (en) | Polysilicon thin-film solar cell | |
CN103107239B (en) | Heterojunction solar battery and preparation method thereof | |
Sai et al. | Challenges and prospects of very thin (< 50 μm) crystalline silicon solar cells | |
CN202977495U (en) | Amorphous silicon film solar cell | |
KR101644056B1 (en) | Solar cell and method for fabricaitng the same | |
CN102332485A (en) | Technique for improving conversion efficiency of solar photovoltaic cell |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160607 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20170703 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |