KR101288841B1 - Thin film transistor array substrate and method for fabricating the same - Google Patents
Thin film transistor array substrate and method for fabricating the same Download PDFInfo
- Publication number
- KR101288841B1 KR101288841B1 KR1020060139150A KR20060139150A KR101288841B1 KR 101288841 B1 KR101288841 B1 KR 101288841B1 KR 1020060139150 A KR1020060139150 A KR 1020060139150A KR 20060139150 A KR20060139150 A KR 20060139150A KR 101288841 B1 KR101288841 B1 KR 101288841B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- organic
- active layer
- electrode
- contact hole
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000010409 thin film Substances 0.000 title abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 42
- 238000000576 coating method Methods 0.000 claims description 20
- 239000004973 liquid crystal related substance Substances 0.000 claims description 20
- 239000011248 coating agent Substances 0.000 claims description 19
- 229910010272 inorganic material Inorganic materials 0.000 claims description 14
- 239000011147 inorganic material Substances 0.000 claims description 14
- 238000005245 sintering Methods 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 7
- 239000000843 powder Substances 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000010408 film Substances 0.000 abstract description 42
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 46
- 239000002184 metal Substances 0.000 description 8
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액티브층을 가진 박막 트랜지스터 어레이기판 및 그 제조방법에 관해 개시한다. 개시된 방법은 버텀 게이트전극이 구비된 절연기판과; 상기 절연기판 상에 형성된 게이트절연막과; 상기 게이트절연막을 가진 기판 상에 상기 버텀 게이트전극과 대응된 부위를 덮도록 형성되며, 유-무기 반도체막으로 구성된 액티브층과; 상기 액티브층을 가진 기판 상에 형성된 소오스전극 및 드레인전극과; 상기 드레인전극과 전기적으로 연결되는 화소전극을 포함한다.The present invention relates to a thin film transistor array substrate having an active layer and a method of manufacturing the same. The disclosed method comprises an insulating substrate having a bottom gate electrode; A gate insulating film formed on the insulating substrate; An active layer formed on the substrate having the gate insulating film so as to cover a portion corresponding to the bottom gate electrode, and formed of an organic-inorganic semiconductor film; A source electrode and a drain electrode formed on the substrate having the active layer; And a pixel electrode electrically connected to the drain electrode.
Description
도 1은 일반적인 박막 트랜지스터 어레이기판을 도시한 평면도.1 is a plan view showing a typical thin film transistor array substrate.
도 2는 본 발명의 제 1실시예에 따른 버텀 게이트전극 구조를 가진 박막 트랜지스터 어레이기판의 단면도.2 is a cross-sectional view of a thin film transistor array substrate having a bottom gate electrode structure according to a first embodiment of the present invention.
도 3은 본 발명의 제 1실시예에 따른 버텀 게이트전극 구조를 가진 박막 트랜지스터 어레이기판의 제조를 보인 공정별 단면도. FIG. 3 is a cross-sectional view for each process of fabricating a thin film transistor array substrate having a bottom gate electrode structure according to a first embodiment of the present invention. FIG.
도 4는 본 발명의 제 2실시예에 따른 탑 게이트전극 구조를 가진 박막 트랜지스터 어레이기판의 단면도.4 is a cross-sectional view of a thin film transistor array substrate having a top gate electrode structure according to a second embodiment of the present invention.
도 5는 본 발명의 제 2실시예에 따른 탑 게이트전극 구조를 가진 박막 트랜지스터 어레이기판의 제조를 보인 공정별 단면도. FIG. 5 is a cross-sectional view illustrating a process of fabricating a thin film transistor array substrate having a top gate electrode structure according to a second embodiment of the present invention. FIG.
본 발명은 액정표시장치의 제조방법에 관한 것으로서, 보다 구체적으로는 액티브 패턴을 갖는 박막 트랜지스터 어레이기판의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a liquid crystal display device, and more particularly, to a method for manufacturing a thin film transistor array substrate having an active pattern.
최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시 장치(flat panel display)의 필요성이 대두되었는데, 이 중 액정 표시 장치(liquid crystal display)가 해상도, 컬러표시, 화질 등에서 우수하여 노트북이나 데스크탑 모니터에 활발하게 적용되고 있다. Recently, with the rapid development of the information society, there is a need for a flat panel display having excellent characteristics such as thinning, light weight, and low power consumption, among which a liquid crystal display has a resolution, It is excellent in color display and image quality, and is actively applied to notebooks and desktop monitors.
상기 액정표시장치는 공통 전극이 형성되어 있는 컬러필터기판과, 화소 전극이 형성되어 있는 어레이기판과, 컬러필터기판과 어레이기판 사이에 개재된 액정층으로 구성된다. 이와 같은 구성을 가지는 액정표시장치는 공통 전극과 화소 전극에 전압을 인가하여 생성되는 전기장에 의해 광학적 이방성을 가지는 액정층을 구동시킴으로써 화상을 표현하게 된다. The liquid crystal display device includes a color filter substrate on which a common electrode is formed, an array substrate on which pixel electrodes are formed, and a liquid crystal layer interposed between the color filter substrate and the array substrate. The liquid crystal display having such a configuration displays an image by driving a liquid crystal layer having optical anisotropy by an electric field generated by applying a voltage to the common electrode and the pixel electrode.
도 1은 일반적인 박막 트랜지스터 어레이기판을 도시한 평면도이다. 1 is a plan view illustrating a general thin film transistor array substrate.
도 1에 도시된 바와 같이, 액정표시장치용 어레이기판(100)에는 게이트 배선(120)과 데이터 배선(130)이 직교하도록 배열되고, 상기 게이트 배선(120)과 데이터 배선(130) 사이에 화소 영역(P)이 정의되어 있다. 상기 게이트 배선(120)과 데이터 배선(130)이 교차하는 부분에 박막 트랜지스터(T)가 위치한다. 상기 게이트 및 데이터 배선(120, 130) 각각의 일끝단에는 게이트 및 데이터 배선(120, 130)에 전기적 신호를 전달하는 게이트 패드(G) 및 데이터 패드(D)가 위치한다. 상기 게이트 패드(G)는 게이트 배선(120)에 주사 신호를 전달하며, 데이터 패드(G)는 데이터 배선(130)에 화상 신호를 전달하게 된다. As shown in FIG. 1, a
상기 박막 트랜지스터(T)는 게이트 배선(120)과 연결되어 주사 신호(scanning signal)를 인가받는 게이트 전극(122)과, 데이터 배선(130)과 연결되어 화상 신호(video signal)를 인가 받는 소스 전극(132) 및 소스 전극(132)과 일 정 간격 이격된 드레인 전극(134)을 포함한다. 상기 게이트 전극(122)과 소스 및 드레인 전극(132, 134) 사이에는 액티브 패턴(127 ; active pattern)이 위치한다. The thin film transistor T is connected to the
상기 화소 영역(P)에는 콘택홀(147)을 통해 드레인 전극(134)과 연결되는 화소 전극(136)이 형성되어 있고, 화소 전극(136)은 이전의 주사 신호가 전달된 이웃하는 게이트 배선(120)을 향해 연장되어 있다. The
전술한 바와 같은 액정표시장치용 어레이기판(100)에는 다수의 박막 증착 및 패터닝 공정이 진행된다. 예를 들면, 상기 액티브 패턴(127)은 실리콘층을 PECVD(Plasma Enhanced Chemical Vapor Deposition)방법으로 증착하고 나서, 소정의 마스크를 이용하여 상기 실리콘층을 패터닝(patterning)함으로써 형성된다. A plurality of thin film deposition and patterning processes are performed on the
그러나, 종래의 기술에서는 액티브 패턴 형성 시 다수의 박막 증착 및 패터닝 공정이 진행됨에 따라, 공정이 복잡해지는 문제점이 있다. However, in the related art, as a plurality of thin film deposition and patterning processes are performed in forming an active pattern, the process becomes complicated.
상기 문제점을 해결하기 위해, 본 발명은 유-무기 반도체막을 액티브 패턴으로 사용함으로써 별도의 증착 및 포토 공정없이도 액티브 패턴을 용이하게 형성할 수 있는 액정표시장치 및 그 제조방법을 제공하려는 것이다.In order to solve the above problems, the present invention is to provide a liquid crystal display device and a method of manufacturing the same by using an organic-inorganic semiconductor film as an active pattern to easily form the active pattern without a separate deposition and photo process.
상기 목적을 달성하기 위해, 본 발명에 따른 액티브층을 가진 액정표시장치는, 버텀 게이트전극이 구비된 절연기판과; 상기 절연기판 상에 형성된 게이트절연막과; 상기 게이트절연막을 가진 기판 상에 상기 버텀 게이트전극과 대응된 부위를 덮도록 선택적으로 코팅되어 형성되며, 유-무기 반도체막으로 구성된 액티브층과; 상기 액티브층을 가진 기판 상에 형성된 소오스전극 및 드레인전극과; 상기 소오스전극 및 드레인전극을 가진 기판 상에 형성되며, 상기 드레인전극을 노출시키는 콘택홀을 가진 보호막과; 상기 콘택홀을 덮어 상기 드레인전극과 전기적으로 연결되는 화소전극을 포함한다.In order to achieve the above object, a liquid crystal display device having an active layer according to the present invention, the insulating substrate having a bottom gate electrode; A gate insulating film formed on the insulating substrate; An active layer formed on the substrate having the gate insulating film and selectively coated to cover a portion corresponding to the bottom gate electrode, the active layer comprising an organic-inorganic semiconductor film; A source electrode and a drain electrode formed on the substrate having the active layer; A passivation layer formed on the substrate having the source electrode and the drain electrode and having a contact hole exposing the drain electrode; A pixel electrode covering the contact hole and electrically connected to the drain electrode.
삭제delete
삭제delete
상기 목적을 달성하고자, 본 발명에 따른 액정표시소자는 유-무기 반도체막으로 구성된 액티브층을 포함한다. 이때, 상기 유-무기 반도체막으로 구성된 액티브층은 버텀 게이트전극 구조 또는 탑 게이트 전극 구조에 모두 적용가능하다. In order to achieve the above object, the liquid crystal display device according to the present invention includes an active layer composed of an organic-inorganic semiconductor film. At this time, the active layer composed of the organic-inorganic semiconductor film is applicable to both the bottom gate electrode structure or the top gate electrode structure.
또한, 상기 구성을 가진 액정표시소자의 제조 방법은 액상의 유기 물질 내에 균일한 무기 분말을 분산시켜 유-무기 하이브리드 반도체 용액을 제조하고, 상기 유-무기 하이브리드 반도체 용액을 기판 위에 선택적으로 코팅 처리하여 유-무기 하이브리드 반도체막으로 구성된 액티브층을 형성하는 것을 포함한다. In addition, the manufacturing method of the liquid crystal display device having the above configuration is to prepare an organic-inorganic hybrid semiconductor solution by dispersing a uniform inorganic powder in a liquid organic material, and selectively coating the organic-inorganic hybrid semiconductor solution on a substrate Forming an active layer composed of an organic-inorganic hybrid semiconductor film.
본 발명에 따른 액정표시소자의 제조방법은 유기용액 내에 무기물질을 분산시킨 유-무기 하이브리드 반도체 용액을 준비하고, 버텀 게이트전극을 가진 절연기판 전면에 게이트 절연막을 형성하고, 상기 게이트 절연막 상에 상기 버텀 게이트전극과 대응된 부위를 덮도록 선택적으로 상기 유-무기 하이브리드 반도체 용액을 코팅하여 유-무기 하이브리드 반도체막으로 구성된 액티브층을 형성하고, 상기 액티브층을 가진 기판 상에 소오스전극 및 드레인전극을 형성하고, 상기 소오스전극 및 드레인전극 상에 상기 드레인전극을 노출하는 콘택홀을 가진 보호막을 형성하고, 상기 콘택홀을 덮어 상기 드레인전극과 전기적으로 연결되는 화소전극을 형성하는 것을 포함한다.In the method of manufacturing a liquid crystal display device according to the present invention, an organic-inorganic hybrid semiconductor solution in which an inorganic material is dispersed in an organic solution is prepared, a gate insulating film is formed on an entire surface of an insulating substrate having a bottom gate electrode, and the gate insulating film is formed on the gate insulating film. The organic-inorganic hybrid semiconductor solution is selectively coated to cover a portion corresponding to the bottom gate electrode to form an active layer composed of an organic-inorganic hybrid semiconductor film, and source and drain electrodes are formed on the substrate having the active layer. And forming a passivation layer having a contact hole exposing the drain electrode on the source electrode and the drain electrode, and covering the contact hole to form a pixel electrode electrically connected to the drain electrode.
(실시예)(Example)
이하, 첨부된 도면을 참고로 하여 본 발명에 따른 액티브층을 가진 액정표시 장치 및 그 제조방법에 대해 상세히 알아보기로 한다.Hereinafter, a liquid crystal display having an active layer and a manufacturing method thereof according to the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 제 1실시예에 따른 버텀 게이트전극 구조를 가진 박막 트랜지스터 어레이기판의 단면도이다.2 is a cross-sectional view of a thin film transistor array substrate having a bottom gate electrode structure according to a first embodiment of the present invention.
도 2에 도시된 바와 같이, 본 발명의 제 1실시예에 따른 버텀 게이트전극 구조를 가진 액정표시장치는 어레이기판(200), 버텀 게이트전극(202), 유-무기 반도체막으로 구성된 액티브층(206)과, 소오스전극(208S) 및 드레인전극(208D), 및 화소전극(212)을 포함하여 이루어진다.As shown in FIG. 2, the liquid crystal display device having the bottom gate electrode structure according to the first embodiment of the present invention includes an active layer including an
상기 어레이기판(200)은 글라스 기판일 수 있다. The
상기 소오스전극(208S) 및 드레인전극(208D)은 상기 버텀 게이트전극(202)을 가진 어레이기판(200) 상에 일정 간격만큼 이격되도록 배치된다. The source electrode 208S and the
상기 액티브층(206)은 유-무기 반도체막으로 구성되며, 상기 소오스전극(208S) 및 드레인전극(208D)과 상기 버텀 게이트전극(202) 사이에 개재된다. 이때, 상기 액티브층(206)과 상기 버텀 게이트전극(202) 사이에는 게이트절연막(204)이 개재되어 상기 액티브층(206)과 상기 버텀 게이트전극(202) 간을 격리하게 된다. The
상기 화소전극(212)은 상기 드레인전극(208D)과 전기적으로 연결되도록 배치된다. 이때, 상기 소오스전극(208S) 및 드레인전극(208D)과 상기 화소전극(212) 사이에는 보호막(210)이 개재된다. 상기 보호막(210)에는 상기 드레인전극(208D)을 노출하는 콘택홀(210H)이 패터닝되어 있다. 따라서, 상기 콘택홀(210H)을 통해 드레인전극(208D)과 화소전극(212)이 전기적으로 연결된다. The
도 3a 내지 도 3d는 본 발명의 제 1실시예에 따른 버텀 게이트전극 구조를 가진 박막 트랜지스터 어레이기판의 제조를 보인 공정별 단면도이다. 3A to 3D are cross-sectional views illustrating processes of fabricating a thin film transistor array substrate having a bottom gate electrode structure according to a first embodiment of the present invention.
상기 구성을 가진 본 발명의 제 1실시예에 따른 버텀 게이트전극 구조를 가진 박막 트랜지스터 어레이기판의 제조 방법을 도 3a 내지 도 3d를 통해 알아본다.A method of manufacturing a thin film transistor array substrate having a bottom gate electrode structure according to a first embodiment of the present invention having the above configuration will be described with reference to FIGS. 3A to 3D.
도 3a에 도시된 바와 같이, 버텀 게이트전극(202)이 구비된 기판(200)을 제공한다. 상기 버텀 게이트전극(202)은 기판(200) 위에 금속막을 증착하고 상기 금속막을 선택적으로 패터닝하여 형성할 수 있다. As shown in FIG. 3A, a
도 3b에 도시된 바와 같이, 상기 기판(200) 위에 게이트 절연막(204)을 형성한다. 이어, 상기 게이트 절연막(204)을 가진 기판 상에 상기 유-무기 하이브리드 반도체 용액을 선택적으로 코팅하여 유-무기 하이브리드 반도체막으로 구성된 액티브층(206)을 형성한다. 이때, 상기 유-무기 하이브리드 반도체 용액은 유기용액 내에 무기물질을 분산시킨 것을 의미하는 것으로서, 유기물질의 장점뿐만 아니라 빛, 수분 및 열 등에 높은 내구성을 가진 무기 물질의 장점을 모두 취할 수 있는 특성이 있다. 여기서, 상기 무기 물질은, 바람직하게는, 막대, 분말 및 와이어 중 어느 하나의 형태를 가진다. 따라서, 상기 유-무기 하이브리드 반도체 용액은 유기 용액 내에 무기 물질이 막대, 분말 또는 와이어 형태로 분산되어 있다. As shown in FIG. 3B, a
또한, 상기 유-무기 하이브리드 반도체 용액을 코팅하는 공정은 슬릿 코팅 및 잉크젯 코팅 중 어느 하나를 이용하여 원하는 부위에만 선택적으로 잔류되도록 한다. 즉, 상기 액티브층(206)은 상기 슬릿 코팅 또는 잉크젯 코팅법을 적용함으로써, 별도의 증착 및 포토 공정없이도 선택적으로 상기 버텀 게이트전극과 대응된 부위를 덮도록 형성된다. In addition, the process of coating the organic-inorganic hybrid semiconductor solution is to selectively remain only in the desired area using any one of the slit coating and inkjet coating. That is, the
한편, 상기 유-무기 하이브리드 반도체막으로 구성된 액티브층(206)을 가진 기판에 소결 공정(미도시)을 더 진행할 수도 있다. 상기 소결 공정을 통해 박막의 밀도가 높고 불순물 농도가 낮은 유-무기 하이브리드 반도체막을 얻을 수 있다. 이때, 상기 소결공정은 열 처리 및 광 처리를 모두 이용하거나, 이 중 어느 하나를 이용할 수 있다. 이 중에서, 상기 광 처리는 자외선 및 레이저 중 어느 하나를 이용한다. Meanwhile, a sintering process (not shown) may be further performed on the substrate having the
도 3c에 도시된 바와 같이, 상기 액티브층(206)을 가진 기판 상에 제 2금속막을 형성하고, 상기 제 2금속막을 패터닝하여 소오스전극(209S) 및 드레인전극(208D)을 형성한다. As shown in FIG. 3C, a second metal film is formed on a substrate having the
도 3d에 도시된 바와 같이, 상기 소오스전극(208S) 및 드레인전극(208D)을 가진 기판 전면에 보호막(210)을 형성한다. 이어, 상기 보호막(210)을 식각하여 상기 드레인전극(208D)을 노출시키는 콘택홀(210H)을 형성한다. 그런 다음, 상기 콘택흘(210H)을 가진 기판 전면에 투명 도전막을 형성한다. 이후, 상기 투명도전막을 패터닝하여 상기 콘택홀(210H)을 통해 상기 드레인전극(208D)과 전기적으로 연결되는 화소전극(212)을 형성하여 박막 트랜지스터 어레이 기판 제조를 완료한다. As shown in FIG. 3D, the
도 4는 본 발명의 제 2실시예에 따른 탑 게이트전극 구조를 갖는 액정표시소자의 단면도이다.4 is a cross-sectional view of a liquid crystal display device having a top gate electrode structure according to a second embodiment of the present invention.
도 4에 도시된 바와 같이, 본 발명의 제 2실시예에 따른 탑 게이트전극 구조를 가진 액정표시장치는 기판 상에 형성되며 유-무기 반도체막으로 구성된 액티브층(302)과, 상기 액티브층(302)을 가진 기판 상에 형성된 게이트절연막(304)과, 상기 게이트절연막(304) 상에 형성된 탑 게이트전극(306)과, 상기 탑 게이트전극(306)을 가진 기판 상에 형성되며 상기 게이트절연막(304)을 관통하여 상기 액티브층(302)을 각각 노출하는 제 1콘택홀(308H1) 및 제 2콘택홀(308H2)을 가진 제 1절연막(308)과, 상기 제 1절연막(312) 상에 형성되며 상기 제 1콘택홀 및 제 2콘택홀을 덮어 상기 액티브층(302)과 연결되는 소오스전극(310S) 및 드레인전극(310D)과, 상기 소오스전극(310S) 및 드레인전극(310D)을 가진 기판 상에 상기 드레인전극(310D)을 노출하는 제 3콘택홀(312H)을 가진 제 2절연막(312)과, 상기 제 3콘택홀(312H)을 덮어 상기 드레인전극(310D)과 연결되는 화소전극(314)을 포함하여 구성된다. 이때, 상기 액티브층(302)을 이루는 유-무기 반도체막은 유기용액 내에 무기물질이 분산된 유-무기 하이브리드 반도체 용액으로 이루어진다. 여기서, 상기 무기물질은 막대, 분말 및 와이어 중 어느 하나의 형태를 가진다. As shown in FIG. 4, the liquid crystal display device having the top gate electrode structure according to the second embodiment of the present invention includes an
도 5a 내지 도 5d는 본 발명의 제 2실시예에 따른 탑 게이트전극 구조를 갖는 액정표시소자의 제조를 보인 공정별 단면도이다. 5A through 5D are cross-sectional views illustrating processes of manufacturing a liquid crystal display device having a top gate electrode structure according to a second embodiment of the present invention.
도 5a에 도시된 바와 같이, 기판(300) 상에 선택적으로 유-무기 하이브리드 반도체 용액을 코팅하여 유-무기 하이브리드 반도체막으로 구성된 액티브층(302)을 형성한다. 이때, 상기 유-무기 하이브리드 반도체 용액은 유기용액 내에 무기물질을 분산시켜 형성된다. 또한, 상기 유-무기 하이브리드 반도체 용액을 코팅하는 것은 슬릿 코팅 및 잉크젯 코팅 중 어느 하나를 이용할 수 있다. 한편, 상기 액티브층(302) 형성은 상기 유-무기 하이브리드 반도체 용액이 코팅된 기판에 소결공정을 더 진행할 수 있다. 상기 소결공정은 열처리 및 광처리 중 어느 하나를 이용하며, 광처리는 자외선 및 레이저 중 어느 하나를 이용한다. As shown in FIG. 5A, an organic-inorganic hybrid semiconductor solution is selectively coated on the
그 다음, 상기 액티브층(302)을 가진 기판 상에 게이트절연막(304)을 형성한다. Next, a
도 5b에 도시된 바와 같이, 상기 게이트절연막(304) 상에 제 1금속막을 형성하고 나서, 상기 제 1금속막을 패터닝하여 탑 게이트전극(306)을 형성한다. As shown in FIG. 5B, after forming a first metal film on the
도 5c에 도시된 바와 같이, 상기 탑 게이트전극(306)을 가진 기판 상에 제 1절연막(308)을 형성하고 나서, 상기 제 1절연막(308)을 패터닝하여 상기 액티브층(302)을 노출하는 각각의 제 1콘택홀(308H1) 및 제 2콘택홀(308H2)을 형성한다. 이어, 제 1콘택홀(308H1) 및 제 2콘택홀(308H2)을 가진 기판 상에 제 2금속막을 형성한다. 그 다음, 상기 제 2금속막을 패터닝하여 제 1콘택홀(308H1) 및 제 2콘택홀(308H2)을 덮어 상기 액티층(302)과 연결되는 소오스전극(310S) 및 드레인전극(310D)를 형성한다. As shown in FIG. 5C, after forming the first insulating
도 5d에 도시된 바와 같이, 상기 소오스전극(310S) 및 드레인전극(310D)을 가진 기판 상에 제 2절연막(312)을 형성한다. 이어, 상기 제 2절연막(312)을 패터닝하여 상기 드레인전극(310D)을 노출하는 제 3콘택홀(312H)을 형성한다. 그 다음, 상기 제 2절연막(312) 상에 투명 도전막을 형성하고 나서, 상기 투명도전막을 패터닝하여 제 3콘택홀(312H)을 덮어 상기 드레인전극(310D)는 화소전극(314)을 형성한다. As shown in FIG. 5D, a second insulating
본 발명에 따르면, 유-무기 반도체막을 액티브 패턴으로 사용함으로써 별도의 증착 및 포토 공정없이도 액티브 패턴을 용이하게 형성할 수 있다. 즉, 별도의 증착 및 포토 공정을 생략할 수 있어 공정이 단순화될 뿐만 아니라 고가의 PECVD장비 구입에 따른 비용이 절감된 이점이 있다. According to the present invention, by using the organic-inorganic semiconductor film as an active pattern, the active pattern can be easily formed without a separate deposition and photo process. That is, since the separate deposition and photo processes can be omitted, not only the process is simplified but also the cost of purchasing expensive PECVD equipment is reduced.
한편, 본 발명에 따른 유-무기 반도체는 기존의 아몰포스 실리콘 박막 트랜지스터보다 생산단가가 낮고 우수한 전기적 특성을 얻을 수 있기 때문에 대체 박막 트랜지스터 소자로 사용될 수 있을 뿐만 아니라 솔러 셀 및 LED에도 적용이 가능하다. On the other hand, the organic-inorganic semiconductor according to the present invention can be used as a replacement thin film transistor element as well as solar cells and LEDs because the production cost is lower than the conventional amorphous silicon thin film transistor and obtain excellent electrical characteristics. .
Claims (21)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060139150A KR101288841B1 (en) | 2006-12-29 | 2006-12-29 | Thin film transistor array substrate and method for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060139150A KR101288841B1 (en) | 2006-12-29 | 2006-12-29 | Thin film transistor array substrate and method for fabricating the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080062951A KR20080062951A (en) | 2008-07-03 |
KR101288841B1 true KR101288841B1 (en) | 2013-07-23 |
Family
ID=39815014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060139150A KR101288841B1 (en) | 2006-12-29 | 2006-12-29 | Thin film transistor array substrate and method for fabricating the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101288841B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101048878B1 (en) * | 2009-12-07 | 2011-07-13 | 한국전기연구원 | material of nano-hybrid TFT and nano-hybrid TFT thereby |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000260999A (en) * | 1999-03-03 | 2000-09-22 | Internatl Business Mach Corp <Ibm> | Thin-film transistor having organic/inorganic material as semiconductor channel |
KR20020034873A (en) * | 2000-11-01 | 2002-05-09 | 포만 제프리 엘 | Thin-film field-effect transistor with organic-inorganic hybrid semiconductor requiring low operating voltages |
KR20050064005A (en) * | 2003-12-23 | 2005-06-29 | 엘지.필립스 엘시디 주식회사 | A array substrate for lcd and the method thereof |
-
2006
- 2006-12-29 KR KR1020060139150A patent/KR101288841B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000260999A (en) * | 1999-03-03 | 2000-09-22 | Internatl Business Mach Corp <Ibm> | Thin-film transistor having organic/inorganic material as semiconductor channel |
KR20020034873A (en) * | 2000-11-01 | 2002-05-09 | 포만 제프리 엘 | Thin-film field-effect transistor with organic-inorganic hybrid semiconductor requiring low operating voltages |
KR20050064005A (en) * | 2003-12-23 | 2005-06-29 | 엘지.필립스 엘시디 주식회사 | A array substrate for lcd and the method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20080062951A (en) | 2008-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107978627B (en) | Display device and its manufacturing method with micro- cap rock | |
CN107993983B (en) | Flexible display | |
US6908796B2 (en) | Method of manufacturing an electro-optical device | |
TWI494677B (en) | Array substrate for liquid crystal display and method for manufacturing the same | |
US6567147B1 (en) | Liquid crystal display device and method of fabricating the same | |
TW200821721A (en) | Pixel structure and fabrication method thereof | |
EP3187929B1 (en) | Array substrate and manufacturing method therefor, and display apparatus | |
CN106597770B (en) | A kind of array substrate and preparation method thereof, display device | |
US20090050896A1 (en) | Display device | |
JP2008003598A (en) | Electrophoretic display device and manufacturing method thereof | |
CN109728035A (en) | The manufacturing method of OLED display, exposure mask and OLED display | |
US11133488B2 (en) | Display substrate, display apparatus, and method of fabricating display substrate having enclosure ring in buffer area | |
JP2010153912A (en) | Array and product | |
US8189130B2 (en) | Array substrate, liquid crystal display panel and method for manufacturing the same | |
US11374033B2 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
TW200811569A (en) | E-ink display panel | |
CN207992653U (en) | Liquid crystal display device | |
CN105321958B (en) | Thin film transistor array panel and method of manufacturing the same | |
US20100020258A1 (en) | Thin film transistor substrate, method of manufacturing thereof and liquid crystal display device | |
KR101288841B1 (en) | Thin film transistor array substrate and method for fabricating the same | |
KR101350600B1 (en) | Display device and method of fabricating of the same | |
JP2013025125A (en) | Display device | |
CN101097964A (en) | Thin film transistor, method of fabricating the same, and method of fabricating liquid crystal display device having the same | |
TW201227125A (en) | Thin film transistor array substrate and manufacturing method thereof | |
CN109065549A (en) | Array substrate and preparation method thereof, display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20190617 Year of fee payment: 7 |