KR101283850B1 - Power oscillator - Google Patents

Power oscillator Download PDF

Info

Publication number
KR101283850B1
KR101283850B1 KR1020110046263A KR20110046263A KR101283850B1 KR 101283850 B1 KR101283850 B1 KR 101283850B1 KR 1020110046263 A KR1020110046263 A KR 1020110046263A KR 20110046263 A KR20110046263 A KR 20110046263A KR 101283850 B1 KR101283850 B1 KR 101283850B1
Authority
KR
South Korea
Prior art keywords
power
amplifiers
oscillator
output signal
output
Prior art date
Application number
KR1020110046263A
Other languages
Korean (ko)
Other versions
KR20120128370A (en
Inventor
최진주
김상훈
신석우
김형종
Original Assignee
광운대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광운대학교 산학협력단 filed Critical 광운대학교 산학협력단
Priority to KR1020110046263A priority Critical patent/KR101283850B1/en
Publication of KR20120128370A publication Critical patent/KR20120128370A/en
Application granted granted Critical
Publication of KR101283850B1 publication Critical patent/KR101283850B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1225—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the generator comprising multiple amplifiers connected in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/192—A hybrid coupler being used at the input of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/204—A hybrid coupler being used at the output of an amplifier circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

반도체 소자를 이용한 고출력 및 고효율의 전력 발진기가 개시된다. 본 발명에 의한 전력 발진기는, 입력신호를 분배하여 다수의 분배신호를 생성하는 전력 분배부, 상기 다수의 분배신호를 각각 입력받아 증폭시켜 출력하는 다수의 증폭부, 상기 다수의 증폭부의 출력을 결합하여 출력신호를 생성하는 전력 결합부 및 상기 출력신호의 위상을 가변시켜 상기 입력신호로 제공하는 루프회로를 포함한다.A high output and high efficiency power oscillator using a semiconductor device is disclosed. The power oscillator according to the present invention comprises: a power distribution unit for distributing an input signal to generate a plurality of distribution signals, a plurality of amplification units for receiving and amplifying and outputting the plurality of distribution signals, respectively, and outputs of the plurality of amplifiers. And a power combiner for generating an output signal and a loop circuit for varying the phase of the output signal to provide the input signal.

Figure R1020110046263
Figure R1020110046263

Description

전력 발진기{POWER OSCILLATOR}Power Oscillator {POWER OSCILLATOR}

본 발명은 전력 발진기에 관한 것으로, 더욱 상세하게는 반도체 소자(Semiconductor device)를 이용한 전력 발진기에 관한 것이다.
The present invention relates to a power oscillator, and more particularly to a power oscillator using a semiconductor device (Semiconductor device).

발진기(Oscillator) 기술의 초기 형태인 진공관 구조의 발진기는 높은 출력 전력과 변환 효율을 가지는 장점이 있어, 각종 우주 산업 및 레이더(Radar)와 같은 방위 산업 등의 분야에서 꾸준히 연구되며 사용되고 있다. 그러나 이러한 진공관 형태의 발진기의 동작을 위해서는 매우 높은 전압을 인가할 수 있는 전압 공급기가 필요하고, 출력 전력을 전송하기 위해 도파관을 사용해야 하기 때문에 전체 시스템의 크기가 커지는 단점이 있다.An oscillator having a tube structure, which is an early form of oscillator technology, has high output power and conversion efficiency, and has been steadily researched and used in various aerospace industries and defense industries such as radar. However, the operation of the tube-type oscillator requires a voltage supply capable of applying a very high voltage, and the size of the entire system is increased because a waveguide must be used to transmit output power.

따라서, 최근에는 통신 시스템의 소형화 및 집적화 추세에 따라 여러 분야의 다양한 통신 시스템에 적용이 가능하도록 단일 반도체 소자를 사용한 증폭기 및 발진기에 대한 연구가 진행되고 있다.Therefore, in recent years, according to the trend of miniaturization and integration of communication systems, researches on amplifiers and oscillators using a single semiconductor device have been conducted to be applicable to various communication systems in various fields.

그런데, 이러한 반도체 소자를 사용한 발진기의 경우 진공관 형태의 발진기에 비해 시스템의 크기를 소형화할 수 있으나, 단일 반도체 소자의 출력 전력에 한계가 있어 높은 출력 전력이 요구되는 분야에서는 사용되기 어려운 문제점이 있다.
By the way, in the case of the oscillator using such a semiconductor device can be reduced in size compared to the tube-type oscillator, there is a problem that it is difficult to use in a field that requires a high output power because the output power of a single semiconductor device is limited.

본 발명은 상기한 문제점을 해결하기 위해 제안된 것으로, 반도체 소자를 이용한 고출력 및 고효율의 전력 발진기를 제공하는 것을 목적으로 한다.
The present invention has been proposed to solve the above problems, and an object thereof is to provide a high output and high efficiency power oscillator using a semiconductor device.

이러한 목적을 달성하기 위한 본 발명에 의한 전력 발진기는, 입력신호를 분배하여 다수의 분배신호를 생성하는 전력 분배부, 상기 다수의 분배신호를 각각 입력받아 증폭시켜 출력하는 다수의 증폭부, 상기 다수의 증폭부의 출력을 결합하여 출력신호를 생성하는 전력 결합부 및 상기 출력신호의 위상을 가변시켜 상기 입력신호로 제공하는 루프회로를 포함한다.Power oscillator according to the present invention for achieving this object, a power distribution unit for generating a plurality of distribution signals by distributing an input signal, a plurality of amplification unit for receiving and amplifying and outputting the plurality of distribution signals, respectively, And a power combiner for generating an output signal by combining the output of the amplifier and a loop circuit for varying the phase of the output signal to provide the input signal.

상기 다수의 증폭부는 상기 전력 분배부와 상기 전력 결합부 사이에 병렬로 연결될 수 있다.The plurality of amplifiers may be connected in parallel between the power distributor and the power combiner.

또한, 본 발명에 의한 전력 발진기는, 상기 전력 분배부와 상기 다수의 증폭부 간의 임피던스 매칭을 위한 다수의 입력 제어부 및 상기 다수의 증폭부와 상기 전력 결합부 간의 임피던스 매칭을 위한 다수의 출력 제어부를 더 포함할 수 있다.The power oscillator according to the present invention may include a plurality of input controllers for impedance matching between the power distributor and the plurality of amplifiers, and a plurality of output controllers for impedance matching between the plurality of amplifiers and the power combiner. It may further include.

상기 다수의 입력 제어부는 상기 전력 분배부와 상기 다수의 증폭부 사이에 각각 연결되고, 상기 다수의 출력 제어부는 상기 다수의 증폭부와 상기 전력 결합부 사이에 각각 연결될 수 있다.The plurality of input controllers may be respectively connected between the power distributor and the plurality of amplifiers, and the plurality of output controllers may be respectively connected between the plurality of amplifiers and the power combiner.

상기 루프회로는 상기 출력신호의 위상 가변을 위한 지연라인, 위상 천이기 또는 공진기를 포함할 수 있고, 상기 지연라인의 길이를 조절하거나 상기 위상 천이기를 이용하여 상기 출력신호의 주파수를 조절할 수 있으며, 상기 공진기를 이용하여 상기 출력신호의 위상 잡음을 제거할 수 있다.
The loop circuit may include a delay line, a phase shifter or a resonator for varying the phase of the output signal, adjust the length of the delay line or adjust the frequency of the output signal by using the phase shifter. The resonator may remove phase noise of the output signal.

본 발명에 의하면, 반도체 소자로 구현되는 다수의 증폭부를 병렬로 구성하여 출력 전력을 결합하는 형태를 이용함으로써, 기존의 진공관 구조에 비해 시스템의 크기를 크게 줄일 수 있는 동시에 높은 출력과 효율을 가지는 전력 발진기를 설계할 수 있는 장점이 있다.
According to the present invention, by using a form in which a plurality of amplification units implemented in a semiconductor device in parallel to combine the output power, it is possible to significantly reduce the size of the system compared to the conventional tube structure, and at the same time has a high output and efficiency power The advantage is that an oscillator can be designed.

도 1은 본 발명에 의한 전력 발진기의 일 실시예 구성도.
도 2는 도 1의 전력 발진기의 구체적인 회로 구현 형태를 도시한 도면.
도 3은 도 2의 전력 발진기의 출력 전력을 측정한 결과를 도시한 도면.1 is a configuration diagram of an embodiment of a power oscillator according to the present invention.
FIG. 2 illustrates a specific circuit implementation of the power oscillator of FIG. 1. FIG.
3 is a view showing the results of measuring the output power of the power oscillator of FIG.

전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다.
The above and other objects, features, and advantages of the present invention will become more apparent by describing in detail exemplary embodiments thereof with reference to the attached drawings, which are not intended to limit the scope of the present invention. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 의한 전력 발진기의 일 실시예 구성도이다.1 is a configuration diagram of an embodiment of a power oscillator according to the present invention.

도 1을 참조하면, 본 발명에 의한 전력 발진기는, 입력신호(Pin)를 분배하여 다수의 분배신호(Pdiv1, Pdiv2, …Pdivn)를 생성하는 전력 분배부(100), 생성된 다수의 분배신호(Pdiv1, Pdiv2, …Pdivn)를 각각 입력받아 증폭시켜 출력하는 다수의 증폭부(120, 121, …, 12n), 다수의 증폭부(120, 121, …, 12n)의 출력을 결합하여 출력신호(Pout)를 생성하는 전력 결합부(140), 생성된 출력신호(Pout)의 위상을 가변시켜 입력신호(Pin)으로 제공하는 루프회로(150)를 포함한다. 또한, 전력 분배부(100)와 다수의 증폭부(120, 121, …, 12n) 간의 임피던스 매칭(Impedance matching)을 위한 다수의 입력 제어부(110, 111, …, 11n) 및 다수의 증폭부(120, 121, …, 12n)와 전력 결합부(140) 간의 임피던스 매칭을 위한 다수의 출력 제어부(130, 131, …, 13n)를 더 포함하여 구성될 수 있다.Referring to FIG. 1, the power oscillator according to the present invention may include: a power divider 100 which distributes an input signal Pin to generate a plurality of distribution signals Pdiv1, Pdiv2,... Output signals by combining the outputs of the plurality of amplifiers 120, 121, ..., 12n and the amplifiers 120, 121, ..., 12n for receiving and amplifying (Pdiv1, Pdiv2, ... Pdivn) respectively. A power combiner 140 generating a Pout and a loop circuit 150 varying a phase of the generated output signal Pout to provide an input signal Pin. In addition, a plurality of input controllers 110, 111,..., 11n and a plurality of amplifiers for impedance matching between the power distribution unit 100 and the plurality of amplifiers 120, 121,. 120, 121,..., 12n may further include a plurality of output controllers 130, 131,..., 13n for impedance matching between the power combiner 140.

여기에서, 신호를 분배, 증폭 또는 결합한다는 것은 그 신호의 "전력(Power)"을 분배, 증폭 또는 결합한다는 의미로 해석할 수도 있다. 즉, 전력 분배부(100)와 증폭부(120), 전력 결합부(140)는 각각 입력되는 신호의 "전력"을 분배, 증폭, 결합하는 것으로 해석할 수 있다. Here, distributing, amplifying or combining a signal may be interpreted to mean distributing, amplifying or combining the "power" of the signal. That is, the power divider 100, the amplifier 120, and the power combiner 140 may be interpreted as distributing, amplifying, and combining "power" of an input signal, respectively.

전력 분배부(100)는 루프회로(150)를 통해 입력되는 신호(Pin)를 증폭부(120, 121, …, 12n)의 갯수에 따라 정해지는 일정 비율로 분배하여 다수의 분배신호(Pdiv1, Pdiv2, …Pdivn)을 생성할 수 있고, 생성된 다수의 분배신호(Pdiv1, Pdiv2, …Pdivn)는 대응되는 증폭부(120, 121, …, 12n)로 각각 전달된다.The power divider 100 divides the signal Pin inputted through the loop circuit 150 at a predetermined ratio determined according to the number of amplifiers 120, 121,. Pdiv2, ... Pdivn can be generated, and the generated plurality of distribution signals Pdiv1, Pdiv2, ... Pdivn are transmitted to the corresponding amplification units 120, 121, ..., 12n, respectively.

다수의 증폭부(120, 121, …, 12n)는 도시된 바와 같이 전력 분배부(100)와 전력 결합부(140) 사이에 병렬로 연결될 수 있으며, 분배신호(Pdiv1, Pdiv2, …Pdivn)를 증폭시켜 일정한 발진 주파수(oscillation frequency)를 가지는 증폭신호(Pamp1, Pamp2, …, Pampn)을 생성할 수 있다. The plurality of amplifiers 120, 121,..., 12n may be connected in parallel between the power divider 100 and the power combiner 140, as illustrated, and the divide signals Pdiv1, Pdiv2,... The amplified signals Pamp1, Pamp2, ..., Pampn having a certain oscillation frequency may be generated by amplification.

전력 분배부(100)와 다수의 증폭부(120, 121, …, 12n) 사이에는 다수의 입력 제어부(110, 111, …, 11n)가 각각 연결될 수 있으며, 입력 제어부(110, 111, …, 11n)는 분배신호(Pdiv1, Pdiv2, …Pdivn)가 손실 없이 증폭부(120, 121, …, 12n)로 전달되도록 전력 분배부(101)와 증폭부(120, 121, …, 12n) 간의 임피던스 매칭 등의 역할을 수행할 수 있다.A plurality of input controllers 110, 111, ..., 11n may be connected between the power distribution unit 100 and the plurality of amplifiers 120, 121, ..., 12n, respectively, and the input controllers 110, 111, ..., 11n) is an impedance between the power distributor 101 and the amplifiers 120, 121, ..., 12n so that the distribution signals Pdiv1, Pdiv2, ... Pdivn are transmitted to the amplifiers 120, 121, ..., 12n without loss. It can play a role of matching.

전력 결합부(140)는 각 증폭부(120, 121, …, 12n)를 통해 생성된 증폭신호(Pamp1, Pamp2, …, Pampn)를 결합하여 출력신호(Pout)를 생성한다. 따라서 출력신호(Pout)의 전력은 각 증폭신호(Pamp1, Pamp2, …, Pampn)의 전력을 모두 더한 값을 가지게 된다. (다만, 실제 구현된 회로에서는 약간의 전력 손실이 있을 수 있다.)The power combiner 140 combines the amplified signals Pamp1, Pamp2, ..., Pampn generated through the amplifiers 120, 121, ..., 12n to generate an output signal Pout. Therefore, the power of the output signal Pout has a value obtained by adding up the powers of the respective amplified signals Pamp1, Pamp2, ..., Pampn. (However, there may be some power loss in the actual implementation circuit.)

또한, 다수의 증폭부(120, 121, …, 12n)와 전력 결합부(140) 사이에는 다수의 출력 제어부(130, 131, …, 13n)가 각각 연결될 수 있으며, 출력 제어부(130, 131, …, 13n)는 증폭신호(Pamp1, Pamp2, …, Pampn)가 손실 없이 전력 결합부(140)로 전달되도록 증폭부(120, 121, …, 12n)와 전력 결합부(140) 간의 임피던스 매칭 등의 역할을 수행하게 된다.In addition, a plurality of output controllers 130, 131,..., 13n may be connected between the plurality of amplifiers 120, 121,..., 12n and the power combiner 140, respectively, and the output controllers 130, 131, 13 n denotes impedance matching between the amplifiers 120, 121,..., 12n and the power combiner 140 such that the amplified signals Pamp1, Pamp2,..., And Pampn are transferred to the power combiner 140 without loss. It will play the role of.

여기에서, 전력 분배부(100), 전력 결합부(140) 및 증폭부(120, 121, …, 12n)는 입/출력되는 전력의 손실을 최대한 줄이고 출력 효율을 높일 수 있는 형태로 구현되는 것이 바람직하다.Here, the power divider 100, the power combiner 140 and the amplification unit 120, 121, ..., 12n is to be implemented in a form that can minimize the loss of input / output power and increase the output efficiency desirable.

루프회로(150)는 전력 결합부(140)에서 생성된 출력신호(Pout)의 위상을 변화시켜 전력 분배부(100)의 입력신호(Pin)로 피드백(feedback)하는 형태로 구현되며, 출력신호(Pout)의 위상 가변을 위한 지연 라인(Delay line), 위상 천이기(Phase shifter) 등(도면에 미도시)을 포함할 수 있다. 여기에서, 루프회로(150) 내의 지연 라인의 길이를 조절하거나 위상 천이기의 설정 등을 변화시켜 출력신호(Pout)의 발진 주파수를 결정할 수 있다. 또한, 루프회로(150)는 발진 주파수의 가변 또는 위상 잡음(Phase noise)의 제거를 위한 공진기(도면에 미도시)를 더 포함할 수 있다.
The loop circuit 150 is implemented by changing the phase of the output signal Pout generated by the power combiner 140 to feed back to the input signal Pin of the power distributor 100. A delay line for changing the phase of Pout, a phase shifter, and the like (not shown) may be included. Here, the oscillation frequency of the output signal Pout can be determined by adjusting the length of the delay line in the loop circuit 150 or changing the setting of the phase shifter. In addition, the loop circuit 150 may further include a resonator (not shown) for removing the oscillation frequency or removing phase noise.

도 2는 도 1의 전력 발진기의 구체적인 회로 구현 형태를 도시한 도면이다. 여기에서는 2개의 증폭부(120, 121)가 병렬 연결되어 있는 형태를 한정하여 본 발명을 설명하기로 한다.FIG. 2 is a diagram illustrating a specific circuit implementation of the power oscillator of FIG. 1. Here, the present invention will be described by limiting the form in which the two amplifiers 120 and 121 are connected in parallel.

도 2에 도시된 입력 제어부(110, 111)와 출력 제어부(130, 131) 내의 직사각형으로 표시된 구성은 마이크로스트립(Microstrip) 선로를 의미한다. 고주파수 대역에서는 선로의 형상이나 길이가 회로의 동작 성능에 매우 큰 영향을 주므로, 고주파수 동작을 지원하는 반도체 회로의 경우 각종 회로 소자들이 이러한 마이크로스트립 선로로 구현되는 것이 일반적이다.The rectangles shown in the input controllers 110 and 111 and the output controllers 130 and 131 illustrated in FIG. 2 mean microstrip lines. In the high frequency band, since the shape and length of the line have a great influence on the operation performance of the circuit, in the case of a semiconductor circuit supporting high frequency operation, various circuit elements are generally implemented as such microstrip lines.

입력 제어부(110, 111)와 출력 제어부(130, 131)는 마이크로스트립 선로와 커패시터(C)를 포함하여 구성될 수 있다. 여기에서 커패시터(C)는 선로 상에 스터브(Stub) 또는 갭(Gap)을 두는 방법으로 구현될 수 있다. 이러한 마이크로스트립 선로의 형상과 길이 등을 조절하여 전력 분배부(100)의 출력단과 증폭부(120, 121)의 입력단, 증폭부(120, 121)의 출력단과 전력 결합부(140)의 입력단 사이의 임피던스 차이를 보정하고, 임피던스 차이에 의한 신호의 반사를 최대한 줄일 수 있다.The input controllers 110 and 111 and the output controllers 130 and 131 may include a microstrip line and a capacitor C. The capacitor C may be implemented by placing a stub or a gap on a line. By adjusting the shape and the length of the microstrip line, between the output terminal of the power distribution unit 100 and the input terminal of the amplifier 120, 121, between the output terminal of the amplifier 120, 121 and the input terminal of the power coupling unit 140. It is possible to correct the impedance difference of and to reduce the reflection of the signal due to the impedance difference as much as possible.

증폭부(120, 121)는 BJT(Bipolar Junction Transistor) 또는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)과 같은 트랜지스터(Tr)로 구현될 수 있으며, 트랜지스터(Tr)의 게이트(Gate) 단에는 제 1 직류전원(201)이, 드레인(Drain) 단에는 제 2 직류전원(203)이, 소스(Source) 단에는 접지전원이 연결될 수 있다. 트랜지스터(Tr)는 제 1, 2 직류전원(201, 203)으로부터 직류 전압 또는 전류를 인가받아 입력되는 신호를 증폭시켜 출력한다.The amplifiers 120 and 121 may be implemented with a transistor (Tr) such as a bipolar junction transistor (BJT) or a metal oxide semiconductor field effect transistor (MOSFET), and a first direct current at a gate end of the transistor Tr. The power source 201 may be connected to a second DC power source 203 at a drain stage and a ground power source at a source stage. The transistor Tr receives a DC voltage or a current from the first and second DC power sources 201 and 203 and amplifies and outputs an input signal.

전력 결합부(140)는 결합기(205)를 이용하여 각각의 증폭된 신호가 결합된 출력신호(Pout)를 생성한다.The power combiner 140 generates an output signal Pout in which each amplified signal is combined using the combiner 205.

루프회로(150)는 위상 천이기(207)와 격리기(209)를 포함할 수 있다. 여기에서 위상 천이기(207)는 출력신호(Pout)의 위상을 가변시켜 발진 주파수를 결정하는 역할을 수행하고, 격리기(209)는 루프회로(150)에 의한 입력 임피던스의 부정합(mismatch)를 방지하기 위해 사용된다.
The loop circuit 150 may include a phase shifter 207 and an isolator 209. Here, the phase shifter 207 serves to determine the oscillation frequency by varying the phase of the output signal Pout, and the isolator 209 prevents mismatch of input impedance by the loop circuit 150. It is used to prevent.

도 3은 도 2의 전력 발진기의 출력신호(Pout)을 측정한 결과를 도시한 도면이다.FIG. 3 is a diagram illustrating a result of measuring an output signal Pout of the power oscillator of FIG. 2.

도 3을 참조하면, 각 증폭부(120, 121)에서 출력된 신호의 전력이 44dBm(약 25W)일 때, 도시된 바와 같이 전력 발진기의 최종 출력신호(Pout)는 2.45GHz의 발진 주파수에서 46.8dBm(약 48W)의 전력을 가지는 것으로 측정되었으며, 이를 통해 다수의 증폭부를 병렬 형태로 결합함으로써 고출력 및 고효율의 전력 발진기를 구현할 수 있음을 실험적으로 확인하였다. 여기에서 약 2W 정도의 전력 손실이 발생하였는데, 이는 루프회로(150)에 출력신호(Pout)를 피드백하기 위한 결합기(205)의 삽입에 기인한 것으로 볼 수 있다.
Referring to FIG. 3, when the power of the signal output from each of the amplifiers 120 and 121 is 44 dBm (about 25 W), as shown, the final output signal Pout of the power oscillator is 46.8 at the oscillation frequency of 2.45 GHz. It was measured to have a power of dBm (about 48W), and experimentally confirmed that it is possible to implement a high power and high efficiency power oscillator by combining a plurality of amplifiers in parallel form. Here, about 2W of power loss occurred, which may be attributed to the insertion of the combiner 205 for feeding back the output signal Pout to the loop circuit 150.

본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention.

Claims (7)

입력신호를 분배하여 다수의 분배신호를 생성하는 전력 분배부;
상기 다수의 분배신호를 각각 입력받아 증폭시켜 출력하는 다수의 증폭부;
상기 다수의 증폭부의 출력을 결합하여 출력신호를 생성하는 전력 결합부; 및
전력 발진기의 발진 주파수를 제어하기 위해, 상기 전력 결합부에서 생성된 상기 출력신호의 위상을 가변시켜 상기 전력 분배부의 상기 입력신호로 제공하는 루프회로
를 포함하는 전력 발진기.
A power distribution unit distributing an input signal to generate a plurality of distribution signals;
A plurality of amplifiers for receiving and amplifying and outputting the plurality of distribution signals, respectively;
A power combiner for combining outputs of the plurality of amplifiers to generate an output signal; And
In order to control the oscillation frequency of the power oscillator, a loop circuit for varying the phase of the output signal generated by the power combiner for the input signal of the power divider
Power oscillator comprising a.
제 1항에 있어서,
상기 다수의 증폭부는
상기 전력 분배부와 상기 전력 결합부 사이에 병렬로 연결되는
전력 발진기.
The method of claim 1,
The plurality of amplifiers
Connected in parallel between the power distributor and the power combiner;
Power oscillator.
제 2항에 있어서,
상기 전력 분배부와 상기 다수의 증폭부 간의 임피던스 매칭을 위한 다수의 입력 제어부; 및
상기 다수의 증폭부와 상기 전력 결합부 간의 임피던스 매칭을 위한 다수의 출력 제어부
를 더 포함하는 전력 발진기.
The method of claim 2,
A plurality of input controllers for impedance matching between the power distributor and the plurality of amplifiers; And
A plurality of output controllers for impedance matching between the plurality of amplifiers and the power combiner
Power oscillator comprising more.
제 3항에 있어서,
상기 다수의 입력 제어부는 상기 전력 분배부와 상기 다수의 증폭부 사이에 각각 연결되고,
상기 다수의 출력 제어부는 상기 다수의 증폭부와 상기 전력 결합부 사이에 각각 연결되는
전력 발진기.
The method of claim 3,
The plurality of input controllers are respectively connected between the power distribution unit and the plurality of amplifiers,
The plurality of output controllers are respectively connected between the plurality of amplifiers and the power coupling unit
Power oscillator.
제 1항에 있어서,
상기 루프회로는
상기 출력신호의 위상 가변을 위한 지연라인, 위상 천이기 또는 공진기를 포함하는
전력 발진기.
The method of claim 1,
The loop circuit
A delay line, a phase shifter or a resonator for varying the phase of the output signal
Power oscillator.
제 5항에 있어서,
상기 루프회로는
상기 지연라인의 길이를 조절하거나, 상기 위상 천이기를 이용하여 상기 출력신호의 주파수를 조절하는
전력 발진기.
6. The method of claim 5,
The loop circuit
Adjusting the length of the delay line or the frequency of the output signal using the phase shifter
Power oscillator.
제 5항에 있어서,
상기 루프회로는
상기 공진기를 이용하여 상기 출력신호의 위상 잡음을 제거하는
전력 발진기.
6. The method of claim 5,
The loop circuit
To remove phase noise of the output signal using the resonator
Power oscillator.
KR1020110046263A 2011-05-17 2011-05-17 Power oscillator KR101283850B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110046263A KR101283850B1 (en) 2011-05-17 2011-05-17 Power oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110046263A KR101283850B1 (en) 2011-05-17 2011-05-17 Power oscillator

Publications (2)

Publication Number Publication Date
KR20120128370A KR20120128370A (en) 2012-11-27
KR101283850B1 true KR101283850B1 (en) 2013-07-08

Family

ID=47513135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110046263A KR101283850B1 (en) 2011-05-17 2011-05-17 Power oscillator

Country Status (1)

Country Link
KR (1) KR101283850B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190131984A (en) * 2018-05-18 2019-11-27 주식회사 웨이브피아 Power oscillator using GaN power amplifier
KR102437056B1 (en) 2020-03-16 2022-08-26 주식회사 웨이브피아 Phase locked RF power generator

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07288433A (en) * 1994-04-20 1995-10-31 Nec Corp Power amplifier
KR20000073700A (en) * 1999-05-13 2000-12-05 윤종용 Balance amplifier circuit using detector and thereof method
US20070241814A1 (en) 2006-04-14 2007-10-18 Kabushiki Kaisha Toshiba Amplifying device and radio communication circuit
WO2009151973A2 (en) * 2008-05-28 2009-12-17 Rayspan Corporation Power amplifier architectures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07288433A (en) * 1994-04-20 1995-10-31 Nec Corp Power amplifier
KR20000073700A (en) * 1999-05-13 2000-12-05 윤종용 Balance amplifier circuit using detector and thereof method
US20070241814A1 (en) 2006-04-14 2007-10-18 Kabushiki Kaisha Toshiba Amplifying device and radio communication circuit
WO2009151973A2 (en) * 2008-05-28 2009-12-17 Rayspan Corporation Power amplifier architectures

Also Published As

Publication number Publication date
KR20120128370A (en) 2012-11-27

Similar Documents

Publication Publication Date Title
KR101709347B1 (en) A combined cell doherty power amplify apparatus and method
JP4486620B2 (en) Multiband Doherty amplifier
US10686408B2 (en) Four-way Doherty amplifier and mobile telecommunications base station
US10608594B2 (en) Doherty amplifier
EP2451074B1 (en) Amplifier
US20200244227A1 (en) Doherty amplifier and doherty amplifier circuit
JP2010118824A (en) Amplifier
JP2012178821A (en) THREE-STAGE GALLIUM NITRIDE HIGH ELECTRON MOBILITY TRANSISTOR (GaN HEMT) DOHERTY POWER AMPLIFIER FOR HIGH FREQUENCY APPLICATION
US10069461B2 (en) Doherty amplifier
US8395443B2 (en) Doherty amplifier
US9124217B2 (en) Power amplifier
KR101283850B1 (en) Power oscillator
JP5678768B2 (en) Amplifier
JP4905448B2 (en) Semiconductor circuit
JP5527563B2 (en) High frequency power amplifier
JPWO2018109930A1 (en) Doherty amplifier
US10411654B2 (en) Amplifier and transmitter
KR20190131984A (en) Power oscillator using GaN power amplifier
JPWO2020208813A1 (en) Doherty amplifier circuit
JP2018093489A (en) Doherty Amplifier
KR101021471B1 (en) Dynamic Doherty Power Amplifier
JP5822784B2 (en) Power amplification device and power amplification method
JP2012222394A (en) Power amplifier
WO2019130608A1 (en) Harmonic processing circuit and amplification circuit
US20220131504A1 (en) Higher harmonics processing circuit and amplifier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160704

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 6