KR101282479B1 - Method of manufacturing a substrate for arraying led chips and substrate for arraying led chips - Google Patents
Method of manufacturing a substrate for arraying led chips and substrate for arraying led chips Download PDFInfo
- Publication number
- KR101282479B1 KR101282479B1 KR1020120017377A KR20120017377A KR101282479B1 KR 101282479 B1 KR101282479 B1 KR 101282479B1 KR 1020120017377 A KR1020120017377 A KR 1020120017377A KR 20120017377 A KR20120017377 A KR 20120017377A KR 101282479 B1 KR101282479 B1 KR 101282479B1
- Authority
- KR
- South Korea
- Prior art keywords
- solution
- base
- coating layer
- polymer
- polymer coating
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229920000642 polymer Polymers 0.000 claims abstract description 64
- 239000011247 coating layer Substances 0.000 claims abstract description 42
- 239000010410 layer Substances 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 41
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 11
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims abstract description 11
- 238000010017 direct printing Methods 0.000 claims abstract description 8
- 239000000203 mixture Substances 0.000 claims abstract description 6
- 238000007747 plating Methods 0.000 claims description 23
- 239000002245 particle Substances 0.000 claims description 13
- 229910000510 noble metal Inorganic materials 0.000 claims description 12
- 239000004593 Epoxy Substances 0.000 claims description 7
- 239000011230 binding agent Substances 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 229920005575 poly(amic acid) Polymers 0.000 claims description 5
- 239000000843 powder Substances 0.000 claims description 5
- 239000004962 Polyamide-imide Substances 0.000 claims description 4
- 239000004721 Polyphenylene oxide Substances 0.000 claims description 4
- 125000003118 aryl group Chemical group 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 4
- 150000002148 esters Chemical class 0.000 claims description 4
- 239000005011 phenolic resin Substances 0.000 claims description 4
- 229920002492 poly(sulfone) Polymers 0.000 claims description 4
- 229920002312 polyamide-imide Polymers 0.000 claims description 4
- 229920006380 polyphenylene oxide Polymers 0.000 claims description 4
- 238000002048 anodisation reaction Methods 0.000 claims description 3
- 238000005238 degreasing Methods 0.000 claims description 3
- 239000004952 Polyamide Substances 0.000 claims description 2
- 229920002647 polyamide Polymers 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 abstract description 3
- IISBACLAFKSPIT-UHFFFAOYSA-N bisphenol A Chemical compound C=1C=C(O)C=CC=1C(C)(C)C1=CC=C(O)C=C1 IISBACLAFKSPIT-UHFFFAOYSA-N 0.000 description 14
- 238000010438 heat treatment Methods 0.000 description 14
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 12
- 229910052709 silver Inorganic materials 0.000 description 12
- 239000004332 silver Substances 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 239000010949 copper Substances 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 10
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000002923 metal particle Substances 0.000 description 6
- 229920001187 thermosetting polymer Polymers 0.000 description 6
- 238000010021 flat screen printing Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 239000004744 fabric Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- 238000007743 anodising Methods 0.000 description 3
- 125000000484 butyl group Chemical group [H]C([*])([H])C([H])([H])C([H])([H])C([H])([H])[H] 0.000 description 3
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 235000006408 oxalic acid Nutrition 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- CSNNHWWHGAXBCP-UHFFFAOYSA-L Magnesium sulfate Chemical compound [Mg+2].[O-][S+2]([O-])([O-])[O-] CSNNHWWHGAXBCP-UHFFFAOYSA-L 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- JVTAAEKCZFNVCJ-UHFFFAOYSA-N lactic acid Chemical compound CC(O)C(O)=O JVTAAEKCZFNVCJ-UHFFFAOYSA-N 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000005554 pickling Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000010970 precious metal Substances 0.000 description 2
- -1 regions Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- DIZPMCHEQGEION-UHFFFAOYSA-H aluminium sulfate (anhydrous) Chemical compound [Al+3].[Al+3].[O-]S([O-])(=O)=O.[O-]S([O-])(=O)=O.[O-]S([O-])(=O)=O DIZPMCHEQGEION-UHFFFAOYSA-H 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- KRVSOGSZCMJSLX-UHFFFAOYSA-L chromic acid Substances O[Cr](O)(=O)=O KRVSOGSZCMJSLX-UHFFFAOYSA-L 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 239000011258 core-shell material Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- AWJWCTOOIBYHON-UHFFFAOYSA-N furo[3,4-b]pyrazine-5,7-dione Chemical compound C1=CN=C2C(=O)OC(=O)C2=N1 AWJWCTOOIBYHON-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000004310 lactic acid Substances 0.000 description 1
- 235000014655 lactic acid Nutrition 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052943 magnesium sulfate Inorganic materials 0.000 description 1
- 235000019341 magnesium sulphate Nutrition 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 239000002071 nanotube Substances 0.000 description 1
- 238000007645 offset printing Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000011342 resin composition Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
Abstract
Description
본 발명은 엘이디 칩 어레이 기판의 제조 방법 및 엘이디 칩 어레이 기판에 관한 것이다. 보다 상세하게는 본 발명은 복수의 엘이디 칩들이 배열될 수 있는 엘이디 칩 어레이 기판의 제조 방법 및 상기 엘이디 칩 어레이 기판에 관한 것이다.The present invention relates to a method for manufacturing an LED chip array substrate and an LED chip array substrate. More particularly, the present invention relates to a method of manufacturing an LED chip array substrate on which a plurality of LED chips can be arranged, and to the LED chip array substrate.
발광 소자(Light Emitting Diode ; LED)는 기존의 형광등과 같은 냉음극관 형광 램프(CCFL)와 비교할 때, 낮은 전력소모, 우수한 광효율성, 긴 수명 등의 장점을 가지고 있다. 따라서, 상기 발광 소자는 전자기기의 표시소자 및 대형정보 표시장치의 광원 등 여러 분야에 사용되고 있다.A light emitting diode (LED) has advantages such as low power consumption, excellent light efficiency, and long life compared to a cold cathode fluorescent lamp (CCFL) such as a fluorescent lamp. Accordingly, the light emitting device is used in various fields such as a display device of an electronic device and a light source of a large information display device.
상기 발광 소자가 상대적으로 높은 단위 면적당 휘도를 갖도록 요구된다. 나아가, 상기 발광 소자가 액정표시장치의 백라이트 유닛에 채용될 경우, 상기 발광 소자를 채용한 백라이트 유닛은 표시 패널에 제공되는 광원으로서 평면발광이 요구된다. 따라서, 상기 발광 소자가 복수로 기판 상에 배열될 수 있다. The light emitting element is required to have a relatively high luminance per unit area. Furthermore, when the light emitting element is employed in the backlight unit of the liquid crystal display, the backlight unit employing the light emitting element is required to emit light as a light source provided in the display panel. Thus, a plurality of the light emitting elements can be arranged on the substrate.
이 경우, 상기 복수의 발광 소자들이 상기 기판 상에 배열된 상태에서 상기 발광 소자들이 동시에 구동될 경우, 상기 발광 소자들에서 상당한 열이 발생하게 된다. 상기 열을 상기 발광 소자들로부터 제거하는 방열처리가 상기 발광 소자의 효율 및 수명에 중요한 문제에 해당한다.In this case, when the light emitting elements are driven simultaneously with the plurality of light emitting elements arranged on the substrate, considerable heat is generated in the light emitting elements. Heat dissipation to remove the heat from the light emitting devices is an important issue for the efficiency and life of the light emitting device.
특히, 상기 발광 소자들로부터 발생한 열이 상기 기판을 통하여 효과적으로 방출되기 위하여 일정 값 이상의 열전도도를 갖는 기판에 대한 연구가 진행되고 있다. In particular, research has been conducted on substrates having a thermal conductivity of a predetermined value or more so that heat generated from the light emitting devices is effectively discharged through the substrate.
한편, 상기 기판은 전기적인 절연성을 가짐으로써 상기 발광 소자들이 상기 기판에 실장될 경우 상기 발광 소자들이 안정적으로 구동할 수 있다. 따라서 상기 기판에 일정 값 이상의 내전압성을 갖는 기판이 요구된다.
(특허문헌 1) JP2002-371381 A
On the other hand, since the substrate has electrical insulation, the light emitting elements can be stably driven when the light emitting elements are mounted on the substrate. Therefore, a substrate having a voltage resistance of a predetermined value or more is required for the substrate.
(Patent Document 1) JP2002-371381 A
본 발명의 실시예들은 상술한 바와 같은 문제점을 해결하기 위하여 안정적인 열전도도 및 내전압성을 갖는 엘이디 칩 어레이 기판의 제조 방법을 제공하는 데 그 목적이 있다.Embodiments of the present invention have an object to provide a method of manufacturing an LED chip array substrate having a stable thermal conductivity and withstand voltage in order to solve the problems as described above.
본 발명의 실시예들은 안정적인 열전도도 및 내전압성을 갖는 엘이디 칩 어레이 기판을 제공하는데 또 다른 목적이 있다.Embodiments of the present invention have another object to provide an LED chip array substrate having a stable thermal conductivity and voltage resistance.
본 발명의 실시예들에 따른 엘이디 칩 어레이 기판의 제조 방법에 있어서, 알루미늄으로 이루어진 베이스를 준비한다. 이어서, 상기 베이스에 대하여 양극 산화 공정을 수행하여 상기 베이스의 표면에 알루미나로 이루어진 절연층을 형성한 후, 상기 절연층이 형성된 상기 베이스를 고분자가 용해된 고분자 용액에 침지시켜, 상기 절연층을 코팅하는 고분자 코팅층을 형성한다. 여기서, 상기 고분자 용액은 에폭시 용액, 에스테르 용액, 폴리아믹산 용액, 폴리아미드이미드 용액, 페놀수지 용액, 폴리페닐렌 옥시드 용액, 폴리파라시리렌 용액, 방향족 폴리설폰 용액 또는 폴리벤즈이미터조올 화합물 용액을 단독 또는 혼합하여 포함할 수 있다. In the method of manufacturing an LED chip array substrate according to embodiments of the present invention, a base made of aluminum is prepared. Subsequently, an anodizing process is performed on the base to form an insulating layer made of alumina on the surface of the base, and then the base on which the insulating layer is formed is immersed in a polymer solution in which a polymer is dissolved, thereby coating the insulating layer. To form a polymer coating layer. The polymer solution may be an epoxy solution, an ester solution, a polyamic acid solution, a polyamideimide solution, a phenol resin solution, a polyphenylene oxide solution, a polyparasirylene solution, an aromatic polysulfone solution, or a polybenzimerzool compound solution. It may be included alone or in combination.
본 발명의 일 실시예에 있어서, 상기 고분자 코팅층을 열처리하 공정이 더 수행될 수 있다. 여기서, 상기 베이스를 고분자 용액에 침지시키는 단계 및 상기 고분자 코팅층을 열처리하는 단계들을 1회 사이클로 2회 또는 3회로 순차적으로 수행될 수 있다. In one embodiment of the present invention, a process of heat-treating the polymer coating layer may be further performed. Here, the step of immersing the base in the polymer solution and the step of heat-treating the polymer coating layer may be performed sequentially two or three times in a single cycle.
본 발명의 일 실시예에 있어서, 상기 고분자 코팅층 상에 비귀금속 분말을 포함하는 도전성 입자 및 내열성 바인더를 포함하는 도전성 페이스트 조성물을 이용하여 직접인쇄공정으로 회로 패턴을 추가적으로 형성할 수 있다. 여기서, 상기 회로 패턴의 표면에 대하여 탈지 공정 및 탈지된 상기 회로 패턴의 표면을 도금하는 도금 공정이 추가적으로 수행될 수 있다.In one embodiment of the present invention, a circuit pattern may be additionally formed by a direct printing process by using a conductive paste composition including a conductive particle and a heat resistant binder including a non-noble metal powder on the polymer coating layer. Here, the degreasing process and the plating process for plating the surface of the degreased circuit pattern may be additionally performed on the surface of the circuit pattern.
본 발명의 실시예들에 따른 엘이디 칩 어레이 기판은 알루미늄으로 이루어진 베이스, 상기 베이스의 표면에 형성되며, 알루미나로 이루어진 절연층 및 상기 절연층 상에 코팅되며, 내열성 수지로 이루어진 고분자 코팅층을 포함한다. The LED chip array substrate according to the embodiments of the present invention includes a base made of aluminum, an insulating layer made of alumina, coated on the insulating layer, and a polymer coating layer made of a heat resistant resin.
본 발명의 일 실시예에 따른 엘이디 칩 어레이 기판은 상기 고분자 코팅층 상에 형성된 회로 패턴 및 상기 회로 패턴 상에 형성된 도금층을 더 포함할 수 있다.The LED chip array substrate according to an embodiment of the present invention may further include a circuit pattern formed on the polymer coating layer and a plating layer formed on the circuit pattern.
상술한 바와 같은 본 발명의 실시예들에 따른 엘이디 어레이 칩 기판의 제조 방법에 있어서, 양극 산화공정으로 형성되며 알루미나로 이루어진 절연층 상에 추가적으로 고분자 코팅층을 형성함으로써, 안정적인 절연파괴전압 및 열전도율을 확보할 수 있다. 나아가, 상기 고분자 코팅층 상에 비귀금속 분말을 포함하는 도전성 입자 및 내열성 바인더를 포함하는 도전성 페이스트 조성물을 이용하여 직접인쇄공정으로 회로 패턴을 추가적으로 형성함으로써 안정적인 칩 실장력을 확보함으로써 엘이디 칩의 안정성을 개선할 수 있다.In the method of manufacturing an LED array chip substrate according to the embodiments of the present invention as described above, by forming an additional polymer coating layer on the insulating layer made of alumina and formed by anodizing process, to ensure a stable dielectric breakdown voltage and thermal conductivity can do. Furthermore, by further forming a circuit pattern by a direct printing process by using a conductive paste composition including a conductive particle containing a non-noble metal powder and a heat resistant binder on the polymer coating layer, securing stable chip mounting force to improve stability of the LED chip. can do.
도 1은 본 발명의 시편 1에 대하여 고분자 코팅층을 형성한 실시예 1, 4 및 7과 비교예 1에 해당하는 엘이디 칩 어레이 기판에 대한 열전도율을 측정한 그래프이다.
도 2는 본 발명의 시편 3에 대하여 고분자 코팅층을 형성한 실시예 3, 6 및 9와 비교예 3에 해당하는 엘이디 칩 어레이 기판에 대한 열전도율을 측정한 그래프이다.1 is a graph measuring the thermal conductivity of the LED chip array substrate corresponding to Examples 1, 4, and 7 and Comparative Example 1 in which the polymer coating layer was formed on
FIG. 2 is a graph measuring thermal conductivity of the LED chip array substrates corresponding to Examples 3, 6, and 9 and Comparative Example 3 in which the polymer coating layer was formed on the specimen 3 of the present invention.
이하, 본 발명은 본 발명의 실시예들을 보여주는 첨부 도면들을 참조하여 더욱 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.BRIEF DESCRIPTION OF THE DRAWINGS The invention will be described in more detail below with reference to the accompanying drawings showing embodiments of the invention. However, the present invention should not be construed as limited to the embodiments described below, but may be embodied in various other forms. The following examples are provided so that those skilled in the art can fully understand the scope of the present invention, rather than being provided so as to enable the present invention to be fully completed.
하나의 요소가 다른 하나의 요소 또는 층 상에 배치되는 또는 연결되는 것으로서 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접적으로 배치되거나 연결될 수도 있으며, 다른 요소들 또는 층들이 이들 사이에 게재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접적으로 배치되거나 연결되는 것으로서 설명되는 경우, 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.When an element is described as being placed on or connected to another element or layer, the element may be directly disposed or connected to the other element, and other elements or layers may be placed therebetween It is possible. Alternatively, if one element is described as being placed directly on or connected to another element, there can be no other element between them. The terms first, second, third, etc. may be used to describe various items such as various elements, compositions, regions, layers and / or portions, but the items are not limited by these terms .
하기에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. Furthermore, all terms including technical and scientific terms have the same meaning as will be understood by those skilled in the art having ordinary skill in the art, unless otherwise specified. These terms, such as those defined in conventional dictionaries, shall be construed to have meanings consistent with their meanings in the context of the related art and the description of the present invention, and are to be interpreted as being ideally or externally grossly intuitive It will not be interpreted.
본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들인 단면 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화들은 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차들을 포함하는 것이며, 도면들에 설명된 영역들은 전적으로 개략적인 것이며 이들의 형상들은 영역의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.
Embodiments of the present invention are described with reference to cross-sectional illustrations that are schematic illustrations of ideal embodiments of the present invention. Accordingly, changes from the shapes of the illustrations, such as changes in manufacturing methods and / or tolerances, are those that can be expected. Accordingly, the embodiments of the present invention are not to be construed as being limited to the specific shapes of the areas described by way of illustration, but rather to include deviations in the shapes, the areas described in the drawings being entirely schematic and their shapes Are not intended to illustrate the exact shape of the regions and are not intended to limit the scope of the invention.
본 발명의 일 실시예에 따른 엘이디 칩 어레이 기판의 제조 방법에 있어서, 먼저, 알루미늄으로 이루어진 베이스를 준비한다. In the method of manufacturing an LED chip array substrate according to an embodiment of the present invention, first, a base made of aluminum is prepared.
상기 베이스는 알루미늄으로 이루어진다. 상기 베이스는 약 0.5 내지 2.0mm의 두께로 이루어질 수 있다. 나아가, 상기 베이스는 약 1.0mm의 두께를 가질 수 있다. 상기 베이스는 알루미늄으로 이루어짐에 따라 150 W/mㅇK 이상의 열전도도를 가질 수 있다. 따라서, 엘이디 어레이 기판에 실장된 엘이디 칩들이 구동할 경우 상기 베이스가 상대적으로 높은 열전도도를 가짐에 따라 효율적인 방열이 가능할 수 있다.The base is made of aluminum. The base may have a thickness of about 0.5 to 2.0 mm. Furthermore, the base may have a thickness of about 1.0 mm. As the base is made of aluminum, it may have a thermal conductivity of 150 W / m · K or more. Therefore, when the LED chips mounted on the LED array substrate are driven, the base may have a relatively high thermal conductivity, thereby enabling efficient heat dissipation.
상기 베이스의 이면부에는 공기와 접촉 면적을 증대시키기 위하여 히트싱크와 일체화될 수 있다. 상기 히트 싱크는 다수의 방열 핀을 포함할 수 있다. 나아가, 상기 베이스에는 히트파이프 또는 열전소자 등이 매입되거나 부착될 수 있다. The back surface of the base may be integrated with a heat sink to increase the contact area with air. The heat sink may include a plurality of heat dissipation fins. Furthermore, a heat pipe or thermoelectric element may be embedded or attached to the base.
이어서, 상기 베이스에 대하여 양극산화공정을 수행하여 상기 베이스의 표면에 알루미나로 이루어진 절연층을 형성한다. Subsequently, an anodization process is performed on the base to form an insulating layer made of alumina on the surface of the base.
따라서, 상기 절연층은 알루미나로 이루어질 수 있다. 따라서, 상기 절연층은 상대적으로 균고한 내부 구조를 갖고, 나아가 상대적으로 우수한 내식성을 갖는다. Therefore, the insulating layer may be made of alumina. Thus, the insulating layer has a relatively homogeneous internal structure and further has a relatively good corrosion resistance.
예를 들면, 상기 절연층은 상기 베이스를 황산, 옥살산, 인산 또는 크롬산 용액에서 양극산화공정을 통하여 형성될 수 있다. 바람직하게는 상기 베이스가 옥살산 용액에서 알루미늄 기판에 양 전압을 인가하여 산화 반응을 촉진시킨다. 이로써, 상기 베이스의 표면에 균일한 두께를 갖고 알루미나로 이루어진 절연층이 형성된다. 필요한 경우에는 상기 옥살산 용액에 황산동, 젖산, 구연산, 아세트산, 황산알루미늄, 황산마그네슘 등의 첨가제를 가할 수 있다. For example, the insulating layer may be formed by anodizing the base in a sulfuric acid, oxalic acid, phosphoric acid, or chromic acid solution. Preferably, the base promotes an oxidation reaction by applying a positive voltage to the aluminum substrate in an oxalic acid solution. As a result, an insulating layer made of alumina having a uniform thickness is formed on the surface of the base. If necessary, additives such as copper sulfate, lactic acid, citric acid, acetic acid, aluminum sulfate, and magnesium sulfate may be added to the oxalic acid solution.
상기 절연층은 상기 베이스의 상면에 전체적으로 균일하게 형성될 수 있다. 이와 다르게, 상기 절연층은 베이스에 대하여 마스킹 처리를 하여 상기 베이스 상에 패턴 형태로 또는 부분적으로 형성할 수 있다. 한편, 엘이디 칩 어레이 기판의 양면을 활용하기 위하여 또는 편면 양극 산화 공정에 의한 휨을 방지하기 위하여 베이스의 양 표면들에 일 회의 양극 산화 공정을 통하여 알루미나로 이루어진 절연층들을 형성시킬 수 있다. The insulating layer may be uniformly formed on the entire upper surface of the base. Alternatively, the insulating layer may be masked on the base to form a pattern or partially on the base. Meanwhile, insulating layers made of alumina may be formed on both surfaces of the base through one anodic oxidation process in order to utilize both sides of the LED chip array substrate or to prevent warpage by a single-sided anodization process.
상기 절연층이 형성된 상기 베이스를 고분자가 용해된 고분자 용액에 침지시켜, 상기 절연층 상에 고분자 코팅층을 형성한다. The base on which the insulating layer is formed is immersed in a polymer solution in which a polymer is dissolved, thereby forming a polymer coating layer on the insulating layer.
상기 고분자 용액은 에폭시 용액, 폴리아믹산 용액 또는 에스테르 화합물 용액을 포함할 수 있다. 상기 에폭시 용액의 예로는 상기 고분자 용액은 에폭시 용액, 에스테르 용액, 폴리아믹산 용액, 폴리아미드이미드 용액, 페놀수지 용액, 폴리페닐렌 옥시드 용액, 폴리파라시리렌 용액, 방향족 폴리설폰 용액 또는 폴리벤즈이미터조올 화합물 용액 및 비스페놀 A 용액을 포함할 수 있다. 이들은 단독으로 또는 혼합하여 사용될 수 있다. 상기 절연층이 상기 고분자 용액과 접촉함에 따라 상기 절연층 상에 고분자로 이루어진 고분자 코팅층이 형성된다. The polymer solution may include an epoxy solution, a polyamic acid solution or an ester compound solution. Examples of the epoxy solution may include the polymer solution, an epoxy solution, an ester solution, a polyamic acid solution, a polyamideimide solution, a phenol resin solution, a polyphenylene oxide solution, a polyparasiylene solution, an aromatic polysulfone solution, or a polybenzimeter A crudeol compound solution and a bisphenol A solution. These may be used alone or in combination. As the insulating layer contacts the polymer solution, a polymer coating layer made of a polymer is formed on the insulating layer.
이어서, 상기 고분자 코팅층에 대하여 열처리 공정을 수행하여 상기 고분자 코팅층을 경화시킨다. 상기 열처리 공정은 150℃ 내지 250℃의 온도에서 10 내지 30분 동안 수행될 수 있다. 따라서, 경화된 고분자 코팅층이 형성될 수 있다.Subsequently, a heat treatment process is performed on the polymer coating layer to cure the polymer coating layer. The heat treatment process may be performed for 10 to 30 minutes at a temperature of 150 ℃ to 250 ℃. Thus, a cured polymer coating layer can be formed.
또한, 상기 베이스를 고분자 용액에 침지시키는 침지 공정 및 상기 고분자 코팅막을 열처리하는 열처리공정이 1회 사이클로 정의되며, 상기 사이클이 2회 또는 3회로 순차적으로 수행되어 상기 고분자 고팅층의 두께를 조절할 수 있다. In addition, an immersion process for immersing the base in a polymer solution and a heat treatment process for heat treatment of the polymer coating film is defined as one cycle, the cycle may be performed two or three times in sequence to adjust the thickness of the polymer gotting layer. .
본 발명의 실시예들에 있어서, 상기 고분자 코팅층 상에 직접인쇄공정으로 회로 패턴을 형성하는 직접인쇄공정이 추가적으로 수행될 수 있다. 상기 직접인쇄 공정에 있어서, 비귀금속 분말을 포함하는 도전성 입자 및 내열성 바인더를 포함하는 도전성 페이스트 조성물이 이용될 수 있다.In embodiments of the present invention, a direct printing process of forming a circuit pattern by a direct printing process on the polymer coating layer may be additionally performed. In the direct printing process, a conductive paste composition including a conductive particle and a heat resistant binder including a non-noble metal powder may be used.
상기 비귀금속 입자는 다른 금속보다 전기 전도성이 우수하면서 귀금속보다 상대적으로 저렴한 금속으로 이루어진다. 예를 들어, 상기 비귀금속 입자는 구리(Cu), 알루미늄(Al), 니켈(Ni), 아연(Zn), 철(Fe) 중 어느 하나 또는 적어도 두 개의 합금으로 이루어질 수 있다. 이중, 상기 비귀금속 입자는 귀금속 중 전기 전도성이 우수한 은(Ag)과 대비하여 약 94%의 전기 전도성을 갖는 구리(Cu)가 바람직하다. 이러한 비귀금속 입자는 그 특성 상 대기 중에 노출되면 산화가 쉽게 일어나 표면에 산화막이 형성될 수 있다. 상기 산화막은 후속하는 에칭 공정을 통하여 제거될 수 있다. 상기 비귀금속 입자는 그 내부에 금, 백금, 은 입자와 같은 귀금속으로 이루어진 코어 및 상기 코어를 감싸는 다른 비귀금속으로 이루어진 쉘을 포함하는 코어쉘 구조를 가질 수 있다. 또한, 상기 코어는 유리 재질로 이루어될 수 있다. The non-noble metal particles are made of a metal that is relatively cheaper than the precious metal while having better electrical conductivity than other metals. For example, the non-noble metal particles may be made of any one or at least two alloys of copper (Cu), aluminum (Al), nickel (Ni), zinc (Zn), iron (Fe). Among the non-noble metal particles, copper (Cu) having an electrical conductivity of about 94% is preferable as compared with silver (Ag) having excellent electrical conductivity among precious metals. Such non-noble metal particles are easily oxidized when exposed to the air due to their properties, and an oxide film may be formed on the surface. The oxide film may be removed through a subsequent etching process. The non-noble metal particles may have a core shell structure including a core made of a noble metal such as gold, platinum, silver particles, and a shell made of another non-noble metal surrounding the core. In addition, the core may be made of a glass material.
상기 비귀금속 입자의 형태는, 예를 들면, 판형, 파이버 형과 나노 크기의 나노입자 나노튜브 등이 사용될 수 있다. 이러한 도전성 입자는 단독 또는 조합하여 사용될 수 있다. 이러한 도전성 입자는, 바람직하게는, 0.1 내지 10 ㎛ 크기의 판형 은 입자이다.In the form of the non-noble metal particles, for example, plate-like, fiber-type and nano-size nanoparticle nanotubes may be used. These conductive particles may be used alone or in combination. Such conductive particles are preferably plate-shaped silver particles having a size of 0.1 to 10 µm.
본 발명에서 사용하는 내열성 바인더는, 예를 들면, 에폭시계, 폴리이미드계 등이 있다. 즉, 상기 내열성 바인더는 에폭시, 에스테르, 폴리아믹산, 폴리아미드,폴리아미드이미드, 페놀수지, 폴리페니렌 옥시드, 폴리파라시리렌, 방향족폴리설폰 또는 폴리벤즈이미터조올 화합물을 일 예로 들 수 있다.Examples of the heat resistant binder used in the present invention include epoxy and polyimide. That is, the heat-resistant binder may be an epoxy, ester, polyamic acid, polyamide, polyamideimide, phenol resin, polyphenylene oxide, polyparasiylene, aromatic polysulfone, or polybenzimerzool compound.
직접인쇄방식은 스크린인쇄, 프렉소인쇄, 로터리인쇄, 그라비어인쇄, 옵셋 인쇄와 잉크젯 등의 인쇄 방법 등을 포함한다. 상기 고분자 코팅층 상에 도전성 페이스트를 인쇄하고 상기 인쇄된 도전성 페이트를 가열 또는 광조사하여 경화시킨다. 상기 바인더는 도전성 입자를 상기 고분자 고팅층 상에 고정하여 상기 도전 패턴이 상기 고분자 코팅층으로부터 분리되는 것이 억제될 수 있다. Direct printing includes screen printing, flexographic printing, rotary printing, gravure printing, offset printing and printing methods such as inkjet. A conductive paste is printed on the polymer coating layer, and the printed conductive paste is cured by heating or light irradiation. The binder may prevent the conductive pattern from being separated from the polymer coating layer by fixing conductive particles on the polymer coating layer.
한편, 도전 패턴의 전도성을 증가시키기 위하여 상기 도전 패턴에 형성된 산화막을 제거한다. 상기 산화막을 제거하기 위하여 전처리 공정이 수행될 수 있다. 상기 전처리 공정의 예로는 탈지 공정을 들 수 있다. 이어서, 전처리된 상기 도전 패턴을 도금조에서 도전 패턴에 전압을 인가하여 도금함으로써 전기회로 위에 도금층을 추가적으로 형성할 수 있다.Meanwhile, the oxide film formed on the conductive pattern is removed to increase the conductivity of the conductive pattern. A pretreatment process may be performed to remove the oxide film. Examples of the pretreatment step include a degreasing step. Subsequently, the plating layer may be additionally formed on the electric circuit by plating the pre-processed conductive pattern by applying a voltage to the conductive pattern in a plating bath.
필요하다면, 전기회로를 보호하기 위하여 엘이디 칩의 접속부분을 제외하고 도전 패턴을 덮는 보호 절연층이 추가적으로 형성될 수 있다. 상기 보호 절연층은 열경화형 수지 조성물로 이루어 질 수 있다. 상기 보호 절연층은 엘이디 칩 접속부를 제외하는 패턴의 형태로 형성될 수 있다.
If necessary, a protective insulating layer covering the conductive pattern may be additionally formed except for the connection portion of the LED chip to protect the electric circuit. The protective insulating layer may be made of a thermosetting resin composition. The protective insulating layer may be formed in the form of a pattern except for the LED chip connection.
실시예 1 내지 9Examples 1 to 9
510 X 610 X 1 ㎜ (W X L X T)크기의 알루미늄으로 이루어진 베이스를 탈지-수세-활성화-수세-산세 과정을 거친 후 상온에서 혼합 수산용액에 상기 베이스를 침지하고 베이스를 양극으로 하고 전류밀도 4 A/dm2 로 10 내지 30분간 통전하여 각각 10, 20 및 30㎛ 두께의 알루미나로 이루어진 절연층을 형성하여 시편 1 내지 시편 3을 각각 형성하였다. 상기 시편 1 내지 3에 대하여 고분자 코팅층을 형성하기 전인 경우 각각 비교예1 내지 3에 해당한다. After degreasing-washing-activating-washing-pickling the base made of aluminum of 510 X 610 X 1 mm (WXLXT) size, the base is immersed in mixed fish solution at room temperature.
이어서, 20 wt%의 비스페놀 A 용액에 시편 1 내지 3을 각각 침지시켜 상기 절연층 상에 고분자 고팅층을 형성한다. 상기 고분자 고팅층을 200℃에서 10분간 열처리하여 경화한다. 상기 고분자 코팅층을 형성하는 단계 및 상기 고분자 고팅층을 열처리하여 경화시키는 단계가 1회의 사이클로 정의되며, 상기 사이클을 1회, 2회 및 3회 각각 수행한다. 시편 1에 대하여 고분자 코팅층을 형성한 경우 각각 실시예 1 내지 실시예 3에 해당하며, 시편 2에 대하여 고분자 코팅층을 형성한 경우 각각 실시예 4 내지 실시예 6에 해당하며 시편 3에 대하여 고분자 코팅층을 형성한 경우 각각 실시예 7 내지 실시예 9에 해당한다.Subsequently,
여기서, 절연파괴전압은 CHROMA AC/DC/IR HIPOT TESTER model 19052를 사용하여 측정하였다. 또한, 0.1 kV 단계에 특정하여, 2.0 mA 및 60 초에 절연파괴가 발생하는 전압값을 측정하였으며, 측정 기재 면적의 약 10%의 동판을 사용하여 측정하였다. 열전도율은 상기의 기판에 대해서 NETZSCH LFA 477을 이용하여 50-150℃을 측정 셋팅 온도로 하여 측정되었다. 아래 표1인 비교예1 내지 3 및 실시예 1 내지 9에 대한 절연파괴전압을 측정한 테이블이다.Here, the breakdown voltage was measured using a CHROMA AC / DC / IR HIPOT TESTER model 19052. In addition, the voltage value at which breakdown occurs at 2.0 mA and 60 seconds was measured in the 0.1 kV step, and was measured using a copper plate of about 10% of the measurement substrate area. Thermal conductivity was measured using NETZSCH LFA 477 on the above substrate at 50-150 ° C. as the measurement setting temperature. Table 1 below shows the measured breakdown voltages for Comparative Examples 1-3 and Examples 1-9.
아래 표1을 참조하면, 사이클 회수가 증가함에 따라 절연파괴전압이 증가함을 확인할 수 있다. 따라서, 사이클 회수가 증가함에 따라 내전압성 및 내구성이 향상됨을 확인할 수 있다. 실시예1 및 2의 경우, 절연파괴전압이 1.5 및 1.4 kV임을 확인할 수 있다. 이외의 실시예 3 내지 9의 경우, 절연파괴전압이 2.0 kV 이상임을 확인할 수 있다.Referring to Table 1 below, it can be seen that the dielectric breakdown voltage increases as the number of cycles increases. Therefore, it can be seen that with increasing cycle number, the voltage resistance and durability are improved. In Examples 1 and 2, it can be seen that the breakdown voltage is 1.5 and 1.4 kV. In the other Examples 3 to 9, it can be confirmed that the dielectric breakdown voltage is 2.0 kV or more.
/kVWithstand voltage (insulation breakdown voltage)
/
코팅회수Insulation layer thickness (㎛)
Coating Recovery
(사이클 1회 )Examples 1 to 3
(1 cycle)
(사이클 2회 )Examples 4-6
(2 cycles)
(사이클 3회 )Examples 7-9
(3 cycles)
도 1 및 도 2는 본 발명의 시편 1 및 시편 3에 대하여 고분자 코팅층을 형성한 실시예 1, 3, 4, 6, 7 및 9와 비교예 1 및 3에 해당하는 엘이디 칩 어레이 기판에 대한 열전도율을 측정한 그래프들이다. 1 and 2 are thermal conductivity of the LED chip array substrate corresponding to Examples 1, 3, 4, 6, 7 and 9 and Comparative Examples 1 and 3 in which a polymer coating layer was formed for
도 1 및 도 2를 참조하면, 사이클 회수가 증가함에 따라 열전도율이 감소함을 확인할 수 있다. 따라서, 표1에서 살펴본 바와 같이 사이클 회수가 증가함에 따라 내전압성 및 내구성이 향상되나, 열전도율이 감소함을 확인할 수 있다. 실시예1 경우, 열전도율이 약 80 W/mㅇK 임을 확인할 수 있다. 실시예 3의 경우, 열전도율이 약 68 W/mㅇK 임을 확인할 수 있다. 실시예 7의 경우, 열전도율이 약 45 W/mㅇK 임을 확인할 수 있다. 실시예6 경우, 열전도율이 약 75 W/mㅇK 임을 확인할 수 있다. 실시예 9의 경우, 열전도율이 약 53 W/mㅇK 임을 확인할 수 있다. 실시예 7의 경우, 열전도율이 약 40 W/mㅇK 임을 확인할 수 있다.
1 and 2, it can be seen that the thermal conductivity decreases as the number of cycles increases. Therefore, as shown in Table 1, as the number of cycles increases, the voltage resistance and durability are improved, but the thermal conductivity decreases. In the case of Example 1, it can be seen that the thermal conductivity is about 80 W / mK. In the case of Example 3, it can be seen that the thermal conductivity is about 68 W / mK. In Example 7, it can be seen that the thermal conductivity is about 45 W / mK. In Example 6, it can be seen that the thermal conductivity is about 75 W / mK. In the case of Example 9, it can be seen that the thermal conductivity is about 53 W / mK. In the case of Example 7, it can be seen that the thermal conductivity is about 40 W / mK.
실시예10Example 10
510 X 610 X 1 ㎜ (W X L X T)크기의 알루미늄으로 이루어진 베이스를 탈지-수세-활성화-수세-산세 과정을 거친 후 상온에서 수산용액에 상기 베이스를 침지하고 베이스를 양극으로 하고 전류밀도 4 A/dm2 로 10분간 통전하여 각각 10 ㎛ 두께의 알루미나로 이루어진 절연층을 형성하여 시편 1을 각각 형성한다. After degreasing-washing-activating-washing-pickling the base made of aluminum of 510 X 610 X 1 mm (WXLXT) size, the base is immersed in aquatic solution at room temperature, the base is anode and the current density is 4 A / dm 2 minutes were applied for 10 minutes, and the insulating layer which consists of alumina of 10 micrometer thickness, respectively is formed, and the
이어서, 20 wt%의 비스페놀 A 용액에 시편 1을 각각 침지시켜 상기 절연층 상에 고분자 고팅층을 형성한다. 상기 고분자 고팅층을 200℃에서 10분간 열처리하여 경화시킨다. 상기 고분자 코팅층을 형성하는 단계 및 상기 고분자 고팅층을 열처리하여 경화시키는 단계가 1회의 사이클로 정의되며, 상기 사이클을 3회 수행하여 상기 베이스, 절연층 및 고분자 코팅을 포함하는 기재를 준비한다. Subsequently, each of
이어서, 평균 입자 크기가 3.0 ㎛의 플레이크 형상의 구리 분말 80 wt.%, 비스페놀A 수지 8 wt.%와 부틸셀루솔브 용제 잔량으로 제조된 점도 27,000~39,000 cPs의 페이스트를 사용하여 상기 고분자 코팅층 상에 평판스크린 인쇄방법으로 전극 회로 패턴을 구현한다. 인쇄된 회로 패턴은 200℃, 20분간 열처리하고 5% 황산 수용액에서 1분간 에칭, 수세 과정을 거친 후, 무전해 방법으로 동도금을 60분간 실시하여 약 7 ㎛ 두께의 도금 패턴을 추가적으로 형성하여 상기 회포 패턴 및 도금 패턴을 포함하는 전극 회로를 형성한다. Subsequently, 80 wt.% Of flake-shaped copper powder, 8 wt.% Of bisphenol A resin, and a residual amount of butyl cellulsolve solvent were prepared using a paste having a viscosity of 27,000 to 39,000 cPs with an average particle size of 3.0 μm on the polymer coating layer. The electrode circuit pattern is realized by the flat screen printing method. The printed circuit pattern was heat-treated at 200 ° C. for 20 minutes, etched and washed in a 5% sulfuric acid solution for 1 minute, and then subjected to copper plating for 60 minutes by an electroless method to additionally form a plating pattern having a thickness of about 7 μm. An electrode circuit including a pattern and a plating pattern is formed.
이어서, 전극 회로가 형성된 기판에 절연층 형성을 위해 열경화형 솔더레지스트를 인쇄한 후 150℃, 50분간 열처리 후 리플로우 공정을 거쳐 엘이디 칩들을 실장한다.Subsequently, after the thermosetting solder resist is printed on the substrate on which the electrode circuit is formed, the LED chips are mounted through a reflow process after heat treatment at 150 ° C. for 50 minutes.
한편, 비교예 4는 은 페이스틀 이용하여 도전 패턴을 만들 후 칩을 실장한 경우에 대항한다.On the other hand, Comparative Example 4 is opposed to the case where the chip is mounted after the conductive pattern is made using the silver facetle.
실시예11Example 11
상기 기재는 실시예 10과 동일하게 준비하였다.The substrate was prepared in the same manner as in Example 10.
이어서, 평균 입자 크기가 2.83 ㎛의 플레이크 형상의 은이 코팅된 구리 분말 75 wt.%, 비스페놀A 수지 10 wt.%와 부틸셀루솔브 용제 잔량으로 제조된 점도 30,000~39,000 cPs의 페이스트를 사용하여 상기 고분자 코팅층 상에 평판스크린 인쇄방법으로 전극 회로 패턴을 구현한다. 인쇄된 회로 패턴은 200℃, 20분간 열처리하고 3.3 A/dm2로 전해도금방법으로 동도금을 30분간 실시하여 약 18-20 ㎛ 두께의 도금 패턴을 추가적으로 형성하여 상기 회포 패턴 및 도금 패턴을 포함하는 전극 회로를 형성한다. Subsequently, 75 wt.% Of the flake-shaped silver-coated copper powder having an average particle size of 2.83 μm, 10 wt.% Of the bisphenol A resin, and a paste of 30,000 to 39,000 cPs prepared with the remaining amount of the butyl celusolve solution were used. The electrode circuit pattern is implemented on the coating layer by a flat screen printing method. The printed circuit pattern was heat-treated at 200 ° C. for 20 minutes and subjected to copper plating at 3.3 A / dm 2 for 30 minutes to additionally form a plating pattern having a thickness of about 18-20 μm to include the cloth pattern and the plating pattern. Form an electrode circuit.
이어서, 전극 회로가 형성된 기판에 절연층 형성을 위해 열경화형 솔더레지스트를 인쇄한 후 150℃, 50분간 열처리 후 리플로우 공정을 거쳐 엘이디 칩들을 실장한다.
Subsequently, after the thermosetting solder resist is printed on the substrate on which the electrode circuit is formed, the LED chips are mounted through a reflow process after heat treatment at 150 ° C. for 50 minutes.
실시예12Example 12
상기 기재는 실시예 10과 동일하게 준비한다. 이어서, 평균 입자 크기가 4.8 ㎛의 과립의 은이 코팅된 철 분말 68 wt.%, 비스페놀A 수지 8 wt.%와 부틸셀루솔브 용제 잔량으로 제조된 점도 12,500~15,000 cPs의 페이스트를 사용하여 상기 고분자 코팅층 상에 평판스크린 인쇄방법으로 전극 회로 패턴을 구현한다. 인쇄된 회로 패턴은 200℃, 20분간 열처리하고 3.3 A/dm2으로 전해도금방법으로 동도금을 30분간 실시하여 약 20-22 ㎛ 두께의 도금 패턴을 추가적으로 형성하여 상기 회포 패턴 및 도금 패턴을 포함하는 전극 회로를 형성한다. 이어서, 전극 회로가 형성된 기판에 절연층 형성을 위해 열경화형 솔더레지스트를 인쇄한 후 150℃, 50분간 열처리 후 리플로우 공정을 거쳐 엘이디 칩들을 실장한다.
The substrate is prepared in the same manner as in Example 10. Subsequently, the polymer coating layer was prepared using a paste having a viscosity of 12,500 to 15,000 cPs prepared from 68 wt. The electrode circuit pattern is implemented on the flat screen printing method. The printed circuit pattern was heat-treated at 200 ° C. for 20 minutes and subjected to copper plating at 3.3 A / dm 2 for 30 minutes to additionally form a plating pattern having a thickness of about 20-22 μm to include the cloth pattern and the plating pattern. Form an electrode circuit. Subsequently, after the thermosetting solder resist is printed on the substrate on which the electrode circuit is formed, the LED chips are mounted through a reflow process after heat treatment at 150 ° C. for 50 minutes.
실시예13Example 13
상기 기재는 실시예 10과 동일하게 준비한다. 이어서, 평균 입자 크기가 8.5 ㎛의 과립의 은이 코팅된 니켈 분말 75 wt.%, 비스페놀A 수지 8 wt.%와 부틸셀루솔브 용제 잔량으로 제조된 점도 16,000~20,000 cPs의 페이스트를 사용하여 상기 고분자 코팅층 상에 평판스크린 인쇄방법으로 전극 회로 패턴을 구현한다. 인쇄된 회로 패턴은 200℃, 20분간 열처리하고 3.3 A/dm2으로 전해도금방법으로 동도금을 30분간 실시하여 약 20-25 ㎛ 두께의 도금 패턴을 추가적으로 형성하여 상기 회포 패턴 및 도금 패턴을 포함하는 전극 회로를 형성한다. 이어서, 전극 회로가 형성된 기판에 절연층 형성을 위해 열경화형 솔더레지스트를 인쇄한 후 150℃, 50분간 열처리 후 리플로우 공정을 거쳐 엘이디 칩들을 실장한다.
The substrate is prepared in the same manner as in Example 10. Subsequently, the polymer coating layer was prepared by using a paste having a viscosity of 16,000 to 20,000 cPs prepared from 75 wt.% Of silver-coated nickel powder, 8 wt.% Of bisphenol A resin, and the remaining amount of a butyl celusolve solvent in a granule having an average particle size of 8.5 μm. The electrode circuit pattern is implemented on the flat screen printing method. The printed circuit pattern is heat-treated at 200 ° C. for 20 minutes and subjected to copper plating at 3.3 A / dm 2 for 30 minutes to additionally form a plating pattern having a thickness of about 20-25 μm to include the cloth pattern and the plating pattern. Form an electrode circuit. Subsequently, after the thermosetting solder resist is printed on the substrate on which the electrode circuit is formed, the LED chips are mounted through a reflow process after heat treatment at 150 ° C. for 50 minutes.
실시예14Example 14
상기 기재는 실시예 10과 동일하게 준비한다. 이어서, 평균 입자 크기가 6.0 ㎛의 플레이크 형상의 은이 코팅된 유리 분말 65 wt.%, 비스페놀A 수지 8 wt.%와 부틸셀루솔브 용제 잔량으로 제조된 점도 45,000~60,000 cPs의 페이스트를 사용하여 상기 고분자 코팅층 상에 평판스크린 인쇄방법으로 전극 회로 패턴을 구현한다. 인쇄된 회로 패턴은 200℃, 20분간 열처리하고 3.3 A/dm2으로 전해도금방법으로 동도금을 30분간 실시하여 약 20-25 ㎛ 두께의 도금 패턴을 추가적으로 형성하여 상기 회포 패턴 및 도금 패턴을 포함하는 전극 회로를 형성한다. 이어서, 전극 회로가 형성된 기판에 절연층 형성을 위해 열경화형 솔더레지스트를 인쇄한 후 150℃, 50분간 열처리 후 리플로우 공정을 거쳐 엘이디 칩들을 실장한다.
The substrate is prepared in the same manner as in Example 10. Subsequently, the polymer was prepared using a paste having a viscosity of 45,000 to 60,000 cPs prepared from 65 wt.% Of a flake-shaped silver-coated glass powder having an average particle size of 6.0 µm, 8 wt.% Of a bisphenol A resin, and a residual amount of a butylcellulose solution. The electrode circuit pattern is implemented on the coating layer by a flat screen printing method. The printed circuit pattern is heat-treated at 200 ° C. for 20 minutes and subjected to copper plating at 3.3 A / dm 2 for 30 minutes to additionally form a plating pattern having a thickness of about 20-25 μm to include the cloth pattern and the plating pattern. Form an electrode circuit. Subsequently, after the thermosetting solder resist is printed on the substrate on which the electrode circuit is formed, the LED chips are mounted through a reflow process after heat treatment at 150 ° C. for 50 minutes.
비교예4 및 실시예 10 내지 14에 해당하는 경우, 전기저항, 내전압값 및 칩실장력을 측정하였다. 상기 칩 실장력은 DS2-50N (IMADA) 장치를 이용하여 측정한 값이다. 이에 대한 상세한 데이터는 표 2에 기술되어 있다.In the case of Comparative Example 4 and Examples 10 to 14, the electrical resistance, withstand voltage value and chip mounting force were measured. The chip mounting force is a value measured using a DS2-50N (IMADA) device. Detailed data on this is described in Table 2.
division
내전압
(kV)
Withstand voltage
(kV)
칠실장력
(Kgf)
Chilsil Tension
(Kgf)
(비교예4)Silver (Ag) Paste
(Comparative Example 4)
(실시예10)Copper Paste
Example 10
(실시예11)Silver coated copper paste
Example 11
(실시예12)Silver coated iron paste
Example 12
(실시예13)Silver coated nickel paste
Example 13
(실시예14)Silver coated glass paste
(Example 14)
표2에서와 같이 비교예4의 경우, 전기저항 및 내전압값에 대하여 우수한 특성을 가지나, 칩실장력이 1.85Kgf 의 값을 가짐으로 기판에 대한 칩이 안정성이 상대적으로 불량일 수 있다. 이와 다르게, 실시예10 내지 14의 경우, 전기저항 및 내전압값에 대하여 상대적으로 좋지 않은 특성을 가지나, 실시예 10 내지 14의 경우, 내전압이 1.4kV 이상의 값을 가지므로 상대적으로 안정적이며 칩실장력이 9.30Kgf 이상의 값을 가짐으로 기판에 대한 칩이 안정성을 확보할 수 있음을 확인하였다.
As shown in Table 2, Comparative Example 4 has excellent characteristics with respect to the electric resistance and withstand voltage value, but the chip mounting force has a value of 1.85Kg f , so that the chip stability of the substrate may be relatively poor. In contrast, in Examples 10 to 14, the characteristics are relatively poor with respect to the electric resistance and the withstand voltage value, but in Examples 10 to 14, the withstand voltage is 1.4 kV or more, so it is relatively stable and chip mounting force. By having a value of 9.30 Kg f or more, it was confirmed that the chip on the substrate can secure stability.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허등록청구의 범위에 기재된 본 고안의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and modified within the scope of the present invention without departing from the spirit and scope of the present invention described in the claims below. It will be appreciated that it can be changed.
Claims (8)
상기 베이스에 대하여 양극 산화 공정을 수행하여 상기 베이스의 표면에 알루미나로 이루어진 절연층을 형성하는 단계;
상기 절연층이 형성된 상기 베이스를 고분자가 용해된 고분자 용액에 침지시켜, 상기 절연층을 코팅하는 고분자 코팅층을 형성하는 단계; 및
상기 고분자 코팅층을 열처리하는 단계를 포함하고,
상기 베이스를 고분자 용액에 침지시키는 단계 및 상기 고분자 코팅층을 열처리하는 단계들을 1회 사이클로 2회 또는 3회로 순차적으로 수행하는 것을 특징으로 하는 엘이디 칩 어레이 기판의 제조 방법.Preparing a base made of aluminum;
Performing an anodization process on the base to form an insulating layer made of alumina on the surface of the base;
Forming a polymer coating layer coating the insulating layer by immersing the base on which the insulating layer is formed in a polymer solution in which a polymer is dissolved; And
Heat treating the polymer coating layer;
The method of manufacturing an LED chip array substrate, characterized in that the step of immersing the base in a polymer solution and the step of heat-treating the polymer coating layer are performed sequentially two or three times in a single cycle.
탈지된 상기 회로 패턴의 표면을 도금하는 단계를 더 포함하는 것을 특징으로 하는 엘이디 어레이 칩 기판의 제조 방법.
The method of claim 5, further comprising: degreasing a surface of the circuit pattern; And
And plating the surface of the degreased circuit pattern.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120017377A KR101282479B1 (en) | 2012-02-21 | 2012-02-21 | Method of manufacturing a substrate for arraying led chips and substrate for arraying led chips |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120017377A KR101282479B1 (en) | 2012-02-21 | 2012-02-21 | Method of manufacturing a substrate for arraying led chips and substrate for arraying led chips |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101282479B1 true KR101282479B1 (en) | 2013-07-04 |
Family
ID=48996602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120017377A KR101282479B1 (en) | 2012-02-21 | 2012-02-21 | Method of manufacturing a substrate for arraying led chips and substrate for arraying led chips |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101282479B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002371381A (en) * | 2001-06-18 | 2002-12-26 | Mitsubishi Alum Co Ltd | Surface treated aluminum material, manufacturing method therefor, and aluminum compact |
| KR20070019761A (en) * | 2004-06-10 | 2007-02-15 | 쇼와 덴코 가부시키가이샤 | Aluminum substrate for printed circuits, manufacturing method thereof, printed circuit board, and manufacturing method thereof |
| KR100981052B1 (en) * | 2009-02-25 | 2010-09-08 | 카이네틱스 주식회사 | Printed circuit board for heat dissipation of led and fabricating method thereof |
-
2012
- 2012-02-21 KR KR1020120017377A patent/KR101282479B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002371381A (en) * | 2001-06-18 | 2002-12-26 | Mitsubishi Alum Co Ltd | Surface treated aluminum material, manufacturing method therefor, and aluminum compact |
| KR20070019761A (en) * | 2004-06-10 | 2007-02-15 | 쇼와 덴코 가부시키가이샤 | Aluminum substrate for printed circuits, manufacturing method thereof, printed circuit board, and manufacturing method thereof |
| KR100981052B1 (en) * | 2009-02-25 | 2010-09-08 | 카이네틱스 주식회사 | Printed circuit board for heat dissipation of led and fabricating method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100917841B1 (en) | Metal substrate for electronic components module and electronic components module using it and method of manufacturing metal substrate for electronic components module | |
| KR101587004B1 (en) | a LED array board | |
| KR101489159B1 (en) | Method for manufacturing metal printed circuit board | |
| KR101167425B1 (en) | Heat-radiating substrate and method for manufacturing the same | |
| KR100934476B1 (en) | Circuit board and method of manufacturing the same | |
| CN1717964A (en) | Electronic part and manufacturing method thereof | |
| TW201440593A (en) | Method of manufacturing metal printed circuit board | |
| JP2011091185A (en) | Conductive film, method of manufacturing the same, and semiconductor device and method of manufacturing the same | |
| KR101399980B1 (en) | Heat-dissipating flexible module for led using carbon fiber substrate and method for manufacturing the same | |
| JP2012212788A (en) | Metal base substrate and manufacturing method of the same | |
| KR20100137216A (en) | A led array board and a preparing method therefor | |
| JP2012234857A (en) | Ceramic circuit boad and module using the same | |
| KR102259873B1 (en) | Board for LED lighting apparatus and LED lighting apparatus having the same | |
| JP2012004527A (en) | Heat-radiating substrate and method of manufacturing the same | |
| JP5069485B2 (en) | Metal base circuit board | |
| KR101282479B1 (en) | Method of manufacturing a substrate for arraying led chips and substrate for arraying led chips | |
| CN103635012A (en) | Printed circuit board and method for manufacturing the same | |
| JP2010287844A (en) | Power module | |
| CN210840197U (en) | High-efficient heat dissipation printed circuit board structure | |
| KR101399979B1 (en) | Heat-dissipating flexible module for led using printed electronics technology and method for manufacturing the same | |
| KR20140082599A (en) | Method for manufacturing metal printed circuit board | |
| CN114190003A (en) | Thick film re-electroplated ceramic substrate and preparation method thereof | |
| CN102740593A (en) | Circuit board for dissipating heat of LED (light emitting diode) and manufacture method of circuit board | |
| KR20100110152A (en) | Metallic printed circuit board to improve thermal conductivity and manufacturing method for the same | |
| KR101460749B1 (en) | Lamination technical development of metal printed circuit board having high heat-radiation property |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160628 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170721 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |