KR101280958B1 - Method for fabricating semiconductor devices - Google Patents

Method for fabricating semiconductor devices Download PDF

Info

Publication number
KR101280958B1
KR101280958B1 KR1020110096514A KR20110096514A KR101280958B1 KR 101280958 B1 KR101280958 B1 KR 101280958B1 KR 1020110096514 A KR1020110096514 A KR 1020110096514A KR 20110096514 A KR20110096514 A KR 20110096514A KR 101280958 B1 KR101280958 B1 KR 101280958B1
Authority
KR
South Korea
Prior art keywords
epitaxial
temporary substrate
forming
layer
film layer
Prior art date
Application number
KR1020110096514A
Other languages
Korean (ko)
Other versions
KR20120032429A (en
Inventor
동싱우
후아 홍 레이
Original Assignee
내셔날 충싱 유니버시티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 내셔날 충싱 유니버시티 filed Critical 내셔날 충싱 유니버시티
Publication of KR20120032429A publication Critical patent/KR20120032429A/en
Application granted granted Critical
Publication of KR101280958B1 publication Critical patent/KR101280958B1/en

Links

Images

Classifications

    • H01L33/20—
    • H01L33/005—
    • H01L33/10—
    • H01L33/36—
    • H01L33/60—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H01L2933/0033—

Landscapes

  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 반도체 소자 제조 방법에 관한 것으로, 임시 기판(51)과 상기 임시 기판(51) 위에서 간격을 두고 떨어져 있는 복수의 희생 필름 영역(521), 및 상기 희생 필름 영역(521)들 사이에 둘러싸인 복수의 밸리/피크(valley-and-peak) 영역(510)을 포함하는 층 구조(50)를 형성하는 단계(a)와; 상기 희생 필름 영역(521)과 상기 밸리/피크 영역(51) 위에 에피택셜 방식으로 그리고 수평으로(laterally) 에피택셜 필름층(53)을 성장시키고, 상기 에피택셜 필름층(53)과 상기 밸리/피크 영역(51) 사이에 둘러싸여 형성된 갭(531)들이 형성되는 단계(b); 상기 에피택셜 필름층(53)에 접촉되는 전도층(54)을 형성하는 단계(c); 상기 에피택셜 필름층(53)과 전도층(54)을 상기 임시 기판(51) 위에서 복수의 에피택셜 구조(3)로 나누기 위한 복수의 홈(groove)(56)을 형성하는 단계(d); 및 상기 갭(531)들과 홈(56)들을 통해 상기 희생 필름 영역(521)을 에칭함으로써 상기 에피택셜 구조(3)들로부터 상기 임시 기판(51)과 희생 필름 영역(521)을 제거하는 단계(e);로 구성된다.The present invention relates to a method for manufacturing a semiconductor device, and is surrounded by a temporary substrate 51 and a plurality of sacrificial film regions 521 spaced apart from each other on the temporary substrate 51 and between the sacrificial film regions 521. (A) forming a layer structure 50 comprising a plurality of valley-and-peak regions 510; An epitaxial film layer 53 is grown epitaxially and laterally on the sacrificial film region 521 and the valley / peak region 51, and the epitaxial film layer 53 and the valley / peak region 51 are grown epitaxially and laterally. (B) forming gaps 531 formed between the peak regions 51; (C) forming a conductive layer (54) in contact with the epitaxial film layer (53); (D) forming a plurality of grooves (56) for dividing the epitaxial film layer (53) and the conductive layer (54) into a plurality of epitaxial structures (3) on the temporary substrate (51); And removing the temporary substrate 51 and the sacrificial film region 521 from the epitaxial structures 3 by etching the sacrificial film region 521 through the gaps 531 and the grooves 56. (e);

Description

반도체 소자 제조 방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICES}Semiconductor device manufacturing method {METHOD FOR FABRICATING SEMICONDUCTOR DEVICES}

이 출원은 2010년 9월 28일자로 출원된 타이완 특허출원 제099132768호의 우선권을 청구한다.This application claims the priority of Taiwan Patent Application No. 099132768, filed September 28, 2010.

본 발명은 반도체 소자 제조 방법에 관한 것이며, 더욱 상세히는 에피택셜 구조를 구비한 반도체 소자 제조 방법에 관한 것이다.The present invention relates to a semiconductor device manufacturing method, and more particularly to a semiconductor device manufacturing method having an epitaxial structure.

현재, 에피택셜 구조를 구비한 다양한 반도체 소자들은 대부분 에피택셜 공정을 통해 제조된다. 도 1에 나타낸 수직 전도 발광 다이오드(vertical-conducting LED)의 예를 들면, 광전자 반도체 소자(1)가 전도성 부재(11)와 상기 전도성 부재(11) 위에 배치되어 상기 전도성 부재(11)와 함께 에피택셜 구조(10)를 형성하는 에피택셜 필름층(12), 및 상기 에피택셜 구조(10)의 에피택셜 필름층(12) 위에 배치된 전극(13)으로 구성된다. 상기 에피택셜 구조(10)의 에피택셜 필름층(12)은 에피택셜 공정을 통해 형성된다. 상기 전도성 부재(11)와 전극(13)의 전기적 연결에 의해서, 전기가 상기 에피택셜 필름층(12)으로 공급되어 상기 전기가 상기 에피택셜 필름층(12)으로 공급될 때 빛이 광전자 효과를 통해 방출될 수 있다.At present, various semiconductor devices having an epitaxial structure are mostly manufactured through an epitaxial process. For example of the vertically-conducting LED shown in FIG. 1, an optoelectronic semiconductor element 1 is disposed on the conductive member 11 and the conductive member 11 to be epitaxial with the conductive member 11. An epitaxial film layer 12 forming the tactical structure 10, and an electrode 13 disposed on the epitaxial film layer 12 of the epitaxial structure 10. The epitaxial film layer 12 of the epitaxial structure 10 is formed through an epitaxial process. By the electrical connection between the conductive member 11 and the electrode 13, light is supplied to the epitaxial film layer 12 so that light is supplied to the epitaxial film layer 12 to provide an optoelectronic effect. Can be released through.

상기 광전자 반도체 소자(1)(즉, 상기 수직 전도 LED)를 제조할 때, 그 위에 형성된 에피택셜 필름층을 위해 더 좋은 격자 매치(lattice match)를 가지고 웨이퍼의 형태로 존재하는 사파이어(Al2O3) 기판이 선택되어 임시 기판(temporary substrate)으로 제공된다. 그러면, 상기 임시 기판 위에, 질화 갈륨(GaN)의 상기 에피택셜 필름층(12)이 에피택셜 방식(epitaxially)으로 성장되고, 영구 기판(permanent substrate)으로 제공되는 전도층이 상기 에피택셜 필름층 위에 형성되며, 그 뒤에 상기 임시 기판이 상기 에피택셜 필름층으로부터 제거된다. 그 후에, 상기 임시 기판이 제거된 후에 노출되는 복수의 전극들이 상기 에피택셜 필름층의 표면에 형성되고, 뒤이어 복수의 상기 광전자 반도체 소자(1)로 잘린다.When fabricating the optoelectronic semiconductor device 1 (ie the vertical conducting LED), sapphire (Al 2 O) present in the form of a wafer with a better lattice match for the epitaxial film layer formed thereon 3 ) The substrate is selected and provided as a temporary substrate. Then, on the temporary substrate, the epitaxial film layer 12 of gallium nitride (GaN) is grown epitaxially, and a conductive layer provided as a permanent substrate is provided on the epitaxial film layer. And the temporary substrate is then removed from the epitaxial film layer. Thereafter, a plurality of electrodes exposed after the temporary substrate is removed are formed on the surface of the epitaxial film layer and subsequently cut into a plurality of the optoelectronic semiconductor elements 1.

상기한 종래의 공정에서, 상기 임시 기판은 광 절연막 제거(laser lift-off) 공정이나 기계 연마(mechanical polishing) 공정을 이용하여 상기 에피택셜 필름층으로부터 제거된다. 하지만, 상기 광 절연막 제거 공정은 비교적 높은 제조비를 수반한다. 다른 한편, 상기 기계 연마 공정은 상기 에피택셜 필름층의 구조를 손상할 수 있는 잔류 응력을 유발할 수 있다.In the above conventional process, the temporary substrate is removed from the epitaxial film layer using a laser lift-off process or a mechanical polishing process. However, the optical insulating film removing process involves a relatively high manufacturing cost. On the other hand, the mechanical polishing process may cause residual stresses that may damage the structure of the epitaxial film layer.

그러므로, 본 발명의 목적은 종래 기술의 상기한 문제점을 극복할 수 있는 반도체 소자 제조 방법을 제공하는 것이다.It is therefore an object of the present invention to provide a method for manufacturing a semiconductor device which can overcome the above problems of the prior art.

본 발명에 따른 반도체 소자 제조 방법은, 임시 기판과 상기 임시 기판 위에서 간격을 두고 떨어져 있는 복수의 희생 필름 영역, 및 상기 희생 필름 영역들 사이에 둘러싸인 복수의 밸리/피크(valley-and-peak) 영역을 포함하는 층 구조를 형성하는 단계(a)와; 상기 희생 필름 영역과 상기 밸리/피크 영역 위에 에피택셜 방식으로 그리고 수평으로(laterally) 에피택셜 필름층을 성장시키고, 상기 에피택셜 필름층과 상기 밸리/피크 영역 사이에 둘러싸여 형성된 갭들이 형성되는 단계(b); 상기 에피택셜 필름층에 접촉되는 전도층을 형성하는 단계(c); 상기 에피택셜 필름층과 전도층을 상기 임시 기판 위에서 복수의 에피택셜 구조로 나누기 위한 복수의 홈(groove)을 형성하는 단계(d); 및 상기 갭들과 홈들을 통해 상기 희생 필름 영역을 에칭함으로써 상기 에피택셜 구조들로부터 상기 임시 기판과 희생 필름 영역을 제거하는 단계(e);로 구성된다.The semiconductor device manufacturing method according to the present invention includes a plurality of sacrificial film regions spaced apart from the temporary substrate and the temporary substrate, and a plurality of valley-and-peak regions surrounded by the sacrificial film regions. (A) forming a layer structure comprising a; Growing an epitaxial film layer epitaxially and laterally over the sacrificial film region and the valley / peak region, and forming gaps formed surrounded between the epitaxial film layer and the valley / peak region ( b); (C) forming a conductive layer in contact with the epitaxial film layer; (D) forming a plurality of grooves for dividing the epitaxial film layer and the conductive layer into a plurality of epitaxial structures on the temporary substrate; And (e) removing the temporary substrate and the sacrificial film region from the epitaxial structures by etching the sacrificial film region through the gaps and grooves.

본 발명은 상기 홈들에 의해 복수의 에피택셜 구조를 간단하게 분리하기 위하여, 상기 희생 필름 영역과 밸리/피크 영역 및 상기 임시 기판과 에피택셜 필름층 사이에 형성된 상기 갭들을 협력하여 사용하면, 상기 임시 기판의 제거 속도가 증대될 수 있다. 그러므로, 반도체 소자가 어떠한 잔류 응력 문제와 접하지 않으면서 시간 절약과 비용 효과적인 방법으로 제조될 수 있다.The present invention uses the gaps formed between the sacrificial film region and the valley / peak region and the temporary substrate and the epitaxial film layer together to easily separate a plurality of epitaxial structures by the grooves. The removal rate of the substrate can be increased. Therefore, the semiconductor device can be manufactured in a time-saving and cost-effective manner without encountering any residual stress problem.

첨부하는 도면을 참조하면, 본 발명의 다른 특징과 장점이 하기의 본 발명의 바람직한 실시예의 상세한 설명에서 자명해질 것이다.
도 1은 종래의 수직 전도 발광 다이오드의 사시도이다.
도 2는 본 발명에 따른 반도체 소자 제조 방법의 바람직한 제1실시예를 나타낸 플로차트이다.
도 3은 도 2에 나타낸 바람직한 제1실시예에 따라 제조된 반도체 소자의 사시도이다.
도 4는 도 2에 나타낸 바람직한 제1실시예의 21 단계를 도시한 개략도이다.
도 5는 도 2에 나타낸 바람직한 제1실시예의 22 단계를 도시한 개략도이다.
도 6은 도 2에 나타낸 바람직한 제1실시예의 23 단계를 도시한 개략도이다.
도 7 및 도 8은 도 2에 나타낸 바람직한 제1실시예의 24 단계를 도시한 사시도이다.
도 9는 도 2에 나타낸 바람직한 제1실시예의 24 단계에서 반사 전도성 필름과 전도성 필름을 포함하는 전도층을 형성하는 단계를 도시한 사시도이다.
도 10은 도 2에 나타낸 바람직한 제1실시예의 25 단계를 도시한 사시도이다.
도 11은 도 2에 나타낸 바람직한 제1실시예의 22 단계에서 희생 필름층을 평판 인쇄로 에칭하여 희생 필름 영역과 밸리/피크 영역을 동시에 형성하는 단계를 도시한 개략도이다.
도 12는 브리지 섹션(bridging section)에 의해 연결된 복수의 상호 연결형 전도성 부재를 도시한 사시도이다.
도 13 및 도 14는 본 발명의 바람직한 제2실시예에 따른 반도체 소자 제조 방법의 24 단계를 나타낸 사시도이다.
도 15는 본 발명에 따른 반도체 소자 제조 방법의 바람직한 제3실시예를 나타낸 플로차트이다.
도 16은 도 6의 구조를 나타낸 사진이다.
도 17은 도 16에 나타낸 직사각형 영역의 확대 영상이다.With reference to the accompanying drawings, other features and advantages of the present invention will become apparent from the following detailed description of preferred embodiments of the invention.
1 is a perspective view of a conventional vertical conducting light emitting diode.
2 is a flowchart showing a first preferred embodiment of the semiconductor device manufacturing method according to the present invention.
3 is a perspective view of a semiconductor device manufactured according to the first preferred embodiment shown in FIG.
4 is a schematic diagram showing 21 steps of the first preferred embodiment shown in FIG.
FIG. 5 is a schematic diagram showing 22 steps of the first preferred embodiment shown in FIG.
FIG. 6 is a schematic diagram showing step 23 of the first preferred embodiment shown in FIG.
7 and 8 are perspective views showing the 24 steps of the first preferred embodiment shown in FIG.
FIG. 9 is a perspective view illustrating a step of forming a conductive layer including a reflective conductive film and a conductive film in step 24 of the first preferred embodiment shown in FIG. 2.
FIG. 10 is a perspective view showing 25 steps of the first preferred embodiment shown in FIG.
FIG. 11 is a schematic view of simultaneously forming a sacrificial film region and a valley / peak region by etching the sacrificial film layer by flat printing in step 22 of the first preferred embodiment shown in FIG.
12 is a perspective view of a plurality of interconnected conductive members connected by a bridging section.
13 and 14 are perspective views illustrating 24 steps of a method of manufacturing a semiconductor device according to a second exemplary embodiment of the present invention.
15 is a flowchart showing a third preferred embodiment of the semiconductor device manufacturing method according to the present invention.
16 is a photograph showing the structure of FIG. 6.
FIG. 17 is an enlarged image of the rectangular area shown in FIG. 16.

본 발명이 첨부하는 바람직한 실시예를 참조하여 더욱 상세하게 설명되기 전에, 여기에서 발표되는 동안 동일한 요소는 동일한 참조 번호에 의해 표시됨을 주목해야 한다.Before the present invention is described in more detail with reference to the accompanying preferred embodiments, it should be noted that the same elements are denoted by the same reference numerals while being presented herein.

도 2와 도 3을 참조하면, 도 3에 나타낸 에피택셜 구조(3)는 도 2에 나타낸 본 발명의 반도체 소자 제조 방법의 바람직한 제1실시예에 따라 형성된다. 도 1에 나타낸 것과 유사한 반도체 소자(4)는 상기 에피택셜 구조(3) 위에 전극(40)(도면에 가상 선으로 나타냄)을 형성함으로써 완성된다.2 and 3, the epitaxial structure 3 shown in FIG. 3 is formed according to the first preferred embodiment of the semiconductor device manufacturing method of the present invention shown in FIG. A semiconductor device 4 similar to that shown in FIG. 1 is completed by forming an electrode 40 (shown in phantom lines in the figure) on the epitaxial structure 3.

도 3을 참조하면, 본 발명에 따른 상기 반도체 소자(4)는 상기 에피택셜 구조(3) 및 상기 에피택셜 구조(3) 위에 배치된 전극(40)을 포함한다. 상기 에피택셜 구조(3)는 전도성 부재(31)와 상기 전도성 부재(31) 위에 배치된 에피택셜 유닛(32)을 구비하고 있다.Referring to FIG. 3, the semiconductor device 4 according to the present invention includes the epitaxial structure 3 and an electrode 40 disposed on the epitaxial structure 3. The epitaxial structure 3 includes a conductive member 31 and an epitaxial unit 32 disposed on the conductive member 31.

상기 에피택셜 유닛(32)과 전극(40) 및 상기 전도성 부재(31)는 전기적으로 연결되고, 전기가 상기 에피택셜 유닛(32)으로 공급되어 빛이 광전자 효과를 통해 방출될 수 있다.The epitaxial unit 32, the electrode 40, and the conductive member 31 may be electrically connected to each other, and electricity may be supplied to the epitaxial unit 32 to emit light through the optoelectronic effect.

도 2에 나타낸 바와 같이, 본 발명에 따른 반도체 소자 제조 방법의 바람직한 제1실시예는 21에서 25 단계를 포함한다.As shown in Fig. 2, the first preferred embodiment of the semiconductor device manufacturing method according to the present invention includes 21 to 25 steps.

도 2와 도 4를 참조하면, 21 단계에서, 예를 들어 산화 실리콘(SiOx)으로 만들어진 희생 필름층(52)이 사파이어(Al2O3) 임시 기판(51) 위에 형성된다.2 and 4, in step 21, a sacrificial film layer 52 made of, for example, silicon oxide (SiO x ) is formed on the sapphire (Al 2 O 3 ) temporary substrate 51.

도 2와 도 5를 참조하면, 22 단계에서, 간격을 두고 떨어져 있는 복수의 희생 필름 영역(521)과 상기 희생 필름 영역(521)들 사이에 둘러싸인 복수의 밸리/피크(valley-and-peak) 영역(510)을 포함하는 층 구조(50)가 형성된다. 이 실시예에서, 상기 층 구조(50)는 평판 인쇄 기술을 이용하여 형성한다. 특별히, 상기 희생 필름층(52)은 상기 희생 필름 영역(521)과 상기 임시 기판(51)의 영역을 노출하는 복수의 노출 영역(522)을 형성하도록 패턴이 형성된다. 그러면, 상기 노출 영역(522)에 의해 노출된 임시 기판(51)의 영역은 복수의 피크(512)와 밸리(513)를 형성하도록 거칠어진다. 상기 노출 영역(522)과 피크(512)들과 밸리(513)들은 밸리/피크(valley-and-peak) 영역(510)을 설정한다. 이 실시예에서, 상기 희생 필름 영역(521)은 대체로 평행한 복수의 스트립(strip)으로 구성된다. 상기 피크(512)들과 밸리(513)들은 에칭과 유도결합 플라스마(ICP; Inductively Coupled Plasma) 방법을 이용하여 상기 노출 영역(522)에 의해 노출되는 상기 기판(51)의 영역을 거칠게 만드는 것에 의해 형성된다.2 and 5, in step 22, a plurality of valley-and-peaks surrounded by spaced apart plurality of sacrificial film regions 521 and the sacrificial film regions 521 are provided. A layer structure 50 is formed that includes regions 510. In this embodiment, the layer structure 50 is formed using a flat printing technique. In particular, the sacrificial film layer 52 is patterned to form a plurality of exposed regions 522 exposing the sacrificial film region 521 and the region of the temporary substrate 51. Then, the area of the temporary substrate 51 exposed by the exposed area 522 is roughened to form a plurality of peaks 512 and valleys 513. The exposed area 522, the peaks 512, and the valleys 513 set up a valley-and-peak area 510. In this embodiment, the sacrificial film region 521 consists of a plurality of strips that are generally parallel. The peaks 512 and valleys 513 are roughened by the roughening of the area of the substrate 51 exposed by the exposed area 522 using an etching and inductively coupled plasma (ICP) method. Is formed.

도 2와 도 6을 참조하면, 23 단계에서, 질화 갈륨(GaN) 계열 반도체 물질로 만들어질 수 있는 에피택셜 필름층(53)이 상기 희생 필름 영역(521)과 상기 밸리/피크 영역(510) 위에 에피택셜 방식으로 그리고 수평으로(laterally) 성장된다. 그러므로, 복수의 갭(531)이 상기 에피택셜 필름층(53)과 상기 밸리/피크 영역(510)들 사이에 둘러싸여 형성된다. 도 6의 구조를 보여주는 사진이 도 16에 나타내져 있다. 도 17은 도 16에 나타낸 직사각형 영역의 확대 영상으로, 상기 갭(531)들의 상세한 구조를 보여주고 있다. 상기 갭(531)들의 존재는 실제 접촉 영역과 상기 에피택셜 필름층(53)과 임시 기판(51) 사이의 접촉 강도를 크게 줄일 수 있으며, 이에 따라서 그 다음 단계에서 상기 에피택셜 필름층(53)을 임시 기판(51)으로부터 제거할 때 에칭 시간을 줄인다.2 and 6, in step 23, an epitaxial film layer 53, which may be made of a gallium nitride (GaN) -based semiconductor material, includes the sacrificial film region 521 and the valley / peak region 510. Growing epitaxially and laterally in the stomach. Therefore, a plurality of gaps 531 are formed surrounded by the epitaxial film layer 53 and the valley / peak regions 510. A photo showing the structure of FIG. 6 is shown in FIG. 16. FIG. 17 is an enlarged image of the rectangular area shown in FIG. 16, showing a detailed structure of the gaps 531. The presence of the gaps 531 can greatly reduce the contact strength between the actual contact area and the epitaxial film layer 53 and the temporary substrate 51, and thus the epitaxial film layer 53 in the next step. Is removed from the temporary substrate 51 to reduce the etching time.

도 2와 도 7 및 도 8을 참조하면, 24 단계에서, 상기 에피택셜 필름층(53)에 접촉되는 전도층(54)이 형성되고, 상기 에피택셜 필름층(53)과 전도층(54)을 상기 임시 기판(51) 위에서 복수의 에피택셜 구조(3)로 나누기 위한 복수의 홈(groove)(56)이 형성된다. 더 구체적으로는, 상기 전도층(54)이 형성된 후, 패턴 마스크(55)가 사진 평판술에 의해 상기 전도층(54) 위에 형성되어 상기 전도층(54)의 상면을 부분적으로 커버하며, 상기 홈(56)들이 에칭, 예를 들어 드라이 에칭에 의해 형성되고, 상기 패턴 마스크(55)에 의해 커버되지 않은 상기 전도층(54)이 상기 에피택셜 필름층(53)을 향해 상기 임시 기판(51)의 일부까지 노출되며, 뒤이어 상기 패턴 마스크(55)를 제거한다. 상기 에피택셜 필름층(53)은 상기 홈(56)들에 의해 복수의 에피택셜 유닛(32)으로 분리된다. 상기 전도층(54)은 상기 홈(56)들에 의해 복수의 전도성 부재(31)로 분리된다. 상기 에피택셜 유닛(32)들과 전도성 부재(31)들은 협력하여 상기 에피택셜 구조(3)를 설정한다(도 8 참조).2, 7, and 8, in step 24, a conductive layer 54 in contact with the epitaxial film layer 53 is formed, and the epitaxial film layer 53 and the conductive layer 54 are formed. A plurality of grooves 56 are formed on the temporary substrate 51 to divide the plurality of epitaxial structures 3 into a plurality of epitaxial structures 3. More specifically, after the conductive layer 54 is formed, a pattern mask 55 is formed on the conductive layer 54 by photolithography to partially cover the top surface of the conductive layer 54. The grooves 56 are formed by etching, for example dry etching, and the conductive layer 54 not covered by the pattern mask 55 faces the epitaxial film layer 53 toward the temporary substrate 51. Is exposed to a portion, followed by removing the pattern mask 55. The epitaxial film layer 53 is separated into a plurality of epitaxial units 32 by the grooves 56. The conductive layer 54 is separated into a plurality of conductive members 31 by the grooves 56. The epitaxial units 32 and the conductive members 31 cooperate to set up the epitaxial structure 3 (see FIG. 8).

이 실시예에서, 상기 전도층(54)은 단일 층 구조를 가진다. 하지만, 도 9를 참조하면, 상기 에피택셜 필름층(53) 위에 반사 전도성 필름(541)을 형성하고, 뒤이어 상기 반사 전도성 필름(541) 위에 전도성 필름(542)을 형성함으로써 상기 전도층(54)이 형성될 수 있다. 상기 반사 전도성 필름(541)은 금속, 합금 또는 전도성 물질로 코팅된 유전체로 만들어진다. 그러므로, 전기를 공급하기 위한 상기 전극(40)을 작동할 뿐만 아니라 상기 전도층(54)이 또한 빛을 반사할 수 있다.In this embodiment, the conductive layer 54 has a single layer structure. However, referring to FIG. 9, the conductive layer 54 is formed by forming the reflective conductive film 541 on the epitaxial film layer 53 and then forming the conductive film 542 on the reflective conductive film 541. This can be formed. The reflective conductive film 541 is made of a dielectric coated with a metal, alloy or conductive material. Therefore, in addition to operating the electrode 40 for supplying electricity, the conductive layer 54 can also reflect light.

도 2와 도 10을 참조하면, 25 단계에서, 상기 홈(56)들과 갭(531)들을 통해 상기 희생 필름 영역(521)을 에칭, 예를 들어, 습식 에칭함으로써 상기 에피택셜 구조(3)들로부터 상기 임시 기판(51)과 희생 필름 영역(521)이 제거된다. 더 구체적으로는, 에칭제가 상기 홈(56)들을 통해 흘러 상기 희생 필름 영역(521)의 주변부에 도달함에 따라 상기 희생 필름 영역(521)을 습식 에칭한다. 이때, 상기 에칭제는 상기 임시 기판(51)으로부터 상기 에피택셜 구조(3)를 빠르고 간단하게 제거하기 위하여 상기 갭(531)들을 통해 상기 에픽택셜 필름층(53)과 상기 전도성 부재(31)의 접점(interface)으로 흐른다.2 and 10, in step 25, the epitaxial structure 3 is etched by, for example, wet etching the sacrificial film region 521 through the grooves 56 and the gaps 531. The temporary substrate 51 and the sacrificial film region 521 are removed. More specifically, an etchant flows through the grooves 56 to wet etch the sacrificial film region 521 as it reaches the periphery of the sacrificial film region 521. In this case, the etchant may remove the epitaxial film layer 53 and the conductive member 31 through the gaps 531 to quickly and simply remove the epitaxial structure 3 from the temporary substrate 51. It flows to the interface.

게다가, 상기 임시 기판(51)이 상기 제1실시예의 22 단계에서 상기 피크(512)들과 밸리(513)를 형성하도록 거칠게 만들어지기는 하지만, 실제로 상기 임시 기판(51)은 21 단계에서 상기 임시 기판(51) 위에 상기 희생 필름층(52)을 형성하기 전에 상기 임시 기판(51) 위에 상기 피크(512)들과 밸리(513)를 형성하도록 거칠게 만들어질 수 있다. 부가적으로, 상기와 같이 거칠게 만들어진 임시 기판(51)은 그 다음 단계를 용이하게 하기 위해 더 큰 공간을 가지는 상기 갭(531)들을 제공하기 위하여 상기 희생 필름 영역(521)을 형성한 후에 상기 피크(512)들과 밸리(513) 사이의 높이 차이를 증대시켜 더 거칠게 만들어질 수 있다. 선택적으로, 22 단계에서, 도 11에 나타낸 바와 같이, 상기 희생 필름층(52)이 상기 희생 필름 영역(521)들과 상기 밸리/피크 영역(510)들을 동시에 형성하도록 평판 인쇄로 에칭될 수 있다. 상기 밸리/피크 영역(510)들 각각은 복수의 피크(512)와 밸리(513)를 가진다. 상기 임시 기판(51)은 상기 밸리/피크 영역(510)의 밸리(513)들에서 노출된다. 선택적으로, 22 단계는 상기한 방법을 결합하여 수행될 수 있다. 물론, 에칭 방법은 ICP 방법으로 한정되지 않고, 습식 에칭 방법, 반응성 이온 에칭 방법와 같은 다른 방법이 이용될 수 있다.Moreover, although the temporary substrate 51 is made rough so as to form the valleys 513 with the peaks 512 in step 22 of the first embodiment, in practice, the temporary substrate 51 may be roughened in step 21. The peaks 512 and the valleys 513 may be formed on the temporary substrate 51 before the sacrificial film layer 52 is formed on the substrate 51. In addition, the temporary substrate 51 made as rough as described above has the peak after forming the sacrificial film region 521 to provide the gaps 531 with a larger space to facilitate the next step. The height difference between the 512 and the valley 513 can be made rougher. Optionally, in step 22, as shown in FIG. 11, the sacrificial film layer 52 may be etched by flat printing to simultaneously form the sacrificial film regions 521 and the valley / peak regions 510. . Each of the valley / peak regions 510 has a plurality of peaks 512 and valleys 513. The temporary substrate 51 is exposed in the valleys 513 of the valley / peak region 510. Optionally, step 22 can be performed in combination with the methods described above. Of course, the etching method is not limited to the ICP method, and other methods such as a wet etching method and a reactive ion etching method may be used.

도 12를 참조하면, 패턴 마스크(도시하지 않음)는 상호 연결 부분을 구비한 구조로 되어 상기 전도성 부재(31)들 중 인접한 전도성 부재들이 브리지 섹션(543)에 의해 서로 연결된다. 그러므로, 복수의 상호 연결형 에피택셜 구조(3)가 상기 임시 기판(51)으로부터 제거된 후에 완성되고, 다양한 반도체 소자(4)가 상기 전극(40)을 형성하고 차후에 절단을 수행함에 따라 완성된다.Referring to FIG. 12, a pattern mask (not shown) has a structure having interconnection portions such that adjacent conductive members of the conductive members 31 are connected to each other by a bridge section 543. Therefore, a plurality of interconnected epitaxial structures 3 are completed after being removed from the temporary substrate 51, and various semiconductor elements 4 are completed by forming the electrode 40 and subsequently cutting it.

상기한 바와 같이, 본 발명의 반도체 소자 제조 방법에 따르면, 상기 임시 기판(51)의 제거 속도가 상기 희생 필름 영역(521)에 의해 증대됨을 알 수 있다. 게다가, 상기 임시 기판(51) 위에 상기 밸리/피크 영역을 형성함에 의해서, 상기 갭(531)들이 상기 에피택셜 필름층(53)이 형성될 때 상기 에피택셜 필름층(53)과 상기 임시 기판(51)의 접점에 형성될 수 있다. 그러므로, 상기 에피택셜 구조(3)가 상기 임시 기판(51)으로부터 더 빨리 제거될 수 있다.As described above, according to the semiconductor device manufacturing method of the present invention, it can be seen that the removal speed of the temporary substrate 51 is increased by the sacrificial film region 521. In addition, by forming the valley / peak region on the temporary substrate 51, the epitaxial film layer 53 and the temporary substrate (when the gaps 531 are formed when the epitaxial film layer 53 is formed). 51). Therefore, the epitaxial structure 3 can be removed more quickly from the temporary substrate 51.

본 발명에 있어서, 상기 갭(531)들의 형성은 상기 에피택셜 필름층(53)과 임시 기판(51) 사이의 접촉 표면적과 접촉 강도를 감소할 뿐만 아니라, 상기 에칭제의 접촉 표면적 또한 증대하며, 이에 따라서 상기 임시 기판(51)으로부터 상기 에피택셜 구조(3)의 제거를 빨리 수행할 수 있다. 게다가, 상기 방법은 잠재적으로 잔류 응력을 초래하는 연삭 공정을 수반하지 않기 때문에, 상기 에피택셜 구조(3)의 구조성 짜임새(structural integrity)가 보장될 수 있고, 이에 따라서 본 발명의 방법에 따라 만들어지는 반도체 소자(4)의 성능을 개선할 수 있다.In the present invention, the formation of the gaps 531 not only reduces the contact surface area and the contact strength between the epitaxial film layer 53 and the temporary substrate 51, but also increases the contact surface area of the etchant, Accordingly, the epitaxial structure 3 can be quickly removed from the temporary substrate 51. In addition, since the method does not involve a grinding process that potentially leads to residual stresses, the structural integrity of the epitaxial structure 3 can be ensured and thus made according to the method of the present invention. Losing performance of the semiconductor device 4 can be improved.

도 13과 도 14를 참조하면, 본 발명에 따른 반도체 소자 제조 방법의 바람직한 제2실시예가 제시된다. 바람직한 상기 제2실시예의 방법은 24 단계에서 패턴 마스크(55)가 평판 인쇄 기술을 이용하여 상기 에피택셜 필름층(53) 위에 형성되는 것을 제외하고, 상기 제1실시예의 방법과 유사하다. 상기 패턴 마스크(55)는 상기 에피택셜 필름층(53)을 부분적으로 커버하고 복수의 에피택셜 표면 영역 각각을 노출하기 위한 복수의 관통 홀들을 설정한다. 다음으로, 도 14에 나타낸 바와 같이, 간격을 두고 떨어져 있는 복수의 전도성 부재(31)가 상기 관통 홀들 안에 있는 상기 에피택셜 표면 영역 위에 개별적으로 형성된다. 마지막으로, 상기 패턴 마스크(55)가 제거되고, 그 다음에 상기 간격을 두고 떨어져 있는 전도성 부재(31)들이 에칭 마스크로 사용되고, 도 8에 도시한 것과 유사한 복수의 홈(56)을 형성하기 위하여 상기 패턴 마스크(55) 아래의 상기 에피택셜 필름층(53)과 희생 필름 영역(521)이 상기 임시 기판(51)의 일부가 그 아래에 노출될 때까지 제거된다. 상기 에피택셜 필름층(53)은 상기 홈(56)들에 의해 복수의 에피택셜 유닛(32)으로 분리된다. 상기 에피택셜 유닛(32)과 전도성 부재(31)는 협력하여 상기 에피택셜 구조(3)를 설정한다.13 and 14, a second preferred embodiment of the semiconductor device manufacturing method according to the present invention is presented. The method of the second preferred embodiment is similar to that of the first embodiment except that in step 24 a pattern mask 55 is formed on the epitaxial film layer 53 using a flatbed printing technique. The pattern mask 55 partially covers the epitaxial film layer 53 and sets a plurality of through holes for exposing each of the plurality of epitaxial surface regions. Next, as shown in FIG. 14, a plurality of spaced apart conductive members 31 are formed separately on the epitaxial surface region in the through holes. Finally, the pattern mask 55 is removed, and then the spaced apart conductive members 31 are used as etching masks to form a plurality of grooves 56 similar to that shown in FIG. The epitaxial film layer 53 and the sacrificial film region 521 under the pattern mask 55 are removed until a portion of the temporary substrate 51 is exposed thereunder. The epitaxial film layer 53 is separated into a plurality of epitaxial units 32 by the grooves 56. The epitaxial unit 32 and the conductive member 31 cooperate to set up the epitaxial structure 3.

상기 제1실시예와 다른 이 실시예에서, 각각의 전도성 부재(31)들은 상기 패턴 마스크(55)에 의해 설정된 관통 홀 안에 직접 형성되고, 그 다음에 상기 에피택셜 필름층(53)을 에칭하는 동안 에칭 마스크로 사용되며, 이에 따라서 상기 에피택셜 필름층(53)이 복수의 에피택셜 유닛(32)으로 분리된다.In this embodiment different from the first embodiment, each of the conductive members 31 is formed directly in the through hole set by the pattern mask 55, and then etching the epitaxial film layer 53. Is used as an etch mask, thereby separating the epitaxial film layer 53 into a plurality of epitaxial units 32.

도 15를 참조하면, 본 발명에 따른 반도체 소자 제조 방법의 바람직한 제3실시예가 제시된다. 바람직한 상기 제3실시예의 방법은, 상기 25 단계 이후에, 상기 제3실시예에서, 상기 에피택셜 구조(3)들 각각의 표면 위에 전극(40)을 형성하는 26 단계를 더 포함하여 구성되는 것을 제외하고, 상기 제1 및 제2실시예의 방법과 유사하다. 그러므로, 상기 전극(40)과 전도성 부재(31)를 통해 공급되는 전기에 의해 작동될 수 있는 적어도 하나의 반도체 소자(4)가 완성된다.Referring to Fig. 15, a third preferred embodiment of the semiconductor device manufacturing method according to the present invention is presented. The method of the third preferred embodiment further comprises, after the twenty-five step, in the third embodiment, further comprising the step of forming an electrode 40 on the surface of each of the epitaxial structures 3. Except for the above, the method is similar to that of the first and second embodiments. Therefore, at least one semiconductor element 4 which can be operated by electricity supplied through the electrode 40 and the conductive member 31 is completed.

요약하면, 본 발명의 반도체 소자 제조 방법에서, 상기 홈(56)들에 의해 복수의 에피택셜 구조(3)를 간단하게 분리하기 위하여, 상기 희생 필름 영역(521)과 밸리/피크 영역(510) 및 상기 임시 기판(51)과 에피택셜 필름층(53) 사이에 형성된 상기 갭(531)들을 협력하여 사용하면, 상기 임시 기판(51)의 제거 속도가 증대될 수 있다. 그러므로, 반도체 소자가 어떠한 잔류 응력 문제와 접하지 않으면서 시간 절약과 비용 효과적인 방법으로 제조될 수 있다.In summary, in the method of manufacturing a semiconductor device of the present invention, in order to simply separate the plurality of epitaxial structures 3 by the grooves 56, the sacrificial film region 521 and the valley / peak region 510 are separated. And when the gaps 531 formed between the temporary substrate 51 and the epitaxial film layer 53 are cooperatively used, the removal speed of the temporary substrate 51 may be increased. Therefore, the semiconductor device can be manufactured in a time-saving and cost-effective manner without encountering any residual stress problem.

본 발명이 비록 가장 실용적이고 바람직한 실시예를 고려한 것과 관련하여 언급되고 있기는 하지만, 본 발명은 상기한 실시예에 한정되지 않고 그 정신과 가장 광범위한 해석의 범위 및 동등한 방식 안에 포함되는 다양한 방식을 커버함을 의미하는 것으로 이해된다.Although the invention has been described in connection with consideration of the most practical and preferred embodiments, the invention is not limited to the embodiments described above but covers various ways that fall within the spirit and broad scope of interpretation and equivalent manner. It is understood to mean.

1: 반도체 소자 10: 에피택셜 구조
11: 전도성 부재 12: 에피택셜 필름층
13: 전극 3: 에피택셜 구조
31: 전도성 부재 32: 에피택셜 유닛
4: 반도체 소자 40: 전극
50: 층 구조 51: 임시 기판
510: 밸리/피크 영역 512: 피크
513: 밸리 52: 희생 필름층
521: 희생 필름 영역 522: 노출 영역
53: 에피택셜 필름층 531: 갭
54: 전도층 541: 반사 전도성 필름
542: 전도성 필름 55: 패턴 마스크
56: 홈1: Semiconductor Device 10: Epitaxial Structure
11: conductive member 12: epitaxial film layer
13: electrode 3: epitaxial structure
31: conductive member 32: epitaxial unit
4: semiconductor element 40: electrode
50: layer structure 51: temporary substrate
510: valley / peak area 512: peak
513: Valley 52: sacrificial film layer
521: sacrificial film area 522: exposed area
53: epitaxial film layer 531: gap
54: conductive layer 541: reflective conductive film
542: conductive film 55: pattern mask
56: home

Claims (8)

임시 기판(51)과 상기 임시 기판(51) 위에서 간격을 두고 떨어져 있는 복수의 희생 필름 영역(521), 및 상기 희생 필름 영역(521)들 사이에 둘러싸인 복수의 밸리/피크(valley-and-peak) 영역(510)을 포함하는 층 구조(50)를 형성하는 단계(a)와;
상기 희생 필름 영역(521)과 상기 밸리/피크 영역(510) 위에 에피택셜 방식으로 그리고 수평으로(laterally) 에피택셜 필름층(53)을 성장시키고, 상기 에피택셜 필름층(53)과 상기 밸리/피크 영역(510) 사이에 둘러싸여 형성된 갭(531)들이 형성되는 단계(b);
상기 에피택셜 필름층(53)에 접촉되는 전도층(54)을 형성하는 단계(c);
상기 에피택셜 필름층(53)과 전도층(54)을 상기 임시 기판(51) 위에서 복수의 에피택셜 구조(3)로 나누기 위한 복수의 홈(groove)(56)을 형성하는 단계(d); 및
상기 갭(531)들과 홈(56)들을 통해 상기 희생 필름 영역(521)을 에칭함으로써 상기 에피택셜 구조(3)들로부터 상기 임시 기판(51)과 희생 필름 영역(521)을 제거하는 단계(e);
로 구성되는 것을 특징으로 하는 반도체 소자 제조 방법.A plurality of sacrificial film regions 521 spaced apart over the temporary substrate 51 and the temporary substrate 51, and a plurality of valley-and-peaks surrounded between the sacrificial film regions 521. (A) forming a layer structure 50 comprising a region 510;
An epitaxial film layer 53 is grown epitaxially and laterally on the sacrificial film region 521 and the valley / peak region 510, and the epitaxial film layer 53 and the valley / (B) forming gaps 531 formed between the peak regions 510;
(C) forming a conductive layer (54) in contact with the epitaxial film layer (53);
(D) forming a plurality of grooves (56) for dividing the epitaxial film layer (53) and the conductive layer (54) into a plurality of epitaxial structures (3) on the temporary substrate (51); And
Removing the temporary substrate 51 and the sacrificial film region 521 from the epitaxial structures 3 by etching the sacrificial film region 521 through the gaps 531 and the grooves 56 ( e);
The semiconductor device manufacturing method characterized by the above-mentioned. 제 1 항에 있어서, 상기 층 구조(50)를 형성하는 단계는
상기 희생 필름 영역(521)과 상기 임시 기판(51)의 영역을 노출하는 복수의 노출 영역(522)을 형성하도록 상기 임시 기판(51) 위에 희생 필름층(52)을 형성하여 패턴을 형성하고, 상기 노출 영역(522)에 의해 노출된 임시 기판(51)의 영역에 복수의 피크(512)와 밸리(513)를 형성하고, 상기 노출 영역(522)과 피크(512)들과 밸리(513)들은 밸리/피크(valley-and-peak) 영역(510)을 설정하는 단계를 포함하여 구성되는 것을 특징으로 하는 반도체 소자 제조 방법.The method of claim 1, wherein forming the layer structure 50
The sacrificial film layer 52 is formed on the temporary substrate 51 to form a plurality of exposed regions 522 exposing the sacrificial film region 521 and the region of the temporary substrate 51 to form a pattern. A plurality of peaks 512 and valleys 513 are formed in an area of the temporary substrate 51 exposed by the exposed area 522, and the exposed areas 522 and peaks 512 and valleys 513. And setting up a valley-and-peak region (510). 제 1 항에 있어서, 상기 층 구조(50)를 형성하는 단계는 상기 임시 기판(51) 위에 상기 희생 필름층(52)을 형성하기 전에 상기 임시 기판(51) 위에 상기 피크(512)들과 밸리(513)들을 형성하고, 상기 희생 필름 영역(521)과 상기 임시 기판(51)의 영역을 노출하는 복수의 노출 영역(522)을 형성하도록 상기 희생 필름층(52)에 패턴을 형성하고, 상기 노출 영역(522)을 경유해 노출되는 피크(512)들과 밸리(513)들은 밸리/피크(valley-and-peak) 영역(510)을 설정하는 단계를 포함하여 구성되는 것을 특징으로 하는 반도체 소자 제조 방법.The method of claim 1, wherein forming the layer structure 50 comprises valleys with the peaks 512 on the temporary substrate 51 before forming the sacrificial film layer 52 on the temporary substrate 51. And forming a pattern in the sacrificial film layer 52 to form a plurality of exposed regions 522 exposing the sacrificial film region 521 and the region of the temporary substrate 51. The peaks 512 and valleys 513 exposed through the exposed area 522 may be configured to include setting a valley-and-peak area 510. Manufacturing method. 제 1 항에 있어서, 상기 층 구조(50)를 형성하는 단계는 상기 희생 필름 영역(521)들과 상기 밸리/피크 영역(510)들을 동시에 형성하도록 상기 임시 기판(51) 위에 희생 필름층(52)을 형성하여 평판 인쇄로 에칭하고, 상기 밸리/피크 영역(510)들 각각은 복수의 피크(512)와 밸리(513)를 가지며, 상기 임시 기판(51)은 상기 밸리/피크 영역(510)의 밸리(513)들에서 노출되는 단계를 포함하여 구성되는 것을 특징으로 하는 반도체 소자 제조 방법.The sacrificial film layer 52 over the temporary substrate 51 of claim 1, wherein the forming of the layer structure 50 comprises simultaneously forming the sacrificial film regions 521 and the valley / peak regions 510. ) And etching by flat printing, each of the valleys / peak regions 510 having a plurality of peaks 512 and valleys 513, and the temporary substrate 51 having the valleys / peak regions 510. And exposing at valleys (513) of the semiconductor device. 제 1 항에 있어서, 상기 d 단계 전에, 상기 에피택셜 필름층(53) 위에 상기 에피택셜 필름층(53)을 부분적으로 커버하는 패턴 마스크(55)를 형성하고, 상기 d 단계에서 상기 에피택셜 필름층(53) 위에 형성되는 상기 전도층(54)을 상기 패턴 마스크(55)에 의해 복수의 전도성 부재(31)로 분리하는 단계를 더 포함하여 구성되는 것을 특징으로 하는 반도체 소자 제조 방법.The pattern mask 55 of claim 1, wherein the pattern mask 55 partially covers the epitaxial film layer 53 on the epitaxial film layer 53 before the d step, and in the d step, the epitaxial film is formed. Separating the conductive layer (54) formed on the layer (53) into a plurality of conductive members (31) by the pattern mask (55). 제 5 항에 있어서, d 단계에서, 상기 패턴 마스크(55)를 제거하고 상기 패턴 마스크(55) 아래의 상기 에피택셜 필름층(53)의 일부와 희생 필름 영역(521)을 그 아래 상기 임시 기판(51)의 일부가 노출될 때까지 제거함으로써 구성되는 홈(56)들을 형성하고, 상기 에피택셜 필름층(53)이 상기 홈(56)들에 의해 복수의 에피택셜 유닛(32)으로 분리되며, 상기 에피택셜 유닛(32)들과 전도성 부재(31)들이 협력하여 에피택셜 구조(3)를 설정하는 것을 특징으로 하는 반도체 소자 제조 방법.The method of claim 5, wherein in step d, the pattern mask 55 is removed and a portion of the epitaxial film layer 53 and the sacrificial film region 521 under the pattern mask 55 are under the temporary substrate. Grooves 56 are formed by removing until a portion of the 51 is exposed, and the epitaxial film layer 53 is separated into a plurality of epitaxial units 32 by the grooves 56; And the epitaxial unit (32) and the conductive member (31) cooperate to establish an epitaxial structure (3). 제 1 항에 있어서, e 단계 후에, 상기 에피택셜 구조(3)들 각각의 표면에 전극(40)을 형성하는 단계(f)를 더 포함하여 구성되는 것을 특징으로 하는 반도체 소자 제조 방법.The method of claim 1, further comprising the step (f) of forming an electrode (40) on the surface of each of the epitaxial structures (3) after step e. 제 1 항에 있어서, c 단계에서,
상기 에피택셜 필름층(53) 위에 반사 전도성 필름(541)을 형성함으로써 구성되는 전도층(54)을 형성하고, 뒤이어 상기 반사 전도성 필름(541) 위에 전도성 필름(542)을 형성하는 것을 특징으로 하는 반도체 소자 제조 방법.The method of claim 1, wherein in step c,
Forming a conductive layer 54 formed by forming a reflective conductive film 541 on the epitaxial film layer 53, followed by forming a conductive film 542 on the reflective conductive film 541 Semiconductor device manufacturing method.
KR1020110096514A 2010-09-28 2011-09-23 Method for fabricating semiconductor devices KR101280958B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW099132768 2010-09-28
TW099132768A TWI480926B (en) 2010-09-28 2010-09-28 Preparation method of epitaxial element

Publications (2)

Publication Number Publication Date
KR20120032429A KR20120032429A (en) 2012-04-05
KR101280958B1 true KR101280958B1 (en) 2013-07-02

Family

ID=46135533

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110096514A KR101280958B1 (en) 2010-09-28 2011-09-23 Method for fabricating semiconductor devices

Country Status (2)

Country Link
KR (1) KR101280958B1 (en)
TW (1) TWI480926B (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201407811A (en) * 2012-08-15 2014-02-16 High Power Optoelectronics Inc Method of separating LED from growth substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033288A (en) 2000-07-18 2002-01-31 Sony Corp Crystal growing method
JP2004296703A (en) 2003-03-26 2004-10-21 Kyocera Corp Process for fabricating nitride semiconductor element
KR20050096509A (en) * 2004-03-31 2005-10-06 삼성전기주식회사 Nitride semiconductor light emitting diode and method of producing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3116085B2 (en) * 1997-09-16 2000-12-11 東京農工大学長 Semiconductor element formation method
JP3631724B2 (en) * 2001-03-27 2005-03-23 日本電気株式会社 Group III nitride semiconductor substrate and manufacturing method thereof
CN100474642C (en) * 2005-10-27 2009-04-01 晶能光电（江西）有限公司 Indium gallium aluminium nitrogen semi-conductor luminous element containing metallic chromium substrate and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033288A (en) 2000-07-18 2002-01-31 Sony Corp Crystal growing method
JP2004296703A (en) 2003-03-26 2004-10-21 Kyocera Corp Process for fabricating nitride semiconductor element
KR20050096509A (en) * 2004-03-31 2005-10-06 삼성전기주식회사 Nitride semiconductor light emitting diode and method of producing the same

Also Published As

Publication number Publication date
TW201214519A (en) 2012-04-01
TWI480926B (en) 2015-04-11
KR20120032429A (en) 2012-04-05

Similar Documents

Publication Publication Date Title
KR100882240B1 (en) Nitride semiconductor light emitting device and manufacturing method
TWI504020B (en) Method of separating growth substrate from epitaxial layer, method of fabricating light emitting diode using the same and light emitting diode fabricated by the same
KR102116828B1 (en) Method of recycling a substrate
JP6234787B2 (en) Substrate recycling method and recycled substrate
JP2002203815A (en) Method for separating gallium nitride device on lattice- mismatched substrate
JP2000091636A (en) Manufacture of semiconductor light emitting element
TWI398022B (en) Separation method of epitaxial substrate of photovoltaic element
WO2009002129A2 (en) Semiconductor light emitting device and method of manufacturing the same
JP2008283191A (en) Light emitting diode using silicon nanowire, and method of manufacturing it
US8853057B2 (en) Method for fabricating semiconductor devices
JP5632034B2 (en) Light emitting diode chip and manufacturing method thereof
KR101638975B1 (en) Nitride-based semiconductor substrate having hollow member pattern and method of fabricating the same
US20130049015A1 (en) Leds and methods for manufacturing the same
KR20150074516A (en) Method of separating substrate and method of fabricating light emitting device using the same
KR101280958B1 (en) Method for fabricating semiconductor devices
JPH07221347A (en) Gallium nitride compound semiconductor light emitting element
CN112993116A (en) Light emitting device manufacturing method, light emitting device and display device
KR101843154B1 (en) Method for separating epitaxial growth layer from growth substrate
JP2016046461A (en) Semiconductor light-emitting element wafer, semiconductor light-emitting element and manufacturing method of semiconductor light-emitting element
KR20140047870A (en) Method of separating growth substrate from epitaxial layer, method of fabricating ligh emitting diode using the same and ligh emitting diode fabricated by the same
KR101984934B1 (en) Method of recycling a substrate and recycled substrate
JP2010092903A (en) Method of manufacturing nitride-based semiconductor light emitting element
JP5535213B2 (en) Optoelectronic device and manufacturing method of optoelectronic device
KR20140047869A (en) Method of separating growth substrate from epitaxial layer and method of fabricationg ligh emitting diode using the same
KR100604562B1 (en) Light emitting diode and fabricating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160420

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee