KR101259834B1

KR101259834B1 - 다중 입출력시스템에서 수신 장치 및 방법

Info

Publication number: KR101259834B1
Application number: KR1020090076174A
Authority: KR
Inventors: 이유로; 정민호; 오종의; 최지연; 이석규
Original assignee: 한국전자통신연구원
Priority date: 2008-12-10
Filing date: 2009-08-18
Publication date: 2013-05-02
Also published as: KR20100067033A

Abstract

본 발명은 직교 분할 다중 접속 시스템에서 다수의 송수신 안테나를 사용하는 MIMO 방식에서의 수신 장치 및 방법에 관한 것이다.

본 발명의 일 실시 예에 따른 장치는, 다중입출력 시스템을 사용하는 무선 통신 시스템의 수신 신호 복호 장치에서 신호 가중치를 계산하기 위한 장치에 있어서, 송신 및 수신 안테나 수에 대응하여 입력되는 가중치에 대응하는 데이터 열을 수신 안테나에 대응하여 제공받아 다중화하여 출력하는 복수의 다중화기; 상기 복수의 다중화기의 출력을 제어하고 미리 정해진 속도의 클럭과 상기 미리 정해진 속도의 클럭의 2배속 클럭을 제공하는 다중화 제어부; 상기 복수의 다중화기에서 출력된 데이터를 전달받아 곱셈 연산을 수행하는 제1곱셈기; 상기 2배속 클럭으로 상기 제1곱셈기의 곱셈 결과를 래치하여 출력하는 제1저장장치; 상기 제1저장장치의 출력과 상기 제1곱셈기의 출력을 더하는 덧셈기; 및 상기 덧셈기의 덧셈 결과를 상기 미리 정해진 속도의 클럭으로 래치하여 출력하는 제2저장장치를 포함한다.

OFDM, MIMO, 수신기, 곱셈기

Description

다중 입출력시스템에서 수신 장치 및 방법{APPARATUS AND METHOD OF RECEPTION IN MULTI-INPUT MULTI-OUTPUT SYSTEM}

본 발명은 다중 입출력시스템에서 수신 장치 및 방법에 관한 것으로, 더욱 상세하게는 직교 분할 다중 접속 시스템에서 다수의 송수신 안테나를 사용하는 MIMO 방식에서의 수신 장치 및 방법에 관한 것이다.

본 발명은 지식경제부 IT성장동력기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다. [과제고유번호: 2006-S-002-03, 과제명: 3Gbps급 4G 무선 LAN 시스템 개발].

현재 무선 통신 시스템에서는 기존의 음성 서비스와 더불어 데이터 서비스의 비중이 점차 늘어가고 있다. 이러한 데이터 서비스는 단일 미디어를 사용하는 데이터에서 다수의 미디어가 혼합된 멀티미디어 형태의 데이터가 증가하고 있다. 또한, 무선 통신 시스템도 고속의 데이터를 전송하기 위하여 광대역으로 진화하고 있다. 이러한 광대역의 고속 데이터를 전송하기 위한 무선 통신 시스템에서 전송 방식으로는 직교 주파수 분할 다중(Orthogonal Frequency Division Multiplex : 이하 "OFDM" 이라 칭함) 방식이 사용되고 있으며, 주파수 효율을 높이기 위하여 다수의 송수신 안테나를 사용하여 동시에 여러 데이터를 전송하는 다중입력 다중출력(Multiple Input Multiple Output : 이하 "MIMO"라 칭함) 방식이 고려되고 있다.

OFDM 방식은 현재 고속 데이터 전송에 가장 적합한 변조 방식이다. OFDM 방식은 다수 반송파 전송(multicarrier transmission)의 특수한 형태로 볼 수 있으며, 하나의 데이터열이 하나의 단일 반송파를 통해 전송되는 것이 아니라 여러 개의 부반송파를 통해 전송된다.

무선 통신의 채널 환경에서는 건물과 같은 장애물로 인해 다중경로를 갖게 되며, 이러한 다중경로에 의해 지연확산이 발생한다. 다음 심벌이 전송되는 시간보다 지연확산시간이 클 경우 심벌 간 간섭(Inter Symbol Interference : 이하 'ISI'라 칭함)이 발생하게 된다. 이 경우 주파수 영역에서 보면 선택적으로 페이딩(Frequency Selective Fading)이 발생하는데, 하나의 반송주파수(single-carrier)를 사용하는 경우 심벌 간 간섭성분을 제거하기 위해 등화기를 사용한다. 그러나 데이터의 속도가 증가하면서 등화기의 복잡도도 함께 증가한다.

OFDM 방식에서는 고속의 데이터를 다수의 부반송파를 이용하여 병렬로 전송함으로써 각 부반송파에서의 하나의 반송주파수의 주파수 선택적 페이딩을 해소할 수 있는 효과가 있다. 또한, 전송 중 지연된 지연파에 의한 심볼간 간섭으로 인해 직교 성분이 흐려지는 것을 방지하기 위해 가드 인터벌을 삽입하여 간섭을 해소한다. 현재 OFDM 방식은 802.11 Wireless Lan, DMB(Digital Multimedia Broadcasting), PLC(Power Line Communication), xDSL, 4G 이동통신, HPi(High-Speed Portable internet) 등 많은 분야에서 핵심 기술로 사용되고 있다.

기존의 무선 통신 시스템은 음성 서비스 위주였으며, 채널의 열악성을 극복하기 위해 주로 채널 코딩을 이용하였다. 그러나 언제, 어디서나 누구와도 통화가 가능한 고품질의 멀티미디어 서비스가 요구됨에 따라 기존의 음성 중심에서 데이터 위주로 그 중심이 이동하게 되고, 이를 실현하기 위해서 많은 양의 데이터를 더욱 빨리 그리고 오류가 적게 보내는 기술이 요구되고 있다. 그러나 이동 통신 환경은 다중경로, 음영효과, 전파감쇠, 간섭 등의 영향으로 인해 신호를 크게 왜곡시킨다. 특히, 다중경로에 의한 페이딩 현상은 서로 다른 경로를 거쳐 수신되는 서로 다른 크기와 위상을 갖는 신호의 합에 의해 신호의 심각한 왜곡을 초래한다. 이러한 페이딩 현상은 고속 디지털 통신이 해결해야 할 문제 중의 하나이다. 이 문제를 해결하기 위해서 등장한 방법 중의 하나가 MIMO 시스템이다.

MIMO 시스템은 기존의 단일입력 단일출력(Single Input Single Output : 이하 "SISO"라 칭함) 시스템을 발달시킨 형태로서, 송신 측과 수신 측의 안테나를 여러 개 사용한다. 여러 개의 안테나를 통해 여러 신호를 한꺼번에 보내고 받는 것이 기본이며, 이를 통해 대역폭(bandwidth)은 더 이상 늘리지 않고서도 기존의 시스템보다 더욱 많은 데이터를 전송할 수 있는 장점이 있다.

그러나 MIMO 시스템은 고속 전송 시 발생하는 심벌 간의 간섭, 주파수 선택적 페이딩에 약하다는 단점이 있다. 이러한 단점을 극복하기 위해 OFDM 방법을 함께 사용한다. OFDM 방식은 데이터를 병렬 처리함으로써 고속의 데이터 스트림을 저속으로 분할하여 다수의 반송파를 사용하여 동시에 전송한다. 저속의 병렬 반송파를 사용함으로써 심벌구간이 증가하게 되므로 ISI가 줄어들게 되고, 또한 가드 인터벌(guard interval)의 사용으로 거의 완벽히 ISI가 제거된다. 또한, OFDM 방식은 여러 개의 반송파를 이용함으로써 주파수 선택적 페이딩에 강한 장점이 있다. 결국, 이 두 시스템을 결합함으로써 MIMO 시스템의 장점을 그대로 이용하고 단점은 OFDM 시스템을 이용해 상쇄시킬 수 있다.

그런데, OFDM 방식의 수신기에서 신호의 복호 시 로그우도율(Log Likeli-hood Ratio, 이하 "LLR"이라 함) 값이 계산되어야 한다. 이와 같이 LLR 값을 계산하기 위해서 일반적으로 곱셈기가 필요하게 되며, 이는 복호기의 복잡도를 증가시키게 된다. 그러므로 수신기에서 복호 시에 LLR 값의 계산을 위한 하드웨어 구성 시 복잡도를 줄일 수 있는 방법이 필요하다.

따라서 본 발명은 하드웨어의 복잡도를 줄일 수 있는 수신 장치 및 방법을 제공하는데 그 목적이 있다.

또한, 본 발명은 연산량을 줄일 수 있는 수신 장치 및 방법을 제공하는데 다른 목적 있다.

또한, 본 발명은 확장성이 용이한 수신 장치 및 방법을 제공하는데 또 다른 목적이 있다.

본 발명의 일 실시 예에 따른 수신 방법은, 다중입출력 시스템을 사용하는 무선 통신 시스템의 수신 신호 복호 장치에서 가중치를 계산하기 위한 방법에 있어서, 송/수신 안테나 수에 대응하여 입력되는 가중치들에 대응하는 데이터 열을 수신 안테나에 대응하여 각각 다중화하는 과정; 상기 각각 다중화된 데이터를 곱셈 연산하는 과정; 상기 곱셈 연산된 결과를 미리 정해진 속도의 클럭의 2배속 클럭으로 래치하여 출력하는 과정; 다음 클럭에서 곱셈 연산된 값과 상기 래치된 값을 가산하는 과정; 및 상기 가산된 결과를 상기 미리 정해진 속도의 클럭으로 래치하여 출력하는 과정을 포함한다.

본 발명의 일 실시 예에 따른 수신 장치는, 다중입출력 방식을 사용하는 무선 통신 시스템의 선형 수신기에서 복호기로 입력되는 로그우도율(LLR)을 계산하기 위한 장치에 있어서, 수신된 MIMO(Multiple Input Multiple Output) 신호를 각 수신 안테나별로 허수부와 실수부로 나누어서 출력하는 MIMO 수신기; 변조 방식에 대응하여 미리 정해진 정규화 값을 선택하는 제1다중화부; 상기 MIMO 수신기로부터 출력된 각 신호마다 상기 제1다중화부의 정규화 값을 곱하는 제1곱셈부; 상기 제1곱셈부의 출력마다 변조 방식에 대응하는 컨스틸레이션의 정규화 값을 이용하여 로그우도율 값을 계산하는 LLR 추출부; 변조 방식마다 대응하여 결정된 쉬프트 값 중 하나를 출력하는 제2다중화기; 상기 LLR 추출부의 각 출력을 상기 제2다중화기에서 출력된 시프트 값만큼 시프트하여 출력하는 제1시프트 레지스터부를 포함한다.

본 발명의 일 실시 예에 따른 수신 방법은, 다중입출력 방식을 사용하는 무선 통신 시스템의 선형 수신기에서 복호기로 입력되는 로그우도율(LLR)을 계산하기 위한 방법에 있어서, 수신된 MIMO(Multiple Input Multiple Output) 신호를 각 수신 안테나별로 허수부와 실수부로 구분하여 출력하는 과정; 상기 허수부 및 실수부로 구분된 각 출력 신호마다 변조 방식에 대응하여 미리 정해진 정규화 값을 곱하는 과정; 상기 정규화 값이 곱해진 값마다 변조 방식에 대응하는 컨스틸레이션의 정규화 값을 이용하여 로그우도율 값을 계산하는 과정; 및 상기 계산된 로그우도율 값을 변조 방식마다 대응하여 결정된 쉬프트 값만큼 시프트하여 출력하는 과정을 포함한다.

본 발명은 하드웨어의 복잡도를 줄일 수 있고, 연산량을 줄일 수 있으며, 확장성이 용이하다.

본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설 명을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 상세히 설명하기로 한다.

이하에서는 일반적인 MIMO 시스템과 OFDM 방식이 결합된 형태를 살펴보기로 한다. 일반적인 MIMO 시스템은 N개의 송신 안테나와 N개의 수신 안테나를 가지는 형태를 취한다. 이 시스템에 OFDM 방식을 결합한 구조가 OFDM-MIMO 시스템의 기본이 된다.

도 1은 OFDM-MIMO 방식의 시스템에서 송신기의 블록 구성도이다.

도 1을 참조하여 살펴보면, OFDM-MIMO 시스템의 송신기는 S/P(Serial to Parallel) 변환기(110), 인코더(121 내지 123), QAM 매퍼(131 내지 133), IFFT(Inverse Fast Fourier Transform)(141 내지 143), CP(Cycle Prefix) 추가부(151 내지 153), D/A 변환기 및 RF부(161 내지 163), 송신안테나(171 내지 173)를 포함한다. 도 1의 구성에서 MIMO 방식으로 전송하기 위하여 다수의 송신안테나를 이용한다. 그리고 인코더, QAM 매퍼, IFFT, CP 추가부, D/A 변환기 및 RF부는 사용하는 송신안테나의 개수와 동일하다.

도 1을 참조하여 OFDM-MIMO 방식의 송신기 동작 과정에 관하여 살펴보기로 한다. S/P 변환부(110)는 송신할 데이터를 전달받아 다수의 안테나로 데이터를 전달하기 위하여 직렬의 데이터 열을 다수의 데이터 열로 분리하여 각각의 인코더(121 내지 123)로 전달한다. 인코더(121 내지 123)는 각각 S/P 변환부(110)로부터 전달받은 데이터 열을 인코딩하여 QAM 매퍼(131 내지 133)로 전달한다. QAM 매퍼(131 내지 133)는 인코더(121 내지 123)로부터 전달받은 데이터를 변조 방식에 따라 변조하여 IFFT(141 내지 143)로 전달한다. 이때, 변조 방식은 일반적인 변조 방식을 사용하며, 예를 들어 BPSK, QPSK, 16QAM, 64QAM이 될 수 있다. IFFT(141 내지 143)는 QAM 매퍼(131 내지 133)로부터 전달받은 변조된 데이터를 시간축의 신호로 변환하여 CP 추가부(151 내지 153)로 전달한다. CP 추가부(151 내지 153)는 IFFT(141 내지 143)로부터 전달받은 시간축으로 변환된 심볼의 앞단에 CP(Cycle Prefix)를 추가하여 D/A 변환기 및 RF부(161 내지 163)로 전달한다. D/A 변환기 및 RF부(161 내지 163)는 CP가 추가된 디지털 신호를 아날로그 신호로 변환하고 RF 신호로 변환한 후 송신안테나(171 내지 173)로 전달한다. 송신안테나(171 내지 173)는 D/A 변환기 및 RF부(161 내지 163)로부터 전달받은 신호를 무선 매체를 통하여 수신측으로 전송한다.

다음으로, OFDM-MIMO 방식의 수신기에 대하여 살펴보기로 하자. 도 2는 OFDM-MIMO 방식의 시스템에서 수신기의 블록 구성도이다.

도 2를 참조하여 살펴보면, OFDM-MIMO 시스템의 수신기는 P/S(Parallel to Serial) 변환기(210), 디코더(221 내지 223), MIMO 수신기(230), FFT(Fast Fourier Transform)(241 내지 243), CP 제거부(251 내지 253), A/D(Analog to Digital) 변환기 및 RF부(261 내지 263), 수신안테나(271 내지 273)를 포함한다. 도 2의 구성은 MIMO 방식으로 수신하기 위하여 다수의 수신안테나를 이용한다. 그리고 디코더, FFT, CP(Cycle Prefix) 제거부, A/D 변환기 및 RF부는 사용하는 수신안테나의 개수와 동일하다.

도 2를 참조하여 OFDM-MIMO 방식의 수신기 동작 과정에 대하여 살펴보기로 한다. 수신안테나(271 내지 273)는 송신측으로부터 송신된 데이터를 수신하여 A/D 변환기 및 RF부(261 내지 263)로 전달한다. A/D 변환기 및 RF부(261 내지 263)는 수신된 신호를 하향변환하고 아날로그 신호를 디지털 신호로 변환하여 CP 제거부(251 내지 253)로 전달한다. CP 제거부(251 내지 253)는 A/D 변환기 및 RF부(251 내지 253)로부터 전달받은 신호에서 CP를 제거하여 FFT(241 내지 243)로 전달한다. FFT(241 내지 243)는 CP를 제거한 신호를 주파수축의 신호로 변환하여 MIMO 수신기(230)로 전달한다. MIMO 수신기(230)는 FFT(241 내지 243)로부터 전달받은 데이터 심볼을 추정한다. 그리고 추정된 심볼로부터 로그우도율(Log Likeli-hood Ratio)을 계산하여 디코더(221 내지 223)로 전달한다. 디코더(221 내지 223)는 MIMO 수신기(230)로부터 전달받은 신호를 각 데이터 열을 디코딩하여 P/S 변환기(210)로 전달한다. P/S 변환기(210)는 병렬 데이터를 직렬 데이터로 변환한다.

도 3a 및 도 3b는 일반적인 무선 통신 시스템의 변조 방식별 성좌도이다.

도 3a는 각각 BPSK, QPSK, 16-QAM 변조 방식의 성좌도이고, 도 3b는 64-QAM 변조 방식의 성좌도이다.

BPSK(310)는 한 번에 전송할 수 있는 비트는 1비트(b0)이고, 성좌점은 2개로 구성되며, 성좌점의 위상은 서로 180°이다. QPSK(320)는 90°의 위상 차이를 가지는 4개의 성좌점을 이용하여 한번에 2비트(b0b1)를 전송할 수 있다. QAM 방식은 진폭과 위상을 동시에 변화시켜서 매핑하여 한번 전송 시 여러 비트를 한꺼번에 전송할 수 있는 방식이다. 예를 들어, 16-QAM(330)인 경우 진폭과 위상을 달리하여 16개의 성좌점을 생성하고, 한번 전송 시 4비트(b0b1b2b3)를 전송할 수 있는 방식이다. 그리고 64-QAM(340) 방식은 한번 전송 시 6비트(b0b1b2b3b4b5)의 전송이 가능하다.

이하에서는 MIMO 수신기의 동작을 수학식을 이용하여 상세하게 설명하기로 한다. MIMO 수신기는 송수신 안테나수가 클수록 복잡도가 크게 증가하며, 특히 QR 분해의 복잡도가 크게 증가한다.

송신안테나가 M개이고, 수신안테나가 N개라고 가정하면 FFT한 후에 임의의 부반송파에서 수신벡터 z는 하기의 <수학식 1>로 표현할 수 있다.

여기서,

, 채널

이고, 송신 심볼

이다. 그리고 심볼은 QPSK일 경우 2비트(

)이고, 16-QAM일 경우 4비트(

)이며, 64-QAM일 경우 6비트(

)로 구성될 수 있다. 또한, n은 백색 가우시안 잡음이다.

각 변조 방식별 컨스틸레이션의 평균 전력을 1로 하는 정규화 값은 하기의 <표 1>과 같다.

QPSK
16QAM
64QAM

MIMO 수신 방식으로는 다양한 방식, 예를 들어 ML, 스피어 디텍션(Sphere detection), BLAST 등이 존재하며, 이 중에 선형 수신기는 수신 신호 벡터의 분리 방식에 따라 ZF(Zero Forcing)와 MMSE(Minimum Mean Square Error) 기법으로 나뉜다. ZF의 경우 잡음 증폭 현상이 발생하는 단점이 있다. MMSE의 경우에는 잡음 증폭 현상을 피할 수 있지만 완벽한 신호 분리가 어렵다.

수신기의 가중치(weight)를 w라고 하면 가중치를 부가한 수신벡터(

)는 하기의 <수학식 2>와 같이 표현할 수 있다.

또한, 가중치 w는 ZF 수신기일 경우에는 하기의 <수학식 3>과 같이 표현할 수 있고, MMSE 수신기일 경우에는 하기의 <수학식 4>와 같이 표현할 수 있다.

여기서,

은

의 잡음 분산(noise variance)이며, S는 심벌 전력이다.

가중치를 계산하기 위하여 사용되는 역행렬을 구하는 방법은 다양하게 존재하며, 많은 곱셈의 연산으로 이루어져 있다. 예를 들어, QR 분해 방법을 이용하여 역행렬을 구한다고 가정하면, 송신안테나가 M개이고, 수신안테나가 N개라고 가정할 경우, 채널 (NxM)의 H는 (NxM)의 단일 행렬(unitary matrix)인 Q와 (MxM)의 상삼각 행렬(upper triangular matrix)인 R로 이루어져서 H=QR로 나타낼 수 있다. 동일하게

를 곱하면

로 나타낼 수 있으며,

(단위행렬)이므로 R 매트릭스(Matrix)는 하기의 <수학식 5>로 나타낼 수 있다.

또한, QR 분해 이후의 수신벡터 y는 하기의 <수학식 6>으로 표현할 수 있다.

여기서,

는 수신신호의 벡터 분리 방식에 따라 달라진다. 예를 들어, ZF 수신기의 경우에는

이고, MMSE 수신기의 경우에는

이다. 가중치(

)를

라고 하면,

로부터 구할 수 있다.

가중치(w)를 구하기 위한 연산은 송신안테나의 개수(M)가 큰 경우에는 곱셈 연산의 수가 증가하게 되어 하드웨어가 복잡하게 된다. 또한, 선형 수신기를 통과한 신호(v)는 수신된 신호(y)에 가중치가 부가된 형태로 하기의 <수학식 7>과 같이 표현할 수 있다.

또한, 선형 수신기를 통과한 신호(v)는 디코더에 입력되기 위하여 0과 1의 비트의 확률값인 LLR(Log-Likelihood Ratio) 값을 입력받아야 하는데 이러한 값은 일반적으로 하기의 <수학식 8>로 나타낼 수 있다.

여기서,

,

은 각각 n번째 송신 안테나의 k번째 비트를 구성하는 0과 1의 신호 서브셋(signal subset)이다.

이러한 LLR 값은 하기의 <수학식 9>와 같이 로그-섬(log-sum) 근사화를 할 수 있다.

위와 같이 LLR값을 구하는 경우에는 곱셈기가 필요하므로 복잡도가 증가하게 된다.

따라서 본 발명에서는 곱셈기를 공유하는 방식을 이용하여 이를 해결하고자 한다. 그러면 본 발명에 따른 방식에 대하여 자세히 살펴보기로 한다.

도 4는 본 발명에 따른 곱셈기를 공유하는 연산기의 구조도이다.

도 4를 참조하여 살펴보면, 곱셈기를 공유하는 연산기는 제 1 다중화기(410), 제 2 다중화기(420), 곱셈기(430), 제 1 저장장치(440), 가산기(450), 제 2 저장장치(460)를 포함하여 이루어진다.

가중치를 구하기 위한 역행렬을 구하기 위해서는 많은 수의 곱셈기가 필요하다. 이상에서 설명한 역행렬을 구하는 과정에서

와 같은 과정이 존재한다. 이 과정에서 알 수 있듯이

의 연산들의 조합으로 이루어짐을 알 수 있다. 하드웨어의 복잡도를 줄이기 위하여 도 3과 같은 곱셈기를 공유하여 필요한 곱셈기의 숫자를 2개에서 1개로 줄일 수 있다. 즉, 다중화 제어부(도면에 도시되지 않음)의 0과 1의 카운터(counter)를 사용하여 제 1 다중화기(410) 및 제 2 다중화기(420)를 제어하며, 제어된 제 1 다중화기(410) 및 제 2 다중화기(420)의 출력을 곱셈기(430)에서 곱한다. 그리하여 하나의 곱셈기를 사용하여 2개의 곱셈 연산을 수행한다. 예를 들어, 카운터의 신호가 0이 입력될 경우 제 1 다중화부(410)에서는 a0가 선택되며 제 2 다중화기(420)에서는 b0가 선택되어 곱셈기(430)로 전달되어 곱셈기(430)에서 곱해진다. 또한, 카운터의 신호가 1이 입력될 경우 제 1 다중화부(410)에서는 a1이 선택되고 제 2 다중화부(420)에서는 b1이 선택되어 곱셈기(430)로 전달되어 곱셈이 이루어진다.

그리고 하나의 곱셈기로 두 개의 곱셈을 하기 위하여 미리 정해진 기준 클럭 속도의 2배 클럭(clock) 속도로 동작하는 1비트 카운터를 사용하여 제 1 다중화기 및 제 2다중화기를 제어하며, 제 1 다중화기 및 제 2 다중화기의 출력을 곱셈기를 통하여 곱한 후에 다중화 제어부로부터의 2배 클럭(clock) 속도에 따라 동작하는 제 1 저장장치에 저장한다. 그런 후, 제 1 저장장치에 저장된 곱셈 결과를 다음 클럭에서 발생하여 곱셈기(430)를 통과한 신호에 더한 후에 다중화 제어부로부터의 1배의 클럭 속도에 따라 동작하는 버퍼에 저장한다.

또한, 선형 수신기를 통과한 신호 r의 LLR을 구하기 위해서는 상기 <수학식 9>와 같은 연산이 필요하며 많은 곱셈 연산이 필요하다, 이러한 곱셈 연산을 줄이기 위하여 상기 <수학식 4>의 결과에 변조 방식별로 스케일링할 수 있으며, 하기의 <수학식 10>으로 표현할 수 있다. 이하에서 변조 방식은 QPSK, 16-QAM, 64-QAM의 3가지를 예를 들어 설명하기로 한다.

여기서, C는 각 변조 방식별 스케일링 값이며, 본 발명에서는 연산의 복잡성을 줄이기 위해서 하기의 <수학식 11>과 같은 스케일링 값을 사용한다.

상기 <수학식 11>의 값으로 스케일하여 추정된 신호의 성좌점은 하기의 <수학식 12>로 표현할 수 있다. 상기 <수학식 11>의 값으로 스케일링하면 실수부와 허수부로 구성된 성좌점이 생성된다. QPSK의 경우를 예로 들면 실수부(

)와 허수부(

)로 구성된 4개의 성좌점이 생성된다. 즉, (

), (

)의 4개 성좌점이 생성된다. 16-QAM의 경우와 64-QAM의 경우도 실수부와 허수부의 기준값을 가지고 각각 16개와 64개의 성좌점을 가지는 성좌도가 생성된다.

도 3의 컨스틸레이션 연산을 간단히 하기 위하여 정규화 값은 상기 <수학식 12>를 근거로 하기의 <표 2>로 표현할 수 있다.

변조 방식	정규화하기 위한 스케일링 값
QPSK	1/2
16-QAM	1/4
64-QAM	1/8

상기 <표 2>의 정규화된 값을 통과한 수신신호(r)는 실수부

와 허수부

로 구성된다. 수신신호(r)를

라고 하면,

QPSK 변조로 송신된 신호의 i번째 송신안테나의 LLR 값은 하기의 <수학식 13>과 같이 계산된다.

16-QAM 변조로 송신된 i번째 송신안테나의 처음 2비트의 LLR값은 하기의 <수학식 14>와 같이 계산된다.

는

와,

는

과 동일한 계산 방식을 적용하여 구할 수 있으며, 단지 입력값이

이

가 된다.

64-QAM 변조로 송신된 i번째 송신안테나의 처음 3비트의 LLR 값은 하기의 <수학식 15>와 같이 계산된다.

는

와,

는

과,

는

와 동일한 계산 방식을 적용하여 계산할 수 있으며, 단지 입력값이

이

가 된다.

도 5는 본 발명의 일 실시 예에 따른 64-QAM에서 LLR을 구하기 위한 하드웨어 구조도이다. 도 5에서는 I번째 MIMO 수신기의 출력을 제공하는 MIMO 수신기(510), 변조 방식을 결정하여 <표 2>의 정규화 값을 결정하는 제 1 다중화기(520), 제 1 곱셈부(531 내지 536), LLR 추출부(540), 제 2 다중화기(550), 시프트 레지스터부(561 내지 566), 제 3 다중화기(570), 제 2 곱셈부(581 내지 586), 디코더(590)를 포함하여 이루어진다.

MIMO 수신기(510)는 신호를 수신하여 i번째 MIMO 수신기 출력을

과

로 구성하여 제공한다. 제 1 다중화기(520)는 네 가지 경우를 가지는 2비트 카운터를 이용하여 상기 <수학식 8>과 같은 각 변조 방식(QPSK, 16-QAM, 64-QAM)에 따라서 정규화 값을 선택한다. 제 1 곱셈부(531 내지 536)는 MIMO 수신기(510)로부터 전달받은

과

를 제 1 다중화기(520)에서 선택된 정규화 값에 곱한다. LLR 추출부(540)는 제 1 곱셈부(531 내지 536)로부터 전달받은 출력값을 상기 <수학식 13>, <수학식 14>, <수학식 15>에서의

과

이 속한 구간을 확인하여 해당 구간의 LLR 계산 방법을 선택하여 계산하여 시프트 레지스터부(561 내지 566)에 전달한다. 예를 들면, 도 5의 64-QAM의 경우에는 8개의 구간이 있다. LLR 추출부의 동작 방법은 후술되는 도 6의 설명에서 상세하게 살펴보기로 한다. 제 2 다중화기(550)는 상기 <수학식 13>, <수학식 14>, <수학식 15>에서 오른쪽 항의 분모항으로부터 각 변조 방식별로 시프트(Shift)할 비트를 선택한다. 시프트 값은 하기의 <표 3>과 같이 구성할 수 있다. 시프트 레지스터부(561 내지 566)는 LLR 추출부(540)로부터 전달받은 출력값을 제 2 다중화기(550)에서 선택된 비트의 수만큼 시프트한다.

변조방식	분모항 값	Shift 비트수
QPSK	1	0
16-QAM	2	1
64-QAM	8	3

또한, 상기 <수학식 9>의 LLR 계산 과정에서는 노이즈 전력

으로 스케일 해주는 값은 나눗셈 연산이 필요하다. 본 발명에서는 이러한 나눗셈 연산을 피하기 위한 방법으로 에러 성능을 만족하는 required SNR로부터 잡음 전력을 구한다. 제 3 다중화부(570)는 송신단에서 데이터 전송을 위하여 미리 선택된 MCS(Modulation and Coding Scheme)에 해당하는 잡음 전력에 해당되는 값을 선택하여 제 2 곱셈부(581 내지 586)로 전달한다. MCS에 따른 해당 잡음 전력 값은 하기의 <표 4>와 같이 구성할 수 있으며, 시스템의 특성 및 변조 기법에 의해 변화될 수 있다.

MCS 번호	Modulation	Channel Coding	Packet error 1%를 만족하는 required SNR (dB)	mcsj 입력값
0	QPSK	1/3	5	65
1	QPSK	1/2	8	184
2	QPSK	2/3	10	252
3	QPSK	3/4	13	318
4	16QAM	2/3	15	451
5	16QAM	3/4	17	632
6	64QAM	3/4	21	864
7	64QAM	5/6	25	1047

상기 <표 4>와 같이 8개의 MCS가 있다 가정하면, 일반적인 무선 통신 시스템의 송신단에서는 정해진 MCS로 데이터를 전송하고, 이 정보를 제어채널을 통하여 전송한다. 수신단에서는 제어채널을 복조하여 데이터 영역의 MCS를 알 수 있으며, 이 제어채널의 정보를 이용하여 해당 MCS의 required SNR로부터 정해져 있는 mcsj(잡음 전력)값을 선택한다. MCS가 3(표 4의 MCS 번호 2)인 경우를 예로 들어 설명하면 현재 변조 기법은 QPSK를 사용하며, 채널 코딩값은 2/3를 사용한다. 그에 따른 패킷 에러율 1%를 만족하는 required SNR값은 10dB이며, 제 3 다중화부(570)로 입력되는 mcs_j(잡음 전력)값은 252가 된다.

제 2 곱셈부(581 내지 586)는 시프트 레지스터부(561 내지 566)의 출력값과 제 3 다중화부(570)에서 결정된 출력을 곱하기 연산한 후에 디코더의 입력 비트수에 맞도록 스케일하여 디코더로 전달한다. 디코더(590)는 제 2 곱셈부로부터 전달받은 출력을 디코딩한다.

도 6은 본 발명에 따른 시프트 레지스터(Shift register)와 가산기(adder)를 구비하는 로그-섬(log-sum) 방식의 구조도이다.

도 6은 도 5의 LLR 추출부(540)의 내부의 구조를 나타내며, 상기 <수학식 15>의 분자항에서 i번째 MIMO 수신기 출력값의 0번째 비트의 LLR값을 구하기 위한 로그-섬(log-sum) 방식의 구조도를 나타낸다.

도 5의 제 1 곱셈부(531 내지 536)로부터 전달받은 입력신호로부터 비교기(610)를 통하여 입력신호에 해당되는 구간을 결정하고, 시프트 레지트터들(621 내지 628)은 비교기(610)에서 결정된 구간에서의 상기 <수학식 15>의 분자항의 LLR 계산 방식을 적용하여 LLR 값을 계산한다.

에서 i는 i번째 MIMO 출력을 의미하며, 0은 0번째 비트, 그리고 j는 상기 <수학식 15>에서와 같이 각 비트를 연산하기 위한 8개 구간의 연산식을 의미한다. 또한,

값은 상기 <수학식 15>에서 2번째 줄 (12r-3)/8을 예로 들어 설명하면 ((8r+4r)-3)/8이 되므로 (r+r/2-3/8)로 표현할 수 있다. 여기서는 3/8이

값이 된다. 즉, 상기 <수학식 15>에서 r을 포함하는 변수가 아닌 상수 부분이

에 해당되는 값이다.

본 발명에서는 첫째로, 곱셈기(multiplier) 공유 구조를 예를 들어 설명하였으나 보다 많은 개수의 공유로 용이하게 확장할 수 있다. 둘째로, 본 발명에서 상술한 LLR 계산 과정 또한 64-QAM의 경우뿐만 아니라 다른 변조 방식, 예를 들어 QPSK, 16-QAM, 128-QAM 등에서도 용이하게 확장할 수 있음을 알 수 있다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 치환, 변형 및 변경이 가능하다.
그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

도 1은 OFDM-MIMO 방식의 대한 송신기 블록도,

도 2는 OFDM-MIMO 방식의 대한 수신기 블록도,

도 3a 및 도 3b는 일반적인 무선 통신 시스템의 변조 방식별 성좌도,

도 4는 본 발명에 따른 곱셈기를 공유하는 연산기의 구조도,

도 5는 본 발명의 일 실시 예에 따른 64QAM에서 LLR을 구하기 위한 하드웨어 구조도,

Claims

다중입출력 시스템을 사용하는 무선 통신 시스템의 수신 신호 복호 장치에서 신호 가중치를 계산하기 위한 장치에 있어서,

송신 및 수신 안테나 수에 대응하여 입력되는 가중치에 대응하는 데이터 열을 수신 안테나에 대응하여 제공받아 다중화하여 출력하는 복수의 다중화기;

상기 복수의 다중화기의 출력을 제어하고 미리 정해진 속도의 클럭과 상기 미리 정해진 속도의 클럭의 2배속 클럭을 제공하는 다중화 제어부;

상기 복수의 다중화기에서 출력된 데이터를 전달받아 곱셈 연산을 수행하는 제1곱셈기;

상기 2배속 클럭으로 상기 제1곱셈기의 곱셈 결과를 래치하여 출력하는 제1저장장치;

상기 제1저장장치의 출력과 상기 제1곱셈기의 출력을 더하는 덧셈기; 및

상기 덧셈기의 덧셈 결과를 상기 미리 정해진 속도의 클럭으로 래치하여 출력하는 제2저장장치

를 포함하는 수신 장치.
제 1 항에 있어서,

상기 복수의 다중화기 각각은,

미리 정해진 비트수의 데이터열을 전달받아 한 비트씩 다중화하는, 수신 장치.
삭제
다중입출력 시스템을 사용하는 무선 통신 시스템의 수신 신호 복호 장치에서 가중치를 계산하기 위한 방법에 있어서,

송/수신 안테나 수에 대응하여 입력되는 가중치들에 대응하는 데이터 열을 수신 안테나에 대응하여 각각 다중화하는 과정;

상기 각각 다중화된 데이터를 곱셈 연산하는 과정;

상기 곱셈 연산된 결과를 미리 정해진 속도의 클럭의 2배속 클럭으로 래치하여 출력하는 과정;

다음 클럭에서 곱셈 연산된 값과 상기 래치된 값을 가산하는 과정; 및

상기 가산된 결과를 상기 미리 정해진 속도의 클럭으로 래치하여 출력하는 과정

을 포함하는 가중치 계산 방법.
삭제
다중입출력 방식을 사용하는 무선 통신 시스템의 선형 수신기에서 복호기로 입력되는 로그우도율(LLR)을 계산하기 위한 장치에 있어서,

수신된 MIMO(Multiple Input Multiple Output) 신호를 각 수신 안테나별로 허수부와 실수부로 나누어서 출력하는 MIMO 수신기;

변조 방식에 대응하여 미리 정해진 정규화 값을 선택하는 제1다중화부;

상기 MIMO 수신기로부터 출력된 각 신호마다 상기 제1다중화부의 정규화 값을 곱하는 제1곱셈부;

상기 제1곱셈부의 출력마다 변조 방식에 대응하는 컨스틸레이션의 정규화 값을 이용하여 로그우도율 값을 계산하는 LLR 추출부;

변조 방식마다 대응하여 결정된 쉬프트 값 중 하나를 출력하는 제2다중화기;

상기 LLR 추출부의 각 출력을 상기 제2다중화기에서 출력된 시프트 값만큼 시프트하여 출력하는 제1시프트 레지스터부

를 포함하는 수신기에서 복호기로 입력되는 로그우도율(LLR)을 계산하기 위한 장치.
제 6 항에 있어서,

변조 및 부호화 방식별로 미리 정해진 잡음 전력 크기를 선택하는 제3다중화부; 및

상기 제3다중화부의 잡음 전력 크기와 상기 제1시프트 레지스터부의 각 출력을 각각 곱하여 출력하는 제2곱셈부

를 포함하는 수신기에서 복호기로 입력되는 로그우도율(LLR)을 계산하기 위한 장치.
제 6 항에 있어서,

상기 LLR 추출부는,

상기 제1곱셈부로부터 전달받은 입력신호로부터 입력신호에 해당되는 구간을 결정하는 비교기; 및

상기 결정된 구간의 미리 결정된 LLR 계산 방식을 이용하여 LLR 값을 계산하고 상기 계산된 LLR 결과에 따른 시프트 값을 정하여 시프트하는 제2시프트 레지스터부

를 포함하는 수신기에서 복호기로 입력되는 로그우도율(LLR)을 계산하기 위한 장치.
삭제
다중입출력 방식을 사용하는 무선 통신 시스템의 선형 수신기에서 복호기로 입력되는 로그우도율(LLR)을 계산하기 위한 방법에 있어서,

수신된 MIMO(Multiple Input Multiple Output) 신호를 각 수신 안테나별로 허수부와 실수부로 구분하여 출력하는 과정;

상기 허수부 및 실수부로 구분된 각 출력 신호마다 변조 방식에 대응하여 미리 정해진 정규화 값을 곱하는 과정;

상기 정규화 값이 곱해진 값마다 변조 방식에 대응하는 컨스틸레이션의 정규화 값을 이용하여 로그우도율 값을 계산하는 과정; 및

상기 계산된 로그우도율 값을 변조 방식마다 대응하여 결정된 쉬프트 값만큼 시프트하여 출력하는 과정

을 포함하는 수신기에서 복호기로 입력되는 로그우도율(LLR)을 계산하기 위한 방법.
제 10 항에 있어서,

변조 및 부호화 방식별로 미리 정해진 잡음 전력 크기를 상기 시프트된 각 출력에 각각 곱하는 과정

을 더 포함하는 수신기에서 복호기로 입력되는 로그우도율(LLR)을 계산하기 위한 방법.
제 10 항에 있어서,

상기 변조 방식마다 대응하여 결정된 쉬프트 값은,

하기 <표 5>와 같이 결정된 쉬프트 값인, 수신기에서 복호기로 입력되는 로그우도율(LLR)을 계산하기 위한 방법.

<표 5>

변조방식 분모항 값 Shift 비트수 QPSK 1 0 16-QAM 2 1 64-QAM 8 3

제 11 항에 있어서,

상기 잡음 전력 크기는,

하기 <표 6>과 같이 결정된 잡음 전력 크기인, 수신기에서 복호기로 입력되는 로그우도율(LLR)을 계산하기 위한 방법.

<표 6>

제 10 항에 있어서,

상기 변조 방식에 대응하여 미리 정해진 정규화 값은,

하기 <표 7>과 같이 결정된 정규화 값인, 수신기에서 복호기로 입력되는 로그우도율(LLR)을 계산하기 위한 방법.

<표 7>

변조 방식 정규화하기 위한 스케일링 값 QPSK 1/2 16-QAM 1/4 64-QAM 1/8