KR101258540B1 - Method for manufacturing anisotropic material for electrical connection and anisotropic material manufactured by the same - Google Patents
Method for manufacturing anisotropic material for electrical connection and anisotropic material manufactured by the same Download PDFInfo
- Publication number
- KR101258540B1 KR101258540B1 KR1020110084159A KR20110084159A KR101258540B1 KR 101258540 B1 KR101258540 B1 KR 101258540B1 KR 1020110084159 A KR1020110084159 A KR 1020110084159A KR 20110084159 A KR20110084159 A KR 20110084159A KR 101258540 B1 KR101258540 B1 KR 101258540B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrical connection
- thin film
- connection material
- anisotropic electrical
- producing
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
- H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
- H01R4/58—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation characterised by the form or material of the contacting members
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
비등방성 전기접속 소재의 제조방법 및 그 방법에 의해 제조된 비등방성 전기접속 소재를 제공한다. 본 발명의 비등방성 전기접속 소재의 제조방법은, 실리콘 웨이퍼 상에 알루미늄층을 포함하는 금속층인 희생막을 형성하는 단계; 희생막 상에 절연체 박막을 형성하는 단계; 절연체 박막 상에 패턴이 형성된 마스크를 적층하고. 패턴에 부합하도록 에칭하여, 절연체 박막에 규칙적으로 정렬된 다수의 관통홀을 형성하는 단계; 관통홀에 전도성 금속을 채워 금속 플러그를 형성하는 단계; 실리콘 웨이퍼를 소정의 크기로 절단하는 단계; 및 금속 플러그가 형성된 절연체 박막인 비등방성 박막을 실리콘 웨이퍼로부터 분리하는 단계를 포함한다. 이에 의하면, 서브 마이크론 또는 나노급의 정렬된 구조를 가짐으로써 미세 피치 접속을 가능하게 하여 한정된 범위 내에서 더욱 많은 정보가 전달될 수 있는 정보통로를 형성할 수 있고, 제조시 고온, 고압의 공정을 필요로 하지 않아 모듈의 손상을 최소화할 수 있으며, 적용되는 전자기기들의 고성능화, 경박 단소화를 실현할 수 있다.Provided are a method for producing an anisotropic electrical connection material and an anisotropic electrical connection material produced by the method. A method for producing an anisotropic electrical connection material of the present invention, forming a sacrificial film which is a metal layer including an aluminum layer on a silicon wafer; Forming an insulator thin film on the sacrificial film; Laminating a mask with a pattern formed on the insulator thin film. Etching to conform to the pattern to form a plurality of through holes regularly aligned in the insulator thin film; Filling the through hole with a conductive metal to form a metal plug; Cutting the silicon wafer to a predetermined size; And separating the anisotropic thin film, which is an insulator thin film, on which a metal plug is formed, from the silicon wafer. According to this, by having a sub-micron or nano-structured structure, it is possible to form a fine information path that can transmit more information within a limited range, and the process of manufacturing high temperature and high pressure in manufacturing Since it is not necessary, damage to the module can be minimized, and high performance and light weight of the applied electronic devices can be realized.
Description
본 발명은 비등방성 소재의 제조방법 및 그 방법에 의해 제조된 비등방성 소재에 관한 것으로, 보다 상세하게는, 미세 피치(fine pitch) 접속이 가능하도록 서브 마이크론 또는 나노급의 정렬구조를 가지며, 상온 및 상압에서 비등방성을 갖는 전기 전도성 소재의 제조방법 및 그 방법에 의해 제조된 비등방성 소재에 관한 것이다.The present invention relates to an anisotropic material manufacturing method and an anisotropic material produced by the method, and more particularly, has a sub-micron or nano-aligned structure to enable fine pitch connection, room temperature And a method for producing an electrically conductive material having anisotropy at normal pressure, and an anisotropic material produced by the method.
비등방성 소재란 열 및 전기 신호를 모든 방향으로 균일하게 전달하는 등방성 소재와는 달리, 한 방향으로만 전달하는 특징을 가진 소재를 의미한다. 이러한 비등방성 소재는 X, Y 방향 즉, 넓이와 깊이 방향으로는 전기를 전달하지 않고, Z 방향 즉, 수직방향으로만 전기를 전달하거나, 열은 전달하지만 전기는 전달하지 않는 등 독특한 물성을 나타낸다. Anisotropic material refers to a material having a characteristic of transmitting only in one direction, unlike an isotropic material transmitting heat and electric signals uniformly in all directions. Such anisotropic materials do not transmit electricity in the X and Y directions, i.e., in the width and depth directions, and transmit unique electricity only in the Z direction, that is, in the vertical direction, or transmit heat but do not transmit electricity. .
따라서 기존 재료나 부품으로는 불가능한 새로운 기능을 갖는 부품, 소재의 창출을 가능하게 할 수 있다. 비등방성 소재의 개발은 미래 전자부품이 요구하는 고기능화, 융복합화 및 경박 단소화 등의 개발 이슈를 근본적으로 해결할 수 있는 원천기반 기술로 여겨지고 있다.Therefore, it is possible to create parts and materials with new functions not possible with existing materials or parts. The development of anisotropic materials is considered to be a source-based technology that can fundamentally solve development issues such as high functionalization, convergence, and light and thin, which are required for future electronic components.
현재 고밀도 실장용 접속소재로 널리 사용되는 ZAF(Z-axis conductive Adhesive Film)의 경우, 가열 압착 후에는 비등방성을 갖지만 기본적인 소재는 등방성이기 때문에 35 마이크론 이하의 미세 피치의 요구에 부응하기에 한계가 있다.ZAF (Z-axis conductive Adhesive Film), which is widely used as a high-density mounting connection material, has anisotropy after hot pressing but its basic material is isotropic, so it is limited to meet the requirements of fine pitch of 35 microns or less. have.
현재 비등방성이 요구되는 부품, 소재들은 ZAF에서와 같이 도전입자를 적정 농도로 분산하거나, 커넥터에서와 같이 절연체에 전도체를 기계적 방법으로 삽입하거나, PCB 절연체에서와 같이 절연성 유동체에 열전도성 결정체를 분산하는 방법 등으로 비등방성을 확보해 왔다.Components and materials that currently require anisotropy disperse conductive particles to the proper concentration as in ZAF, mechanically insert conductors into insulators as in connectors, or thermally conductive crystals in insulating fluids as in PCB insulators. Anisotropy has been secured by using a method.
점차 융, 복합화 되어가는 전자기기의 경우 여러 기능을 갖는 통합 모듈들이 메인보드 위에 접속되어 있으며 각 모듈의 접속은 주로 커넥터에 의해 이루어진다. 그러나 점차 통합되어야 하는 기능이 증가하고 단위 기판당 처리해야 하는 신호가 증가함에 따라 커넥터의 크기가 지속적으로 증가하여 전체 기능별 융합에 한계로 작용하고 있다. 또한, 현재의 ZAF 기술에서는 비등방성 소재의 반복 탈착이 불가능하고, 제조시 고온 및 고압 공정이 요구되어 모듈의 손상을 줄 수 있는 문제점이 있다.In the case of increasingly fused and complex electronic devices, integrated modules having various functions are connected on the main board, and each module is mainly connected by a connector. However, as the functions that need to be integrated gradually increase and the signals that need to be processed per unit board increase, the size of the connector continues to increase, which limits the convergence of all functions. In addition, in the current ZAF technology, it is impossible to repeatedly detach an anisotropic material, and a high temperature and a high pressure process are required during manufacturing, thereby causing damage to the module.
이에 대한 종래기술은 한국 등록특허공보 제10-1043956호, 미국 특허공보 US5805424A 등을 참조할 수 있다.The related art can be referred to Korean Patent Publication No. 10-1043956, US Patent Publication US5805424A and the like.
본 발명의 목적은 특정의 한 방향으로의 우수한 전기 전도성을 가지며, 높은 정밀도를 바탕으로 마이크론 또는 나노급의 정렬된 구조를 가짐으로써 미세 피치 접속을 가능하게 하여 한정된 범위 내에서 더 많은 정보통로를 확보할 수 있을 뿐 아니라, 제조시 고온, 고압의 공정을 필요로 하지 않고 상온, 상압에서도 비등방성을 갖는 비등방성 전기접속 소재를 제공하는 데 있다.An object of the present invention is to have a good electrical conductivity in a specific direction, and to have a micro- or nano-class aligned structure based on high precision to enable fine pitch connection to secure more information path within a limited range In addition, the present invention provides an anisotropic electrical connection material having anisotropy even at normal temperature and normal pressure without requiring a process of high temperature and high pressure in manufacturing.
상기 목적을 달성하기 위한 본 발명의 비등방성 전기접속 소재의 제조방법은, 서브 마이크론 단위 비등방성 전기접속 소재의 제조방법으로서, 실리콘 웨이퍼 상에 알루미늄층을 포함하는 금속층인 희생막을 형성하는 단계(단계 a); 상기 희생막 상에 절연체 박막을 형성하는 단계(단계 b); 상기 절연체 박막 상에 패턴이 형성된 마스크를 적층하고. 상기 패턴에 부합하도록 에칭하여, 상기 절연체 박막에 규칙적으로 정렬된 다수의 관통홀을 형성하는 단계(단계 d); 및 상기 관통홀에 전도성 금속을 채워 금속 플러그를 형성하는 단계(단계 f)를 포함한다.In the method of manufacturing the anisotropic electrical connection material of the present invention for achieving the above object, a method of manufacturing an anisotropic electrical connection material of the sub-micron unit, forming a sacrificial film which is a metal layer including an aluminum layer on a silicon wafer (step a); Forming an insulator thin film on the sacrificial layer (step b); Stacking a mask having a pattern formed on the insulator thin film; Etching to conform to the pattern to form a plurality of through holes regularly aligned in the insulator thin film (step d); And forming a metal plug by filling a conductive metal in the through hole (step f).
상기 단계 b 이후, 상기 절연체 박막 상에 감광막을 형성하고, 상기 관통홀 형성에 부합하는 패턴을 포토리소그래피로 형성하는 단계를 더 포함할 수 있다.After step b, the method may further include forming a photoresist film on the insulator thin film and forming a pattern corresponding to the through hole formation by photolithography.
상기 관통홀은, 횡단면의 직경이 0.1 ~ 100㎛ 이며, 관통홀 간의 간격은 0.1 ~ 100㎛ 범위일 수 있다.The through hole may have a diameter of 0.1 to 100 μm in a cross section, and an interval between the through holes may range from 0.1 to 100 μm.
상기 단계 d 이후, 상기 관통홀이 형성된 절연체 박막의 표면에 배리어 금속막을 형성하는 단계를 더 포함할 수 있다.After step d, the method may further include forming a barrier metal film on a surface of the insulator thin film on which the through hole is formed.
상기 배리어 금속막은, 티타늄, 질화티타늄을 순차적으로 적층하여 형성할 수 있다.The barrier metal film may be formed by sequentially stacking titanium and titanium nitride.
상기 배리어 금속막 형성은, 화학적기상증착에 의할 수 있다.The barrier metal film may be formed by chemical vapor deposition.
상기 단계 f 이후, 상기 단계들을 거친 실리콘 웨이퍼를 소정의 크기로 절단하는 단계(단계 h); 및 상기 단계 a 내지 상기 단계 f를 거친 금속 플러그가 형성된 절연체 박막인 비등방성 박막을 상기 실리콘 웨이퍼로부터 분리하는 단계(단계 i)를 더 포함할 수 있다.After step f, cutting the silicon wafer which has passed through the steps to a predetermined size (step h); And separating the anisotropic thin film, which is an insulator thin film having the metal plug formed through the steps a to f, from the silicon wafer (step i).
상기 단계 f 이후, 상기 전도성 금속 플러그가 형성된 절연체 박막의 상부면을 CMP하여 노드 분리하는 단계(단계 g)를 더 포함할 수 있다. After step f, the method may further include the step of separating the node by performing a CMP on the upper surface of the insulator thin film on which the conductive metal plug is formed (step g).
상기 단계 g 이후, 상기 노드 분리된 소재의 상부에 상기 소재의 형태를 유지하도록 하는 지지체층을 코팅하는 공정을 더 수행할 수 있다.After the step g, the process of coating the support layer to maintain the shape of the material on top of the node separated material may be further performed.
상기 지지체층은, PMMA, PS, PET 및 PE 중 어느 하나로 이루어질 수 있다.The support layer may be made of any one of PMMA, PS, PET, and PE.
상기 희생막은, 상기 실리콘 웨이퍼 표면으로부터 크롬, 금, 알루미늄이 순차적으로 적층된 막 또는 플래티넘, 알루미늄이 순차적으로 적층된 막일 수 있다.The sacrificial film may be a film in which chromium, gold, and aluminum are sequentially stacked from the surface of the silicon wafer, or a film in which platinum and aluminum are sequentially stacked.
상기 희생막은, 상기 알루미늄층이 50 ~ 2000nm의 두께로 형성될 수 있다.The sacrificial layer may have a thickness of 50 to 2000 nm of the aluminum layer.
상기 절연체 박막은, 실리카, 알루미나, 티타니아, 산화철, 세리아 및 이들 중 적어도 두가지 성분을 포함한 복합 산화물 중 어느 하나로 이루어질 수 있다.The insulator thin film may be made of any one of silica, alumina, titania, iron oxide, ceria, and a composite oxide including at least two components thereof.
상기 단계 b는, 플라즈마 화학기상증착, 화학적기상증착, 스퍼터링 증착, 원자층 증착 및 졸-겔법에 의한 용액상 합성법 중 어느 하나에 의할 수 있다.The step b may be by any one of plasma chemical vapor deposition, chemical vapor deposition, sputter deposition, atomic layer deposition and solution phase synthesis by the sol-gel method.
상기 절연체 박막의 두께는, 0.5 ~ 1000㎛ 범위일 수 있다.The insulator thin film may have a thickness in a range of about 0.5 μm to about 1000 μm.
상기 단계 d는, 상기 마스크를 감광막으로 하고, 상기 감광막에 포토리소그래피로 패턴을 형성하는 단계를 더 포함하며, 상기 에칭 후에는 상기 패턴 형성된 감광막을 제거하는 단계를 더 포함할 수 있다.The step d may further include forming the pattern as a photoresist film, and forming a pattern on the photoresist by photolithography, and after the etching, removing the patterned photoresist film.
상기 단계 d는, 상기 에칭 종말점을 알루미늄층으로 할 수 있다.In said step d, the etching end point may be an aluminum layer.
상기 단계 d는, 건식 에칭에 의할 수 있다.Step d may be by dry etching.
상기 전도성 금속은, 텅스텐, 구리, 팔라듐, 백금, 금, 철, 코발트, 니켈, 티타늄, 질화티타늄 및 이들 중 적어도 두가지 성분을 포함하는 합금 중 어느 하나일 수 있다.The conductive metal may be any one of tungsten, copper, palladium, platinum, gold, iron, cobalt, nickel, titanium, titanium nitride, and an alloy including at least two components thereof.
상기 단계 f는, 전도성 금속 플러그를 전기화학적 증착법, 화학적기상증착법, 원자층 증착법 및 전구체 함침 후 환원법 중 어느 하나에 의해 형성할 수 있다.In step f, the conductive metal plug may be formed by any one of an electrochemical deposition method, a chemical vapor deposition method, an atomic layer deposition method, and a reduction method after impregnation of a precursor.
상기 단계 i는, 상기 비등방성 박막의 아노다이징에 의할 수 있다.The step i may be by anodizing the anisotropic thin film.
상기 아노다이징은, 전해액으로서 염화나트륨, 질산나트륨, 황산나트륨, 질산칼륨, 염화칼륨, 황산칼륨, 아세트산암모늄 및 탄산암모늄 중 어느 하나인 염의 수용액을 사용할 수 있다.As said anodizing, the aqueous solution of the salt which is any one of sodium chloride, sodium nitrate, sodium sulfate, potassium nitrate, potassium chloride, potassium sulfate, ammonium acetate, and ammonium carbonate can be used as electrolyte solution.
상기 염의 수용액은, 염:증류수의 혼합 중량비가 1:1 ~ 1:20일 수 있다.In the aqueous solution of the salt, a mixing weight ratio of salt: distilled water may be 1: 1 to 1:20.
상기 아노다이징은, 0.1 ~ 10V의 전압, 1 ~ 100mA의 전류 조건에서 수행할 수 있다.The anodizing may be performed at a voltage of 0.1 to 10V and current conditions of 1 to 100mA.
상기 아노다이징은, 1분 ~ 12 시간 동안 수행할 수 있다.The anodizing may be performed for 1 minute to 12 hours.
상기 목적을 달성하기 위한 본 발명의 비등방성 전기접속 소재는, 절연체 박막; 상기 절연체 박막을 동일한 방향으로 관통하고, 규칙적인 간격으로 정렬되며, 횡단면의 직경이 0.1 ~ 100㎛ 이며, 관통홀 간의 간격은 0.1 ~ 100㎛ 인 다수의 관통홀; 및 상기 다수의 관통홀에 채워지는 전도성 금속 플러그를 포함한다.Anisotropic electrical connection material of the present invention for achieving the above object is an insulator thin film; A plurality of through holes penetrating the insulator thin film in the same direction, aligned at regular intervals, having a cross-sectional diameter of 0.1 to 100 μm, and a gap between the through holes being 0.1 to 100 μm; And a conductive metal plug filled in the plurality of through holes.
상기 관통홀은, 내부 표면에 접착력을 부여하도록 형성된 티타늄 및 질화티타늄을 포함하는 배리어 금속막을 더 포함할 수 있다.The through hole may further include a barrier metal film including titanium and titanium nitride formed to impart an adhesive force to an inner surface.
상기 절연체 박막은, 실리카, 알루미나, 티타니아, 산화철, 세리아 및 이들 중 적어도 두가지 성분을 포함한 복합 산화물 중 어느 하나일 수 있다.The insulator thin film may be any one of silica, alumina, titania, iron oxide, ceria, and a composite oxide including at least two components thereof.
상기 전도성 금속 플러그는,텅스텐, 구리, 팔라듐, 백금, 금, 철, 코발트, 니켈, 티타늄, 질화티타늄 및 이들 중 적어도 두가지 성분을 포함하는 합금 중 어느 하나일 수 있다.The conductive metal plug may be any one of tungsten, copper, palladium, platinum, gold, iron, cobalt, nickel, titanium, titanium nitride, and an alloy including at least two components thereof.
절연체 박막의 두께는, 0.5 ~ 1000㎛ 범위일 수 있다.The thickness of the insulator thin film may be in a range of 0.5 μm to 1000 μm.
상기 목적을 달성하기 위한 본 발명의 비등방성 전기접속 소재를 포함하는 인쇄회로기판은, 절연체 박막; 상기 절연체 박막을 동일한 방향으로 관통하고, 규칙적인 간격으로 정렬되며, 횡단면의 직경이 0.1 ~ 100㎛ 이며, 관통홀 간의 간격은 0.1 ~ 100㎛ 인 다수의 관통홀; 및 상기 다수의 관통홀에 채워지는 전도성 금속 플러그를 포함한다.A printed circuit board comprising an anisotropic electrical connection material of the present invention for achieving the above object, the insulator thin film; A plurality of through holes penetrating the insulator thin film in the same direction, aligned at regular intervals, having a cross-sectional diameter of 0.1 to 100 μm, and a gap between the through holes being 0.1 to 100 μm; And a conductive metal plug filled in the plurality of through holes.
상기 목적을 달성하기 위한 본 발명의 비등방성 전기접속 소재를 포함하는 커넥터 부재는, 절연체 박막; 상기 절연체 박막을 동일한 방향으로 관통하고, 규칙적인 간격으로 정렬되며, 횡단면의 직경이 0.1 ~ 100㎛ 이며, 관통홀 간의 간격은 0.1 ~ 100㎛ 인 다수의 관통홀; 및 상기 다수의 관통홀에 채워지는 전도성 금속 플러그를 포함한다.The connector member including the anisotropic electrical connection material of the present invention for achieving the above object is an insulator thin film; A plurality of through holes penetrating the insulator thin film in the same direction, aligned at regular intervals, having a cross-sectional diameter of 0.1 to 100 μm, and a gap between the through holes being 0.1 to 100 μm; And a conductive metal plug filled in the plurality of through holes.
본 발명은 마이크론 또는 나노급의 정렬된 구조를 가짐으로써 파인피치 접속을 가능하게 하여 한정된 범위 내에서 더욱 많은 정보가 전달될 수 있는 정보통로를 형성할 수 있고, 제조시 고온, 고압의 공정을 필요로 하지 않아 모듈의 손상을 최소화할 수 있으며, 적용되는 전자기기들의 고성능화, 경박단소화를 실현하여 커넥터(connector) 부재, 인쇄회로기판(PCB, Printed Circuit Board) 등 여러 분야에 적용할 수 있다.The present invention enables a fine pitch connection by having an ordered structure of a micron or nano scale, thereby forming an information path through which more information can be transmitted within a limited range, and requires high-temperature and high-pressure processes in manufacturing. Damage to the module can be minimized, and high performance and light and small size of the applied electronic devices can be realized, and thus it can be applied to various fields such as a connector member and a printed circuit board (PCB).
도 1은 본 발명의 비등방성 전기접속 소재의 제조방법을 순차적으로 나타낸 흐름도이다.
도 2는 도 1에 따른 제조공정별 비등방성 소재의 측단면 모습을 순차적으로 나타낸 공정도이다.1 is a flowchart sequentially showing a method of manufacturing an anisotropic electrical connection material of the present invention.
2 is a process diagram sequentially showing the side cross-sectional view of the anisotropic material for each manufacturing process according to FIG.
도 1 및 도 2를 참조하여 본 발명의 비등방성 전기접속 소재의 제조방법을 설명하도록 한다.1 and 2 to explain the manufacturing method of the anisotropic electrical connection material of the present invention.
본 발명의 비등방성 전기접속 소재의 제조방법은, 총 아홉 단계로 나누어 볼 수 있다.The anisotropic electrical connection material manufacturing method of the present invention can be divided into nine steps.
먼저, 실리콘(Si) 웨이퍼(10) 상에 희생막(20)을 증착한다(단계 a).First, a
여기서, 희생막이란 상기 실리콘 웨이퍼와 절연체 박막 사이에 존재하며, 이후 절연체 박막으로부터 유래한 완성된 비등방성 전기접속 소재를 분리하기 위해 필요한 구조이다. 이에 대한 설명은 이후 공정의 설명에서 상세히 하도록 한다.Here, the sacrificial film is a structure that exists between the silicon wafer and the insulator thin film and then separates the completed anisotropic electrical connection material derived from the insulator thin film. This will be described in detail later in the description of the process.
상기 희생막은 상기 실리콘 웨이퍼 접촉면으로부터 크롬(Cr), 금(Au) 및 알루미늄(Al)을 순차적으로 증착하여 형성할 수 있으며, 크롬과 금층은 플래티넘(Pt)층으로 대체하여도 무방하다. 여기서, 희생막의 역할은 알루미늄층이 수행하며, 상기 크롬/금층 또는 플래티넘층은 실리콘 기판과 알루미늄층의 접합을 위해서 사용한다. The sacrificial layer may be formed by sequentially depositing chromium (Cr), gold (Au), and aluminum (Al) from the silicon wafer contact surface, and the chromium and gold layers may be replaced with a platinum (Pt) layer. In this case, the sacrificial layer serves as the aluminum layer, and the chromium / gold layer or the platinum layer is used for bonding the silicon substrate and the aluminum layer.
상기 알루미늄층은 절연체 박막 형성, 식각, 세정과 같은 후속공정을 거친 후에도 손상없이 유지되기 위하여 두껍게 형성되어야 하지만, 형성된 비등방성 박막과 기판이 쉽게 분리되기 위해서는 가능한 얇은 것이 바람직하다. 이러한 점을 고려해서 50 ~ 2000nm 사이의 두께가 바람직하며, 더욱 바람직하게는 200 ~ 700 nm의 두께 범위로 형성하는 것이 바람직하다.The aluminum layer should be formed thick so as to remain undamaged even after subsequent processes such as insulator thin film formation, etching, and cleaning, but it is desirable that the anisotropic thin film and the substrate be as thin as possible in order to be easily separated. In consideration of this point, a thickness between 50 and 2000 nm is preferable, and more preferably, it is preferably formed in a thickness range of 200 to 700 nm.
다음으로, 상기 증착된 희생막(20) 상에 절연체 박막(30)을 형성한다(단계 b).Next, an insulator
상기 절연체 박막(30)은 실리카(SiO2), 알루미나(Al2O3), 티타니아(TiO2), 산화철(Fe2O3), 세리아(CeO2) 및 이들 중 적어도 두 성분을 포함하는 복합 산화물(mixed oxide)로 형성할 수 있다.The insulator
또한, 상기 박막의 형성은 플라즈마 화학기상증착(PECVD, Plasma Enhanced Chemical Vapor Depositon), 화학적기상증착(CVD, Chemical Vapor Deposition), 스퍼터링 증착(sputtering deposition), 원자층 증착 및 졸-겔법에 의한 용액상 합성법 중 어느 하나로 하는 것이 바람직하다.In addition, the thin film may be formed by plasma enhanced chemical vapor deposition (PECVD), chemical vapor deposition (CVD), sputtering deposition, atomic layer deposition, and solution phase by sol-gel method. It is preferable to use one of the synthesis methods.
이때, 상기 절연체 박막(30)의 두께는 0.5 ~ 1000 ㎛ 범위가 되도록 하는 것이 바람직하며, 더욱 바람직하게는, 1 ~ 10 ㎛의 범위로 할 수 있다.At this time, the thickness of the insulator
상기 절연체의 두께가 0.5 ㎛ 미만이면, 쉽게 식각되므로 관통홀을 형성하기 용이하지만, 기판과 분리된 비등방성 박막이 부스러질 수 있어 박막의 형태를 유지하기 어려울 수 있다. 반면에, 절연체 박막의 두께가 1000 ㎛을 초과하면, 박막형태를 유지하는데 유리하지만, 식각이 상대적으로 어려워 관통홀의 형성이 어려울 수 있다.When the thickness of the insulator is less than 0.5 μm, it is easily etched to easily form through holes, but the anisotropic thin film separated from the substrate may be broken, and thus it may be difficult to maintain the shape of the thin film. On the other hand, if the thickness of the insulator thin film is more than 1000 ㎛, it is advantageous to maintain the thin film form, but the etching is relatively difficult to form the through hole can be difficult.
한편, 비등방성 소재에 있어서, 비등방성 박막의 관통홀 직경과 절연체 박막의 두께는 상관관계가 있다. 절연체 박막의 두께는 관통홀의 깊이와 동일하며, 관통홀의 직경보다 절연체 박막의 두께, 즉, 관통홀의 깊이가 클수록 비등방성이 잘 유지되는 성질이 있다.On the other hand, in the anisotropic material, the through hole diameter of the anisotropic thin film and the thickness of the insulator thin film have a correlation. The thickness of the insulator thin film is equal to the depth of the through hole, and the anisotropy is well maintained as the thickness of the insulator thin film, that is, the depth of the through hole is larger than the diameter of the through hole.
예를 들어, 관통홀 직경과 깊이 비율이 10 이상인 비등방성 박막을 제조하는 경우, 관통홀의 직경이 0.5 ㎛이라면, 절연체 박막의 두께는 5 ㎛ 이상인 것이 바람직하다.For example, when producing an anisotropic thin film having a through-hole diameter and a depth ratio of 10 or more, if the diameter of the through-hole is 0.5 m, the thickness of the insulator thin film is preferably 5 m or more.
이후, 상기 절연체 박막(30) 상에 감광막(photoresist, 40)을 형성하고, 여기에 패턴을 형성한다.(단계 c).Thereafter, a
상기 감광막(40)의 패턴형성은 필요한 패턴이 형성된 마스크를 도포하고 노광, 현상하는 과정을 포함하는 포토리소그래피에 의한다. 상기 포토리소그래피 방법은 본 발명의 기술분야에서 널리 알려진 방법이므로 상세한 설명은 생략하기로 한다.The patterning of the
여기서, 상기 패턴은 전도성 금속 플러그(50)를 형성할 절연체 박막(30)의 관통홀(32)의 형태에 부합하도록 형성하며, 상기 관통홀(32)의 모양, 크기 및 관통홀(32)간의 간격은 일정하게 하는 것이 바람직하고, 관통홀의 직경은 0.1 ~ 100 ㎛, 관통홀(32)간 간격은 0.1 ~ 100 ㎛ 로 하는 것이 바람직하다. Here, the pattern is formed to conform to the shape of the through
예를 들면, 관통홀(32)의 횡단면 형태는 사각형, 원형 등 다양한 형태로 할 수 있다.For example, the cross-sectional shape of the through
다음으로, 상기 패턴이 형성된 감광막(30)을 마스크로 하여 절연체 박막(30)을 선택적으로 에칭하고, 감광막(30)을 제거한다(단계 d).Next, the insulator
상기 에칭은 희생막(20)의 알루미늄층을 에칭 종말점으로 하며, 그 방법은 건식에칭에 의하는 것이 바람직하다.The etching uses the aluminum layer of the
이에 따라, 절연체 박막(30)에는 전도성 금속 플러그를 형성할 수 있는 관통홀(32)이 형성된다Accordingly, the insulator
이후, 관통홀(32)이 형성된 절연체 박막(30)의 표면에 배리어(barrier) 금속막(50)을 형성한다(단계 e).Thereafter, a
배리어 금속막(50)은 절연체 박막(30)과 이후에 관통홀(32) 내부에 채워질 전도성 금속 플러그(60) 간에 접착력을 향상시키기 위해서 필요한 구조이다.The
그 소재는 티타늄(Ti) 및 질화티타늄(TiN)으로 하는 것이 바람직하다. 상세하게는, 절연체 박막(30)의 상부 표면 및 관통홀(32)의 측벽 및 하부표면에 티타늄 층을 형성하고, 차례로 상기 티타늄 층상에 질화티타늄을 더 형성하는 방법으로 한다.The material is preferably made of titanium (Ti) and titanium nitride (TiN). Specifically, a titanium layer is formed on the upper surface of the insulator
배리어 금속막(50)의 형성방법은 화학적기상증착으로 하며, 그 막의 두께는 10nm 이상으로 하는 것이 바람직하다.The method of forming the
다음으로, 배리어 금속막(50)이 증착된 절연체 박막(30)의 관통홀(32) 내부에 전도성 금속 플러그(60)을 형성하는 단계이다(단계 f).Next, the
상기 전도성 금속 플러그(60)의 형성은 전기화학적 증착법, 화학적기상증착법, 원자층 증착법(ALD, Atomic Layer Deposition), 전구체 함침 후 환원법 등으로 할 수 있다.The
전도성 금속 플러그(60)를 구성하는 전도성 금속은 텅스텐(W), 구리(Cu) 팔라듐(Pd), 백금(Pt), 금(Au), 철(Fe), 코발트(Co), 니켈(Ni), 티타늄(Ti), 질화티타늄(TiN) 및 이들 중 두가지 성분 이상을 포함하는 합금을 적용할 수 있다.Conductive metals constituting the
이후, 전도성 금속 플러그(60)가 형성된 상부면을 연마하여 노드(node) 분리한다(단계 g).Thereafter, the upper surface on which the
상기 노드 분리 방법은 CMP(Chemical Mechanical Polishing)으로 하는 것이 바람직하다.The node separation method is preferably CMP (Chemical Mechanical Polishing).
여기서, 상기 노드 분리된 소재의 상부에 열가소성 고분자로 이루어진 지지체층(미도시)을 코팅하는 공정을 더 수행할 수 있으며, 이때, 상기 지지체층은, 폴리메틸메타크릴레이트(PMMA), 폴리스티렌(PS), 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌(PE) 등의 고분자를 적용할 수 있다. Here, the process of coating a support layer (not shown) made of a thermoplastic polymer on the node separated material may be further performed, wherein the support layer, polymethyl methacrylate (PMMA), polystyrene (PS) ), And polymers such as polyethylene terephthalate (PET) and polyethylene (PE) can be used.
여기서, 상기 지지체층은 알루미늄 희생막이 전기화학적 분해(anodic dissolution)에 의해서 제거되는 동안 물리적, 화학적 변화가 없어야 하며, 아래에서 설명할 아노다이징 전해액에 녹지 않는 성질을 가진 물질을 사용한다. 나아가, 기판과 비등방성 박막의 분리 이후, 상기 지지체층으로 인해 보관, 이동이 편리하며 필요한 시점에서는 쉽게 제거될 수 있는 고분자 물질을 사용하는 것이 바람직하다. Here, the support layer should be free from physical and chemical changes while the aluminum sacrificial film is removed by electrochemical dissolution, and a material having a property of insoluble in an anodizing electrolyte will be described below. Furthermore, after separation of the substrate and the anisotropic thin film, it is preferable to use a polymer material that is easy to store and move due to the support layer and that can be easily removed when necessary.
다시 말해, 아노다이징 전해액에는 불용성이고, 유기용액에는 용해되는 열가소성 고분자는 상기 물질 이외에도 가능한 모든 물질을 적용할 수 있다.In other words, the thermoplastic polymer that is insoluble in the anodizing electrolyte and dissolved in the organic solution may be applied to all possible materials other than the above materials.
이는 이후 완성된 비등방성 소재를 Si 웨이퍼(10)로부터 분리시 다수의 관통홀(32)이 형성된 소재가 조각나 형태가 손상되는 것을 방지하기 위함이다. 여기서, 상기 코팅은 스핀코팅으로 하는 것이 바람직하다.This is to prevent damage to pieces or shapes of the material in which the plurality of through
다음은, 상기 과정들을 거친 비등방성 소재가 형성된 Si 웨이퍼(10)를 필요한 크기로 절단한다(단계 h).Next, the
마지막으로, 완성된 비등방성 박막을 실리콘 웨이퍼(10)로부터 분리한다(단계 i).Finally, the finished anisotropic thin film is separated from the silicon wafer 10 (step i).
상기 분리는 상기 비등방성 박막을 아노다이징(anodizing)하여 수행한다.The separation is performed by anodizing the anisotropic thin film.
상기 아노다이징은, 전해액으로서 염화나트륨 수용액 등 중성을 나타내는 염의 수용액을 사용할 수 있다. 다시 말해, 강산과 강염기로 구성된 염인 질산나트륨(NaNO3 ), 황산나트륨(Na2SO4 ), 질산칼륨(KNO3), 염화칼륨(KCl), 황산칼륨(K2SO4) 등의 수용액, 약산과 약염기로 구성된 염인 아세트산암모늄(CH3COONH4), 탄산암모늄(NH4CO3) 등의 수용액은 모두 적용할 수 있다.As said anodizing, the aqueous solution of the salt which shows neutrality, such as aqueous sodium chloride solution, can be used as electrolyte solution. In other words, aqueous solutions such as sodium nitrate (NaNO 3 ) , sodium sulfate (Na 2 SO 4 ) , potassium nitrate (KNO 3 ), potassium chloride (KCl), potassium sulfate (K 2 SO 4 ), salts composed of strong acid and strong base, Aqueous solutions of ammonium acetate (CH 3 COONH 4 ), ammonium carbonate (NH 4 CO 3 ), etc., which are salts composed of weak bases, can be used.
상기 염의 수용액은, 염:증류수의 혼합 중량비가 1:1 ~ 1:20인 것이 바람직하며, 더욱 바람직하게는 3:8로 할 수 있다.As for the aqueous solution of the said salt, it is preferable that the mixing weight ratio of salt: distilled water is 1: 1-1: 20, More preferably, it can be 3: 8.
이때, 상기 전해질 수용액에 음극은 플래티넘(Pt)으로 하고, 양극은 상기 단계들을 거쳐 제조된 비등방성 박막으로 하여 아노다이징하면, 알루미늄층의 산화에 의해 비등방성 박막을 실리콘 웨이퍼(10)로부터 분리될 수 있다. In this case, when the anode in the aqueous electrolyte solution is made of platinum (Pt) and the anode is an anisotropic thin film prepared through the above steps, the anisotropic thin film can be separated from the
이때, 상기 아노다이징은 0.1 ~ 10V의 전압, 1 ~ 100mA의 전류에서 1분 내지 12시간 동안 수행하는 것이 바람직하다.At this time, the anodizing is preferably performed for 1 minute to 12 hours at a voltage of 0.1 ~ 10V, a current of 1 ~ 100mA.
이에 따라 완성된 상기 비등방성 전기접속 소재는 전도체 금속 플러그(60)가 형성된 높이 방향(z 방향)으로만 전기전도성이 있으며, x방향이나 y방향으로는 전기전도성을 가지지 않는다.The anisotropic electrical connection material thus completed is electrically conductive only in the height direction (z direction) in which the
또한, 본 발명은 상기 방법에 따라 제조된 비등방성 전기접속 소재를 제공한다.The present invention also provides an anisotropic electrical connection material produced according to the above method.
본 발명의 비등방성 전기접속 소재는 절연체 박막(30)을 구비하고, 상기 절연체 박막은 박막의 상하, 즉, 수직으로 관통하는 다수의 관통홀(32)이 형성되며, 관통홀(32)의 내부에는 전도성 금속이 채워져 전도성 금속 플러그(60)가 배치된다.The anisotropic electrical connection material of the present invention includes an insulator
이때, 절연체 박막(30)에는 다수의 관통홀(32)이 각각 관통홀의 단면 모양, 크기가 동일하고, 관통홀간의 간격도 동일하게 형성됨으로써 서브 마이크론, 나노 수준의 정렬된 구조를 가질 수 있다.In this case, the insulator
또한, 관통홀(32)의 측벽에는 티타늄 및 질화티타늄으로 이루어진 배리어 금속막(50)을 더 형성함으로써 절연체 박막(30)과 전도성 금속 플러그(60)의 접착력을 상승시킬 수 있다.
In addition, the
이하, 바람직한 실시예를 들어 설명한다.
Hereinafter, a preferable Example is given and described.
먼저, 실리콘 웨이퍼를 준비하고, 그 위에 크롬, 금 및 알루미늄을 순차적으로 증착하여 박막을 형성하였다. 이때, 각 금속층의 두께는 크롬 60nm, 금 100nm, 플래티넘 500nm로 하였다. 이후, 상기 알루미늄 층상에 실리카 박막을 PECVD로 형성하고, 그 두께는 5㎛가 되도록 하였다.First, a silicon wafer was prepared, and chromium, gold, and aluminum were sequentially deposited thereon to form a thin film. At this time, the thickness of each metal layer was made into
다음으로, 상기 실리카 박막 상에 감광막을 형성하고, 리소그래피로 패턴을 형성하였다. 상기 패턴은 정사각형의 관통홀이 형성되도록 하였으며, 상세하게는, 관통홀의 직경 0.5㎛, 관통홀과 관통홀 사이의 간격도 0.5㎛로 감광막 전체에 관통홀이 균일하게 형성되도록 하였다.Next, a photosensitive film was formed on the silica thin film, and a pattern was formed by lithography. The pattern was such that a square through hole was formed, and in detail, the through hole was 0.5 μm in diameter, and the gap between the through hole and the through hole was 0.5 μm so that the through hole was uniformly formed in the entire photoresist film.
이후, 상기 패턴이 형성된 감광막을 마스크로 하여 실리카 박박을 상기 관통홀에 부합하는 부분만 선택적으로 선택적으로 에칭하였고, 에칭 후에는 감광막을 제거하였다. 상기 에칭은 알루미늄층을 에칭 종말점으로 하여 수행하였고, 이에 따라 실리카 박막에는 원형의 횡단면 형상을 갖는 다수의 관통홀이 균일하게 형성되었다.Subsequently, only the portion of the silica foil foil that selectively matches the through hole was selectively etched using the photosensitive film having the pattern as a mask, and the photosensitive film was removed after the etching. The etching was performed using the aluminum layer as an etching end point, and thus, a plurality of through holes having a circular cross-sectional shape were uniformly formed in the silica thin film.
다음으로, 상기 다수의 관통홀이 형성된 실리카 박막의 상부 표면 및 관통홀 내부의 측벽과 바닥면에 티타늄과 질화티타늄을 순차적으로 CVD로 증착하여 60nm의의 배리어 금속막을 형성하였다.Next, titanium and titanium nitride were sequentially deposited by CVD on the upper surface of the silica thin film having the plurality of through holes and the sidewalls and the bottom surface of the through holes, thereby forming a barrier metal film having a thickness of 60 nm.
상기 배리어 막이 형성된 실리카 박막의 다수의 관통홀에는 텅스텐을 채워 넣어 텅스텐 플러그를 형성하였다. 이후, 상기 텅스텐 플러그가 형성된 실리카 박막의 상부면을 CMP 하여 노드 분리를 수행하였다. 노드 분리가 된 후, 그 상부면을 PMMA로 스핀코팅하였다.Tungsten plugs were formed by filling tungsten in a plurality of through holes of the silica thin film on which the barrier film was formed. Thereafter, node separation was performed by CMPing the upper surface of the silica thin film on which the tungsten plug was formed. After node separation, the top surface was spin coated with PMMA.
다음으로, 상기 비등방성 박막이 포함된 실리콘 웨이퍼를 20mm × 20mm 크기의 정사각형으로 절단하였다.Next, the silicon wafer including the anisotropic thin film was cut into squares having a size of 20 mm × 20 mm.
마지막으로, 상기 절단된 시편의 비등방성 박막을 아노다이징하여 실리콘 웨이퍼로부터 분리하였다. 이때, 플래티넘을 음극으로 준비하고, 전해액은 염화나트륨:증류수가 1:5로 혼합된 염화나트륨 수용액으로 하였으며, 0.7V의 전압, 3mA의 조건에서 8시간 동안 아노다이징을 실시하였다.
Finally, the anisotropic thin film of the cut specimen was anodized and separated from the silicon wafer. At this time, platinum was prepared as a negative electrode, and the electrolyte solution was an aqueous sodium chloride solution mixed with sodium chloride: distilled water 1: 5, and anodized for 8 hours under a voltage of 0.7 V and 3 mA.
이상 본 발명을 바람직한 실시예에 대해서 설명하였으나, 본 발명은 상술한 특정 실시예에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 그 기술적 사상을 벗어나지 않고 다양하게 변형 실시할 수 있을 것이다. 따라서 본 발명의 권리범위는 특정 실시예가 아니라, 첨부된 특허청구범위에 의해 정해지는 것으로 해석되어야 한다.
While the present invention has been described with respect to preferred embodiments, the present invention is not limited to the above-described specific embodiments, and those skilled in the art to which the present invention pertains have various modifications without departing from the technical spirit. You can do it. Therefore, the scope of the present invention should be construed as defined by the appended claims rather than the specific embodiments.
10: Si 웨이퍼 20: 희생막
30: 절연체 박막 32: 관통홀
40: 감광막 50: 배리어 금속막
60: 전도성 금속 플러그10: Si wafer 20: sacrificial film
30: insulator thin film 32: through hole
40: photosensitive film 50: barrier metal film
60: conductive metal plug
Claims (32)
실리콘 웨이퍼 상에 알루미늄층을 포함하는 금속층인 희생막을 형성하는 단계(단계 a);
상기 희생막 상에 절연체 박막을 형성하는 단계(단계 b);
상기 절연체 박막 상에 패턴이 형성된 마스크를 적층하고. 상기 패턴에 부합하도록 에칭하여, 상기 절연체 박막에 규칙적으로 정렬된 다수의 관통홀을 형성하는 단계(단계 d);
상기 관통홀에 전도성 금속을 채워 금속 플러그를 형성하는 단계(단계 f); 및
상기 전도성 금속 플러그가 형성된 절연체 박막의 상부면을 CMP하여 노드 분리하는 단계(단계 g)를 포함하는 비등방성 전기접속 소재의 제조방법.
As a manufacturing method of an anisotropic electrical connection material of a submicron unit,
Forming a sacrificial film, which is a metal layer including an aluminum layer, on the silicon wafer (step a);
Forming an insulator thin film on the sacrificial layer (step b);
Stacking a mask having a pattern formed on the insulator thin film; Etching to conform to the pattern to form a plurality of through holes regularly aligned in the insulator thin film (step d);
Filling the through hole with a conductive metal to form a metal plug (step f); And
The method of manufacturing an anisotropic electrical connection material comprising the step (step g) of separating the nodes by the CMP of the upper surface of the insulator thin film on which the conductive metal plug is formed.
상기 단계 b 이후,
상기 절연체 박막 상에 감광막을 형성하고, 상기 관통홀 형성에 부합하는 패턴을 포토리소그래피로 형성하는 단계를 더 포함하는 것을 특징으로 하는 비등방성 전기접속 소재의 제조방법.
The method according to claim 1,
After step b,
Forming a photosensitive film on the insulator thin film, and forming a pattern corresponding to the through-hole formation by photolithography further comprising the step of manufacturing anisotropic electrical connection material.
상기 관통홀은,
횡단면의 직경이 0.1 ~ 100㎛ 이며, 관통홀 간의 간격은 0.1 ~ 100㎛ 범위인 것을 특징으로 하는 비등방성 전기접속 소재의 제조방법.
The method according to claim 1,
The through hole,
The diameter of the cross section is 0.1 ~ 100㎛, the gap between the through holes is 0.1 ~ 100㎛ A method for producing an anisotropic electrical connection material, characterized in that the range.
상기 단계 d 이후,
상기 관통홀이 형성된 절연체 박막의 표면에 배리어 금속막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 비등방성 전기접속 소재의 제조방법.
The method according to claim 1,
After the above step d,
And forming a barrier metal film on a surface of the insulator thin film on which the through-holes are formed.
상기 배리어 금속막은,
티타늄, 질화티타늄을 순차적으로 적층하여 형성하는 것을 특징으로 하는 비등방성 전기접속 소재의 제조방법.
The method of claim 4,
The barrier metal film,
A method for producing an anisotropic electrical connection material, characterized in that formed by sequentially stacking titanium and titanium nitride.
상기 배리어 금속막 형성은,
화학적기상증착에 의하는 것을 특징으로 하는 비등방성 전기접속 소재의 제조방법.
The method according to claim 5,
The barrier metal film is formed,
A method for producing an anisotropic electrical connection material, characterized by chemical vapor deposition.
상기 단계 g 이후,
상기 단계들을 거친 실리콘 웨이퍼를 소정의 크기로 절단하는 단계(단계 h); 및
상기 단계 a 내지 상기 단계 g를 거친 금속 플러그가 형성된 절연체 박막인 비등방성 박막을 상기 실리콘 웨이퍼로부터 분리하는 단계(단계 i)를 더 포함하는 것을 특징으로 하는 비등방성 전기접속 소재의 제조방법.
The method according to claim 1,
After step g above,
Cutting the silicon wafer which has passed the above steps into a predetermined size (step h); And
And separating the anisotropic thin film, which is an insulator thin film having a metal plug formed through the steps a to g, from the silicon wafer (step i).
상기 단계 g 이후,
상기 노드 분리된 소재의 상부에 상기 소재의 형태를 유지하도록 하는 지지체층을 코팅하는 공정을 더 수행하는 것을 특징으로 하는 비등방성 전기접속 소재의 제조방법.
The method according to claim 1,
After step g above,
The method of manufacturing an anisotropic electrical connection material, characterized in that for performing a further step of coating a support layer to maintain the shape of the material on top of the node separated material.
상기 지지체층은,
PMMA, PS, PET 및 PE 중 어느 하나로 이루어진 것을 특징으로 하는 비등방성 전기접속 소재의 제조방법.
The method according to claim 9,
The support layer,
Method for producing an anisotropic electrical connection material, characterized in that made of any one of PMMA, PS, PET and PE.
상기 희생막은,
상기 실리콘 웨이퍼 표면으로부터 크롬, 금, 알루미늄이 순차적으로 적층된 막 또는 플래티넘, 알루미늄이 순차적으로 적층된 막인 것을 특징으로 하는 비등방성 전기접속 소재의 제조방법.
The method according to claim 1,
The sacrificial film,
And a film in which chromium, gold, and aluminum are sequentially stacked from the surface of the silicon wafer, or a film in which platinum and aluminum are sequentially stacked.
상기 희생막은,
상기 알루미늄층이 50 ~ 2000nm의 두께로 형성되는 것을 특징으로 하는 비등방성 전기접속 소재의 제조방법.
The method of claim 11,
The sacrificial film,
Method for producing an anisotropic electrical connection material, characterized in that the aluminum layer is formed to a thickness of 50 ~ 2000nm.
상기 절연체 박막은,
실리카, 알루미나, 티타니아, 산화철, 세리아 및 이들 중 적어도 두가지 성분을 포함한 복합 산화물 중 어느 하나로 이루어진 것을 특징으로 하는 비등방성 전기접속 소재의 제조방법.
The method of claim 12,
The insulator thin film,
A method for producing an anisotropic electrical connection material, comprising any one of silica, alumina, titania, iron oxide, ceria, and a composite oxide containing at least two components thereof.
상기 단계 b는,
플라즈마 화학기상증착, 화학적기상증착, 스퍼터링 증착, 원자층 증착 및 졸-겔법에 의한 용액상 합성법 중 어느 하나에 의하는 것을 특징으로 하는 비등방성 전기접속 소재의 제조방법.
The method according to claim 1,
Step b,
A method for producing an anisotropic electrical connection material, characterized by any one of plasma chemical vapor deposition, chemical vapor deposition, sputter deposition, atomic layer deposition, and solution phase synthesis by sol-gel method.
상기 절연체 박막의 두께는,
0.5 ~ 1000㎛ 범위인 것을 특징으로 하는 비등방성 전기접속 소재의 제조방법.
The method according to claim 1,
The thickness of the insulator thin film,
Method for producing an anisotropic electrical connection material, characterized in that the range of 0.5 ~ 1000㎛.
상기 단계 d는,
상기 마스크를 감광막으로 하고, 상기 감광막에 포토리소그래피로 패턴을 형성하는 단계를 더 포함하며, 상기 에칭 후에는 상기 패턴 형성된 감광막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 비등방성 전기접속 소재의 제조방법.
The method according to claim 1,
Step d is
The method may further include forming the mask as a photosensitive film, and forming a pattern by photolithography on the photosensitive film, and after the etching, removing the patterned photosensitive film. Way.
상기 단계 d는,
상기 에칭 종말점을 알루미늄층으로 하는 것을 특징으로 하는 비등방성 전기접속 소재의 제조방법.
The method according to claim 1,
Step d is
A method for producing an anisotropic electrical connection material, characterized in that the etching end point is an aluminum layer.
상기 단계 d는,
건식 에칭에 의하는 것을 특징으로 하는 비등방성 전기접속 소재의 제조방법.
The method according to claim 1,
Step d is
A method for producing an anisotropic electrical connection material, characterized by dry etching.
상기 전도성 금속은,
텅스텐, 구리, 팔라듐, 백금, 금, 철, 코발트, 니켈, 티타늄, 질화티타늄 및 이들 중 적어도 두가지 성분을 포함하는 합금 중 어느 하나인 것을 특징으로 하는 비등방성 전기접속 소재의 제조방법.
The method according to claim 1,
The conductive metal is,
A tungsten, copper, palladium, platinum, gold, iron, cobalt, nickel, titanium, titanium nitride and a method for producing an anisotropic electrical connection material, characterized in that any one of the alloy containing at least two of these.
상기 단계 f는,
전도성 금속 플러그를 전기화학적 증착법, 화학적기상증착법, 원자층 증착법 및 전구체 함침 후 환원법 중 어느 하나에 의해 형성하는 것을 특징으로 하는 비등방성 전기접속 소재의 제조방법.
The method according to claim 1,
Said step f,
A conductive metal plug is formed by any one of an electrochemical deposition method, chemical vapor deposition method, atomic layer deposition method, and precursor impregnation reduction method.
상기 단계 i는,
상기 비등방성 박막의 아노다이징에 의하는 것을 특징으로 하는 비등방성 전기접속 소재의 제조방법.
The method of claim 7,
Step i,
A method for producing an anisotropic electrical connection material, characterized by anodizing the anisotropic thin film.
상기 아노다이징은,
전해액으로서 염화나트륨, 질산나트륨, 황산나트륨, 질산칼륨, 염화칼륨, 황산칼륨, 아세트산암모늄 및 탄산암모늄 중 어느 하나인 염의 수용액을 사용하는 것을 특징으로 하는 비등방성 전기접속 소재의 제조방법.
23. The method of claim 21,
The anodizing is
A method for producing an anisotropic electrical connection material, characterized by using an aqueous solution of a salt of any one of sodium chloride, sodium nitrate, sodium sulfate, potassium nitrate, potassium chloride, potassium sulfate, ammonium acetate and ammonium carbonate.
상기 염의 수용액은,
염:증류수의 혼합 중량비가 1:1 ~ 1:20인 것을 특징으로 하는 비등방성 전기접속 소재의 제조방법.
23. The method of claim 22,
The aqueous solution of the salt,
A method for producing an anisotropic electrical connection material, characterized in that the mixing weight ratio of salt: distilled water is 1: 1 to 1:20.
상기 아노다이징은,
0.1 ~ 10V의 전압, 1 ~ 100mA의 전류 조건에서 수행하는 것을 특징으로 하는 비등방성 전기접속 소재의 제조방법.
23. The method of claim 21,
The anodizing is
A method of manufacturing an anisotropic electrical connection material, characterized in that performed at a voltage of 0.1 ~ 10V, current conditions of 1 ~ 100mA.
상기 아노다이징은,
1분 ~ 12시간 동안 수행하는 것을 특징으로 하는 비등방성 전기접속 소재의 제조방법.
27. The method of claim 24,
The anodizing is
Method for producing an anisotropic electrical connection material, characterized in that performed for 1 minute to 12 hours.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110084159A KR101258540B1 (en) | 2011-08-23 | 2011-08-23 | Method for manufacturing anisotropic material for electrical connection and anisotropic material manufactured by the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110084159A KR101258540B1 (en) | 2011-08-23 | 2011-08-23 | Method for manufacturing anisotropic material for electrical connection and anisotropic material manufactured by the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130021721A KR20130021721A (en) | 2013-03-06 |
| KR101258540B1 true KR101258540B1 (en) | 2013-05-02 |
Family
ID=48174520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110084159A KR101258540B1 (en) | 2011-08-23 | 2011-08-23 | Method for manufacturing anisotropic material for electrical connection and anisotropic material manufactured by the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101258540B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001511602A (en) * | 1997-07-22 | 2001-08-14 | コミツサリア タ レネルジー アトミーク | Method for producing anisotropic conductive film having conductive insert |
| KR100830659B1 (en) * | 2007-05-03 | 2008-05-20 | 주식회사 성진사 | Connector manufacturing method and connector for heat exchanger |
-
2011
- 2011-08-23 KR KR1020110084159A patent/KR101258540B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001511602A (en) * | 1997-07-22 | 2001-08-14 | コミツサリア タ レネルジー アトミーク | Method for producing anisotropic conductive film having conductive insert |
| KR100830659B1 (en) * | 2007-05-03 | 2008-05-20 | 주식회사 성진사 | Connector manufacturing method and connector for heat exchanger |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130021721A (en) | 2013-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101038351B1 (en) | Circuit board and method for manufacturing the same | |
| JP5043621B2 (en) | Anisotropic conductive member and manufacturing method thereof | |
| CN102318141B (en) | Anisotropically conductive member and method for producing the same | |
| US20160079149A1 (en) | Wiring board provided with through electrode, method for manufacturing same and semiconductor device | |
| TW201110306A (en) | 3D multi-wafer stacked semiconductor structure and method for manufacturing the same | |
| US10553358B2 (en) | Electronic substrates and interposers made from nanoporous films | |
| WO2010001554A1 (en) | Electronic circuit component and method for manufacturing same | |
| CN102171804A (en) | Method of enabling selective area plating on a substrate | |
| KR20170023621A (en) | Coil component and method of manufacturing the same | |
| JP2018053335A (en) | Method for manufacturing fine structure, electronic component, circuit module, and electronic equipment | |
| CN109215979A (en) | A kind of patch type inductance and preparation method thereof | |
| JP5708762B2 (en) | Method for manufacturing through electrode substrate | |
| KR101258540B1 (en) | Method for manufacturing anisotropic material for electrical connection and anisotropic material manufactured by the same | |
| JP5435484B2 (en) | Method for producing metal-filled microstructure | |
| CN208834878U (en) | A kind of patch type inductance | |
| Znati et al. | Electrodeposition of Gold to Conformally Fill High Aspect Ratio Nanometric Silicon Grating Trenches: A Comparison of Pulsed and Direct Current Protocols | |
| JP5453763B2 (en) | Method for manufacturing through electrode substrate | |
| US20050233587A1 (en) | Method for making an anisotropic conductive film pointed conductive inserts | |
| US9224708B2 (en) | Method for manufacturing a conducting contact on a conducting element | |
| CN111882017A (en) | RFID chip and super capacitor three-dimensional integrated system and preparation method thereof | |
| JP4110341B2 (en) | How to create a structure | |
| Jinsenji et al. | Direct Metal Layer Forming with Good Adhesion on Porous AAO Films by Electroless Cu Plating | |
| KR101177878B1 (en) | A Substrate for Mold and a Manufacturing Method of Probe Pin using the same | |
| KR102469788B1 (en) | Metal Product and Method for Manufacturing the Product | |
| JP2013004558A (en) | Wiring board, infrared sensor, and through electrode formation method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160412 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170308 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20200309 Year of fee payment: 8 |