KR101257928B1 - Thin film transistot and fabrication method of the same - Google Patents
Thin film transistot and fabrication method of the same Download PDFInfo
- Publication number
- KR101257928B1 KR101257928B1 KR1020060078061A KR20060078061A KR101257928B1 KR 101257928 B1 KR101257928 B1 KR 101257928B1 KR 1020060078061 A KR1020060078061 A KR 1020060078061A KR 20060078061 A KR20060078061 A KR 20060078061A KR 101257928 B1 KR101257928 B1 KR 101257928B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- semiconductor layer
- source
- drain electrode
- partition wall
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 57
- 239000010408 film Substances 0.000 claims abstract description 48
- 238000005192 partition Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 27
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 230000008569 process Effects 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052733 gallium Inorganic materials 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 claims description 7
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 7
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 7
- 239000011787 zinc oxide Substances 0.000 claims description 7
- 238000002161 passivation Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 3
- 239000011347 resin Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 claims description 2
- 239000004925 Acrylic resin Substances 0.000 claims 1
- YVQSLGWKPOKHFJ-UHFFFAOYSA-N bicyclo[4.2.0]octa-1,3,5-trien-7-yne Chemical compound C1=CC=C2C#CC2=C1 YVQSLGWKPOKHFJ-UHFFFAOYSA-N 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 239000009719 polyimide resin Substances 0.000 claims 1
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000011651 chromium Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
Abstract
본 발명은, 기판, 기판 상에 위치하는 게이트 전극, 게이트 전극을 포함한 기판 상에 위치하는 게이트 절연막, 게이트 전극과 일정 영역이 대응되도록 게이트 절연막 상에 위치하며 산화물을 포함하는 반도체층, 반도체층 상에 위치하며 반도체층의 일정 영역과 전기적으로 연결되는 소오스 전극 및 드레인 전극 및 게이트 전극과 대응되며 상기 소오스 전극 및 드레인 전극 사이의 반도체층 상에 위치하는 격벽을 포함하는 박막 트랜지스터를 제공한다.The present invention provides a substrate, a gate electrode disposed on the substrate, a gate insulating film positioned on the substrate including the gate electrode, a semiconductor layer including an oxide and positioned on the gate insulating film so that a predetermined region corresponds to the gate electrode, and on the semiconductor layer. Provided is a thin film transistor including a partition disposed on the semiconductor layer between the source electrode and the drain electrode and the gate electrode and electrically connected to a predetermined region of the semiconductor layer and the source electrode and the drain electrode.
박막 트랜지스터, 산화물, 반도체층, 아연 산화물(ZnO) Thin Film Transistor, Oxide, Semiconductor Layer, Zinc Oxide (ZnO)
Description
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터의 구조를 도시한 단면도이다.1 is a cross-sectional view illustrating a structure of a thin film transistor according to an exemplary embodiment of the present invention.
도 2a 내지 2e는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 공정별 단면도들이다.2A through 2E are cross-sectional views of processes for describing a method of manufacturing a thin film transistor according to an exemplary embodiment of the present invention.
도 3은 본 발명의 다른 실시예에 따른 박막 트랜지스터의 구조를 도시한 단면도이다.3 is a cross-sectional view illustrating a structure of a thin film transistor according to another exemplary embodiment of the present invention.
도 4a 내지 4e는 본 발명의 다른 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 공정별 단면도들이다.4A to 4E are cross-sectional views of processes for describing a method of manufacturing a thin film transistor according to another exemplary embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100: 기판 110: 게이트 전극100
120: 게이트 절연막 130: 반도체층120: gate insulating film 130: semiconductor layer
140: 격벽 150a,150b: 소오스 전극 및 드레인 전극140:
본 발명은 박막 트랜지스터 및 그 제조방법에 관한 것이다.The present invention relates to a thin film transistor and a method of manufacturing the same.
최근, 평판표시장치(FPD: Flat Panel Display)는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정표시장치(Liquid Crystal Display : LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 전계방출표시장치(Field Emission Display: FED), 전계발광표시장치(Light Emitting Device) 등과 같은 여러 가지의 평면형 디스플레이가 실용화되고 있다.2. Description of the Related Art In recent years, the importance of flat panel displays (FPDs) has been increasing with the development of multimedia. In response, various liquid crystal displays (LCDs), plasma display panels (PDPs), field emission displays (FEDs), light emitting devices (Light Emitting Devices), etc. Flat panel displays have been put into practical use.
이들 중, 액정표시장치는 음극선관에 비하여 시인성이 우수하고, 평균소비전력 및 발열량이 작으며, 또한, 전계발광표시장치는 응답속도가 1ms 이하로서 고속의 응답속도를 가지며, 소비 전력이 낮고, 자체 발광이므로 시야각에 문제가 없어서, 차세대 평판 표시 장치로 주목받고 있다.Among them, the liquid crystal display device has better visibility than the cathode ray tube, the average power consumption and the heat generation amount are small, and the electroluminescent display device has a response speed of 1 ms or less, high response speed, low power consumption, Since it is self-luminous, there is no problem in viewing angle, and thus, it is attracting attention as a next-generation flat panel display.
평판표시장치를 구동하는 방식에는 수동 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor)를 이용한 능동 매트릭스(active matrix) 방식이 있다. 수동 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 매트릭스 방식은 박막 트랜지스터를 각 화소 전극에 연결하고 박막 트랜지스터의 게이트 전극에 연결된 커패시터 용량에 의해 유지된 전압에 따라 구동하는 방식이다.There are two methods of driving a flat panel display device: a passive matrix method and an active matrix method using a thin film transistor. The passive matrix method forms the anode and the cathode to be orthogonal and selects and drives the lines, whereas the active matrix method connects the thin film transistors to each pixel electrode and drives them according to the voltage maintained by the capacitor capacitance connected to the gate electrode of the thin film transistor. That's the way it is.
평판표시장치를 구동하기 위한 박막 트랜지스터는 이동도, 누설전류 등과 같은 기본적인 박막 트랜지스터의 특성뿐만 아니라, 오랜 수명을 유지할 수 있는 내구성 및 전기적 신뢰성이 매우 중요하다. 여기서, 박막 트랜지스터의 반도체층은 주로 비정질 실리콘 또는 다결정 실리콘으로 형성되는데, 비정질 실리콘은 성막 공 정이 간단하고 생산 비용이 적게 드는 장점이 있지만 전기적 신뢰성이 확보되지 못하는 문제가 있다. 또한 다결정 실리콘은 높은 공정 온도로 인하여 대면적 응용이 매우 곤란하며, 결정화 방식에 따른 균일도가 확보되지 못하는 문제점이 있다.In the thin film transistor for driving the flat panel display device, not only the characteristics of the basic thin film transistor such as mobility and leakage current, but also durability and electrical reliability for maintaining a long life is very important. Here, the semiconductor layer of the thin film transistor is mainly formed of amorphous silicon or polycrystalline silicon, amorphous silicon has the advantage of simple film formation process and low production cost, but there is a problem that the electrical reliability is not secured. In addition, due to the high process temperature, polycrystalline silicon is very difficult to apply in a large area, and uniformity due to the crystallization method can not be secured.
한편, 산화물로 반도체층을 형성할 경우, 낮은 온도에서 성막하여도 높은 이동도를 얻을 수 있으며 산소의 함량에 따라 저항의 변화가 커서 원하는 물성을 얻기가 매우 용이하기 때문에 최근 박막 트랜지스터로의 응용에 있어 큰 관심을 끌고 있다. 특히, 아연 산화물(ZnO), 인듐 아연 산화물(InZnO) 또는 인듐 갈륨 아연 산화물(InGaZnO4) 등을 그 예로 들 수 있다.On the other hand, when the semiconductor layer is formed of oxide, high mobility can be obtained even when the film is formed at a low temperature, and since the resistance change is large according to the oxygen content, it is very easy to obtain the desired physical properties. It's attracting great attention. In particular, examples thereof include zinc oxide (ZnO), indium zinc oxide (InZnO), indium gallium zinc oxide (InGaZnO 4 ), and the like.
그러나, 산화물을 포함하는 반도체층은 소오스 전극 및 드레인 전극 형성 공정시, 습식 식각에 사용되는 에천트에 쉽게 손상되어 표면 오염을 유발하므로, 소자의 신뢰성을 확보할 수 없는 문제가 있다.However, since the semiconductor layer including the oxide is easily damaged by the etchant used for the wet etching during the source electrode and drain electrode forming process, it causes surface contamination, there is a problem that can not secure the reliability of the device.
또한, 산화물을 포함하는 반도체층은 소오스 전극 및 드레인 전극 형성 공정시 사용된 포토 마스크를 제거하는 과정에서 사용되는 용액에 의해서도 쉽게 손상되기 때문에, 소자의 신뢰성 및 제조 수율이 낮은 문제가 있다.In addition, since the semiconductor layer including the oxide is easily damaged by the solution used in the process of removing the photo mask used in the process of forming the source electrode and the drain electrode, there is a problem in that the reliability and manufacturing yield of the device are low.
따라서, 본 발명은 소자의 신뢰성을 확보할 수 있으며 제조 수율을 향상시킬 수 있는 박막 트랜지스터 및 그 제조방법을 제공하는 것에 그 목적이 있다.Accordingly, an object of the present invention is to provide a thin film transistor and a method of manufacturing the same which can ensure the reliability of the device and improve the manufacturing yield.
상기 목적을 달성하기 위하여, 본 발명은, 기판, 기판 상에 위치하는 게이트 전극, 게이트 전극을 포함한 기판 상에 위치하는 게이트 절연막, 게이트 전극과 일정 영역이 대응되도록 게이트 절연막 상에 위치하며, 산화물을 포함하는 반도체층, 반도체층 상에 위치하며 반도체층의 일정 영역과 전기적으로 연결되는 소오스 전극 및 드레인 전극 및 게이트 전극과 대응되며 소오스 전극 및 드레인 전극 사이의 반도체층 상에 위치하는 격벽을 포함하는 박막 트랜지스터를 제공한다.In order to achieve the above object, the present invention is a substrate, a gate electrode located on the substrate, a gate insulating film located on the substrate including the gate electrode, a gate electrode and a predetermined region to be located on the gate insulating film so as to correspond to the oxide, A thin film including a semiconductor layer including a barrier layer disposed on a semiconductor layer between the source electrode and the drain electrode and the gate electrode and a source electrode and a drain electrode and disposed on the semiconductor layer and electrically connected to a predetermined region of the semiconductor layer. Provide a transistor.
또한, 본 발명은, 기판을 제공하는 단계, 기판 상에 게이트 전극 및 게이트 절연막을 순차적으로 형성하는 단계, 게이트 전극과 일정 영역이 대응되도록 게이트 절연막 상에 산화물을 포함하는 반도체층을 형성하는 단계, 게이트 전극과 대응되는 영역의 반도체층 상에 격벽을 형성하는 단계, 격벽 상에 소오스 및 드레인 전극용 금속막을 적층하는 단계, 소오스 및 드레인 전극용 금속막을 패터닝하여 소오스 전극 및 드레인 전극을 형성하는 단계를 포함하는 단계를 포함하는 박막 트랜지스터의 제조방법을 제공한다.In addition, the present invention provides a step of providing a substrate, sequentially forming a gate electrode and a gate insulating film on the substrate, forming a semiconductor layer including an oxide on the gate insulating film to correspond to the gate electrode and a predetermined region, Forming a partition on a semiconductor layer in a region corresponding to the gate electrode, laminating a metal film for source and drain electrodes on the partition wall, and patterning the metal film for source and drain electrodes to form a source electrode and a drain electrode; It provides a method of manufacturing a thin film transistor comprising the step of including.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들을 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터의 구조를 도시한 단면도이다.1 is a cross-sectional view illustrating a structure of a thin film transistor according to an exemplary embodiment of the present invention.
도 1을 참조하면, 기판(100) 상에 게이트 전극(110)이 위치한다. 게이트 전극(110)을 포함한 기판 상에 게이트 절연막(120)이 위치하며, 게이트 전극(110)과 일정 영역이 대응되는 게이트 절연막(120) 상에 반도체층(130)이 위치한다. 여기서, 반도체층(130)은 산화물 반도체층일 수 있으며, 아연 산화물(ZnO), 인듐 아연 산화물(InZnO) 또는 인듐 갈륨 아연 산화물(InGaZnO4)을 더 포함할 수 있다.Referring to FIG. 1, a
반도체층(130) 상에 소오스 전극 및 드레인 전극(150a,150b)이 위치하며, 게이트 전극(110)과 대응되는 소오스 전극 및 드레인 전극(150a,150b) 사이의 반도체층(130) 상에 격벽(140)이 위치한다. 격벽(140)은 역테이퍼 또는 오버행 형상일 수 있으며, 소오스 전극 및 드레인 전극(150a,150b)은 보호막(140)에 의하여 일부 패터닝된다. Source and
이하에서는 첨부한 도면을 참조하여, 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조방법을 상세히 설명하도록 한다.Hereinafter, a manufacturing method of a thin film transistor according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 2e는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 공정별 단면도들이다.2A through 2E are cross-sectional views of processes for describing a method of manufacturing a thin film transistor according to an exemplary embodiment of the present invention.
도 2a를 참조하면, 기판(200) 상에 크롬(Cr), 몰리브덴(Mo), 인듐 틴 옥사이드(ITO) 또는 알루미늄(Al)과 같은 금속막을 적층한 다음, 이를 패터닝하여, 게이트 전극(210)을 형성한다. 여기서, 기판(200)은 유리, 플라스틱 또는 금속으로 이루어질 수 있으며, 금속 재질의 기판을 사용할 경우, 게이트 전극(210)을 형성하기 전에 절연막을 추가로 형성하여야 한다. Referring to FIG. 2A, a metal film, such as chromium (Cr), molybdenum (Mo), indium tin oxide (ITO), or aluminum (Al), is stacked on the
게이트 전극(210)을 포함한 기판(200) 상에 게이트 절연막(220)을 형성한다. 게이트 절연막(220)은 실리콘 산화막, 실리콘 질화막 또는 이들의 이중층으로 형성할 수 있다.A
게이트 절연막(220) 상에, 게이트 전극(210)과 일정 영역이 대응되도록 반도체층(230)을 형성한다. 이때, 반도체층(230)은 산화물로 형성할 수 있으며, 아연 산화물(ZnO), 인듐 아연 산화물(InZnO) 또는 인듐 갈륨 아연 산화물(InGaZnO4)을 포함하도록 형성할 수 있다.The
도 2b를 참조하면, 게이트 전극(210)과 대응되는 반도체층(230) 상에 격벽(240)을 형성한다. 여기서, 격벽(240)은 폴리이미드, 벤조사이클로부텐계 수지 등으로 형성할 수 있으며, 역테이퍼 또는 오버행 구조를 갖도록 패터닝된다.Referring to FIG. 2B, the
도 2c를 참조하면, 격벽(240)을 포함한 기판(200) 상에 크롬(Cr), 몰리브덴(Mo), 인듐 틴 옥사이드(ITO) 또는 알루미늄(Al) 등과 같은 금속을 이용하여 소오스 전극 및 드레인 전극용 금속막(250)을 적층한다. 여기서, 역테이퍼 형상의 격벽(240)이 반도체층(230) 상에 형성되어 있기 때문에, 소오스 전극 및 드레인 전극용 금속막(250)은 격벽(240)에 의하여 패터닝되어, 격벽(240)과 소정 간격 이격되어 격벽(240)의 양 측면의 반도체층(230) 및 게이트 절연막(220) 상에 적층된다.Referring to FIG. 2C, a source electrode and a drain electrode are formed on a
도 2d를 참조하면, 기판 결과물 상에 포토 레지스트를 도포하고 이를 노광 및 현상하여, 격벽(240)과 소오스 전극 및 드레인 전극용 금속막의 일부를 덮는 포토 마스크(260)를 형성한다. Referring to FIG. 2D, a photoresist is coated on the substrate resultant, and the photoresist is exposed and developed to form a
여기서, 포토 마스크(260)를 이용한 습식 식각 공정시, 산화물 반도체층(230)이 노출되지 않도록, 포토 마스크(260)는 적어도 게이트 절연막(220), 반도체층(230), 소오스 전극 및 드레인 전극용 금속막(250)이 순차적으로 적층된 영역을 모두 덮도록 형성하여야 한다.Here, in the wet etching process using the
도 2e를 참조하면, 포토 마스크(260)를 이용해서 소오스 전극 및 드레인 전극용 금속막을 식각하여 소오스 전극 및 드레인 전극(250a,250b)을 형성한다. 그리고, 식각에 사용된 포토 마스크를 애슁 또는 스트립함으로써, 게이트 전극(210), 게이트 절연막(220), 산화물 반도체층(230), 소오스 전극 및 드레인 전극(250a,250b)을 포함하는 박막 트랜지스터의 제조를 완성한다.Referring to FIG. 2E, source and
여기서, 도시하지는 않았지만, 소오스 전극 및 드레인 전극(250a,250b) 상에 평탄화 절연막 또는 패시베이션 절연막을 형성한 다음, 이를 관통하여 드레인 전극과 연결되는 제 1 전극을 형성하고, 제 1 전극 상에 발광층 또는 액정층 및 제 2 전극을 순차적으로 형성하여 능동 매트릭스형 전계발광소자 또는 액정표시소자를 제작할 수도 있다.Although not shown, a planarization insulating film or a passivation insulating film is formed on the source and
상술한 바와 같이, 본 발명의 일 실시예에 따른 박막 트랜지스터는 산화물 반도체층(230) 상에 역테이퍼 형상의 격벽(240)을 형성하여, 소오스 전극 및 드레인 전극용 금속막을 일부 패터닝하였다. 따라서, 소오스 전극 및 드레인 전극 형성시, 반도체층(230)이 소오스 전극 및 드레인 전극용 금속막의 식각에 사용되는 용액에 노출되지 않게 되어 반도체층(230)이 손상되는 것을 방지할 수 있다. 따라서, 본 발명의 일 실시예에 따른 박막 트랜지스터는 소자의 신뢰성 및 제조 수율을 확 보할 수 있는 장점이 있다.As described above, the thin film transistor according to the exemplary embodiment of the present invention forms a reverse
도 3은 본 발명의 다른 실시예에 따른 박막 트랜지스터의 구조를 도시한 단면도이다.3 is a cross-sectional view illustrating a structure of a thin film transistor according to another exemplary embodiment of the present invention.
도 3을 참조하면, 기판(300) 상에 게이트 전극(310)이 위치한다. 게이트 전극(310)을 포함한 기판 상에 게이트 절연막(320)이 위치하며, 게이트 전극(310)과 일정 영역이 대응되는 게이트 절연막(320) 상에 반도체층(330)이 위치한다.Referring to FIG. 3, the
여기서, 반도체층(330)은 산화물 반도체층일 수 있으며, 아연 산화물(ZnO), 인듐 아연 산화물(InZnO) 또는 인듐 갈륨 아연 산화물(InGaZnO4)을 포함할 수 있다.The
반도체층(330) 상에 소오스 전극 및 드레인 전극(350a,350b)이 위치하며, 게이트 전극(310)과 대응되는 소오스 전극 및 드레인 전극(350a,350b) 사이의 반도체층(330) 상에 격벽(340)이 위치한다. 격벽(340)은 정테이퍼 형상일 수 있다.Source and
이하에서는 첨부한 도면을 참조하여, 본 발명의 다른 실시예에 따른 박막 트랜지스터의 제조방법을 상세히 설명하도록 한다.Hereinafter, a method of manufacturing a thin film transistor according to another exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 4a 내지 4e는 본 발명의 다른 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 공정별 단면도들이다.4A to 4E are cross-sectional views of processes for describing a method of manufacturing a thin film transistor according to another exemplary embodiment of the present invention.
도 4a를 참조하면, 기판(400) 상에 게이트 전극(410)을 형성한 다음, 게이트 절연막(420)을 형성한다. 이어서, 게이트 절연막(420) 상에 게이트 전극(410)과 일정 영역이 대응되도록 반도체층(430)을 형성한다. 이때 반도체층은 산화물로 형성 할 수 있으며, 아연 산화물(ZnO), 인듐 아연 산화물(InZnO) 또는 인듐 갈륨 아연 산화물(InGaZnO4)을 포함하도록 형성할 수 있다.Referring to FIG. 4A, a
다음으로, 게이트 전극(410)과 대응되는 반도체층(430) 상에 격벽(440)을 형성한다. 여기서, 격벽(440)은 폴리이미드, 벤조사이클로부텐계 수지로 형성할 수 있으며 정테이퍼 형상을 갖도록 패터닝된다.Next, the
이어서, 격벽(440)을 포함한 기판(400) 상에 소오스 전극 및 드레인 전극용 금속막(450)을 적층한다. 여기서, 격벽(440)은 정테이퍼 형상이므로 소오스 전극 및 드레인 전극용 금속막(450)은 격벽(440)을 포함하여, 반도체층(430) 및 게이트 절연막(420) 상에 적층된다.Next, a source electrode and a drain
도 4b를 참조하면, 소오스 전극 및 드레인 전극용 금속막(450) 상에 보호막(460)을 형성한다. 여기서, 보호막(460)은 포토 레지스트 등을 사용하여 형성할 수 있다. Referring to FIG. 4B, a
도 4c를 참조하면, 기판 결과물을 전면 식각하여 격벽(440)의 상부가 노출되도록 보호막(460a)을 형성한다. 여기서, 이온빔 밀링, 스퍼터 식각, RF 식각 등과 같은 건식 식각 방법을 수행할 수 있다. Referring to FIG. 4C, a
이때, 격벽(440)의 상부에 적층되었던 소오스 전극 및 드레인 전극용 금속막 부분이 식각되기 때문에, 소오스 전극 및 드레인 전극용 금속막(450')은 일부 패터닝되어 격벽(440)을 중심으로 두 부분으로 분리된다.At this time, since the source and drain
도 4d를 참조하면, 기판 결과물 상에 포토 레지스트를 도포하고 이를 사진 식각 공정을 이용하여 패터닝함으로써, 격벽(440) 및 소오스 전극 및 드레인 전극용 금속막(450')의 일부를 덮는 포토 마스크(470)를 형성한다.Referring to FIG. 4D, a
여기서, 포토 마스크(470)를 이용한 습식 식각 공정시, 산화물을 포함하는 반도체층(430)이 노출되지 않도록 포토 마스크(470)는 적어도 게이트 절연막(420), 반도체층(430), 소오스 전극 및 드레인 전극용 금속막(450')이 순차적으로 적층된 영역을 모두 덮도록 형성하여야 한다.In the wet etching process using the
도 4e를 참조하면, 포토 마스크를 이용해서 소오스 전극 및 드레인 전극용 금속막을 식각하여 소오스 전극 및 드레인 전극(450a,450b)을 형성한다. 그리고, 식각에 사용된 포토 마스크를 애슁 또는 스트립함으로써, 게이트 전극(410), 게이트 절연막(420), 반도체층(430), 소오스 전극 및 드레인 전극(450a,450b)을 포함하는 박막 트랜지스터의 제조를 완성한다.Referring to FIG. 4E, source and
여기서, 도시하지는 않았지만, 소오스 전극 및 드레인 전극 상에 평탄화 절연막 또는 패시베이션 절연막을 형성한 다음, 이를 관통하여 드레인 전극과 연결되는 제 1 전극을 형성하고, 제 1 전극 상에 발광층 또는 액정층 및 제 2 전극을 순차적으로 형성하여 능동 매트릭스형 전계발광소자 또는 액정표시소자를 제작할 수도 있다.Although not shown, a planarization insulating film or a passivation insulating film is formed on the source electrode and the drain electrode, and then a first electrode connected to the drain electrode is formed therethrough, and the light emitting layer or the liquid crystal layer and the second electrode are formed on the first electrode. The electrodes may be sequentially formed to fabricate an active matrix type electroluminescent device or a liquid crystal display device.
상술한 바와 같이, 본 발명의 다른 실시예에 따른 박막 트랜지스터는 격벽(440)이 형성된 산화물을 포함하는 반도체층(430) 상에 소오스 전극 및 드레인 전극용 금속막(450)을 적층하고, 보호막(460)을 적층하여 소오스 전극 및 드레인 전극용 금속막(450)을 일부 패터닝하였다. 따라서, 소오스 전극 및 드레인 전극 형 성시, 산화물을 포함하는 반도체층이 소오스 전극 및 드레인 전극의 식각에 사용되는 용액에 노출되지 않게 되어, 반도체층의 손상을 방지할 수 있다. 따라서, 본 발명의 다른 실시예에 따른 박막 트랜지스터는 소자의 신뢰성 및 제조 수율을 향상시킬 수 있는 장점이 있다.As described above, in the thin film transistor according to another embodiment of the present invention, the source electrode and the drain
본 발명을 특정의 바람직한 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것이 아니고, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있을 것이다.While the invention has been shown and described with reference to certain preferred embodiments, the invention is not so limited, and the invention is not limited to the scope and spirit of the invention as defined by the following claims. It will be readily apparent to one of ordinary skill in the art that various modifications and variations can be made.
상술한 바와 같이, 본 발명은 산화물을 포함하는 반도체층의 손상을 방지함으로써, 박막 트랜지스터의 신뢰성 및 제조 수율을 향상시킬 수 있는 효과가 있다.As described above, the present invention has the effect of improving the reliability and manufacturing yield of the thin film transistor by preventing damage to the semiconductor layer containing the oxide.
Claims (14)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060078061A KR101257928B1 (en) | 2006-08-18 | 2006-08-18 | Thin film transistot and fabrication method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060078061A KR101257928B1 (en) | 2006-08-18 | 2006-08-18 | Thin film transistot and fabrication method of the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080016238A KR20080016238A (en) | 2008-02-21 |
| KR101257928B1 true KR101257928B1 (en) | 2013-04-24 |
Family
ID=39384400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060078061A KR101257928B1 (en) | 2006-08-18 | 2006-08-18 | Thin film transistot and fabrication method of the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101257928B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120051727A (en) | 2009-07-31 | 2012-05-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and manufacturing method thereof |
| KR20130126240A (en) | 2012-05-11 | 2013-11-20 | 삼성디스플레이 주식회사 | Thin film transistor array panel |
| KR101588445B1 (en) | 2015-01-29 | 2016-01-25 | 강원대학교산학협력단 | The method and apparatus for testing directional properties of wireless local area network based on pair-wise method |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990048364A (en) * | 1997-12-09 | 1999-07-05 | 윤종용 | Manufacturing method of thin film transistor for liquid crystal display device |
| KR20040103373A (en) * | 2003-05-30 | 2004-12-08 | 세이코 엡슨 가부시키가이샤 | Method for fabricating thin film pattern, method for fabricating device, electro-optical apparatus, and electronic apparatus |
| KR20060073539A (en) * | 2003-06-20 | 2006-06-28 | 샤프 가부시키가이샤 | Semiconductor device, its manufacturing method, and electronic device |
-
2006
- 2006-08-18 KR KR1020060078061A patent/KR101257928B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990048364A (en) * | 1997-12-09 | 1999-07-05 | 윤종용 | Manufacturing method of thin film transistor for liquid crystal display device |
| KR20040103373A (en) * | 2003-05-30 | 2004-12-08 | 세이코 엡슨 가부시키가이샤 | Method for fabricating thin film pattern, method for fabricating device, electro-optical apparatus, and electronic apparatus |
| KR20060073539A (en) * | 2003-06-20 | 2006-06-28 | 샤프 가부시키가이샤 | Semiconductor device, its manufacturing method, and electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080016238A (en) | 2008-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9627461B2 (en) | Array substrate, its manufacturing method and display device | |
| KR101280827B1 (en) | Array substrate and method of fabricating the same | |
| US9368637B2 (en) | Thin film transistor and manufacturing method thereof, array substrate and display device | |
| WO2020047978A1 (en) | Display panel and manufacturing method therefor | |
| US8835203B2 (en) | Organic light emitting diode display and method for manufacturing the same | |
| US20160254285A1 (en) | Thin Film Transistor and Method of Fabricating the Same, Array Substrate and Method of Fabricating the Same, and Display Device | |
| US9799677B2 (en) | Structure of dual gate oxide semiconductor TFT substrate | |
| US9716108B2 (en) | Thin film transistor and fabrication method thereof, array substrate, and display device | |
| WO2018119879A1 (en) | Thin film transistor and manufacturing method therefor | |
| CN102263111A (en) | Array substrate and method of fabricating the same | |
| KR101922937B1 (en) | Thin film transistor array substrate and method for fabricating the same | |
| WO2013170574A1 (en) | Oxide thin film transistor and manufacturing method thereof, array substrate and display device | |
| WO2016123979A1 (en) | Thin-film transistor and manufacturing method therefor, array substrate and display device | |
| KR101257927B1 (en) | Thin film transistot and fabrication method of the same | |
| KR101689886B1 (en) | Method of fabricating the thin film transistor substrate using a oxidized semiconductor | |
| KR101257928B1 (en) | Thin film transistot and fabrication method of the same | |
| KR101604480B1 (en) | Method of fabricating the thin film transistor array substrate using a oxidized semiconductor | |
| KR20080095540A (en) | Thin film transistor and manufacturing for the same, flat panel display device comprising the same | |
| KR20080097056A (en) | Thin film transistor and manufacturing for the same, flat panel display device comprising the same | |
| KR20110066808A (en) | Method of fabricating the array substrate for liquid crystal display device using a oxidized semiconductor | |
| KR101157263B1 (en) | Organic electroluminesence display device and fabrication method thereof | |
| KR20090016993A (en) | Thin film transistor and manufacturing for the same, display device comprising the same | |
| KR101644321B1 (en) | TFT array substrate using a oxidized semiconductor and Method of fabricating the same | |
| KR101701505B1 (en) | Method of fabricating the array substrate for liquid crystal display device using a oxidized semiconductor | |
| KR20160003949A (en) | Organic light emitting diode display device and fabrication method of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170320 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190318 Year of fee payment: 7 |