KR101244664B1 - liquid crystal display device - Google Patents

liquid crystal display device Download PDF

Info

Publication number
KR101244664B1
KR101244664B1 KR1020050084790A KR20050084790A KR101244664B1 KR 101244664 B1 KR101244664 B1 KR 101244664B1 KR 1020050084790 A KR1020050084790 A KR 1020050084790A KR 20050084790 A KR20050084790 A KR 20050084790A KR 101244664 B1 KR101244664 B1 KR 101244664B1
Authority
KR
South Korea
Prior art keywords
electrode
common electrode
passivation layer
liquid crystal
repair
Prior art date
Application number
KR1020050084790A
Other languages
Korean (ko)
Other versions
KR20070021005A (en
Inventor
카즈요시 나가야마
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Publication of KR20070021005A publication Critical patent/KR20070021005A/en
Application granted granted Critical
Publication of KR101244664B1 publication Critical patent/KR101244664B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background

Abstract

본 발명은 적절한 리페어 처리를 용이하게 행할 수 있는 구조를 갖는 FFS 모드 LCD를 구성하는 액정표시소자를 제공한다.

본 발명을 적용한 FFS 모드 LCD의 단위화소는, 게이트 전극(18)과 드레인 전극(28)이 중첩하는 부분에 대응하는 판 형태의 공통전극(8) 위의 영역에 제 1 리페어 영역(46)으로서 리페어용 개구부가 만들어진 구조로 되어 있다.

Figure R1020050084790

FFS 모드, 공통전극, 화소전극, 개구부, 게이트 전극

The present invention provides a liquid crystal display device constituting an FFS mode LCD having a structure capable of easily performing an appropriate repair process.

The unit pixel of the FFS mode LCD to which the present invention is applied is a first repair region 46 in the region on the plate-shaped common electrode 8 corresponding to the portion where the gate electrode 18 and the drain electrode 28 overlap. It has a structure in which an opening for repair is made.

Figure R1020050084790

FFS mode, common electrode, pixel electrode, opening, gate electrode

Description

액정표시소자{liquid crystal display device}Liquid crystal display device

도 1은 본 발명을 적용한 단위화소의 구조를 나타낸 평면도이다.1 is a plan view showing the structure of a unit pixel to which the present invention is applied.

도 2는 제 1 실시예에서 단위화소의 구조를 나타낸 단면도이다.2 is a cross-sectional view showing the structure of a unit pixel in the first embodiment.

도 3은 제 2 실시예에서 단위화소의 구조를 나타낸 단면도이다.3 is a cross-sectional view showing the structure of a unit pixel in the second embodiment.

도 4는 종래의 단위화소의 구조를 나타낸 평면도이다.4 is a plan view showing the structure of a conventional unit pixel.

도 5는 도 4에 도시된 선 Ⅳ-Ⅳ'에 따라 절단한 단면도이다.FIG. 5 is a cross-sectional view taken along the line IV-IV ′ shown in FIG. 4.

도면의 주요 부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS

2 : 게이트 라인 4 : 소스 라인2: gate line 4: source line

18 : 게이트 전극 28 : 드레인 전극18 gate electrode 28 drain electrode

32 : 소스 전극 6 : 화소전극32 source electrode 6 pixel electrode

8 : 판 형태의 공통전극 12 : TFT8 plate common electrode 12 TFT

14 : 리페어용 개구부 46 : 제 1 리페어 영역14: opening for repair 46: first repair area

48 : 제 2 공통전극 52 : 제 2 리페어 영역48: second common electrode 52: second repair region

본 발명은 액정표시장치에 관한 것으로, 특히 FFS(Fringe Field Switching) 모드 액정표시장치를 구성하는 액정표시소자의 구조에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a structure of a liquid crystal display device constituting a FFS (Fringe Field Switching) mode liquid crystal display device.

최근, 평판표시장치(FPD) 분야에서, 액정표시장치(LCD), 플라즈마 표시장치(PDP), 전계방출 디스플레이(FED) 및 진공형광표시장치(VFD) 등이 활발하게 연구되고 있다.Recently, in the field of flat panel display (FPD), liquid crystal display (LCD), plasma display (PDP), field emission display (FED), vacuum fluorescent display (VFD) and the like have been actively studied.

양산화 기술, 구동수단의 용이성 및 고화질 등의 이유 때문에, 현재는 액정표시장치(이하, LCD라고 한다)가 각광을 받고 있다.Background Art Liquid crystal display devices (hereinafter referred to as LCDs) are currently in the spotlight for reasons of mass production, ease of driving means, and high image quality.

LCD는 액정의 굴절율 이방성을 이용하여 화면에 정보를 표시하는 장치이다.LCD is a device for displaying information on the screen using the refractive anisotropy of the liquid crystal.

LCD는 TN(Twisted Nematic) 모드, STN(Super Twisted Nematic) 모드, IPS(In-Plane Switching) 모드 등의 다양한 모드로 구동하는 것이 개발되어 있다.The LCD has been developed to operate in various modes such as twisted nematic (TN) mode, super twisted nematic (STN) mode, and in-plane switching (IPS) mode.

이들 중에서도 IPS 모드는 액정패널의 기판에 대해서 액정분자가 항상 수평이 되도록 스위칭시키는 모드이고, 기판에 대해서 수평방향의 횡전계를 이용하여 스위칭시키는 것을 특징으로 한다.Among these, the IPS mode is a mode in which the liquid crystal molecules are always horizontal with respect to the substrate of the liquid crystal panel, and is characterized by switching with a horizontal electric field in the horizontal direction with respect to the substrate.

그 결과, 액정분자가 기울어져 일어나는 것 없이, 보이는 각도에 의한 광학특성의 변화가 작기 때문에, TN 모드나 STN 모드보다도 광시야각을 얻는다는 것이 알려져 있다.As a result, it is known that the optical viewing angle is obtained more than the TN mode or the STN mode because the change in the optical characteristics due to the viewing angle is small without the liquid crystal molecules being inclined.

또한, 최근 IPS 모드와 동일하게 기판에 대해서 수평방향의 횡전계를 이용하여 스위칭시키는 모드인 FFS 모드가 개발되고 있다.In addition, recently, the FFS mode, which is a mode for switching a substrate using a horizontal transverse electric field, has been developed in the same manner as the IPS mode.

FFS 모드 LCD는, 투명전극으로 이루어진 화소전극 및 공통전극을 포함하고, 이 화소전극과 공통전극의 간격을 액정패널의 상하 기판 사이의 셀갭(cell gap)보다도 작게 하는 것에 의해 프린지 필드를 형성한다.The FFS mode LCD includes a pixel electrode and a common electrode made of a transparent electrode, and forms a fringe field by making the gap between the pixel electrode and the common electrode smaller than the cell gap between the upper and lower substrates of the liquid crystal panel.

이 프린지 필드에 발생하는 전계에 의해서 액정층의 액정분자를 동작시키므로, IPS 모드 LCD에 비해서 고개구율 및 고유전율인 것이 알려져 있다(예를 들면, 특허문헌 1참조).Since the liquid crystal molecules of the liquid crystal layer are operated by the electric field generated in the fringe field, it is known that the opening ratio and the high dielectric constant are higher than those of the IPS mode LCD (see Patent Document 1, for example).

그런데, FFS 모드 또는 IPS 모드의 LCD는, 화소전극, 공통전극, 게이트 라인, 데이터 라인, 및 박막트랜지스터(이하, TFT라 한다) 등을 일측의 기판상에 형성하기 때문에, 복잡한 구조가 된다.By the way, in the FFS mode or the IPS mode LCD, a pixel electrode, a common electrode, a gate line, a data line, a thin film transistor (hereinafter referred to as TFT) and the like are formed on a substrate on one side, which results in a complicated structure.

그 때문에, 화소전극과 드레인 전극 등의 단락 등에 의해서 게이트 전극과 드레인 전극과의 단락이나, 소스 전극과 드레인 전극과의 단락 등에 의해서, 화소 결함이 발생하는 경우가 있다.Therefore, a pixel defect may occur due to a short circuit between the gate electrode and the drain electrode, a short circuit between the source electrode and the drain electrode, or the like due to a short circuit such as the pixel electrode and the drain electrode.

이 화소결함은 FFS 모드 또는 IPS 모드의 LCD에서 일반적으로 넓게 채용되고 있는 노멀 리플랙형의 LCD에서는 정상화소와 비교하여 휘도가 높게 되는 휘점(輝點) 화소 결함이 된다.This pixel defect is a bright pixel defect in which the luminance is higher than that of a normal pixel in a normal-reflected LCD that is generally adopted in LCDs in FFS mode or IPS mode.

이와 같은 휘점 화소 결함의 발생은 표시품질을 현저하게 저하시키게 된다.The occurrence of such bright point pixel defects significantly reduces the display quality.

이 휘점 화소 결함에 의한 표시물질의 저하를 방지하는 방법으로서, 휘점화소를 멸점화소로 바꾸는 것에 의해 화소의 결함이 발생하지 않도록 하는(멸점화) 리페어(repair) 처리가 있다.As a method of preventing the degradation of the display material caused by the bright pixel defect, there is a repair process in which a pixel defect does not occur (flashing) by changing the bright pixel to a dark pixel.

이 리페어 처리는, 일반적으로 문제가 되고 있는 단위 화소 영역에 대응하는 드레인 전극을 레이저로 절단하고, 이 단위화소영역의 화소전극을 전기적으로 플로팅 상태로 하는 처리이다.This repair process is a process which cuts the drain electrode corresponding to the unit pixel area which is a problem generally with a laser, and makes the pixel electrode of this unit pixel area electrically float.

예를 들면, IPS 모드 LCD에서 리페어 처리의 간소화를 이루기 위해, 리페어 라인을 구비한 구조가 제안되고 있다(예를 들면, 특허문헌 2참조)For example, in order to simplify the repair process in an IPS mode LCD, a structure having a repair line has been proposed (see Patent Document 2, for example).

특허문헌 1 일본공개 특개 2005-107535호 공보Patent Document 1 Japanese Laid-Open Patent Publication No. 2005-107535

특허문헌 2 일본공개 특개 2005-62276호 공보Patent Document 2: Japanese Patent Application Laid-Open No. 2005-62276

아래에, FFS 모드 LCD에서 리페어 처리에 관해서 설명한다.The repair processing in the FFS mode LCD will be described below.

먼저, 도 4 및 도 5를 참조하면서 종래의 FFS 모드 LCD의 구조에 관해서 설명한다.First, the structure of a conventional FFS mode LCD will be described with reference to FIGS. 4 and 5.

도 4는 종래의 FFS 모드 LCD에서 단위화소의 구조를 나타낸 정면도이고, 도 5는 도 4의 선 Ⅳ-Ⅳ'에 따라 절단한 단면도이다.4 is a front view illustrating the structure of a unit pixel in a conventional FFS mode LCD, and FIG. 5 is a cross-sectional view taken along the line IV-IV ′ of FIG. 4.

도 4에 나타낸 종래의 FFS 모드 LCD의 단위화소영역에는, 게이트 라인(62)과 데이터 라인(64)이 교차하는 부분에 TFT(74)가 배치되고, 상기 TFT(74)에 접속하는 모양으로 화소전극(66)이 배치되어 있다.In the unit pixel area of the conventional FFS mode LCD shown in FIG. 4, a TFT 74 is disposed at a portion where the gate line 62 and the data line 64 cross each other, and the pixel is connected to the TFT 74. The electrode 66 is disposed.

즉, TFT(74)는, 게이트 전극(78), 소스 전극(92) 및 드레인 전극(88)을 포함하여 구성되고, 상기 게이트 전극(78)은 게이트 라인(62)에, 소스 전극(92)은 데이터 라인(64)에, 드레인 전극(88)은 화소전극(66)에 접속되어 있다.That is, the TFT 74 includes a gate electrode 78, a source electrode 92, and a drain electrode 88, and the gate electrode 78 is formed on the gate line 62, and the source electrode 92. The drain electrode 88 is connected to the silver data line 64 and the pixel electrode 66.

또한, 게이트 라인(62)에 평행하게 배치되는 공통 라인(68)은 공통전극에 공통전압을 공급하는 역할을 하고 있다.In addition, the common line 68 disposed in parallel with the gate line 62 serves to supply a common voltage to the common electrode.

이 공통전극과 화소전극(66)의 전압 차에 의해 수형 방향 전계가 형성되고, 상하 기판에 끼워진 액정층의 액정분자(도시되지 않음)의 배향을 구동시키고 있다.The vertical direction electric field is formed by the voltage difference between the common electrode and the pixel electrode 66, and the alignment of the liquid crystal molecules (not shown) of the liquid crystal layer sandwiched on the upper and lower substrates is driven.

더구나, 도 4에 나타낸 종래의 FFS 모드 LCD는, 판 형태의 공통전극(72)이 액정패널의 전면에 형성된 구조로 되어 있다.Furthermore, the conventional FFS mode LCD shown in FIG. 4 has a structure in which a plate-shaped common electrode 72 is formed on the entire surface of the liquid crystal panel.

이와 같은 구조로 하는 것에 의해, 공통전압의 공급을 공통 라인(68) 뿐만 아니라 공통전극(72)의 단(端)부 임의의 부분에서도 행하는 것이 가능하게 되고, 전압 공급에 따라 발생하는 저항을 저감시킬 수 있다.Such a structure makes it possible to supply the common voltage not only to the common line 68 but also to any portion of the end of the common electrode 72, thereby reducing the resistance generated by the voltage supply. You can.

이어, 도 5를 참고하면서 도 4에 나타낸 종래의 FFS 모드 LCD의 상세한 구조를 설명한다.Next, the detailed structure of the conventional FFS mode LCD shown in FIG. 4 will be described with reference to FIG.

도 5에 나타낸 바와 같이, 글라스 등의 투명 절연 기판으로 이루어진 기판(76)상에, 게이트 전극(78)이 형성되고, 그 위에 절연막(82)(게이트 전극(78)상에는 게이트 절연막)이 형성된다.As shown in Fig. 5, a gate electrode 78 is formed on a substrate 76 made of a transparent insulating substrate such as glass, and an insulating film 82 (gate insulating film on the gate electrode 78) is formed thereon. .

게이트 절연막상에는 a-Si층(84) 및 n+a-Si층(86)이 차례로 형성되고, n+a-Si층(86)상에는 금속층을 형성시키고 에칭에 의해 소스 전극(92) 및 드레인 전극(88)이 형성된다.The a-Si layer 84 and the n + a-Si layer 86 are sequentially formed on the gate insulating film, and the metal layer is formed on the n + a-Si layer 86, and the source electrode 92 and the drain electrode are formed by etching. 88 is formed.

그 위에는 패시베이션층(보호층)(94)이 액정패널 전면에 형성되고, 절연층(또는 절연층 및 그 위에 포토 아크릴이 형성된 구성의 층)(96)이 형성되어 있다.On it, a passivation layer (protective layer) 94 is formed on the entire liquid crystal panel, and an insulating layer (or an insulating layer and a layer having a photoacryl formed thereon) 96 is formed.

절연층(96) 위에는 공통전극(ITO)(72)이 액정패널 전면에 판 형태로 형성되고, 그 위에는 패시베이션층(102)이 형성됨과 함께, 드레인 전극(88)에 접속하도록 하여 화소전극(66)이 형성되어 있다.The common electrode (ITO) 72 is formed on the entire surface of the liquid crystal panel in the form of a plate on the insulating layer 96, and the passivation layer 102 is formed thereon, and the pixel electrode 66 is connected to the drain electrode 88. ) Is formed.

종래의 FFS 모드 LCD를 제조하는 과정에 있어서, 특히 게이트 전극(78)은, 그 표면이 요철이 되는 등의 불량이 발생하는 경우가 있다.In the process of manufacturing a conventional FFS mode LCD, in particular, the gate electrode 78 may have a defect such as uneven surface thereof.

이와 같은 불량의 게이트 전극(78)이 드레인 전극(88)과 단락하여 드레인 전 극(88)에 접속되어 있는 화소전극(66)에 게이트 전압인 고전압이 인가되는 것에 의해서 휘점(輝點)화소가 발생한다. Such a defective gate electrode 78 is short-circuited with the drain electrode 88 so that a bright voltage is applied to the pixel electrode 66 connected to the drain electrode 88 by applying a high voltage as the gate voltage. Occurs.

이 휘점화소를 점멸화시키기 위해, 리페어 처리가 행해진다.In order to make this bright pixel flash, a repair process is performed.

도 5에 나타낸 구조의 FFS 모드 LCD에서 레이저를 사용한 리페어 처리를 행하는 경우에는, 화살표 A 혹은 화살표 B로 나타낸 바와 같이 레이저를 조사하여 드레인 전극(88)을 절단한다.In the case of performing a repair process using a laser in the FFS mode LCD having the structure shown in FIG. 5, the drain electrode 88 is cut by irradiating the laser as indicated by arrow A or arrow B. FIG.

화살표 A 혹은 화살표 B가 나타내고 있는 위치는, 일반적인 리페어 처리에서 레이저를 조사하여 드레인 전극(88)을 절단하는 위치(이하, 리페어 포인트라고 한다)를 나타내고 있다.The position indicated by arrow A or arrow B indicates a position (hereinafter referred to as a repair point) for cutting the drain electrode 88 by irradiating a laser in a general repair process.

리페어 처리가 행해져 드레인 전극(88)이 절단될 때, 레이저가 조사되어 드레인 전극(88)이 용해하고, 비(飛)산한 용해물 때문에 공통전극(72)과 게이트 전극(78)이 단락(短絡)하는 것에 의해 게이트 전극(78)의 전압이 급격하게 내려가고, 단락한 부위를 중심으로 하여 넓은 범위의 표시 불량이 발생하는 경우가 있다.When the repair process is performed and the drain electrode 88 is cut, the laser is irradiated to dissolve the drain electrode 88, and the common electrode 72 and the gate electrode 78 are short-circuited due to the undissolved melt. In this case, the voltage of the gate electrode 78 drops abruptly, and a wide range of display defects may occur around the shorted portion.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 적절한 리페어 처리를 용이하게 행할 수 있는 구조를 갖는 FFS 모드 LCD를 구성하는 액정표시소자를 제공하는 것을 목적으로 한다.The present invention has been made to solve the above problems, and an object of the present invention is to provide a liquid crystal display device constituting an FFS mode LCD having a structure capable of easily performing an appropriate repair process.

상기 문제를 해결하기 위해 본 발명은 복수개의 액정분자로 이루어진 액정층을 개재하고, 소정의 간격을 두고 대향하여 배치되는 한 쌍의 투명 절연 기판과, 상기 한 쌍의 투명 절연 기판의 일측 기판상에 형성되고, 각 단위화소를 한정하도록 매트릭스 형태로 배치되는 복수의 게이트 라인 및 데이터 라인과, 상기 각 단위화소에 배치되고, 투명 도전체로 이루어진 화소전극과, 상기 화소전극과 함께 프린지 필드를 형성하도록 배치되고, 투명 도전체로 이루어진 공통전극과, 상기 게이트 라인과 데이터 라인이 교차하는 부분에 배치되고, 게이트 전극, 소스 전극, 및 드레인 전극을 포함하여 이루어진 박막트랜지스터를 포함하고, 상기 드레인 전극의 리페어 부분에 대응하는 상기 공통전극 상의 영역에 개구부가 만들어져 있는 것을 특징으로 한다.In order to solve the above problem, the present invention provides a pair of transparent insulating substrates disposed to face each other at a predetermined interval through a liquid crystal layer composed of a plurality of liquid crystal molecules, and on one side of the pair of transparent insulating substrates. A plurality of gate lines and data lines formed in a matrix to define each unit pixel, a pixel electrode disposed on each unit pixel, and formed of a transparent conductor, and a fringe field together with the pixel electrode. And a thin film transistor including a common electrode made of a transparent conductor and a portion where the gate line and the data line cross each other, and including a gate electrode, a source electrode, and a drain electrode, and a repair portion of the drain electrode. An opening is formed in a region on the corresponding common electrode.

또한, 본 발명은 복수개의 액정분자로 이루어진 액정층을 개재하고, 소정의 간격을 두고 대향하여 배치되는 한 쌍의 투명 절연 기판과, 상기 한 쌍의 투명 절연 기판의 일측 기판상에 형성되고, 각 단위화소를 한정하도록 매트릭스 형태로 배치되는 복수의 게이트 라인 및 데이터 라인과, 상기 각 단위화소에 배치되고, 투명 도전체로 이루어진 화소전극과, 상기 화소전극과 함께 프린지 필드를 형성하도록 배치되고, 투명 도전체로 이루어진 공통전극과, 상기 게이트 라인과 데이터 라인이 교차하는 부분에 배치되고, 게이트 전극, 소스 전극, 및 드레인 전극을 포함하여 이루어진 박막트랜지스터를 포함하고, 상기 드레인 전극을 포함한 영역에 대응하는 상기 공통전극 상의 영역에 개구부가 만들어져 있는 것을 특징으로 한다.In addition, the present invention is formed on a pair of transparent insulating substrates and a pair of transparent insulating substrates disposed to face each other at a predetermined interval through a liquid crystal layer made up of a plurality of liquid crystal molecules, A plurality of gate lines and data lines arranged in a matrix so as to define a unit pixel, a pixel electrode disposed on each unit pixel, and formed of a transparent conductor, and a fringe field together with the pixel electrode, wherein the conductive layer is formed. A common electrode made of a sieve, and a thin film transistor disposed at a portion where the gate line and the data line cross each other, and including a gate electrode, a source electrode, and a drain electrode, and corresponding to an area including the drain electrode. An opening is made in a region on the electrode.

본 발명은 일반적인 리페어 포인트가 되는 드레인 전극에 대응하는 공통전극 상의 영역에 개구부가 만들어진 구조로 하는 것에 의해, 리페어 처리에 있어서 레이저 조사를 행할 때에, 게이트 전극과 공통전극이 단락하는 것을 방지할 수 있는 FFS 모드 LCD를 구성하는 액정표시소자를 제공할 수 있다.The present invention has a structure in which an opening is formed in a region on a common electrode corresponding to a drain electrode serving as a general repair point, whereby the gate electrode and the common electrode can be prevented from being shorted when performing laser irradiation in the repair process. A liquid crystal display device constituting an FFS mode LCD can be provided.

이하, 도 1 내지 도 3을 참조하면서 본 발명을 적용한 제 1 및 제 2 실시예에 관해서 설명한다.Hereinafter, the first and second embodiments to which the present invention is applied will be described with reference to FIGS. 1 to 3.

도 1은 제 1 및 제 2 실시예에 공통하는 단위화소의 정면도를 나타내고 있다.1 shows a front view of a unit pixel common to the first and second embodiments.

도 2 및 도 3은 도 1의 선 Ⅱ-Ⅱ'에 따라 절단한 단면도이고, 각각 제 1 실시예와 제 2 실시예에 대응한다.2 and 3 are cross-sectional views taken along the line II-II 'of FIG. 1 and correspond to the first embodiment and the second embodiment, respectively.

<제 1 실시예>&Lt; Embodiment 1 >

도 1은, 제 1 실시예에서 단위화소의 구조를 나타낸 정면도이다.1 is a front view showing the structure of a unit pixel in the first embodiment.

도 1에 나타낸 본 발명을 적용한 FFS 모드 LCD의 단위 화소 영역에는, 게이트 라인(2)과 데이터 라인(4)이 교차하는 부분에 TFT(12)가 배치되고, TFT(12)에 접속하는 형태로 화소전극(6)이 배치되어 있다.In the unit pixel region of the FFS mode LCD to which the present invention shown in FIG. 1 is applied, a TFT 12 is arranged at a portion where the gate line 2 and the data line 4 cross each other, and is connected to the TFT 12. The pixel electrode 6 is arranged.

그리고 TFT(12)는, 게이트 전극, 소스 전극 및 드레인 전극을 포함하여 구성된다.The TFT 12 includes a gate electrode, a source electrode, and a drain electrode.

TFT(12)의 구조는 도 4 및 도 5에 나타낸 TFT(74)와 동일하기 때문에 설명을 생략한다.Since the structure of the TFT 12 is the same as that of the TFT 74 shown in Figs. 4 and 5, description thereof is omitted.

또한, 판 형태의 공통전극(8)이 액정패널의 전면에 형성되고, 공통전극(8)의 단부 임의의 부분에서 공통전압을 공급하는 것이 가능하므로 공통라인을 필요로 하지 않는 구조로 되어 있다.In addition, the plate-shaped common electrode 8 is formed on the entire surface of the liquid crystal panel, and the common voltage can be supplied from any part of the end of the common electrode 8, so that the common line is not required.

더구나, 본 발명을 적용한 FFS 모드 LCD의 단위화소의 구조에 있어서, 종래 의 FFS 모드 LCD와 명확하게 다른 부분은, 리페어용 개구부(14)를 만들고 있는 부분이다.In addition, in the structure of the unit pixel of the FFS mode LCD to which the present invention is applied, a portion that is clearly different from the conventional FFS mode LCD is a portion that makes the opening 14 for repair.

이어, 도 2를 참조하면서 리페어용 개구부(14)에 관해서 상세히 설명한다.Next, the repair opening part 14 is demonstrated in detail, referring FIG.

도 2는 도 1의 선 Ⅱ-Ⅱ'에 따라 절단한 단면도이다.FIG. 2 is a cross-sectional view taken along the line II-II 'of FIG. 1.

도 2에 나타낸 바와 같이, 글라스 등의 투명 절연 물질로 이루어진 기판(16) 위에, 게이트 전극(18)이 형성되고, 그 위에 절연막(22)(게이트 전극(18) 위에는 게이트 절연막)이 형성된다.As shown in FIG. 2, the gate electrode 18 is formed on the board | substrate 16 which consists of transparent insulating materials, such as glass, and the insulating film 22 (gate insulating film on the gate electrode 18) is formed on it.

게이트 절연막 위에는 a-Si층(24) 및 n+a-Si층(26)이 차례로 형성되고, n+a-Si층(26) 위에는 금속층을 형성시키고 에칭에 의해 소스 전극(32) 및 드레인 전극(28)이 형성된다.The a-Si layer 24 and the n + a-Si layer 26 are sequentially formed on the gate insulating film, and a metal layer is formed on the n + a-Si layer 26, and the source electrode 32 and the drain electrode are formed by etching. 28 is formed.

그 위에는, 제 1 패시베이션층(보호층)(34)이 액정패널 전면에 형성되고, 절연층(또는 절연층 및 그 위에 포토 아크릴이 형성된 구성의 층)(36)이 형성된다.On it, a first passivation layer (protective layer) 34 is formed on the entire liquid crystal panel, and an insulating layer (or an insulating layer and a layer having a photoacryl formed thereon) 36 is formed.

절연층(36) 위에는, 공통전극(ITO)(8)이 액정패널 전면에 판 형태로 형성되고, 그 위에는 제 2 패시베이션층(42)이 형성되면서 드레인 전극(28)에 접속하도록 화소전극(6)이 형성된다.On the insulating layer 36, a common electrode (ITO) 8 is formed in the form of a plate on the front of the liquid crystal panel, and a second passivation layer 42 is formed thereon, and the pixel electrode 6 is connected to the drain electrode 28. ) Is formed.

여기서, 드레인 전극(28)에 대응한 판 형태의 공통전극(8) 위의 영역에, 제 1 리페어 영역(46)이 만들어져 있다. 제 1 리페어 영역(46)은 판 형태의 공통전극(8)이 일부 제거된 구조로 되어 있고, 도 1에 나타낸 리페어용 개구부(14)에 대응하고 있다.Here, the first repair region 46 is formed in the region on the plate-shaped common electrode 8 corresponding to the drain electrode 28. The first repair region 46 has a structure in which the plate-shaped common electrode 8 is partially removed, and corresponds to the repair opening 14 shown in FIG. 1.

그리고 각 화소단위에 제 1 리페어 영역(46)을 갖는 액정패널을 제조하는 것에는, 공통전극(8)의 구성재료인 ITO을 절연층(36) 위에 도포한 후에 행하는 포토리소그래피 공정에서 노광할 때에, 리페어용 개구부(14)를 갖는 형상의 마스크를 이용하면 좋다.In manufacturing a liquid crystal panel having a first repair region 46 in each pixel unit, the photolithography process performed after applying ITO, which is a constituent material of the common electrode 8, on the insulating layer 36 is performed. What is necessary is just to use the mask of the shape which has the opening part 14 for repairs.

이와 같이, 리페어용 개구부(14)를 만든 구조에 의해서, 리페어 처리에 있어서 레이저 조사를 화살표 C 혹은 화살표 D로 나타낸 바와 같이 행할 때에, 공통전극(8)과 게이트 전극(18)의 단락을 방지할 수 있다.Thus, the structure which made the repair opening part 14 prevents the short circuit of the common electrode 8 and the gate electrode 18 at the time of performing laser irradiation as shown by the arrow C or the arrow D in a repair process. Can be.

다만, 화살표 C 혹은 화살표 D는, 일반적인 리페어 포인트를 나타내고 있다. 또, 리페어 부분이란, 리페어 처리가 행해진 후의 리페어 포인트 부분이다.In addition, arrow C or the arrow D has shown the general repair point. In addition, a repair part is a repair point part after a repair process is performed.

이상에서, 본 발명의 제 1 실시예에 의하면, 일반적인 리페어 포인트가 되는 드레인 전극(28)에 대응하는 제 1 리페어 영역(46)에서, 판 형태의 공통전극(8) 위에 리페어용 개구부(14)를 만드는 것에 의해서, 리페어 처리에 있어서 레이저 조사에 의한 공통전극(8)과 게이트 전극(18)의 단락을 방지할 수 있다.In the above, according to the first embodiment of the present invention, in the first repair region 46 corresponding to the drain electrode 28 serving as a general repair point, the repair opening 14 is disposed on the plate-shaped common electrode 8. By making the above, a short circuit between the common electrode 8 and the gate electrode 18 due to laser irradiation in the repair process can be prevented.

또한, 리페어용 개구부(14)는 화소전극(6)의 개구부에 영향을 주지 않는 위치에 만들어지는 것에 의해 개구율을 변화시키지 않는다.In addition, the repair opening 14 is made at a position that does not affect the opening of the pixel electrode 6, so that the opening ratio is not changed.

<제 2 실시예>&Lt; Embodiment 2 >

본 실시예에서 FFS 모드 LCD의 단위화소는, 상기 제 1 실시예의 판 형태의 공통전극 위에 도 한 층의 공통전극을 만들어, 공통전극을 2층 구비한 구조로 되어 있다.In the present embodiment, the unit pixel of the FFS mode LCD has a structure in which one layer of common electrode is formed on the plate-shaped common electrode of the first embodiment, and two common electrodes are provided.

다만, 상기 제 1 실시예와 공통하는 부분에 관해서는, 도면 내에 동일 부호 번호를 붙여 설명을 생략한다.In addition, about the part which is common in the said 1st Example, the same code | symbol is attached | subjected in drawing, and description is abbreviate | omitted.

도 3은 본 실시예에서 단위화소의 구조를 나타낸 단면도이다.3 is a cross-sectional view showing the structure of a unit pixel in this embodiment.

도 3에 나타낸 바와 같이, 판 형태의 공통전극(8)(제 1 공통전극)의 위에 제 2 공통전극(48)이 형성된다.As shown in Fig. 3, a second common electrode 48 is formed on the plate-shaped common electrode 8 (first common electrode).

다만, 판 형태의 공통전극(8) 위에 형성되어 있는 제 2 패시베이션층(42)에 콘택홀을 만들고, 판 형태의 공통전극(8)과 제 2 공통전극(48)은 전기적으로 접속되어 있다.However, a contact hole is made in the second passivation layer 42 formed on the plate-shaped common electrode 8, and the plate-shaped common electrode 8 and the second common electrode 48 are electrically connected.

이와 같은 콘택홀은, 각 단위 화소 영역의 적당한 위치에 만들어지고 있는 것으로 한다. 또한, 이와 같이 공통전극(8) 및 제 2 공통전극(48)을 2층 구조로 하는 것에 의해서 전압공급에 따라 발생하는 저항을 줄일 수 있다.It is assumed that such contact holes are made at appropriate positions in each unit pixel region. In addition, since the common electrode 8 and the second common electrode 48 have a two-layer structure, resistance generated by voltage supply can be reduced.

그리고 판 형태의 공통전극(8) 위에는 상기 제 1 실시예와 동일하게 제 1 리페어 영역(46)이 만들어지고, 제 2 공통전극(48) 위에는 제 2 리페어 영역(52)이 만들어진다.The first repair region 46 is formed on the plate-shaped common electrode 8 as in the first embodiment, and the second repair region 52 is formed on the second common electrode 48.

제 2 리페어 영역(52)은, 제 2 공통전극(48)이 일부 제거된 구조로 되어 있고, 제 1 리페어 영역(46)과 동일하게, 도 1에 나타낸 리페어용 개구부(14)에 대응하고 있다.The second repair region 52 has a structure in which the second common electrode 48 is partially removed, and corresponds to the repair opening 14 shown in FIG. 1 similarly to the first repair region 46. .

또한, 각 단위화소에 제 1 리페어 영역(46) 및 제 2 리페어 영역(52)을 갖는 액정패널을 제조하는 것은, 상기 제 1 실시예의 경우와 동일하게, 판 형태의 공통전극(8) 또는 제 2 공통전극(48)의 구성 재료인 ITO를, 절연층(36) 또는 제 2 패시베이션층(42) 위에 도포한 후에 행하는 포토리소그래피 공정에서 노광할 때에, 리페어용 개구부(14)를 갖는 형상의 마스크를 이용하면 좋다.In addition, manufacturing the liquid crystal panel having the first repair region 46 and the second repair region 52 in each unit pixel is the same as that of the first embodiment. 2 A mask having a shape having a repair opening 14 when exposed in a photolithography step performed after applying ITO, which is a constituent material of the common electrode 48, on the insulating layer 36 or the second passivation layer 42. It is good to use.

이와 같이, 일반적인 리페어 포인트가 되는 드레인 전극(28)에 대응하는 영역에, 각각 제 1 리페어 영역(46) 및 제 2 리페어 영역(52)으로서, 판 형태의 공통전극(8) 및 제 2 공통전극(48) 위에 리페어용 개구부(14)를 만들고 있다.As described above, in the region corresponding to the drain electrode 28 serving as a general repair point, the plate-shaped common electrode 8 and the second common electrode as the first repair region 46 and the second repair region 52, respectively. A repair opening 14 is formed on the 48.

이 리페어용 개구부(14)를 갖는 구조에 의해서, 리페어 처리에 있어서 레이저 조사를 일반적인 리페어 포인트에 대응하는 화살표 C 혹은 화살표 D가 지시하는 위치에 행할 때에, 판 형태의 공통전극(8) 혹은 제 2 공통전극(48)과 게이트 전극(18)의 단락을 방지할 수 있다.With the structure having the repair opening 14, the common electrode 8 or the second in the form of a plate when the laser irradiation is performed at the position indicated by the arrow C or the arrow D corresponding to the general repair point in the repair process. Short circuits between the common electrode 48 and the gate electrode 18 can be prevented.

이상에서, 본 발명의 제 2 실시예에 의하면, 공통전극(8), 제 2 공통전극(48)을 2층 구비한 구조에서도, 일반적인 리페어 포인트가 되는 드레인 전극(28)에 대응하는 제 1 및 제 2 리페어 영역(46, 52)에서, 각각의 공통전극(8), 제 2 공통전극(48)에 리페어용 개구부(14)를 만드는 것에 의해서, 리페어 처리에 있어서 레이저 조사에 의한 공통전극(8), 제 2 공통전극(48)과 게이트 전극(18)의 단락을 방지할 수 있다.As described above, according to the second embodiment of the present invention, even in a structure having two layers of the common electrode 8 and the second common electrode 48, the first and the corresponding drain electrodes 28 serving as general repair points are provided. In the second repair regions 46 and 52, a repair opening 14 is formed in each of the common electrode 8 and the second common electrode 48, thereby performing common electrode 8 by laser irradiation in the repair process. ), A short circuit between the second common electrode 48 and the gate electrode 18 can be prevented.

또한, 제 1 실시예와 동일하게, 리페어용 개구부(14)는, 화소전극(6)의 개구부에 영향을 주지 않는 위치에 만들어지는 것에 의해 개구율을 변화시키지 않는다.In addition, similarly to the first embodiment, the repair opening 14 is made at a position that does not affect the opening of the pixel electrode 6, so that the opening ratio is not changed.

이상에서 설명한 바와 같이 본 발명에 의한 액정표시소자는 다음과 같은 효과가 있다.As described above, the liquid crystal display device according to the present invention has the following effects.

첫째, 리페어 포인트가 되는 드레인 전극에 대응하는 제 1 리페어 영역에서, 판 형태의 공통전극 위에 리페어용 개구부를 만드는 것에 의해서, 리페어 처리에 있어서 레이저 조사에 의한 공통전극과 게이트 전극의 단락을 방지할 수 있다.First, in the first repair region corresponding to the drain electrode serving as a repair point, a repair opening is formed on the plate-shaped common electrode to prevent a short circuit between the common electrode and the gate electrode due to laser irradiation in the repair process. have.

둘째, 리페어용 개구부를 화소전극의 개구부에 영향을 주지 않는 위치에 형성함으로써 개구율의 변화를 방지할 수 있다.Second, a change in the aperture ratio can be prevented by forming the repair opening at a position that does not affect the opening of the pixel electrode.

Claims (4)

복수개의 액정분자로 이루어진 액정층을 개재하고, 소정의 간격을 두고 대향하여 배치되는 한 쌍의 투명 절연 기판과,A pair of transparent insulating substrates disposed to face each other at a predetermined interval through a liquid crystal layer composed of a plurality of liquid crystal molecules; 상기 한 쌍의 투명 절연 기판의 일측 기판상에 형성되고, 각 단위화소를 한정하도록 매트릭스 형태로 배치되는 복수의 게이트 라인 및 데이터 라인과,A plurality of gate lines and data lines formed on one side of the pair of transparent insulating substrates and arranged in a matrix so as to define each unit pixel; 상기 게이트 라인과 데이터 라인이 교차하는 부분에 배치되고, 게이트 전극, 소스 전극, 및 드레인 전극을 포함하여 이루어진 박막트랜지스터와,A thin film transistor disposed at a portion where the gate line and the data line cross each other, the thin film transistor including a gate electrode, a source electrode, and a drain electrode; 상기 박막트랜지스터상의 액정패널 전면에 차례로 형성된 제 1 패시베이션층 및 절연층과,A first passivation layer and an insulating layer sequentially formed on the entire surface of the liquid crystal panel on the thin film transistor; 상기 절연층상에 형성되고 투명 도전체로 이루어진 공통전극과,A common electrode formed on the insulating layer and made of a transparent conductor; 상기 공통전극상의 액정패널 전면에 형성된 제 2 패시베이션층과,A second passivation layer formed on an entire surface of the liquid crystal panel on the common electrode; 상기 제 2 패시베이션층상의 상기 각 단위화소에 투명 도전체로 형성되어, 상기 제 2 패시베이션층을 사이에 두고 상기 공통전극과 함께 프린지 필드를 형성하며, 상기 절연층, 제 1, 제 2 패시베이션층을 선택적으로 제거하여 노출된 상기 드레인 전극과 접속된 화소전극을 포함하고,A transparent conductor is formed in each unit pixel on the second passivation layer to form a fringe field together with the common electrode with the second passivation layer interposed therebetween, and selectively select the insulating layer, the first and second passivation layer. A pixel electrode connected to the drain electrode, which is removed and exposed; 리페어 부분에 대응하는 상기 드레인 전극 상측의 상기 공통전극상에 개구부가 만들어져 있으며,An opening is formed on the common electrode above the drain electrode corresponding to the repair portion. 상기 공통전극은 상기 데이터 라인 및 게이트 라인이 배치된 기판의 전면에 평판 형태로 배치되어 있는 제 1 공통전극 및 상기 제 1 공통전극 상에 상기 제 2 패시베이션층을 끼워 배치되고, 상기 제 2 패시베이션층이 갖는 콘택홀을 통해 상기 제 1 공통전극에 접속되어 있는 제 2 공통전극을 포함하여 이루어져, 상기 제 1, 제 2 공통전극이 적층된 구조인 것을 특징으로 하는 액정표시소자.The common electrode may include a first passivation layer disposed on a front surface of a substrate on which the data line and the gate line are disposed, and the second passivation layer on the first common electrode, and the second passivation layer. And a second common electrode connected to the first common electrode through the contact hole, wherein the first and second common electrodes are stacked. 복수개의 액정분자로 이루어진 액정층을 개재하고, 소정의 간격을 두고 대향하여 배치되는 한 쌍의 투명 절연 기판과,A pair of transparent insulating substrates disposed to face each other at a predetermined interval through a liquid crystal layer composed of a plurality of liquid crystal molecules; 상기 한 쌍의 투명 절연 기판의 일측 기판상에 형성되고, 각 단위화소를 한정하도록 매트릭스 형태로 배치되는 복수의 게이트 라인 및 데이터 라인과,A plurality of gate lines and data lines formed on one side of the pair of transparent insulating substrates and arranged in a matrix so as to define each unit pixel; 상기 게이트 라인과 데이터 라인이 교차하는 부분에 배치되고, 게이트 전극, 소스 전극, 및 드레인 전극을 포함하여 이루어진 박막트랜지스터와,A thin film transistor disposed at a portion where the gate line and the data line cross each other, the thin film transistor including a gate electrode, a source electrode, and a drain electrode; 상기 박막트랜지스터상의 액정패널 전면에 차례로 형성된 제 1 패시베이션층 및 절연층과,A first passivation layer and an insulating layer sequentially formed on the entire surface of the liquid crystal panel on the thin film transistor; 상기 절연층상에 형성되고 투명 도전체로 이루어진 공통전극과,A common electrode formed on the insulating layer and made of a transparent conductor; 상기 공통전극상의 액정패널 전면에 형성된 제 2 패시베이션층과,A second passivation layer formed on an entire surface of the liquid crystal panel on the common electrode; 상기 제 2 패시베이션층상의 상기 각 단위화소에 투명 도전체로 형성되어, 상기 제 2 패시베이션층을 사이에 두고 상기 공통전극과 함께 프린지 필드를 형성하며, 상기 절연층, 제 1, 제 2 패시베이션층을 선택적으로 제거하여 노출된 상기 드레인 전극과 접속된 화소전극을 포함하고,A transparent conductor is formed in each unit pixel on the second passivation layer to form a fringe field together with the common electrode with the second passivation layer interposed therebetween, and selectively select the insulating layer, the first and second passivation layer. A pixel electrode connected to the drain electrode, which is removed and exposed; 상기 드레인 전극 상측의 상기 공통전극에 개구부가 만들어져 있으며,An opening is formed in the common electrode on the drain electrode, 상기 공통전극은 상기 데이터 라인 및 게이트 라인이 배치된 기판의 전면에 평판 형태로 배치되어 있는 제 1 공통전극 및 상기 제 1 공통전극 상에 상기 제 2 패시베이션층을 끼워 배치되고, 상기 제 2 패시베이션층이 갖는 콘택홀을 통해 상기 제 1 공통전극에 접속되어 있는 제 2 공통전극을 포함하여 이루어져, 상기 제 1, 제 2 공통전극이 적층된 구조인 것을 특징으로 하는 액정표시소자.The common electrode may include a first passivation layer disposed on a front surface of a substrate on which the data line and the gate line are disposed, and the second passivation layer on the first common electrode, and the second passivation layer. And a second common electrode connected to the first common electrode through the contact hole, wherein the first and second common electrodes are stacked. 삭제delete 삭제delete
KR1020050084790A 2005-08-16 2005-09-12 liquid crystal display device KR101244664B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00236013 2005-08-16
JP2005236013A JP5148819B2 (en) 2005-08-16 2005-08-16 Liquid crystal display element

Publications (2)

Publication Number Publication Date
KR20070021005A KR20070021005A (en) 2007-02-22
KR101244664B1 true KR101244664B1 (en) 2013-03-25

Family

ID=37916631

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050084790A KR101244664B1 (en) 2005-08-16 2005-09-12 liquid crystal display device

Country Status (2)

Country Link
JP (1) JP5148819B2 (en)
KR (1) KR101244664B1 (en)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101350655B1 (en) 2007-05-28 2014-01-13 엘지디스플레이 주식회사 Thin Film Transitor Substrate And The Method For Fabricating And Repair Of The Same
JP4618336B2 (en) * 2008-06-16 2011-01-26 ソニー株式会社 Liquid crystal display device
JP2010066396A (en) * 2008-09-09 2010-03-25 Toshiba Mobile Display Co Ltd Liquid crystal display device
JP5179337B2 (en) * 2008-12-18 2013-04-10 パナソニック液晶ディスプレイ株式会社 Liquid crystal display device and point defect correcting method thereof
US8469456B2 (en) 2009-03-25 2013-06-25 Wirtgen Gmbh Ejector unit for a road milling machine or the like
JP5687911B2 (en) * 2011-01-25 2015-03-25 三菱電機株式会社 Thin film transistor array substrate, manufacturing method thereof, and liquid crystal display device
KR102029389B1 (en) * 2011-09-02 2019-11-08 엘지디스플레이 주식회사 Flat panel display device with oxide thin film transistor and method for fabricating the same
JP5568543B2 (en) * 2011-12-02 2014-08-06 株式会社ジャパンディスプレイ Method for manufacturing array substrate for flat panel display device
JP5588961B2 (en) * 2011-12-28 2014-09-10 株式会社ジャパンディスプレイ Liquid crystal display
KR102188067B1 (en) * 2014-05-27 2020-12-07 엘지디스플레이 주식회사 Thin Film Transistor Array Substrate and Method for Manufacturing the Same
KR102261760B1 (en) 2014-07-29 2021-06-07 삼성디스플레이 주식회사 Thin film transistor array panel and manufacturing method thereof
CN104503174B (en) * 2014-12-24 2017-10-10 合肥京东方光电科技有限公司 GOA circuit modules and its method of testing, display panel and display device
JP6587668B2 (en) 2017-11-08 2019-10-09 シャープ株式会社 Display device
CN110797302B (en) 2018-07-24 2024-02-06 夏普株式会社 Active matrix substrate manufacturing method and active matrix substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990062389A (en) * 1997-12-29 1999-07-26 김영환 Liquid crystal display device having high transmittance and high opening ratio and manufacturing method thereof
KR20020063498A (en) * 2001-01-29 2002-08-03 가부시키가이샤 히타치세이사쿠쇼 Liquid crystal display device
JP2002244158A (en) * 2000-12-01 2002-08-28 Hyundai Display Technology Inc Liquid crystal display device of ffs mode and its manufacturing method
KR20030011692A (en) * 2001-07-31 2003-02-11 가부시키가이샤 히타치세이사쿠쇼 Liquid crystal display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4355476B2 (en) * 2002-08-21 2009-11-04 奇美電子股▲ふん▼有限公司 IPS liquid crystal display and dark spot pixel conversion method
JP4604145B2 (en) * 2003-08-20 2010-12-22 奇美電子股▲ふん▼有限公司 IPS liquid crystal display and bright spot darkening method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990062389A (en) * 1997-12-29 1999-07-26 김영환 Liquid crystal display device having high transmittance and high opening ratio and manufacturing method thereof
JP2002244158A (en) * 2000-12-01 2002-08-28 Hyundai Display Technology Inc Liquid crystal display device of ffs mode and its manufacturing method
KR20020063498A (en) * 2001-01-29 2002-08-03 가부시키가이샤 히타치세이사쿠쇼 Liquid crystal display device
KR20030011692A (en) * 2001-07-31 2003-02-11 가부시키가이샤 히타치세이사쿠쇼 Liquid crystal display device

Also Published As

Publication number Publication date
JP5148819B2 (en) 2013-02-20
KR20070021005A (en) 2007-02-22
JP2007052128A (en) 2007-03-01

Similar Documents

Publication Publication Date Title
KR101244664B1 (en) liquid crystal display device
JP4175482B2 (en) Liquid crystal display element and manufacturing method thereof
US7557886B2 (en) Liquid crystal display device and method of fabricating the same
US8416359B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
US8502932B2 (en) Liquid crystal display device and manufacturing and repairing methods thereof
JP2001343660A (en) Liquid crystal display device and its defect correcting method
KR20020055785A (en) IPS mode Liquid crystal display device
US9691336B2 (en) Flat display device and method of fabricating the same
KR101193381B1 (en) Method of fabricating liquid crystal display device
US20130329158A1 (en) Active matrix substrate, display device, and short circuit defect correction method for active matrix substrate
KR20070111986A (en) Liquid crystal display apparatus and method of restoring defected pixel
KR20100006460A (en) Method for repairing defect cell of liquid crystal display panel
JP4173332B2 (en) Display device, pixel repair method for display device, and method for manufacturing display device
US7649609B2 (en) Method of fabricating and repairing a short defect in LCD device having a residue pattern of a predetermined line width removed after forming photo-resist pattern through rear exposure
JP2004271784A (en) Liquid crystal display device
JP5111072B2 (en) Liquid crystal display
KR20070036915A (en) Liquid crystal display, thin film transistor panel and fabricating method of the same
KR100731798B1 (en) Display device
KR101013647B1 (en) Method for repair channel portion and liquid crystal display device using thereof
KR101604273B1 (en) Liquid crystal display device and method of fabricating the same
KR20070071796A (en) Liquid crystal display device and method for repair the same
KR20090054277A (en) Liquid crystal display device and method of fabricating the same
KR20030058333A (en) An array substrate for IPS mode Liquid crystal display device
US9110342B2 (en) TFT array substrate, liquid crystal panel having the same, and method of manufacturing the TFT array substrate
KR20050068379A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 8