KR101234389B1

KR101234389B1 - 액정표시장치의 전원공급장치 및 방법

Info

Publication number: KR101234389B1
Application number: KR1020060035881A
Authority: KR
Inventors: 김유진; 이부열
Original assignee: 엘지디스플레이 주식회사
Priority date: 2006-04-20
Filing date: 2006-04-20
Publication date: 2013-02-18
Also published as: KR20070103941A

Abstract

본 발명은 액정표시장치에 관한 것으로, 특히 회로를 단순화할 수 있는 액정표시장치의 전원공급장치 및 방법에 관한 것이다.

본 발명의 실시예에 따른 액정표시장치의 전원공급장치는 입력전압의 논리값에 따라 출력단자로부터 피드백되는 출력전압과 제1 저전위 전압을 선택적으로 제1 노드에 공급하는 버퍼회로와; 고전위 전압과 제2 저전위 전압을 이용하여 상기 제1 노드의 전압의 전압레벨을 조정하여 상기 출력전압을 발생하는 차지펌프회로와; 상기 고전위 전압이 공급되는 상기 차지펌프회로의 전원입력단자와 상기 출력단자 사이에 접속된 저항을 구비한다.

Description

액정표시장치의 전원공급장치 및 방법{APPARATUS AND METHOD FOR PROVIDING POWER OF LIQUID CRYSTAL DISPLAY}

도 1은 종래 액정표시장치로 공급되는 전원 전압들을 설명하기 위한 블록도.

도 2는 도 1에 도시된 DC-DC 변환기의 개략적인 내부 구성도.

도 3은 본 발명에 따른 액정표시장치를 개략적으로 나타낸 블록도.

도 4는 도 3에 도시된 전원전압의 전송패스를 상세히 나타내는 블록도.

도 5는 본 발명에 따른 초기출력 설정저항을 구비하는 DC-DC 변환기들을 도시한 블록도.

도 6은 도 6은 도 5에 도시된 DC-DC 변환기들 중 풀업 저항을 구비한 DC-DC 변환기에 대한 개략적인 내부 구성도.

도 7은 DC-DC 변환기의 세부적인 회로도.

도 8은 도 7에 도시된 펌핑 스위치 소자들을 구동시키기 위한 제어신호를 도시한 파형도.

<도면의 주요 부분에 대한 부호의 설명>

110 : 시스템 111 : 인터페이스회로

112 : 타이밍 콘트롤러 113 : 데이터 구동회로

114 : 게이트 구동회로 115 : 액정패널

116 : DC-DC 변환기 210 : 버퍼부

211 : 레벨 쉬프트 212 : 인버터

220 : 차지 펌핑부 222 : 펌핑 스위치 소자

260 : 펄스폭 변조기 262 : 제1 펄스폭 변조부

264 : 제2 펄스폭 변조부

액정표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 이러한 액정표시장치는 셀마다 스위칭소자가 형성된 액티브 매트릭스(Active Matrix) 타입으로 구현되어 컴퓨터용 모니터, 사무기기, 셀룰러폰 등의 표시장치에 적용되고 있다. 액티브 매트릭스 타입의 액정표시장치에 사용되는 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 이용되고 있다.

도 1은 종래 액정표시장치로 공급되는 전원 전압들을 설명하기 위한 블록도이고, 도 2는 도 1에 도시된 DC-DC 변환기의 개략적인 내부 구성도이다.

도 1을 참조하면, 종래의 액정표시장치(14)는 시스템(10)의 전원으로부터 입력되는 VDD 전압을 승압 또는 감압하여 다수의 전원 전압들을 발생하는 직류-직류 변환기(이하, 'DC-DC 변환기'라 한다)(12)를 구비한다.

시스템(10)은 전원으로부터 발생되는 VDD 전압을 전원전압으로써 액정표시장치(14)내의 디지털 회로소자들(미도시)과 DC-DC 변환기(12)에 공급한다.

DC-DC 변환기(12)는 도시하지 않은 커넥터를 경유하여 시스템(10)의 전원으로부터 입력되는 VDD 전압을 승압 또는 감압하여 액정패널(미도시)에 공급되는 전압을 발생한다. 이를 위하여, DC-DC 변환기(12)는 출력 단에 출력전압을 절환하기 위한 출력 스위치소자와, 그 출력 스위치소자의 제어신호의 듀티비나 주파수를 제어하여 출력전압을 승압하거나 감압시키기 위한 펄스폭 변조기(Pulse Width Modulator : PWM)를 포함한다. 펄스폭 변조기는 출력 스위치소자의 제어신호 듀티비를 높여 DC-DC 변환기(12)의 출력 전압을 높이거나, 그 출력 스위치소자의 제어신호 듀티비를 낮추어 DC-DC 변환기(12)의 출력 전압을 낮춘다.

DC-DC 변환기(12)의 출력 전압은 VDD 전압, 10 단계 미만의 감마기준전압(GMA1∼10), VCOM 전압, 15V 이상의 VGH 전압, -4V 이하의 VGL 전압이다. 감마기준전압(GMA1∼10)은 VDD 전압의 분압에 의해 발생된 전압이다. VDD 전압과 감마기준전압은 아날로그 감마전압으로써 데이터 구동회로(미도시)에 공급된다. VCOM 전압은 데이터 구동회로를 경유하여 액정패널에 형성된 공통전극에 공급되는 전압이다. VGH 전압은 TFT의 문턱전압 이상으로 설정된 스캔펄스의 하이논리전압으로써 게이트 구동회로(미도시)에 공급되고 VLL 전압은 TFT의 오프전압으로 설정된 스 캔펄스의 로우논리전압으로써 게이트 구동회로에 공급된다.

그런데 VDD 전압을 승압 또는 감압하여 액정패널에 공급되는 전압을 발생하는 종래의 DC-DC 변환기(12)는 원하는 충분한 출력 전압값(VDD2)을 얻기 위해 충분한 회로의 성능을 필요로 한다. 즉, 출력전압(VDD2)은 차지 펌핑을 통해 일정시간(일반적으로 수십 ㎲ 이내) 동안 서서히 증가되어 원하는 출력전압값에 수렴되게 된다. 이를 위해 DC-DC 변환기(12)는 도 2에 도시된 바와 같이, 차지 펌핑이 이뤄지도록 하기 위한 다수의 스위치 소자들 및 커패시터들을 포함하는 차지 펌핑부(12-1)를 구비하고, 원하는 출력전압(VDD2)에 도달될 때까지 출력값을 입력측으로 계속해서 피드백(Feed-Back) 시킨다. 이때, 만약 서서히 증가하는 구간에서 피드백을 통해 출력이 지속적으로 증가하지 못하게 되면 최종적으로 DC-DC 변환기(12)의 구동이 불가능하게 된다. 예를 들어, 초기 출력(VDD)이 증가하는 구간에서의 피드백 전압이 약 3V라고 가정했을 때에 만약 3V가 좌측의 입력측으로 피드백되어 우측의 출력을 3V보다 높게 올려주지 못한다면 최종적으로 DC-DC 변환기(12)는 정상적인 동작이 불가능해 진다. 이와 같이, 초기 증가 구간에서 피드백되는 출력이 너무 낮아져서 발생되는 오동작을 방지하기 위해, 종래 DC-DC 변환기(12)는 도시된 바와 같이 초기출력조정회로(12-2)를 구비하여 피드백되는 출력의 초기값이 일정값으로 빨리 상승되도록 한다.

그러나, 종래 DC-DC 변환기(12)는 출력의 초기값이 설정되도록 리셋(Reset) 신호를 외부로부터 인가받기 위하여 추가적인 신호선을 필요로 하는바, 이는 시스템 온 패널(SOP : System On Panel)방식 등을 이용하여 액정표시장치를 경박, 단소 화 하는 최근의 추세와 부합되지 않는 단점으로 이어진다.

따라서, 본 발명의 목적은 피드백되는 출력의 초기값이 출력조정용 저항을 통하여 일정한 값으로 미리 설정되도록 하는 액정표시장치의 전원공급장치 및 방법을 제공함에 있다.

본 발명의 또 다른 목적은 회로를 단순화하여 시스템 온 패널 방식에 적합한 액정표시장치의 전원공급장치 및 방법을 제공함에 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치의 전원공급장치는 입력전압의 논리값에 따라 출력단자로부터 피드백되는 출력전압과 제1 저전위 전압을 선택적으로 제1 노드에 공급하는 버퍼회로와; 고전위 전압과 제2 저전위 전압을 이용하여 상기 제1 노드의 전압의 전압레벨을 조정하여 상기 출력전압을 발생하는 차지펌프회로와; 상기 고전위 전압이 공급되는 상기 차지펌프회로의 전원입력단자와 상기 출력단자 사이에 접속된 저항을 구비한다.

상기 버퍼회로는,상기 입력전압을 레벨 쉬프팅하기 위한 레벨 쉬프트와; 상기 레벨 쉬프트의 출력 신호에 응답하여 상기 출력전압과 상기 제1 저전위 전압을 선택적으로 상기 제1 노드로 공급하기 위한 인버터를 구비한다.

상기 차지펌프회로는, 다수의 펌핑 스위치 소자들과 펌핑 커패시터를 구비한 다.

상기 다수의 펌핑 스위치 소자들은, 상기 인버터의 출력신호에 응답하여 교번적으로 온 오프되는 제1 및 제2 MOSFET과; 상기 레벨쉬프트의 출력신호에 응답하여 교번적으로 온 오프되는 제3 및 제4 MOSFET으로 이루어진다.

상기 펌핑 커패시터는 일측이 상기 제1 및 제2 MOSFET의 드레인에 공통접속되고 타측이 제3 및 제4 MOSFET의 소스에 공통접속되어 상기 고전위 전압을 일정시간 동안 저장한다.

상기 제3 및 제4 MOSFET의 스위칭 주기를 조절하기 위해 펄스폭 변조기를 더 구비한다.

상기 펄스폭 변조기는, 상기 레벨 쉬프트의 출력단과 상기 제3 MOSFET의 게이트 사이에 접속되는 제1 펄스폭 변조부와; 상기 레벨 쉬프트의 출력단과 상기 제4 MOSFET의 게이트 사이에 접속되는 제2 펄스폭 변조부를 구비한다.

상기 제1 및 제3 MOSFET은 P타입 MOSFET이고 상기 제2 및 제4 MOSFET은 N타입 MOSFET인 것을 특징으로 한다.

상기 저항은 0.5 내지 1.5 ㏁, 바람직하게는 1 ㏁인 것을 특징으로 한다.

본 발명의 실시예에 따른 액정표시장치의 전원공급방법은 고전위 전압이 공급되는 차지펌프회로의 전원입력단자와 출력단자 사이에 접속된 저항을 통해 상기 출력단자에 초기전압을 발생하는 제1 단계와; 입력전압의 논리값에 따라 상기 출력단자로부터 피드백되는 초기전압과 제1 저전위 전압을 선택적으로 제1 노드에 공급하는 제2 단계와; 상기 고전위 전압과 제2 저전위 전압을 이용하여 상기 제1 노드 로부터 공급되는 전압의 전압레벨을 조정하여 상기 출력단자를 통해 출력하는 제3 단계를 포함한다.

상기 제1 단계는, 상기 공급되는 고전위 전압을 초기전압으로 설정하는 것을 특징으로 한다.

상기 제2 단계는, 상기 입력전압을 레벨 쉬프팅하는 단계와; 상기 레벨 쉬프팅 된 신호에 응답하여 상기 출력전압과 상기 제1 저전위 전압을 선택적으로 상기 제1 노드로 공급하는 단계를 포함한다.

상기 제3 단계는, 상기 제1 노드의 신호 및 상기 레벨 쉬프팅 된 신호를 이용하여 상기 고전위 전압의 출력 레벨을 조정한다.

상기 제3 단계는, 상기 레벨 쉬프팅 된 신호를 펄스폭 변조하기 위한 펄스폭 변조단계를 더 포함한다.

본 발명의 또 다른 실시예에 따른 액정표시장치의 전원공급장치는 입력전압의 논리값에 따라 출력단자로부터 피드백되는 출력전압과 제1 저전위 전압을 선택적으로 제1 노드에 공급하는 버퍼회로와; 고전위 전압과 제2 저전위 전압을 이용하여 상기 제1 노드의 전압의 전압레벨을 조정하여 상기 출력전압을 발생하는 차지펌프회로와; 상기 제2 저전위 전압이 공급되는 상기 차지펌프회로의 전원입력단자와 상기 출력단자 사이에 접속된 저항을 구비한다.

이하, 도 3 내지 도 8을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 3은 본 발명에 따른 액정표시장치를 개략적으로 나타낸 것이고, 도 4는 도 3에 도시된 전원전압의 전송패스를 상세히 나타내는 블록도이다.

도 3 및 도 4를 참조하면, 본 발명에 따른 액정표시장치는 m×n 개의 액정셀들(Clc)이 매트릭스 타입으로 배열되고 m 개의 데이터라인들(D1 내지 Dm)과 n 개의 게이트라인들(G1 내지 Gn)이 교차되며 그 교차부에 TFT가 형성된 액정패널(115)과, 액정패널(115)의 데이터라인들(D1 내지 Dm)에 데이터를 공급하기 위한 데이터 구동회로(113)와, 게이트라인들(G1 내지 Gn)에 스캔신호를 공급하기 위한 게이트 구동회로(114)와, 인터페이스회로(111)로부터의 동기신호를 이용하여 데이터 구동회로(113)와 게이트 구동회로(114)를 제어하기 위한 타이밍 콘트롤러(112)와, 액정패널(115)에 공급되는 전압들을 발생하기 위한 DC-DC 변환기(116)를 구비한다.

시스템(110)은 그래픽 콘트롤러의 LVDS(Low Voltage Differential Signaling) 송신기를 통하여 수직/수평 동기신호, 클럭신호 및 데이터(RGB)를 인터페이스회로(111)에 공급하고 전원으로부터 발생되는 VDD 전압을 전원전압으로써 디지털 회로소자들(111,112,113,114)과 DC-DC 변환기(116)에 공급한다.

액정패널(115)은 두 장의 유리기판 사이에 액정이 주입된다. 이 액정패널(115)의 하부 유리기판 상에 형성된 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)은 상호 직교된다. 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)의 교차부에 형성된 TFT는 게이트라인(G1 내지 Gn)으로부터의 스캔신호에 응답하여 데이터라인들(D1 내지 Dn) 상의 데이터를 액정셀(Clc)에 공급하게 된다. 이를 위하여, TFT의 게이트전극은 해당 게이트라인(G1 내지 Gn)에 접속되며, 소스전극은 해당 데이터라인(D1 내지 Dm)에 접속된다. 그리고 TFT의 드레인전극은 액 정셀(Clc)의 화소전극에 접속된다. 액정패널(115)의 상부 유리기판 상에는 도시하지 않은 블랙매트릭스, 컬러필터 및 공통전극이 형성된다. 그리고 액정패널(115)의 상부 유리기판과 하부 유리기판 상에는 광축이 직교하는 편광판이 부착되고 액정과 접하는 내측 면 상에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다. 또한, 액정패널(115)의 액정셀(Clc) 각각에는 스토리지 캐패시터(Cst)가 형성된다. 스토리지 캐패시터(Cst)는 액정셀(Clc)의 화소전극과 전단 게이트라인 사이에 형성되거나, 액정셀(Clc)의 화소전극과 도시하지 않은 공통전극라인 사이에 형성되어 액정셀(Clc)의 전압을 일정하게 유지시키는 역할을 한다.

데이터 구동회로(113)는 타이밍 콘트롤러(112)로부터의 데이터 제어신호(DDC)에 응답하여 디지털 비디오 데이터(RGB)를 계조값에 대응하는 아날로그 감마전압으로 변환하고 그 아날로그 감마전압을 데이터라인들(D1 내지 Dm)에 공급한다. 이 데이터 구동회로(113)가 집적화된 데이터 드라이브 집적회로에는 전원전압으로써 VDD 전압이 공급된다.

게이트 구동회로(114)는 타이밍 콘트롤러(112)로부터의 게이트 제어신호(GDC)에 응답하여 스캔펄스를 게이트라인들(G1 내지 Gn)에 순차적으로 공급하여 데이터가 공급되는 액정패널(115)의 수평라인을 선택한다. 이 게이트 구동회로(114)가 집적회된 게이트 드라이브 집적회로에는 전원전압으로써 VDD 전압이 공급된다.

타이밍 콘트롤러(112)는 인터페이스회로(111)를 경유하여 시스템(110)의 그래픽 콘트롤러로부터 입력되는 수직/수평 동기신호와 클럭신호를 이용하여 게이트 구동회로(114)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동회로(113)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 게이트 제어신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 쉬프트 클럭(Gate Shift Clock : GSC), 게이트 출력 신호(Gate Output Enable : GOE) 등을 포함한다. 데이터 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse : GSP), 소스 쉬프트 클럭(Source Shift Clock : SSC), 소스 출력 신호(Source Output Enable : SOC), 극성신호(Polarity : POL) 등을 포함한다. 그리고 타이밍 콘트롤러(112)는 인터페이스회로(111)를 경유하여 시스템(110)의 그래픽 콘트롤러로부터 입력되는 디지털 비디오 데이터(RGB)를 재정렬하여 데이터 구동회로(113)에 공급한다. 이 타이밍 콘트롤러(112)를 구동시키기 위한 전원전압은 시스템(110)의 전원으로부터 입력되는 VDD 전압이다. 또한, VDD 전압은 타이밍 콘트롤러(112) 내부에 설치된 위상고정루프회로(Phase Lock Loop : PLL)의 전원전압으로 공급된다. 위상고정루프회로(PLL)는 타이밍 콘트롤러(112)에 입력되는 클럭신호를 도시하지 않은 발진기로부터 발생되는 기준 주파수와 비교하고 그 오차만큼 클럭신호의 주파수를 조정하여 디지털 비디오 데이터(RGB)를 샘플링하기 위한 클럭신호를 발생한다.

인터페이스회로(111)는 LVDS(Low Voltage Differential Signaling) 수신기를 포함하여 시스템(110)의 그래픽 콘트롤러로부터 입력되는 신호들의 전압레벨을 낮추고 주파수를 높임으로써 시스템(110)과 타이밍 콘트롤러(112) 사이에 필요한 신호배선 수를 줄이게 된다. 이 인터페이스회로(111)를 구동시키기 위한 전원전압은 시스템(110)의 전원으로부터 입력되는 VDD 전압이다.

DC-DC 변환기(116)는 도시하지 않은 커넥터를 경유하여 시스템(110)의 전원으로부터 입력되는 고전위전압(VDD)을 승압 또는 감압하여 액정패널(115)에 공급되는 전압을 발생한다. 이를 위하여, DC-DC 변환기(116)는 출력 단에 출력전압을 절환하기 위한 출력 스위치소자와, 그 출력 스위치소자의 제어신호의 듀티비를 제어하여 출력전압을 승압하거나 감압시키기 위한 펄스폭 변조기(Pulse Width Modulator : PWM)를 포함한다. 펄스폭 변조기는 출력 스위치소자의 제어신호 듀티비를 높여 DC-DC 변환기(116)의 출력 전압을 높이거나, 그 출력 스위치소자의 제어신호 듀티비를 낮추어 DC-DC 변환기(116)의 출력 전압을 낮춘다. DC-DC 변환기(116)의 출력 전압은 VDD 전압, 10 단계 미만의 감마기준전압(GMA1∼10), VCOM 전압, 15V 이상의 VGH 전압, -4V 이하의 VGL 전압이다. 감마기준전압(GMA1∼10)은 VDD 전압의 분압에 의해 발생된 전압이다. VDD 전압과 감마기준전압은 아날로그 감마전압으로써 데이터 구동회로(113)에 공급된다. VCOM 전압은 데이터 구동회로(113)를 경유하여 액정패널(115)에 형성된 공통전극에 공급되는 전압이다. VGH 전압은 TFT의 문턱전압 이상으로 설정된 스캔펄스의 하이논리전압으로써 게이트 구동회로(114)에 공급되고 VLL 전압은 TFT의 오프전압으로 설정된 스캔펄스의 로우논리전압으로써 게이트 구동회로(114)에 공급된다.

도 5는 본 발명에 따른 DC-DC 변환기들을 도시한 블록도이고, 도 6은 도 5에 도시된 DC-DC 변환기들 중 풀업 저항을 구비한 DC-DC 변환기에 대한 개략적인 내부 구성도이다.

도 5를 참조하면, 액정패널에 공급되는 다수의 출력전압들을 생성하기 위해 액정표시장치는 다수의 DC-DC 변환기(116)들을 구비한다. 예를 들어, 두개의 (+)출력전압(V1,V2)과 두개의 (-)출력전압(V3,V4)을 생성하기 위해서는 도시된 바와 같이 4개의 DC-DC 변환기(116)가 필요하며, 각각의 DC-DC 변환기(116)는 공통의 입력전압(VDD)을 이용하여 각각의 출력전압(V1 내지 V4)을 생성한다. 이를 위해, DC-DC 변환기(116)는 공통으로 입력되는 고전위전압(VDD)과 함께 저전위전압(VSS)을 필요로 하는데, 이러한 저전위전압(VSS)은 외부로부터 공급되는 것이 아니라 상기 저전위전압(VSS)값에 해당되는 (-)전압을 생성하는 DC-DC 변환기의 출력단으로부터 공급된다. 일 예로써, 도시된 바와 같이 DC-DC 변환기(116A,116B)는 DC-DC 변환기(116C)의 출력단으로부터 (-)전압(V3)을 저전위전압(VSS)으로 공급받는다.

한편, DC-DC 변환기(116A 내지 116D)는 피드백되는 출력의 초기값이 일정값으로 미리 설정되도록 하기 위해 도시된 바와 같이 각각 R1 내지 R4의 초기전압 설정저항을 구비한다. R1 및 R2는 초기증가 구간에서 피드백되는 출력이 너무 낮아져서 발생되는 오동작을 방지하기 위해 초기값이 고전위 전압값(VDD)으로 설정되도록 하기 위한 풀업(Pull-UP) 저항이며, R3 및 R4는 초기증가 구간에서 피드백되는 출력이 너무 높아져서 발생되는 오동작을 방지하기 위해 초기값이 저전위 전압값(VSS)으로 설정되도록 하기 위한 풀다운(Pull-Down) 저항이다.

이하에서는 편의상 풀업 저항이 구비된 DC-DC 변환기를 중심으로 설명하기로 한다.

도 6을 참조하면, DC-DC 변환기(116)는 액정패널에 공급되는 전압을 발생하기 위해 차지 펌핑을 통해 고전위전압(VDD)을 승압 또는 감압하는 차지 펌핑 부(220)와, 피드백되는 출력의 초기값이 일정값으로 미리 설정되도록 하는 초기출력 설정부(240)를 구비한다.

DC-DC 변환기(116)는 차지 펌핑(Charge Pumping)이 일어남과 동시에 원하는 출력전압(VDD2)을 바로 발생시킬 수 있는 것이 아니라, 차지 펌핑을 통해 일정시간(일반적으로 수십 ㎲ 이내) 동안 출력을 서서히 증가시켜 원하는 출력전압(VDD2)값이 되도록 한다. 이를 위해 DC-DC 변환기(116)는 원하는 출력전압(VDD2)에 도달될 때까지 출력값을 입력측으로 피드백(Feed-Back) 시킨다.

초기출력 설정부(240)는 고전위전압(VDD) 입력단과 DC-DC 변환기(116)의 출력단 사이에 접속된 초기출력 설정저항(R)을 구비한다. 초기출력 설정저항(R)은 피드백되는 출력의 초기값이 일정값으로 미리 설정되도록 함으로써 초기증가 구간에서 피드백되는 출력이 너무 낮아져서 발생되는 오동작을 방지한다. 이러한 초기출력 설정저항(R)은 종래 스위치소자로 이루어졌던 초기출력조정기에 비해 리셋 신호를 인가받기 위한 추가적인 신호선을 생략할 수 있어, 액정표시장치의 경박, 단소화에 기여한다. 이에 대해서는 도 7 및 도 8을 참조하여 부연 설명하기로 한다.

도 7은 DC-DC 변환기의 세부적인 회로도이고, 도 8은 도 7에 도시된 펌핑 스위치 소자들을 구동시키기 위한 제어신호를 도시한 파형도이다.

도 7을 참조하면, 본 발명의 실시예에 따른 DC-DC 변환기(116)는 버퍼부(210), 차지 펌핑부(220), 초기출력 설정저항(240), 홀딩 커패시터(250), 및 펄스폭 변조기(260)를 구비한다.

버퍼부(210)는 입력되는 고전위전압(VDD)을 레벨 쉬프팅(Level shifting)하 기 위한 레벨 쉬프트(211)와, 레벨 쉬프트(211)의 출력 신호에 응답하여 출력단자로부터 피드백되는 출력전압(VDD2)과 저전위 전압(VSS2)을 선택적으로 차지 펌핑부(220)로 공급하기 위한 인버터(212)를 구비한다.

인버터(212)는 피드백된 출력전압(VDD2)이 인가되는 제8 노드(N8)과 저전위 전압(VSS2)이 인가되는 제9 노드(N9) 사이에서 직렬 접속되고 제7 노드(N7)에 게이트들이 공통 접속되는 P타입 MOSFET(SW5)과 N타입 MOSFET(SW6), 피드백된 출력전압(VDD2)이 인가되는 제8 노드(N8)과 저전위 전압(VSS2)이 인가되는 제9 노드(N9) 사이에서 직렬 접속되고 제10 노드(N10)에 게이트들이 공통 접속되는 P타입 MOSFET(SW7)과 N타입 MOSFET(SW8)으로 구성된다. 이러한 인버터(212)는 레벨 쉬프트(211)의 출력 신호에 응답하여 출력단자로부터 피드백되는 출력전압(VDD2)과 저전위 전압(VSS2)을 선택적으로 차지 펌핑부(220)로 공급한다.

차지 펌핑부(220)는 다수의 펌핑 스위치 소자들(222)과 펌핑 커패시터(CP타입)를 구비한다.

다수의 펌핑 스위치 소자들(222)은 고전위전압(VDD)이 인가되는 제2 노드(N2)와 저전위(VSS) 전압이 인가되는 제5 노드(N5) 사이에서 직렬 접속되고 제1 노드(N1)에 게이트들이 공통 접속되는 P타입 MOSFET(SW5)과 N타입 MOSFET(SW6), 드레인은 제2 노드(N2)에 접속되고 소스는 제4 노드(N4)에 접속되며 게이트는 제11 노드(N11)에 접속되는 N타입 MOSFET(SW3), 드레인은 출력단자인 제6 노드(N6)에 접속되고 소스는 제4 노드(N4)에 접속되며 게이트는 제12 노드(N12)에 접속되는 P타입 MOSFET(SW4)로 구성된다. 이러한 펌핑 스위치 소자들(222)는 각각의 게이트로 인가되는 제어신호에 응답하여 스위칭되어 입력되는 고전위전압(VDD)이 승압, 또는 감압되어 출력되게 한다.

펌핑 커패시터(Cp)는 일측이 제3 노드(N3)에 접속되고 타측이 제4 노드(N4)에 접속되어 펌핑 스위치 소자들(222)의 스위칭 과정에서 입력 고전위전압(VDD)을 일정시간 동안 저장하는 역할을 한다.

초기출력 설정저항(R)은 제2 노드(N2)와 제6 노드(N6) 사이에 접속된다. 이러한 초기출력 설정저항(R)은 제2 노드(N2)로부터 제6 노드(N6)으로의 누설전류를 방지하고 일정시간동안 입력 고전위전압(VDD)이 홀딩용 커패시터(Ch)에 저장되도록 한다. 이와 같이 저항(R)을 배치하여 출력측의 초기값이 일정전압 즉, 고전위전압(VDD)으로 설정되도록 하기 위해서는 제2 노드(N2)로 공급되는 고전위전압(VDD)이 초기출력 설정저항(R)을 거쳐 홀딩용 커패시터(Ch)에 저장되도록 충분한 시간 동안 고전위전압(VDD)의 공급이 유지되도록 해야 한다. 따라서, 초기출력 설정저항(R)을 통해 출력측의 초기값이 고전위전압(VDD)으로 설정되도록 하는 것은 펌핑 스위치 소자들(222)의 게이트들에 제어신호가 인가되기 전에 이루어지는 것이 바람직하다. 예를 들어, 고전위전압(VDD)을 3V,초기출력 설정저항(R)을 1MΩ, 홀딩용 커패시터(Ch)를 100㎊ 으로 가정하면, 설정저항(R)을 통해 홀딩용 커패시터(Ch)로 3V 가 충전되는데 소요되는 시간은 ㎲ 정도로 계산되며 이 시간은 차지 펌핑이 시작되기 전에 클럭 딜레이(Clock Delay)로 설정되어야 한다. 즉, 충전이 90% 완료되기까지 소요되는 시간은 대략 T₀ _.9≒1.02 RC ≒ RC 이므로, 이 값을 대입하여 계산하면 소요시간 T는 0.1㎳ 가 되며 저항(R)값이 증가하면 그에 따라 딜레이 시간 도 증가하게 된다.

또한, 초기출력 설정저항(R)은 펌핑 스위치 소자들(222)의 게이트들에 구동신호가 인가되면 고전위전압(VDD)이 설정저항(R)을 통해 출력측에 영향을 주지 못하도록 충분히 큰 값을 가져야 한다. 예를 들어, 상기한 바와 동일 조건에서, 차지 펌핑이 시작된 후에 설정저항(R)에 의한 누설전류는 I = V/R 이므로 3㎂ 로 계산된다. 이 전류값은 누설 전류값을 0.1㎃ 가량으로 계산했을 때의 약 3%에 해당되는 값이므로 전체적인 회로에는 큰 영향을 미치지 않는다. 만약, 누설 전류값을 0.1㎃보다 더 작게 할 필요가 있는 경우에는 설정저항(R)값을 더욱 크게 해야되며, 그에 따라 딜레이 시간은 증가하게 된다.

홀딩 커패시터(Ch)는 출력단인 제6 노드(N6)과 기저전압(VSS)이 공급되는 제5 노드(N5) 사이에 접속된다. 이러한 홀딩 커패시터(Ch)는 차지 펌핑이 시작되기 전인 클럭 딜레이(Clock Delay) 기간 동안 즉, 펌핑 스위치 소자들(222)의 게이트들에 구동신호가 인가되기 전까지 초기출력 설정저항(R)에 의해 설정된 출력측의 초기값(VDD)을 저장한다. 저장된 초기값(VDD)은 제8 노드(N8)로 피드백되어 버퍼(210)를 거쳐 펌핑 스위치 소자(SW1, SW2)의 게이트로 공급되게 된다.

펄스폭 변조기(260)는 N타입 MOSFET(SW3)의 구동을 제어하기 위한 제1 펄스폭 변조부(262)와, P타입 MOSFET(SW4)의 구동을 제어하기 위한 제2 펄스폭 변조부(264)를 구비한다.

제1 펄스폭 변조부(262)의 일측은 제7 노드(N7)을 통해 레벨 쉬프트(211)와 MOSFET(SW5,SW6)의 게이트들에 공통접속되고, 타측은 커패시터(C1)와 접속된다. 커패시터(C1)는 일측이 제1 펄스폭 변조부(262)와 접속되고 타측이 제11 노드(N11)을 통해 다이오드(D1)와 N타입 MOSFET(SW3)의 게이트에 공통접속된다. 다이오드(D1)는 애노드가 제2 노드(N2)에 접속되고 캐소드가 제11 노드(N11)에 접속된다. 이에 따라 제1 펄스폭 변조부(262)는 도시하지 않은 제어기의 제어 하에 발진기로부터 입력되는 기준 주파수의 듀티비를 조정하여 N타입 MOSFET(SW3)의 온/오프 타이밍을 제어한다.

제2 펄스폭 변조부(264)의 일측은 제7 노드(N7)을 통해 레벨 쉬프트(211)와 MOSFET(SW5,SW6)의 게이트들에 공통접속되고, 타측은 커패시터(C2)와 접속된다. 커패시터(C2)는 일측이 제2 펄스폭 변조기(264)와 접속되고 타측이 제12 노드(N12)을 통해 다이오드(D2)와 P타입 MOSFET(SW4)의 게이트에 공통접속된다. 다이오드(D2)는 애노드가 제5 노드(N5)에 접속되고 캐소드가 제12 노드(N12)에 접속된다. 이에 따라 제2 펄스폭 변조부(264)는 도시하지 않은 제어기의 제어 하에 발진기로부터 입력되는 기준 주파수의 듀티비를 조정하여 P타입 MOSFET(SW4)의 온/오프 타이밍을 제어한다

이와 같은 회로 구성을 가지는 본 발명에 따른 DC-DC 변환기의 동작 과정을 도 8을 참조하여 설명하면 다음과 같다.

먼저, 딜레이 시간 동안 즉, 펌핑 스위치 소자들(222)의 게이트들에 제어신호가 인가되기 전에 고전위전압(VDD)은 초기출력 설정저항(R)을 통해 홀딩 커패시터(Ch)에 저장되어 입력측으로 피드백된다. 여기서, 홀딩 커패시터(Ch)에 저장된 초기값을 3 V라고 가정하면, 피드백된 3 V의 VDD 전압은 버퍼부(210)를 거침으로써 0 V ~ 3 V사이에서 스윙하는 구형파로 변하게 되고, 이는 차지펌핑부(220)에 구비된 펌핑 스위치 소자들(SW1,SW2)의 게이트단자들로 인가되어 스위치 소자들(SW1,SW2)의 구동을 제어한다.

정해진 딜레이 시간이 종료되면, 제1 펄스폭 변조부(262) 및 버퍼부(210)에 의해 생성된 제어신호에 응답하여 N타입 MOSFET(SW3,SW2)은 각각 턴온되는 반면에 제2 펄스폭 변조부(264) 및 버퍼부(210)에 의해 생성된 제어신호에 응답하여 펌핑커패시터(Cp)는 플로팅 상태가 되어 3 V의 VDD 전압을 저장한 채로 그대로 유지한다. 이 상태에서 버퍼부(210)에 의한 제어신호에 응답하여 P타입 MOSFET(SW1)은 턴온되고 N타입 MOSFET(SW2)는 턴오프되더라도 저장된 3 V의 VDD 전압은 그대로 유지한다. 이어서, 일정한 시간 후에 제2 펄스폭 변조부(264)에 의한 제어신호에 응답하여 P타입 MOSFET(SW4)이 턴온되면, 제2 노드(N2) → 제3 노드(N3) → 제4 노드(N4) → 제6 노드(N6)→ 제5 노드(N5)으로의 폐회로가 형성되어 펌핑 커패시터(Cp)에 저장되어 있던 3 V의 VDD 전압과 함께 제2 노드(N2)로부터 공급되는 3 V의 VDD 전압이 홀딩 커패시터(Ch)에 저장되게 된다. 이로써, 홀딩 커패시터(Ch)에 저장되는 전압은 6 V가 된다. 원하는 출력 전압이 6 V인 경우에는 홀딩 커패시터(Ch)에 저장되어 있는 전압은 입력측으로 피드백되지 않고 출력되어 액정패널로 공급되게 된다. 한편, 원하는 출력전압이 6 V를 상회하는 경우에는 홀딩 커패시터(Ch)에 저장되어 있는 전압은 액정패널로 공급되는 대신 입력측으로 피드백되어 다시 차지 펌핑 과정을 거치게 된다.

상술한 바와 같이, 본 발명에 따른 액정표시장치의 전원공급장치 및 방법은 DC-DC 변환기의 출력단에 접속된 초기출력 설정저항을 구비하여 피드백되는 출력의 초기값이 일정값으로 미리 설정되도록 함으로써 초기 증가(또는 감소) 구간에서 피드백되는 출력이 너무 낮아져서(또는 높아져서) 발생되는 오동작을 방지할 수 있다.

이에 따라 본 발명에 따른 액정표시장치의 전원공급장치 및 방법은 종래 초기값이 셋팅되도록 리셋 신호를 인가하기 위한 추가적인 신호선을 생략할 수 있어 시스템 온 패널 방식에 적합하게 됨으로써 액정표시장치의 경박, 단소화에 기여할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims

입력전압의 논리값에 따라 출력단자로부터 피드백되는 출력전압과 제1 저전위 전압을 선택적으로 제1 노드에 공급하는 버퍼회로와;

고전위 전압과 제2 저전위 전압을 이용하여 상기 제1 노드의 전압의 전압레벨을 조정하여 상기 출력전압을 발생하는 차지펌프회로와;

상기 고전위 전압이 공급되는 상기 차지펌프회로의 전원입력단자와 상기 출력단자 사이에 접속된 저항을 구비하는 것을 특징으로 하는 액정표시장치의 전원공급장치.
제 1 항에 있어서,

상기 버퍼회로는,

상기 입력전압을 레벨 쉬프팅하기 위한 레벨 쉬프트와;

상기 레벨 쉬프트의 출력 신호에 응답하여 상기 출력전압과 상기 제1 저전위 전압을 선택적으로 상기 제1 노드로 공급하기 위한 인버터를 구비하는 것을 특징으로 하는 액정표시장치의 전원공급장치.
제 2 항에 있어서,

상기 차지펌프회로는,

다수의 펌핑 스위치 소자들과 펌핑 커패시터를 구비하는 것을 특징으로 하는 액정표시장치의 전원공급장치.
제 3 항에 있어서,

상기 다수의 펌핑 스위치 소자들은,

상기 인버터의 출력신호에 응답하여 교번적으로 온 오프되는 제1 및 제2 MOSFET과;

상기 레벨쉬프트의 출력신호에 응답하여 교번적으로 온 오프되는 제3 및 제4 MOSFET으로 이루어지는 것을 특징으로 하는 액정표시장치의 전원공급장치.
제 4 항에 있어서,

상기 펌핑 커패시터는 일측이 상기 제1 및 제2 MOSFET의 드레인에 공통접속되고 타측이 제3 및 제4 MOSFET의 소스에 공통접속되어 상기 고전위 전압을 일정시간 동안 저장하는 것을 특징으로 하는 액정표시장치의 전원공급장치.
제 4 항에 있어서,

상기 제3 및 제4 MOSFET의 스위칭 주기를 조절하기 위해 펄스폭 변조기를 더 구비하는 것을 특징으로 하는 액정표시장치의 전원공급장치.
제 6 항에 있어서,

상기 펄스폭 변조기는,

상기 레벨 쉬프트의 출력단과 상기 제3 MOSFET의 게이트 사이에 접속되는 제1 펄스폭 변조부와;

상기 레벨 쉬프트의 출력단과 상기 제4 MOSFET의 게이트 사이에 접속되는 제2 펄스폭 변조부를 구비하는 것을 특징으로 하는 액정표시장치의 전원공급장치.
제 7 항에 있어서,

상기 제1 및 제3 MOSFET은 P타입 MOSFET이고 상기 제2 및 제4 MOSFET은 N타입 MOSFET인 것을 특징으로 하는 액정표시장치의 전원공급장치.
제 1 항에 있어서,

상기 저항은 0.5 내지 1.5 ㏁ 인 것을 특징으로 하는 액정표시장치의 전원공급장치.
제 9 항에 있어서,

상기 저항은 1 ㏁ 인 것을 특징으로 하는 액정표시장치의 전원공급장치.
고전위 전압이 공급되는 차지펌프회로의 전원입력단자와 출력단자 사이에 접속된 저항을 통해 상기 출력단자에 초기전압을 발생하는 제1 단계와;

입력전압의 논리값에 따라 상기 출력단자로부터 피드백되는 초기전압과 제1 저전위 전압을 선택적으로 제1 노드에 공급하는 제2 단계와;

상기 고전위 전압과 제2 저전위 전압을 이용하여 상기 제1 노드로부터 공급되는 전압의 전압레벨을 조정하여 상기 출력단자를 통해 출력하는 제3 단계를 포함하는 것을 특징으로 하는 액정표시장치의 전원공급방법.
제 11 항에 있어서,

상기 제1 단계는,

상기 공급되는 고전위 전압을 초기전압으로 설정하는 것을 특징으로 하는 액정표시장치의 전원공급방법.
제 11 항에 있어서,

상기 제2 단계는,

상기 입력전압을 레벨 쉬프팅하는 단계와;

상기 레벨 쉬프팅 된 신호에 응답하여 상기 초기전압과 상기 제1 저전위 전압을 선택적으로 상기 제1 노드로 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 전원공급방법.
제 13 항에 있어서,

상기 제3 단계는,

상기 제1 노드의 신호 및 상기 레벨 쉬프팅 된 신호를 이용하여 상기 고전위 전압의 출력 레벨을 조정하는 것을 특징으로 하는 액정표시장치의 전원공급방법.
제 14 항에 있어서,

상기 제3 단계는,

상기 레벨 쉬프팅 된 신호를 펄스폭 변조하기 위한 펄스폭 변조단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 전원공급방법.
제 11 항에 있어서,

상기 저항은 0.5 내지 1.5 ㏁인 것을 특징으로 하는 액정표시장치의 전원공급방법.
입력전압의 논리값에 따라 출력단자로부터 피드백되는 출력전압과 제1 저전위 전압을 선택적으로 제1 노드에 공급하는 버퍼회로와;

고전위 전압과 제2 저전위 전압을 이용하여 상기 제1 노드의 전압의 전압레벨을 조정하여 상기 출력전압을 발생하는 차지펌프회로와;

상기 제2 저전위 전압이 공급되는 상기 차지펌프회로의 전원입력단자와 상기 출력단자 사이에 접속된 저항을 구비하는 것을 특징으로 하는 액정표시장치의 전원공급장치.