KR101231831B1

KR101231831B1 - Power control apparatus

Info

Publication number: KR101231831B1
Application number: KR1020100102840A
Authority: KR
Inventors: 강민수; 이상철; 남민석
Original assignee: 재단법인대구경북과학기술원
Priority date: 2010-10-21
Filing date: 2010-10-21
Publication date: 2013-02-08
Also published as: KR20120041409A

Abstract

본 발명에 따르는 전원제어장치는, 전원; 상기 전원을 공급받아 변화시켜 출력하는 저항-캐패시터 회로; 상기 전원과 상기 저항-캐패시터 회로 사이를 개폐하는 스위치; 상기 저항-캐패시터 회로의 출력이 제1한계치 이하에서 이상으로 상승하거나 또는 제2한계치 이상에서 이하로 하강하는 경우를 클럭으로 인식하여 출력을 토글하는 플립플롭; 공급전원; 상기 플립플롭의 출력을 전원제어신호로서 입력받아, 상기 전원제어신호에 따라 상기 공급전원을 전기 전자기기로 공급하거나 그 공급을 중단하는 스위칭부;를 구비하며, 상기 저항-캐패시터 회로의 출력이 상기 제1한계치 이하 또는 상기 제2한계치 이상에 도달하는 시간을 상기 저항-캐패시터 회로의 저항값과 용량으로 설정하고, 상기 시간 동안 상기 스위치가 압압되는 경우에 상기 플립플롭이 상기 전원제어신호를 토글함을 특징으로 한다. Power supply control apparatus according to the present invention, the power supply; A resistor-capacitor circuit for receiving the power and changing the output; A switch for switching between the power supply and the resistor-capacitor circuit; A flip-flop that toggles the output by recognizing a case where the output of the resistor-capacitor circuit rises above or below a first limit or falls below or above a second limit; Power supply; And a switching unit configured to receive the output of the flip-flop as a power control signal and to supply or stop the supply of power supply to an electrical electronic device according to the power control signal, wherein the output of the resistor-capacitor circuit is The time to reach the first limit value or above the second limit value is set to the resistance value and the capacitance of the resistor-capacitor circuit, and the flip-flop toggles the power control signal when the switch is pressed during the time. It is characterized by.

Description

Power control device {POWER CONTROL APPARATUS}

본 발명은 소프트 스위치를 채용하는 전기 전자기기의 전원제어장치에 관한 것으로, 더욱 상세하게는 마이크로 프로세스 유니트에 의한 제어없이 전원을 소프트 스위칭 방식과 동일한 조작 방식에 따라 스위칭할 수 있게 하는 전원제어장치에 관한 것이다.The present invention relates to a power supply control apparatus for an electric and electronic device employing a soft switch, and more particularly, to a power supply control apparatus which enables switching of power according to the same operation method as the soft switching method without control by a micro process unit. It is about.

전기 전자기기의 전원제어장치는 보편적으로 사용자가 일정 시간동안 소프트 스위치를 압압하는 것을 마이크로 프로세스 유니트가 감지하여, 그 감지에 따라 전원을 온 또는 오프하였다. The power control device of the electrical and electronic equipment is generally a micro process unit detects that the user presses the soft switch for a predetermined time, and the power is turned on or off according to the detection.

그러나 상기한 전원제어장치는 마이크로 프로세스 유니트가 비정상 동작하는 경우에 전원 제어마저 정상적으로 이루어지지 않아, 전원 온 또는 오프를 위해 소프트 스위치를 압압하더라도 전원 온 또는 오프되지 않았다. 이런 경우 사용자는 하드웨어적인 리셋을 이행하기 위해 전원 코드를 뽑는 등의 조치를 이행하였으나, 이는 사용자에게 매우 번거롭게 느껴질 수 있었으며, 스위치를 통해 전원 오프마저 되지 않는 점은 기기 자체에 대한 신뢰를 저하시키는 원인이 되었다. However, the power control device does not operate normally even when the micro process unit is abnormally operated, and thus the power control device is not powered on or off even when the soft switch is pressed for power on or off. In this case, the user took actions such as unplugging the power cord to perform a hardware reset. However, this can be very cumbersome for the user, and the fact that the power is not turned off by the switch causes the reliability of the device itself. It became.

또한 상기 전원제어장치가 의료기기나 위험한 사업장에 구비된 장치에 채용되는 경우에는 위험 상황을 초래할 수도 있는 문제가 있었다. In addition, when the power control device is employed in a device equipped with a medical device or dangerous workplace there was a problem that may cause a dangerous situation.

본 발명의 목적은 마이크로 프로세스 유니트에 의한 제어없이도 전원을 소프트 스위칭 방식과 동일한 조작방식에 따라 제어되게 할 수 있는 전원제어장치를 제공하는 것을 그 목적으로 한다. It is an object of the present invention to provide a power supply control apparatus capable of allowing a power supply to be controlled according to the same operation method as the soft switching method without control by a micro process unit.

상기한 목적을 달성하기 위한 본 발명에 따르는 전원제어장치는, 전원; 상기 전원을 공급받아 변화시켜 출력하는 저항-캐패시터 회로; 상기 전원과 상기 저항-캐패시터 회로 사이를 개폐하는 스위치; 상기 저항-캐패시터 회로의 출력이 제1한계치 이하에서 이상으로 상승하거나 또는 제2한계치 이상에서 이하로 하강하는 경우를 클럭으로 인식하여 출력을 토글하는 플립플롭; 공급전원; 상기 플립플롭의 출력을 전원제어신호로서 입력받아, 상기 전원제어신호에 따라 상기 공급전원을 전기 전자기기로 공급하거나 그 공급을 중단하는 스위칭부;를 구비하며, 상기 저항-캐패시터 회로의 출력이 상기 제1한계치 이하 또는 상기 제2한계치 이상에 도달하는 시간을 상기 저항-캐패시터 회로의 저항값과 용량으로 설정하고, 상기 시간 동안 상기 스위치가 압압되는 경우에 상기 플립플롭이 상기 전원제어신호를 토글함을 특징으로 한다. Power control apparatus according to the present invention for achieving the above object, the power source; A resistor-capacitor circuit for receiving the power and changing the output; A switch for switching between the power supply and the resistor-capacitor circuit; A flip-flop that toggles the output by recognizing a case where the output of the resistor-capacitor circuit rises above or below a first limit or falls below or above a second limit; Power supply; And a switching unit configured to receive the output of the flip-flop as a power control signal and to supply or stop the supply of power supply to an electrical electronic device according to the power control signal, wherein the output of the resistor-capacitor circuit is The time to reach the first limit value or above the second limit value is set to the resistance value and the capacitance of the resistor-capacitor circuit, and the flip-flop toggles the power control signal when the switch is pressed during the time. It is characterized by.

본 발명은 마이크로 프로세서 유니트에 의한 제어없이도 전원을 소프트 스위칭 방식과 동일한 조작방식에 따라 제어될 수 있게 하여, 사용상의 편리성을 증대함과 아울러 기기에 대한 신뢰도를 향상시킬 수 있는 이점이 있다. The present invention enables the power supply to be controlled according to the same operation method as the soft switching method without the control by the microprocessor unit, thereby increasing the convenience of use and improving the reliability of the device.

도 1은 본 발명의 바람직한 제1실시예에 따른 전원제어장치의 구성도.
도 2는 도 1의 동작 파형도.
도 3은 본 발명의 바람직한 제2실시예에 따른 전원제어장치의 구성도.
도 4는 본 발명의 바람직한 제3실시예에 따른 전원제어장치의 구성도.1 is a block diagram of a power control apparatus according to a first embodiment of the present invention.
2 is an operational waveform diagram of FIG. 1.
3 is a block diagram of a power supply control apparatus according to a second preferred embodiment of the present invention.
4 is a block diagram of a power supply control apparatus according to a third embodiment of the present invention.

본 발명은 마이크로 프로세서 유니트에 의한 제어없이 하드웨어만으로 전원을 소프트 스위칭 방식과 동일한 조작방식에 따라 제어될 수 있게 한다.
The present invention enables the power supply to be controlled according to the same operation method as the soft switching method using only the hardware without control by the microprocessor unit.

<제1실시예>&Lt; Embodiment 1 >

이러한 본 발명의 바람직한 제1실시예에 따른 전원제어장치의 구성을 도 1을 참조하여 설명한다. The configuration of the power supply control apparatus according to the first embodiment of the present invention will be described with reference to FIG.

상기 전원제어장치는 제1전원(V1)과 제1스위치(SW1)와 제1저항(R1)과 제1캐패시터(C1)와 제1JK 플립플롭(JK1)과 제1스위칭부(Q1)와 제1공급전원(V_S1)으로 구성된다. The power control device includes a first power source V1, a first switch SW1, a first resistor R1, a first capacitor C1, a first JK flip-flop JK1, a first switching unit Q1, and a first switch V1. It consists of 1 power supply (V _S1 ).

상기 제1전원(V1)의 제1단은 푸시형 스위치인 제1스위치(SW1)의 제1단과 연결되고, 제2단은 접지된다. 상기 제1스위치(SW1)의 제2단은 제1저항(R1)의 제1단과 연결되고, 상기 제1저항(R1)의 제2단은 제1캐패시터(C1)의 제1단과 제1JK플립플롭(JK1)의 클럭 단자 및 J,K 입력단과 연결된다. 상기 제1캐패시터(C1)의 제2단은 접지된다. 그리고 상기 제1JK플립플롭(JK1)의 출력단 중 /Q는 제1전원제어신호를 출력하며, 상기 제1전원제어신호는 제1스위칭부(Q1)의 스위칭 제어 신호 입력단자로 입력된다. 상기 제1스위칭부(Q1)는 반도체 소자인 트랜지스터나 FET 등으로, 상기 스위칭 제어신호 입력단자는 제1JK플립플롭(JK1)의 출력단 중 /Q와 연결되고, 어느 한 단자는 제1공급전원(V_S1)과 연결되고, 다른 단자는 제1전기 전자기기(100)의 전원 입력단자에 연결되어, 상기 제1JK플립플롭(JK1)의 /Q에 따라 제1공급전원(V_S1)을 제1전기 전자기기(100)로 제공하거나 차단한다.
The first end of the first power source V1 is connected to the first end of the first switch SW1, which is a push type switch, and the second end is grounded. The second end of the first switch SW1 is connected to the first end of the first resistor R1, and the second end of the first resistor R1 is connected to the first end of the first capacitor C1 and the first JK flip. It is connected to the clock terminal of the flop JK1 and the J and K input terminals. The second end of the first capacitor C1 is grounded. And / Q of the output terminal of the first JK flip-flop (JK1) outputs a first power control signal, the first power control signal is input to the switching control signal input terminal of the first switching unit (Q1). The first switching unit Q1 is a transistor or a FET which is a semiconductor device, and the switching control signal input terminal is connected to / Q of the output terminal of the first JK flip-flop JK1, and one terminal is connected to the first supply power source ( V _S1 ), and the other terminal is connected to a power input terminal of the first electrical electronic device 100 to supply a first supply power V _S1 according to / Q of the first JK flip-flop JK1. Provided or blocked to the electrical electronics (100).

상기한 전원제어장치의 동작을 도 2의 동작 파형도를 참조하여 설명한다. The operation of the power supply control device will be described with reference to the operation waveform diagram of FIG. 2.

상기 전원제어장치의 제1스위치(SW1)는 온 상태를 유지하다가 사용자에 의해 압압될 때에 오프되는 푸시형 스위치이다. The first switch SW1 of the power control device is a push type switch that is turned off when pressed by a user while maintaining an on state.

상기 제1스위치(SW1)가 온되었을 때에는 상기 제1전원(V1)이 제1저항(R1) 및 제1캐패시터(C1)로 공급되어 제1캐패시터(C1)에 제1전원(V1)이 충전되어 상기 제1JK플립플롭(JK1)의 클럭 및 J,K 입력단으로는 제1전원(V1)의 전원이 공급된다. 이러한 상태에서 상기 제1스위치(SW1)가 사용자에 의해 압압되어 오프되면, 상기 제1전원(V1)의 공급이 중단되어 제1캐패시터(C1)의 전원이 강하되기 시작한다. When the first switch SW1 is turned on, the first power source V1 is supplied to the first resistor R1 and the first capacitor C1 to charge the first capacitor C1 to the first power source V1. Therefore, the power of the first power supply V1 is supplied to the clock and the J and K input terminals of the first JK flip-flop JK1. In this state, when the first switch SW1 is pressed by the user and turned off, the supply of the first power source V1 is stopped and the power of the first capacitor C1 starts to drop.

상기 사용자가 상기 제1캐패시터(C1)에 충전된 전원이 제1JK플립플롭(JK1)의 클럭 인식 한계치 이하로 강하될 제1시간까지 제1스위치(SW1)를 압압하였다가 상기 제1스위치(SW1)의 압압 상태를 해제하는 경우에는, 도 2의 (a)와 (c)에 도시한 바와 같이 제1JK플립플롭(JK1)이 클럭 단자로 입력되는 전원이 제1JK플립플롭(JK1)의 클럭 인식 한계치 이하에서 이상으로 변화하게 된다. 이 경우 상기 제1JK플립플롭(JK1)은 상승 에지의 클럭이 입력된 것으로 인지하여, 출력 /Q를 토글한다. 여기서, 상기 사용자는 상기 제1JK플립플롭(JK1)에 클럭을 제공하기 위해서는 상기 제1저항(R1)과 제1캐패시터(C1)에 의한 시정수에 의한 전압 강하 정도에 근거한 제1시간동안 상기 제1스위치(SW1)를 압압하여야 한다. When the user presses the first switch SW1 until the first time when the power charged in the first capacitor C1 falls below the clock recognition threshold of the first JK flip-flop JK1, the first switch SW1 is pressed. In the case of releasing the pressing state, the power supply to which the first JK flip-flop JK1 is input to the clock terminal is clock-recognized by the first JK flip-flop JK1, as shown in FIGS. It will change from below the threshold to above. In this case, the first JK flip-flop JK1 recognizes that the clock of the rising edge is input and toggles the output / Q. Here, in order to provide a clock to the first JK flip-flop JK1, the user may perform the first time during the first time based on the degree of voltage drop caused by the time constant by the first resistor R1 and the first capacitor C1. Press switch (SW1).

그러나 상기 사용자가 상기 제1스위치(SW1)를 상기 제1저항(R1)과 제1캐패시터(C1)에 의한 시정수에 의한 전압 강하 정도에 근거한 제1시간 동안 압압하지 않는 경우에는, 도 2의 (b)에 도시한 바와 같이 상기 제1캐패시터(C1)에 충전된 전원이 제1JK플립플롭(JK1)의 클럭 인식 한계치 이하로 강하되지 않은 채 다시 상승하여 제1JK플립플롭(JK1)이 상승 에지의 클럭을 인지하지 못하여 출력 /Q를 토글하지 못한다. However, when the user does not press the first switch SW1 for the first time based on the voltage drop degree due to the time constant by the first resistor R1 and the first capacitor C1, As shown in (b), the power charged in the first capacitor C1 rises again without falling below the clock recognition threshold of the first JK flip-flop JK1 so that the first JK flip-flop JK1 rises. Does not recognize the clock and cannot toggle output / Q.

상기 제1JK플립플롭(JK1)의 출력 /Q는 표 1에 나타낸 바와 같다. The output / Q of the first JK flip-flop JK1 is shown in Table 1.

입력input 출력Print 출력Print CLKCLK JJ KK QQ /Q/ Q ↑↑ 00 00 변화없음No change 출력 상태 토글Toggle Output Status ↑↑ 00 1One 00 00 ↑↑ 1One 00 1One 1One ↑↑ 1One 1One 출력 상태 토글Toggle Output Status 변화없음No change

상기 제1JK플립플롭(JK1)의 J,K 입력단에는 00 또는 11이 입력되므로, 00 또는 11이 입력된 상태에서 상승 에지를 가지는 클럭이 입력되는 경우, 즉 제1스위치(SW1)가 제1시간 이상 지속하여 오프되면, 상기 제1JK플립플롭(JK1)은 출력 /Q를 토글하여, 제1스위칭부(Q1)의 스위칭 제어신호 입력단자로 입력한다. 여기서, 상기 제1JK플립플롭(JK1)은 출력 /Q로 출력되는 신호는 제1전원 제어 신호이며, 상기 제1스위칭부(Q1)의 스위칭 제어신호 입력단자는 상기 스위칭부가 트랜지스터인 경우에는 베이스단자, FET인 경우에는 게이트 단자이다.Since 00 or 11 is input to the J and K input terminals of the first JK flip-flop JK1, when a clock having a rising edge is input while 00 or 11 is input, that is, the first switch SW1 is operated for a first time. If it continues to be off, the first JK flip-flop JK1 toggles the output / Q and inputs it to the switching control signal input terminal of the first switching unit Q1. Here, the first JK flip-flop JK1 is a signal output from the output / Q is a first power control signal, and the switching control signal input terminal of the first switching unit Q1 is a base terminal when the switching unit is a transistor. , FET is a gate terminal.

상기 제1스위칭부(Q1)는 상기 제1전원 제어 신호에 따라 상기 제1공급전원(V_S1)을 제1전기 전자기기(100)로 제공하거나 차단한다. The first switching unit Q1 provides or blocks the first supply power V _S1 to the first electrical electronic device 100 according to the first power control signal.

이러한 본 발명은 소프트 스위치의 동작과 유사하게 미리 정해둔 제1시간 동안 제1스위치(SW1)를 압압할 경우에만 전원 제어 상태가 토글되게 한다. 이로서 마이크로 프로세스 유니트에 의한 제어 없이도 전원을 소프트 스위칭 방식과 동일한 조작 방식에 따라 제어될 수 있게 한다. Similar to the operation of the soft switch, the present invention causes the power supply control state to be toggled only when the first switch SW1 is pushed for a predetermined first time. This allows the power supply to be controlled according to the same operation method as the soft switching method without control by the micro process unit.

그리고 상기 제1시간은 상기 제1저항(R1)의 저항값과 제1캐패시터(C1)의 용량에 의해 정해지는 시정수에 따라 결정되므로, 상기 제1저항(R1)의 저항값과 제1캐패시터(C1)의 용량을 통해 상기 제1시간을 조절할 수 있다.
Since the first time is determined according to the time constant determined by the resistance value of the first resistor R1 and the capacitance of the first capacitor C1, the resistance value and the first capacitor of the first resistor R1 are determined. The first time may be adjusted through the dose of (C1).

<제2실시예>&Lt; Embodiment 2 >

이제 본 발명의 바람직한 제2실시예에 따른 전원제어장치의 구성을 도 3을 참조하여 설명한다. A configuration of a power supply control apparatus according to a second preferred embodiment of the present invention will now be described with reference to FIG.

상기 본 발명의 바람직한 제2실시예에 따른 전원제어장치는 다수의 전기 전자기기에 대한 전원을 제어하는 것이다. 이러한 본 발명의 바람직한 제2실시예는 다수의 전기 전자기기가 선택적으로 온되거나 오프되도록 구성하여, 사용자가 하나의 스위치만으로도 다수의 전기 전자기기를 선택적으로 온하거나 오프할 수 있게 한다. The power supply control apparatus according to the second preferred embodiment of the present invention is to control the power source for a plurality of electrical and electronic devices. The second preferred embodiment of the present invention is configured to selectively turn on or off a plurality of electrical electronics, so that a user can selectively turn on or off the plurality of electrical electronics with only one switch.

상기한 전원제어장치는 제2전원(V2)과 제2스위치(SW2)와 제2 내지 제4저항(R2~R4)과 제2 내지 제4캐패시터(C2~C4)와 제2 내지 제4JK 플립플롭(JK2~JK4)과 제2 내지 제4스위칭부(Q2~Q4)와 제2공급전원(V_S2)으로 구성된다. The power control device includes a second power source V2, a second switch SW2, second to fourth resistors R2 to R4, second to fourth capacitors C2 to C4, and second to fourth JK flips. Flops JK2 to JK4, second to fourth switching units Q2 to Q4, and second supply power supply V _S2 .

상기 제2전원(V2)의 제1단은 제2스위치(SW2)의 제1단과 연결되고, 제2단은 접지된다. 상기 제2스위치(SW2)의 제2단은 제2 내지 제4저항(R2~R4)의 제1단과 연결되고, 상기 제2저항(R2)의 제2단은 제2캐패시터(C2)의 제1단과 제2JK플립플롭(JK2)의 클럭 단자 및 J,K 입력단과 연결된다. 상기 제3저항(R3)의 제2단은 제3캐패시터(C3)의 제1단과 제3JK플립플롭(JK3)의 클럭 단자 및 J,K 입력단과 연결된다. 상기 제4저항(R4)의 제2단은 제4캐패시터(C4)의 제1단과 제4JK플립플롭(JK4)의 클럭 단자 및 J,K 입력단과 연결된다. 상기 제2 내지 제4캐패시터(C2~C4)의 제2단은 접지된다. 그리고 상기 제2 내지 제4JK플립플롭(JK2~JK4)의 출력단 중 /Q는 제2 내지 제4전원제어신호를 출력한다. The first end of the second power source V2 is connected to the first end of the second switch SW2 and the second end is grounded. The second end of the second switch SW2 is connected to the first end of the second to fourth resistors R2 to R4, and the second end of the second resistor R2 is the first end of the second capacitor C2. It is connected to the clock terminal of the first stage and the second JK flip-flop (JK2) and the J, K input terminal. The second terminal of the third resistor R3 is connected to the first terminal of the third capacitor C3, the clock terminal of the third JK flip-flop JK3, and the J and K input terminals. The second terminal of the fourth resistor R4 is connected to the first terminal of the fourth capacitor C4, the clock terminal of the fourth JK flip-flop JK4, and the J and K input terminals. Second ends of the second to fourth capacitors C2 to C4 are grounded. The / Q of the output terminals of the second to fourth JK flip-flops JK2 to JK4 outputs the second to fourth power control signals.

상기 제2전원제어신호는 제2스위칭부(Q2)의 스위칭 제어 신호 입력단자로 입력된다. 상기 제2스위칭부(Q2)는 반도체 소자인 트랜지스터나 FET 등으로, 상기 스위칭 제어신호 입력단자는 제2JK플립플롭(JK2)의 출력단 중 /Q와 연결되고, 어느 한 단자는 제2공급전원(V_S2)과 연결되고, 다른 단자는 제2전기 전자기기(102)의 전원 입력단자와 연결되어, 상기 제2JK플립플롭(JK2)의 /Q에 따라 제2공급전원(V_S2)을 제2전기 전자기기(102)로 제공하거나 차단한다.The second power control signal is input to the switching control signal input terminal of the second switching unit Q2. The second switching unit Q2 is a transistor or a FET which is a semiconductor device, and the switching control signal input terminal is connected to / Q of the output terminal of the second JK flip-flop JK2, and either terminal is connected to the second supply power source ( V _S2 ), and the other terminal is connected to a power input terminal of the second electrical electronic device 102 to supply a second supply power supply V _S2 according to / Q of the second JK flip-flop JK2. Provided or blocked to electrical electronics 102.

상기 제3전원제어신호는 제3스위칭부(Q3)의 스위칭 제어 신호 입력단자로 입력된다. 상기 제3스위칭부(Q3)는 반도체 소자인 트랜지스터나 FET 등으로, 상기 스위칭 제어신호 입력단자는 제3JK플립플롭(JK3)의 출력단 중 /Q와 연결되고, 어느 한 단자는 제2공급전원(V_S2)과 연결되고, 다른 단자는 제3전기 전자기기(104)의 전원 입력단자와 연결되어, 상기 제3JK플립플롭(JK3)의 /Q에 따라 제2공급전원(V_S2)을 제3전기 전자기기(104)로 제공하거나 차단한다.The third power control signal is input to the switching control signal input terminal of the third switching unit Q3. The third switching unit Q3 is a transistor or a FET which is a semiconductor element, and the switching control signal input terminal is connected to / Q of the output terminal of the third JK flip-flop JK3, and one terminal is connected to the second supply power source ( V _S2 ), and the other terminal is connected to a power input terminal of the third electrical electronic device 104 to supply a second supply power supply V _S2 according to / Q of the third JK flip-flop JK3. Provided or blocked to electrical electronics 104.

상기 제4전원제어신호는 제4스위칭부(Q4)의 스위칭 제어 신호 입력단자로 입력된다. 상기 제4스위칭부(Q4)는 반도체 소자인 트랜지스터나 FET 등으로, 상기 스위칭 제어신호 입력단자는 제4JK플립플롭(JK4)의 출력단 중 /Q와 연결되고, 어느 한 단자는 제2공급전원(V_S2)과 연결되고, 다른 단자는 제4전기 전자기기(106)의 전원 입력단자와 연결되어, 상기 제4JK플립플롭(JK4)의 /Q에 따라 제2공급전원(V_S2)을 제4전기 전자기기(106)로 제공하거나 차단한다.
The fourth power control signal is input to the switching control signal input terminal of the fourth switching unit Q4. The fourth switching unit Q4 is a transistor or a FET which is a semiconductor device, and the switching control signal input terminal is connected to / Q of the output terminal of the fourth JK flip-flop JK4, and one terminal is connected to the second supply power source ( V _S2 ), and the other terminal is connected to a power input terminal of the fourth electrical electronic device 106 to supply a second supply power supply V _S2 according to / Q of the fourth JK flip-flop JK4. Provided or blocked to electrical electronics 106.

상기한 전원제어장치의 동작을 설명한다.The operation of the above power control device will be described.

상기 전원제어장치의 제2스위치(SW2)가 사용자에 의해 압압되면, 상기 제2전원(V2)이 제2저항(R2)과 제2캐패시터(C2), 제3저항(R3)과 제3캐패시터(C3), 제4저항(R4)과 제4캐패시터(C4)로 각각 입력된다. 상기 제2저항(R2)과 제2캐패시터(C2), 제3저항(R3)과 제3캐패시터(C3), 제4저항(R4)과 제4캐패시터(C4)는 서로 다른 시정수에 따라 제2전원(V2)을 변화시키면서 제2 내지 제4JK플립플롭(JK2~JK4)의 클럭 및 J,K 입력단으로 제공한다. When the second switch SW2 of the power supply control device is pressed by the user, the second power source V2 is the second resistor R2, the second capacitor C2, the third resistor R3, and the third capacitor. (C3), the fourth resistor (R4) and the fourth capacitor (C4) are respectively input. The second resistor R2, the second capacitor C2, the third resistor R3, the third capacitor C3, the fourth resistor R4, and the fourth capacitor C4 are formed according to different time constants. The second power supply V2 is changed and provided to the clocks and the J and K input terminals of the second to fourth JK flip-flops JK2 to JK4.

여기서, 상기 제2저항(R2)과 제2캐패시터(C2), 제3저항(R3)과 제3캐패시터(C3), 제4저항(R4)과 제4캐패시터(C4)의 저항값과 용량은, 상기 제2스위치(SW2)의 압압 시간이 제2 내지 제4시간이 될 때에 제2 내지 제4JK플립플롭(JK2~JK4)으로 공급되는 전원이 클럭 인식 한계치에 도달하도록 전원을 가변하도록 하는 시정수를 가지도록 결정된다. Here, the resistance values and capacitances of the second resistor R2 and the second capacitor C2, the third resistor R3 and the third capacitor C3, the fourth resistor R4 and the fourth capacitor C4 are Correcting the power so that the power supplied to the second to fourth JK flip-flops JK2 to JK4 reaches the clock recognition limit when the pressing time of the second switch SW2 becomes the second to fourth time. Is determined to have a number.

이에따라 제2스위치(SW2)를 압압하는 시간이 제2시간이상이 되면, 제2저항(R2)과 제2캐패시터(C2)를 통해 출력되는 전원이 클럭 인식 한계치에 도달하여 제2JK플립플롭(JK2)이 출력 /Q를 토글한다. 여기서, 상기 출력 /Q가 제2전원제어신호이다. 상기 제2전원제어신호는 제2스위칭부(Q2)로 공급되며, 상기 제2스위칭부(Q2)는 상기 제2전원제어신호에 따라 제2공급전원(V_S2)을 제2전기 전자기기(102)로 공급하거나 그 공급을 중단한다. Accordingly, when the time for pressing the second switch SW2 is equal to or longer than the second time, the power output through the second resistor R2 and the second capacitor C2 reaches the clock recognition threshold and the second JK flip-flop JK2 ) Toggles output / Q. Here, the output / Q is the second power supply control signal. The second power control signal is supplied to the second switching unit Q2, and the second switching unit Q2 supplies the second supply power V _S2 to the second electrical electronic device according to the second power control signal. 102 or stop the supply.

그리고 제2스위치(SW2)를 압압하는 시간이 제3시간이상이 되면, 제3저항(R3)과 제3캐패시터(C3)를 통해 출력되는 전원이 클럭 인식 한계치에 도달하여 제3JK플립플롭(JK3)이 출력 /Q를 토글한다. 여기서, 상기 출력 /Q가 제3전원제어신호이다. 상기 제3전원제어신호는 제3스위칭부(Q3)로 공급되며, 상기 제3스위칭부(Q3)는 상기 제3전원제어신호에 따라 제2공급전원(V_S2)을 제3전기 전자기기(104)로 공급하거나 그 공급을 중단한다. When the time for pressing the second switch SW2 is greater than or equal to the third time, the power output through the third resistor R3 and the third capacitor C3 reaches the clock recognition threshold and the third JK flip-flop JK3. ) Toggles output / Q. Here, the output / Q is the third power supply control signal. The third power control signal is supplied to the third switching unit Q3, and the third switching unit Q3 supplies the second supply power V _S2 according to the third power control signal to the third electrical electronic device ( 104) or stop the supply.

그리고 제2스위치(SW2)를 압압하는 시간이 제4시간이상이 되면, 제4저항(R4)과 제4캐패시터(C4)를 통해 출력되는 전원이 클럭 인식 한계치에 도달하여 제4JK플립플롭(JK4)이 출력 /Q를 토글한다. 여기서, 상기 출력 /Q가 제4전원제어신호이다. 상기 제4전원제어신호가 제4스위칭부(Q4)로 공급되며, 상기 제4스위칭부(Q4)는 상기 제4전원제어신호에 따라 제2공급전원(V_S2)을 제4전기 전자기기(106)로 공급하거나 그 공급을 중단한다. When the time for pressing the second switch SW2 is equal to or greater than 4 hours, the power output through the fourth resistor R4 and the fourth capacitor C4 reaches the clock recognition threshold and the fourth JK flip flop JK4. ) Toggles output / Q. Here, the output / Q is the fourth power supply control signal. The fourth power control signal is supplied to the fourth switching unit Q4, and the fourth switching unit Q4 supplies the second supply power V _S2 to the fourth electrical electronic device according to the fourth power control signal. 106) or stop the supply.

특히, 본 발명은 제2 내지 제4시간을 순차적인 시간값을 가지도록 결정하여, 제2 내지 제4전기 전자기기(102~106) 중 일부를 선택적으로 제어할 수 있게 구성한다. 즉, 사용자가 제2시간동안 제2스위치(SW2)를 압압하는 경우에는 제2전기 전자기기(102)에 대한 전원만 제어되고, 사용자가 제3시간동안 제2스위치(SW2)를 압압하는 경우에는 제2 및 제3전기 전자기기(102,104)에 대한 전원만 제어되고, 사용자가 제4시간동안 제2스위치(SW2)를 압압하는 경우에는 제2 내지 제4전기 전자기기(102,104,106)에 대한 전원이 제어되게 할 수 있다.
In particular, the present invention is configured to determine the second to fourth time to have a sequential time value, to selectively control some of the second to fourth electrical and electronic devices 102 to 106. That is, when the user presses the second switch SW2 for the second time, only the power to the second electrical and electronic device 102 is controlled, and the user presses the second switch SW2 for the third time. Only the power source for the second and third electrical electronic devices 102 and 104 is controlled, and the power source for the second to fourth electric electronic devices 102, 104 and 106 when the user presses the second switch SW2 for a fourth time period. Can be controlled.

<제3실시예>Third Embodiment

이제 본 발명의 바람직한 제3실시예에 따른 전원제어장치의 구성을 도 4를 참조하여 설명한다. Now, a configuration of a power supply control apparatus according to a third embodiment of the present invention will be described with reference to FIG.

상기 본 발명의 바람직한 제3실시예에 따른 전원제어장치는 제2실시예와 같이 스위치를 압압하는 시간에 따라 다수의 전기 전자기기에 대한 전원을 선택적으로 제어하는 것이나, 회로의 단순화를 위해 저항은 공유하면서 캐패시터만 상이하게 구성한 것이다. The power control apparatus according to the third preferred embodiment of the present invention selectively controls power for a plurality of electrical and electronic devices in accordance with the time when the switch is pressed, as in the second embodiment, but the resistance is simplified to simplify the circuit. Only the capacitor is configured differently while sharing.

상기한 전원제어장치는 제3전원(V3)과 제3스위치(SW3)와 제5저항(R5)과 제5 내지 제7캐패시터(C5~C7)와 제5 내지 제7JK 플립플롭(JK5~JK7)과 제5 내지 제7스위칭부(Q5~Q7)와 제3공급전원(V_S3)으로 구성된다. The power control apparatus includes a third power source V3, a third switch SW3, a fifth resistor R5, fifth to seventh capacitors C5 to C7, and fifth to seventh JK flip-flops JK5 to JK7. ), The fifth to seventh switching units Q5 to Q7 and the third supply power supply V _S3 .

상기 제3전원(V3)의 제1단은 제3스위치(SW3)의 제1단과 연결되고, 제2단은 접지된다. 상기 제3스위치(SW3)의 제2단은 제5저항(R5)의 제1단과 연결되고, 상기 제5저항(R5)의 제2단은 제5캐패시터(C5)의 제1단과 제5JK플립플롭(JK5)의 클럭 및 J,K 입력단과 연결되고, 제6캐패시터(C6)의 제1단과 제6JK플립플롭(JK6)의 클럭 및 J,K 입력단과 연결되고, 제7캐패시터(C7)의 제1단과 제7JK플립플롭(JK7)의 클럭 및 J,K 입력단과 연결된다. 상기 제5 내지 제7캐패시터(C5~C7)의 제2단은 접지된다. 그리고 상기 제5 내지 제7JK플립플롭(JK5~JK7)의 출력단 중 /Q는 제5 내지 제7전원제어신호를 출력하며, 상기 제5 내지 제7전원제어신호는 제5 내지 제7스위칭부(Q5~Q7)에 각각 입력된다.
The first end of the third power source V3 is connected to the first end of the third switch SW3 and the second end is grounded. The second end of the third switch SW3 is connected to the first end of the fifth resistor R5, and the second end of the fifth resistor R5 is connected to the first end of the fifth capacitor C5 and the fifth JK flip. Connected to the clock and J, K inputs of the flop JK5, connected to the clock and J, K inputs of the sixth capacitor C6 and the clock and J, K inputs of the sixth JK flip-flop JK6, and connected to the seventh capacitor C7. The first and seventh JK flip-flops JK7 are connected to the clock and J and K input terminals. The second end of the fifth to seventh capacitors C5 to C7 is grounded. Further, among the output terminals of the fifth to seventh JK flip-flops JK5 to JK7, / Q outputs fifth to seventh power control signals, and the fifth to seventh power control signals are fifth to seventh switching units ( Q5 ~ Q7).

상기 본 발명의 바람직한 제3실시예에 따른 전원제어장치의 동작을 설명한다. The operation of the power supply control apparatus according to the third preferred embodiment of the present invention will be described.

상기 전원제어장치의 제3스위치(SW3)가 사용자에 의해 압압되면, 상기 제3전원(V3)이 제5저항(R5)과 제5캐패시터(C5), 제6캐패시터(C6), 제7캐패시터(C7)로 각각 입력된다. 상기 제5저항(R5)과 제5캐패시터(C5), 제5저항(R5)과 제6캐패시터(C6), 제5저항(R5)과 제7캐패시터(C7)는 서로 다른 시정수에 따라 입력 전원을 변화시키면서 제5 내지 제7JK플립플롭(JK5~JK7)의 클럭 및 J,K 입력단으로 제공한다. When the third switch SW3 of the power control device is pressed by the user, the third power source V3 may include the fifth resistor R5, the fifth capacitor C5, the sixth capacitor C6, and the seventh capacitor. Each is inputted as (C7). The fifth resistor R5, the fifth capacitor C5, the fifth resistor R5, the sixth capacitor C6, the fifth resistor R5, and the seventh capacitor C7 are input according to different time constants. The power is supplied to the clocks and the J and K input terminals of the fifth to seventh JK flip-flops JK5 to JK7 while changing the power supply.

여기서, 상기 제5저항(R5)과 제5캐패시터(C5), 제5저항(R5)과 제6캐패시터(C6), 제5저항(R5)과 제7캐패시터(C7)의 저항값과 용량은, 상기 제3스위치(SW3)의 압압시간이 제5 내지 제7시간이 될 때에 제5 내지 제7JK플립플롭(JK5~JK7)으로 공급되는 전원이 클럭 인식 한계치에 도달하도록 전원을 가변하도록 하는 시정수를 가지도록 결정된다. Here, the resistance values and capacitances of the fifth resistor R5 and the fifth capacitor C5, the fifth resistor R5 and the sixth capacitor C6, the fifth resistor R5 and the seventh capacitor C7 are And adjusting the power so that the power supplied to the fifth to seventh JK flip-flops JK5 to JK7 reaches the clock recognition limit when the pressing time of the third switch SW3 becomes the fifth to seventh time. Is determined to have a number.

이에 따라, 제3스위치(SW3)를 압압하는 시간이 제5시간이상이 되면, 제5저항(R5)과 제5캐패시터(C5)를 통해 출력되는 전원이 클럭 인식 한계치에 도달하여 제5JK플립플롭(JK5)이 출력 /Q을 토글한다. 여기서, 상기 출력 /Q가 제5전원제어신호이다. 상기 제5전원제어신호는 제5스위칭부(Q5)로 공급되며, 상기 제5스위칭부(Q5)는 상기 제5전원제어신호에 따라 제3공급전원(V_S3)을 제5전기 전자기기(108)로 공급하거나 그 공급을 중단한다. Accordingly, when the time for pressing the third switch SW3 is equal to or longer than the fifth time, the power output through the fifth resistor R5 and the fifth capacitor C5 reaches the clock recognition threshold to reach the fifth JK flip-flop. (JK5) toggles output / Q. Here, the output / Q is the fifth power supply control signal. The fifth power control signal is supplied to the fifth switching unit Q5, and the fifth switching unit Q5 supplies the third supply power V _S3 to the fifth electrical electronic device according to the fifth power control signal. 108) or stop the supply.

그리고 제3스위치(SW3)를 압압하는 시간이 제6시간이상이 되면, 제5저항(R5)과 제6캐패시터(C6)를 통해 출력되는 전원이 클럭 인식 한계치에 도달하여 제6JK플립플롭(JK6)이 출력 /Q를 토글한다. 여기서, 상기 출력 /Q가 제6전원제어신호이다. 상기 제6전원제어신호는 제6스위칭부(Q6)로 공급되며, 상기 제6스위칭부(Q6)는 상기 제6전원제어신호에 따라 제3공급전원(V_S3)을 제6전기 전자기기(110)로 공급하거나 그 공급을 중단한다. When the time for pressing the third switch SW3 is greater than or equal to six hours, the power output through the fifth resistor R5 and the sixth capacitor C6 reaches the clock recognition threshold and the sixth JK flip-flop JK6. ) Toggles output / Q. Here, the output / Q is the sixth power control signal. The sixth power control signal is supplied to the sixth switching unit Q6, and the sixth switching unit Q6 supplies the third supply power V _S3 to the sixth electrical electronic device according to the sixth power control signal. 110) or stop the supply.

그리고 제3스위치(SW3)를 압압하는 시간이 제7시간이상이 되면, 제5저항(R5)과 제7캐패시터(C7)를 통해 출력되는 전원이 클럭 인식 한계치에 도달하여 제7JK플립플롭(JK7)이 출력 /Q를 토글한다. 여기서, 상기 출력 /Q가 제7전원제어신호이다. 상기 제7전원제어신호는 제7스위칭부(Q7)로 공급되며, 상기 제7스위칭부(Q7)는 상기 제7전원제어신호에 따라 제3공급전원(V_S3)을 제7전기 전자기기(112)로 공급하거나 그 공급을 중단한다. When the time for pushing the third switch SW3 is equal to or greater than seven hours, the power output through the fifth resistor R5 and the seventh capacitor C7 reaches the clock recognition threshold and the seventh JK flip-flop JK7 ) Toggles output / Q. Here, the output / Q is the seventh power control signal. The seventh power control signal is supplied to the seventh switching unit Q7, and the seventh switching unit Q7 supplies the third supply power V _S3 according to the seventh power control signal to the seventh electrical electronic device ( 112) or stop the supply.

특히, 본 발명은 제5 내지 제7시간을 순차적인 시간값을 가지도록 결정하여, 제5 내지 제7전기 전자기기(108,110,112) 중 일부를 선택적으로 제어할 수 있게 구성한다. 즉, 사용자가 제5시간동안 제3스위치(SW3)를 압압하는 경우에는 제5전기 전자기기(108)에 대한 전원만 제어되고, 사용자가 제6시간동안 제3스위치(SW3)를 압압하는 경우에는 제5 및 제6전기 전자기기(108,110)에 대한 전원만 제어되고, 사용자가 제7시간동안 제3스위치(SW3)를 압압하는 경우에는 제5 내지 제7전기 전자기기(108,110,112)에 대한 전원이 제어되게 할 수 있다.
In particular, the present invention is configured to determine the fifth to seventh time to have a sequential time value, to selectively control some of the fifth to seventh electrical and electronic devices 108, 110 and 112. That is, when the user presses the third switch SW3 for the fifth time, only the power to the fifth electrical and electronic device 108 is controlled, and the user presses the third switch SW3 for the sixth time. Only the power source for the fifth and sixth electrical electronics 108 and 110 is controlled, and the power source for the fifth to seventh electrical and electronic devices 108, 110 and 112 when the user presses the third switch SW3 for the seventh time. Can be controlled.

상기한 본 발명의 바람직한 실시예에서는 JK 플립플롭을 채용하는 것만을 예시하였으나, 출력을 토글되게 하는 다양한 형태의 플립플롭을 사용할 수 있음은 본 발명에 의해 자명하다. 또한 본 발명은 상승 에지를 클럭으로 인식하는 플립플롭만을 예시하였으나 하강 에지를 클럭으로 인식하는 플립플롭을 채용하는 것도 본 발명에 의해 자명하다. 이 경우 클럭은 미리 정해둔 한계치 이상에서 이하로 변화할 때에 인식된다. 다시 말해, 상승 에지를 클럭으로 인식하는 경우에는 미리 정해둔 제1한계치 이하에서 이상으로 변화하는 경우에 플립플롭이 상승 에지를 인식하고, 하강 에지를 클럭으로 인식하는 경우에는 미리 정해둔 제2한계치 이상에서 이하로 변화하는 경우에 플립플롭이 하강 에지를 인식한다.
In the above-described preferred embodiment of the present invention, only the JK flip-flop is employed, but it is apparent by the present invention that various types of flip-flops can be used to toggle the output. In addition, although the present invention exemplifies only a flip-flop for recognizing the rising edge as a clock, it is apparent by the present invention to employ a flip-flop for recognizing the falling edge as a clock. In this case, the clock is recognized when it changes from above a predetermined threshold to below. In other words, when the rising edge is recognized as a clock, the flip-flop recognizes the rising edge when the rising edge is changed to less than or equal to the predetermined first limit value, and when the falling edge is recognized as the clock, the predetermined second limit value is set. The flip-flop recognizes the falling edge when changing from above to below.

이상에서는 본 발명에 대해 그 바람직한 실시예를 중심으로 설명하였으나, 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능하다. The present invention has been described above with reference to preferred embodiments thereof, but it is only an example and is not intended to limit the present invention, and those of ordinary skill in the art do not depart from the essential characteristics of the present invention. Various modifications and applications which are not illustrated above in the range are possible.

그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

V1~V3 : 제1 내지 제3전원
SW1~SW3 : 제1 내지 제3스위치
R1~R5 : 제1 내지 제5저항
C1~C7 : 제1 내지 제7캐패시터
JK1~JK7 : 제1 내지 제7JK 플립플롭
Q1~Q7 : 제1 내지 제7스위칭부
V_S1~V_S3 : 제1 내지 제3공급전원V1 to V3: first to third power supplies
SW1 to SW3: first to third switches
R1 to R5: first to fifth resistors
C1 to C7: first to seventh capacitors
JK1-JK7: 1st-7th JK flip flop
Q1-Q7: 1st-7th switching part
V _S1 to V _S3 : First to Third Supply Power Sources

Claims

delete

In the power control device,
power;
Two or more resistor-capacitor circuits including a first resistor-capacitor circuit and a second resistor-capacitor configured to receive the power and change the output;
A switch for opening and closing between the power supply and the at least two resistor-capacitor circuits;
A first flip-flop and the second resistor-capacitor that toggles the output by recognizing the case where the output of the first resistor-capacitor circuit rises above or below a first limit or falls below or below a second limit, as a clock; Two or more flip-flops including a second flip-flop connected to the circuit;
Power supply;
A first switch and a second switch configured to receive the output of the first flip-flop as a first power control signal and to supply or stop the supply of power to a first electric electronic device according to the first power control signal; Two or more switching parts including a second switching part connected to the flip-flop;
The resistance value and the capacitance of the two or more resistor-capacitor circuits are differently set differently from each other until the output of the two or more resistor-capacitor circuits reaches the first limit value or less than the second limit value,
The two or more flip-flops include the first power supply power control signal when the switch is pressed during a time when the output of the two or more resistor-capacitor circuits is below the first limit or above the second limit. Power control device, characterized in that to toggle the two or more power control signals.

In the power control device,
power;
resistance;
Two or more capacitors including a first capacitor and a second capacitor connected to one end and one end of the resistor;
A switch for opening and closing between the power supply and the other end of the resistor;
A second terminal connected to the other end of the first capacitor to recognize the case where the output of the other end of the connected first capacitor rises above or below the first limit value or falls below or below the second limit value and toggles the output. Two or more flip-flops including a first flip-flop and a second flip-flop connected to the second capacitor;
Power supply;
A first switch and a second switch configured to receive the output of the first flip-flop as a first power control signal and to supply or stop the supply of power to a first electric electronic device according to the first power control signal; Two or more switching parts including a second switching part connected to the flip-flop;
The capacitances of the two or more capacitors are set differently from each other so that the time at which the outputs of the other ends of the two or more capacitors reaches below the first limit value or above the second limit value is different.
The two or more flip-flops toggle the two or more power control signals when the switch is pressed during the time that the output of each other end of the two or more capacitors is below the first limit or above the second limit. Power control device characterized in that.

The method according to claim 2 or 3,
The flip-flop is a JK flip-flop,
And a clock terminal of the JK flip-flop and a JK input terminal are connected to each other.

The method according to claim 2 or 3,
And the resistance value of the resistor and the capacitance of the capacitor are set such that the time for the two or more flip-flops to toggle the output is sequentially determined.