KR101227790B1 - Semiconductor device and manufacturing mehtod thereof - Google Patents

Semiconductor device and manufacturing mehtod thereof Download PDF

Info

Publication number
KR101227790B1
KR101227790B1 KR1020110090225A KR20110090225A KR101227790B1 KR 101227790 B1 KR101227790 B1 KR 101227790B1 KR 1020110090225 A KR1020110090225 A KR 1020110090225A KR 20110090225 A KR20110090225 A KR 20110090225A KR 101227790 B1 KR101227790 B1 KR 101227790B1
Authority
KR
South Korea
Prior art keywords
layer
bond pad
organic
metal layer
titanium tungsten
Prior art date
Application number
KR1020110090225A
Other languages
Korean (ko)
Inventor
백종식
손은숙
도원철
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020110090225A priority Critical patent/KR101227790B1/en
Application granted granted Critical
Publication of KR101227790B1 publication Critical patent/KR101227790B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Abstract

PURPOSE: A semiconductor device and a manufacturing method thereof are provided to improve electric connection reliability by forming a noble metal layer with an electroplating or sputtering method. CONSTITUTION: A semiconductor die includes a bond pad. The bond pad includes an upper side and both sides. A noble metal layer(130) is formed on the upper side of the bond pad. A titanium tungsten layer(150) is formed in the center of the noble layer. A copper layer(160) is formed on the surface of the titanium tungsten layer.

Description

반도체 디바이스 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING MEHTOD THEREOF}Semiconductor device and manufacturing method therefor {SEMICONDUCTOR DEVICE AND MANUFACTURING MEHTOD THEREOF}

본 발명의 일실시예는 반도체 디바이스 및 그 제조 방법에 관한 것이다.One embodiment of the present invention relates to a semiconductor device and a method of manufacturing the same.

일반적으로 반도체 다이를 기판에 접속하기 위해, 반도체 다이와 기판 사이에는 솔더 범프(solder bump), 솔더볼(solder ball), 도전성 필라(pillar)와 같은 접속 부재가 개재된다. 이러한 접속 부재들은 통상 반도체 다이의 본드 패드(bond pad)에 먼저 형성되는데, 상기 접속 부재들이 본드 패드에 잘 접속되도록, 상기 본드 패드에 통상 다수의 도금층이 형성된다. 또한, 반도체 다이의 표면이 외부 환경으로부터 보호되도록, 상기 본드 패드의 외측에 유기물 보호층이 형성된다. Generally, in order to connect a semiconductor die to a substrate, connection members such as solder bumps, solder balls, and conductive pillars are interposed between the semiconductor die and the substrate. Such connection members are usually formed first on a bond pad of a semiconductor die, and a plurality of plating layers are usually formed on the bond pads so that the connection members are well connected to the bond pads. In addition, an organic protective layer is formed on the outside of the bond pad so that the surface of the semiconductor die is protected from the external environment.

더불어, 제조 공정에 있어, 유기물 보호층의 형성후 도금층이 형성되는데, 이때 본드 패드의 표면에 형성된 자연 산화막이 고저항층 역할을 하므로 이것이 제거될 수 있도록 상기 본드 패드의 표면에 플라즈마가 제공된다. 즉, 이러한 플라즈마의 제공에 의해 자연 산화막이 제거되고, 이후 상기 유기물 보호층을 통해 노출된 본드 패드에 도금층이 형성되며, 이어서 솔더 범프, 솔더볼 또는 도전성 필라가 형성된다.In addition, in the manufacturing process, a plating layer is formed after the formation of the organic protective layer, wherein a natural oxide film formed on the surface of the bond pad serves as a high resistance layer, so that a plasma is provided on the surface of the bond pad so that it can be removed. That is, the natural oxide film is removed by the provision of the plasma, and then a plating layer is formed on the bond pad exposed through the organic material protection layer, and then solder bumps, solder balls, or conductive pillars are formed.

그런데, 본 발명자는 이러한 플라즈마 공정 이후에도 본드 패드 위에 여전히 고저항층이 잔존하는 경우를 관찰할 수 있었으며, 특히 최근의 유기물 보호층의 채택 이후 고저항층이 더 많이 잔존함을 알 수 있었다. 따라서, 본 발명자들은 자연 산화막이 덜 제거된 것으로 판단하여 플라즈마 세기 및 시간을 더 길게 하였는데, 이 경우 오히려 고저항층이 더 두껍게 형성됨을 발견하였다.However, the present inventors could observe a case where a high resistance layer still remains on the bond pad even after the plasma process, and in particular, it was found that more high resistance layers remain after the recent adoption of the organic protective layer. Accordingly, the inventors found that the natural oxide film was less removed, and thus the plasma intensity and time were longer, and in this case, the high resistance layer was found to be thicker.

이에, 본 발명자들은 플라즈마 공정중 상기 플라즈마에 의해 본드 패드의 자연 산화막만이 제거되는 것이 아니라, 유기물 보호층도 일부 제거된다고 생각하였다. 즉, 고저항층은 잔존하는 자연 산화막에 의한 것이 아니라, 플라즈마에 의해 제거된 유기물 보호층의 파티클이 상기 본드 패드의 표면에 안착됨으로써, 형성된 것으로 유추하였다. 그러나, 동종업계의 다른 연구원들은 아직 상기 고저항층의 형성 이유를 정확하게 파악하지 못한 것으로 알고 있다.Accordingly, the present inventors thought that not only the natural oxide film of the bond pad is removed by the plasma during the plasma process, but also the organic protective layer is partially removed. That is, it was inferred that the high resistance layer was formed by depositing particles of the organic protective layer removed by the plasma on the surface of the bond pad, not by the remaining natural oxide film. However, other researchers in the industry know that the reason for the formation of the high resistance layer has not yet been accurately determined.

이와 같이 본드 패드와 도금층의 사이에 유기물 보호층의 파티클과 같은 고저항층이 존재하게 되면, 본드 패드와 도금층 사이의 전기적 접속 신뢰성이 떨어지고, 신호 경로의 저항 성분이 커짐으로써 전반적으로 반도체 디바이스의 전기적 성능이 저하된다.As such, when a high resistance layer such as particles of an organic protective layer is present between the bond pad and the plating layer, the electrical connection reliability between the bond pad and the plating layer is lowered and the resistance component of the signal path is increased, thereby increasing the overall electrical conductivity of the semiconductor device. Performance is degraded.

참고로, 도 1은 종래에 본드 패드와 티타늄텅스텐층 사이에 고저항을 일으키는 불순물층을 촬영한 TEM(Transmission Electron Microscope) 영상이다.For reference, FIG. 1 is a transmission electron microscope (TEM) image of an impurity layer causing high resistance between a bond pad and a titanium tungsten layer.

본 발명의 일 실시예는 본드 패드와 도금층의 사이에 유기물 보호층의 파티클과 같은 고저항 부재가 존재하지 않는 반도체 디바이스 및 그 제조 방법을 제공한다.One embodiment of the present invention provides a semiconductor device and a method of manufacturing the same, wherein a high resistance member such as a particle of an organic protective layer does not exist between the bond pad and the plating layer.

본 발명의 일 실시예에 따른 반도체 디바이스는 상면과 양측면을 갖는 본드 패드를 포함하는 반도체 다이; 상기 본드 패드의 상면에 형성된 귀금속층; 상기 귀금속층의 중앙 영역을 제외한 주변 영역, 상기 본드 패드의 양측면 및 반도체 다이를 덮는 유기물 제1보호층; 상기 유기물 제1보호층을 통해 노출된 귀금속층의 중앙 영역에 형성된 티타늄 텅스텐층; 및 상기 티타늄 텅스텐층의 표면에 형성된 구리층을 포함한다.A semiconductor device according to an embodiment of the present invention includes a semiconductor die including a bond pad having a top surface and two side surfaces; A precious metal layer formed on an upper surface of the bond pad; An organic first protective layer covering a peripheral region excluding the central region of the noble metal layer, both side surfaces of the bond pad, and a semiconductor die; A titanium tungsten layer formed in a central region of the noble metal layer exposed through the organic first protective layer; And a copper layer formed on the surface of the titanium tungsten layer.

상기 귀금속층은 금, 은, 니켈 또는 니켈 팔라듐 중에서 선택된 어느 하나일 수 있다.The precious metal layer may be any one selected from gold, silver, nickel or nickel palladium.

상기 유기물 제1보호층은 PI(Polyimide), PBO(Poly Benz Oxazole) 및 BCB(Benzo Cyclo Butene) 중에서 선택된 어느 하나일 수 있다.The organic first protective layer may be any one selected from polyimide (PI), poly benz oxazole (PBO), and benzocyclobutene (BCB).

상기 구리층 위에는 솔더 범프, 솔더볼, 카파 필라 또는 재배선층이 형성될 수 있다.Solder bumps, solder balls, kappa pillars or redistribution layer may be formed on the copper layer.

상기 티타늄 텅스텐층은 상기 유기물 제1보호층의 표면에까지 연장되어 형성될 수 있다.The titanium tungsten layer may extend to the surface of the organic first protective layer.

상기 유기물 제1보호층 위에는 상기 귀금속층의 중앙 영역을 제외한 외측 영역을 덮는 제2보호층이 더 형성될 수 있다. 상기 티타늄 텅스텐층은 상기 제2보호층의 표면에까지 연장되어 형성될 수 있다. 상기 구리층 위에는 솔더범프, 솔더볼, 카파 필라 또는 재배선층이 형성될 수 있다.A second protective layer may be further formed on the organic first protective layer to cover an outer region except for the central region of the noble metal layer. The titanium tungsten layer may extend to the surface of the second protective layer. Solder bumps, solder balls, kappa pillar or redistribution layer may be formed on the copper layer.

본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법은 상면과 양측면을 가지며 형성된 본드 패드를 갖는 반도체 다이를 준비하고, 상기 본드 패드의 상면에 형성된 자연 산화막을 제거하는 자연 산화막 제거 단계; 상기 본드 패드의 상면에 귀금속층을 형성하는 귀금속층 형성 단계; 상기 귀금속층의 중앙 영역을 제외한 주변 영역, 상기 본드 패드의 양측면 및 반도체 다이를 유기물 제1보호층으로 덮는 제1보호층 형성 단계; 상기 유기물 제1보호층을 통해 노출된 귀금속층의 중앙 영역에 티타늄 텅스텐층을 형성하는 티타늄 텅스텐층 형성 단계; 및, 상기 티타늄 텅스텐층의 표면에 구리층을 형성하는 구리층 형성 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, including: a natural oxide film removing step of preparing a semiconductor die having a bond pad having a top surface and two sides and removing a natural oxide film formed on the top surface of the bond pad; Forming a precious metal layer on an upper surface of the bond pad; Forming a first passivation layer covering a peripheral region of the noble metal layer except for a center region, both sides of the bond pad, and a semiconductor die with an organic first passivation layer; A titanium tungsten layer forming step of forming a titanium tungsten layer in a central region of the noble metal layer exposed through the organic first protective layer; And a copper layer forming step of forming a copper layer on the surface of the titanium tungsten layer.

상기 자연 산화막 제거 단계는 화학적 식각 방식으로 상기 자연 산화막을 제거하여 이루어질 수 있다.The removal of the native oxide layer may be performed by removing the native oxide layer by chemical etching.

상기 귀금속층 형성 단계는 무전해 도금 방식, 전해 도금 방식 또는 스퍼터링 방식중 선택된 어느 하나로 형성하여 이루어질 수 있다.The precious metal layer forming step may be performed by forming any one selected from an electroless plating method, an electrolytic plating method, or a sputtering method.

상기 귀금속층은 금, 은, 니켈 또는 니켈 팔라듐 중에서 선택된 어느 하나로 형성될 수 있다.The precious metal layer may be formed of any one selected from gold, silver, nickel or nickel palladium.

상기 유기물 제1보호층은 PI(Polyimide), PBO(Poly Benz Oxazole) 및 BCB(Benzo Cyclo Butene) 중에서 선택된 어느 하나로 형성될 수 있다.The organic first protective layer may be formed of any one selected from polyimide (PI), poly benz oxazole (PBO), and benzocyclobutene (BCB).

상기 구리층 위에는 솔더 범프, 솔더볼, 카파 필라 또는 재배선층을 형성하는 단계를 더 포함할 수 있다.The method may further include forming a solder bump, a solder ball, a kappa pillar, or a redistribution layer on the copper layer.

본 발명의 실시예는 본드 패드의 자연 산화막을 제거하고, 바로 무전해 도금 방식, 전해 도금 방식 또는 스퍼터링 방식으로 귀금속층을 형성하며, 이후 유기물 제1보호층을 형성한다. 따라서, 종래와 같이 유기물 제1보호층의 형성후 본드 패드의 자연 산화막 제거를 위한 스퍼터링 공정이 제거됨으로써, 본드패드와 도금층(티타늄 텅스텐층)의 사이에 고저항을 유발하는 불순물층이 형성되지 않게 된다. 따라서, 본드패드와 도금층 사이의 전기적 접속 신뢰성이 향상된다.The embodiment of the present invention removes the natural oxide film of the bond pad, and immediately forms a noble metal layer by an electroless plating method, an electrolytic plating method or a sputtering method, and then forms an organic first protective layer. Therefore, the sputtering process for removing the natural oxide film of the bond pad is removed after the formation of the organic first protective layer as in the prior art, so that an impurity layer causing high resistance is not formed between the bond pad and the plating layer (titanium tungsten layer). do. Therefore, the electrical connection reliability between the bond pad and the plating layer is improved.

도 1은 종래의 본드 패드와 티타늄 텅스텐층 사이에 존재하는 불순물층을 도시한 TEM 사진이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 반도체 디바이스를 도시한 단면도 및 부분 확대도이다.
도 3a 내지 도 3f는 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법을 도시한 순차 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 반도체 디바이스를 도시한 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 반도체 디바이스를 도시한 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 반도체 디바이스를 도시한 단면도이다.1 is a TEM photograph showing an impurity layer existing between a conventional bond pad and a titanium tungsten layer.
2A and 2B are a cross-sectional view and a partially enlarged view of a semiconductor device according to an embodiment of the present invention.
3A to 3F are sequential cross-sectional views illustrating a method of manufacturing a semiconductor device according to another embodiment of the present invention.
4 is a cross-sectional view illustrating a semiconductor device in accordance with another embodiment of the present invention.
5 is a cross-sectional view illustrating a semiconductor device in accordance with another embodiment of the present invention.
6 is a cross-sectional view illustrating a semiconductor device according to another embodiment of the present invention.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, so that those skilled in the art can easily carry out the present invention.

도 2a 및 도 2b는 본 발명의 일 실시예에 따른 반도체 디바이스(100)를 도시한 단면도 및 부분 확대도이다. 2A and 2B are a cross-sectional view and a partially enlarged view of a semiconductor device 100 according to an embodiment of the present invention.

본 발명에 따른 반도체 디바이스(100)는 본드 패드(120)를 갖는 반도체 다이(110), 본드 패드(120)에 형성된 귀금속층(130), 귀금속층(130)의 주변 영역을 덮는 유기물 제1보호층(140), 귀금속층(130)에 형성된 티타늄 텅스텐층(150) 및 티타늄 텅스텐층(150)에 형성된 구리층(160)을 포함한다.The semiconductor device 100 according to the present invention may include a semiconductor die 110 having a bond pad 120, an noble metal layer 130 formed on the bond pad 120, and an organic first protection covering a peripheral region of the noble metal layer 130. The layer 140 includes a titanium tungsten layer 150 formed on the noble metal layer 130 and a copper layer 160 formed on the titanium tungsten layer 150.

상기 반도체 다이(110)는 대략 평판 형태로 형성되며, 상부에 상면과 양측면을 갖는 본드 패드(120)를 포함한다. 이러한 본드 패드(120)는 일례로 알루미늄으로 형성될 수 있으나, 이러한 재질로 본 발명을 한정하는 것은 아니다.The semiconductor die 110 is formed in a substantially flat shape and includes a bond pad 120 having an upper surface and two side surfaces thereon. The bond pad 120 may be formed of, for example, aluminum, but the present invention is not limited thereto.

상기 본드 패드(120)중 상면의 전체에는 일정 두께의 귀금속층(130)이 형성되어 있다. 이러한 귀금속층(130)은 통상의 금(Au), 은(Ag), 니켈(Ni), 니켈 팔라듐(NiPd) 및 그 등가물중에서 선택된 어느 하나일 수 있으며, 여기서 그 재질을 한정하는 것은 아니다.A precious metal layer 130 having a predetermined thickness is formed on the entire upper surface of the bond pad 120. The precious metal layer 130 may be any one selected from ordinary gold (Au), silver (Ag), nickel (Ni), nickel palladium (NiPd), and equivalents thereof, but the material is not limited thereto.

상기 유기물 제1보호층(140)은 상기 귀금속층(130)의 대략 중앙 영역을 제외한 주변 영역, 상기 본드 패드(120)의 양측면 및 반도체 다이(110)를 덮음으로써, 이들이 외부 환경으로부터 보호되도록 한다. 여기서, 상기 유기물 제1보호층(140)은 PI(Polyimide), PBO(Poly Benz Oxazole), BCB(Benzo Cyclo Butene) 및 그 등가물 중에서 선택된 어느 하나로 형성될 수 있으나, 본 발명에서 이들 재질을 한정하는 것은 아니다.The organic first protective layer 140 covers the peripheral region of the noble metal layer 130 except for a central region, both sides of the bond pad 120, and the semiconductor die 110, thereby protecting them from an external environment. . Here, the organic first protective layer 140 may be formed of any one selected from polyimide (PI), poly benz oxazole (PBO), benzo cyclobutene (BCB), and the like, but the present invention is limited to these materials. It is not.

상기 티타늄 텅스텐층(150)은 상기 유기물 제1보호층(140)을 통해 노출된 귀금속층(130)의 중앙 영역에 형성된다. 더불어, 상기 티타늄 텅스텐층(150)은 상기 유기물 제1보호층(140)의 표면에까지 연장되어 형성될 수 있다.The titanium tungsten layer 150 is formed in the central region of the noble metal layer 130 exposed through the organic first protective layer 140. In addition, the titanium tungsten layer 150 may extend to the surface of the organic first protective layer 140.

상기 구리층(160)은 상기 티타늄 텅스텐층(150)의 표면에 형성된다.The copper layer 160 is formed on the surface of the titanium tungsten layer 150.

한편, 상기 구리층(160) 위에는 기판과의 전기적 접속을 위해 솔더 범프, 솔더볼, 도전성 필라 및 재배선층중에서 어느 하나가 형성될 수 있다. 그러나, 이러한 종류로 본 발명을 한정하는 것은 아니다. 도면에는 상기 구리층(160) 위에 솔더볼(170)이 형성된 것으로 도시되어 있다.
Meanwhile, any one of a solder bump, a solder ball, a conductive pillar, and a redistribution layer may be formed on the copper layer 160 for electrical connection with the substrate. However, the present invention is not limited to this kind. The drawing shows that the solder ball 170 is formed on the copper layer 160.

도 3a 내지 도 3f는 본 발명의 다른 실시예에 따른 반도체 디바이스(100)의 제조 방법을 도시한 순차 단면도이다.3A to 3F are sequential cross-sectional views illustrating a method of manufacturing the semiconductor device 100 according to another embodiment of the present invention.

본 발명에 따른 반도체 디바이스(100)의 제조 방법은 자연 산화막 제거 단계, 귀금속층 형성 단계, 유기물 제1보호층 형성 단계, 티타늄 텅스텐층 형성 단계 및 구리층 형성 단계를 포함한다.The method of manufacturing the semiconductor device 100 according to the present invention includes a natural oxide film removing step, a noble metal layer forming step, an organic first protective layer forming step, a titanium tungsten layer forming step and a copper layer forming step.

도 3a 및 도 3b에 도시된 바와 같이, 자연 산화막 제거 단계에서는, 상면과 양측면을 갖는 본드 패드(120)를 포함하는 반도체 다이(110)를 준비하고, 상기 본드 패드(120)의 상면에 형성된 자연 산화막(121)을 제거한다. 여기서, 상기 자연 산화막(121)은 통상의 습식 식각 또는 건식 식각 방식에 의해 제거될 수 있으나, 이러한 방식으로 본 발명을 한정하는 것은 아니다.As shown in FIGS. 3A and 3B, in the natural oxide film removing step, a semiconductor die 110 including a bond pad 120 having an upper surface and two sides is prepared, and a natural formed on the upper surface of the bond pad 120 is formed. The oxide film 121 is removed. Here, the natural oxide film 121 may be removed by a conventional wet etching method or a dry etching method, but the present invention is not limited thereto.

도 3c에 도시된 바와 같이, 귀금속층 형성 단계에서는, 상기 본드 패드(120)의 상면 전체에 일정 두께의 귀금속층(130)을 형성한다. 이러한 귀금속층(130)은 금, 은, 니켈, 니켈 팔라듐 및 그 등가물중에서 선택된 어느 하나로 형성될 수 있다. 그러나, 본 발명에서 이러한 재질을 한정하는 것은 아니다. 또한, 상기 귀금속층(130)은 무전해 도금, 전해 도금 및 스퍼터링 방식 중에서 선택된 어느 하나로 형성될 수 있다. 그러나, 이러한 방식으로 본 발명을 한정하는 것은 아니다.As shown in FIG. 3C, in the noble metal layer forming step, a noble metal layer 130 having a predetermined thickness is formed on the entire upper surface of the bond pad 120. The precious metal layer 130 may be formed of any one selected from gold, silver, nickel, nickel palladium, and equivalents thereof. However, the present invention is not limited to these materials. In addition, the noble metal layer 130 may be formed of any one selected from electroless plating, electroplating, and sputtering. However, the present invention is not limited in this manner.

도 3d에 도시된 바와 같이 유기물 제1보호층 형성 단계에서는, 상기 귀금속층(130)의 중앙 영역을 제외한 주변 영역, 상기 본드 패드(120)의 양측면 및 반도체 다이(110)를 유기물 제1보호층(140)으로 덮는다. 여기서, 상기 유기물 제1보호층(140)은 PI(Polyimide), PBO(Poly Benz Oxazole), BCB(Benzo Cyclo Butene) 및 그 등가물 중에서 선택된 어느 하나일 수 있다. 그러나, 여기서 그 재질을 한정하는 것은 아니다.As shown in FIG. 3D, in the forming the organic first protective layer, the organic region may include the peripheral region except the central region of the noble metal layer 130, both side surfaces of the bond pad 120, and the semiconductor die 110. Cover with 140. Here, the organic first protective layer 140 may be any one selected from polyimide (PI), polybenz oxazole (PBO), benzocyclobutene (BCB), and equivalents thereof. However, the material is not limited thereto.

도 3e에 도시된 바와 같이, 티타늄 텅스텐층 형성 단계 및 구리층 형성 단계에서는, 상기 유기물 제1보호층(140)을 통해 노출된 귀금속층(130)의 표면에 티타늄 텅스텐층(150) 및 구리층(160)을 순차적으로 형성한다. 여기서, 상기 티타늄 텅스텐층(150) 및 구리층(160)은 상기 유기물 제1보호층(140)의 표면에까지 연장되어 형성될 수 있다.As shown in FIG. 3E, in the titanium tungsten layer forming step and the copper layer forming step, the titanium tungsten layer 150 and the copper layer are formed on the surface of the noble metal layer 130 exposed through the organic first protective layer 140. 160 are sequentially formed. The titanium tungsten layer 150 and the copper layer 160 may extend to the surface of the organic first protective layer 140.

한편, 이러한 공정 이후 도 3f에 도시된 바와 같이, 상기 구리층(160)의 위에는 솔더볼(170)이 더 형성될 수 있다. 더욱이, 이러한 솔더볼(170) 이외에도 상기 구리층(160)의 위에는 솔더 범프, 도전성 필라, 재배선층 및 그 등가물중 선택된 어느 하나가 형성될 수 있다.On the other hand, after this process, as shown in Figure 3f, a solder ball 170 may be further formed on the copper layer 160. Furthermore, in addition to the solder ball 170, any one selected from the solder bumps, the conductive pillars, the redistribution layer, and the equivalents may be formed on the copper layer 160.

이와 같이 하여, 본 발명은 본드 패드(120)의 자연 산화막(121)을 제거하고, 바로 무전해 도금 방식, 전해 도금 방식 또는 스퍼터링 방식으로 귀금속층(130)을 형성하며, 이후 유기물 제1보호층(140)을 형성한다. 따라서, 종래와 같이 유기물 제1보호층(140)의 형성후 본드 패드(120)의 자연 산화막(121)의 제거를 위한 스퍼터링 공정이 필요없음으로써, 본드패드(120)와 도금층(티타늄 텅스텐층(150))의 사이에 고저항을 유발하는 불순물층이 형성되지 않게 된다. 따라서, 본드 패드(120)와 도금층 사이의 전기적 접속 신뢰성이 향상된다.
In this way, the present invention removes the natural oxide film 121 of the bond pad 120, and immediately forms the precious metal layer 130 by electroless plating, electrolytic plating or sputtering, and then the organic first protective layer 140 is formed. Therefore, since the sputtering process for removing the natural oxide film 121 of the bond pad 120 is not required after the formation of the organic first protective layer 140, the bond pad 120 and the plating layer (titanium tungsten layer ( 150)), an impurity layer causing high resistance is not formed. Therefore, the electrical connection reliability between the bond pad 120 and the plating layer is improved.

도 4는 본 발명의 다른 실시예에 따른 반도체 디바이스(200)를 도시한 단면도이다.4 is a cross-sectional view illustrating a semiconductor device 200 according to another embodiment of the present invention.

도 4에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 반도체 디바이스(200)는 유기물 제1보호층(140) 위에 또다른 유기물 제2보호층(210)이 더 형성될 수 있다. 이러한 유기물 제2보호층(210)은 귀금속층(130)의 중앙 영역을 제외한 주변 영역도 덮는다.As shown in FIG. 4, in the semiconductor device 200 according to another exemplary embodiment, another organic second protective layer 210 may be further formed on the organic first protective layer 140. The organic second protective layer 210 also covers the peripheral region except for the central region of the noble metal layer 130.

더욱이, 상기 티타늄 텅스텐층(150) 및 구리층(160)은 상기 귀금속층(130)에 형성된 동시에, 상기 유기물 제2보호층(210)의 표면에까지 연장되어 형성된다.In addition, the titanium tungsten layer 150 and the copper layer 160 are formed on the noble metal layer 130 and extend to the surface of the organic second protective layer 210.

더불어, 상기 구리층(160)의 표면에는 솔더 범프(220)가 형성될 수 있다.In addition, a solder bump 220 may be formed on the surface of the copper layer 160.

이와 같이 하여, 본 발명의 다른 실시예에 따른 반도체 디바이스(200)는 유기물 제1보호층(140) 및 유기물 제2보호층(210)의 구조를 가짐으로써, 반도체 다이(110)가 외부 환경으로부터 더욱 적극적으로 보호되고, 또한 솔더 범프(220)를 통한 열적 및 기계적 충격을 효율적으로 흡수할 수 있게 된다.
In this way, the semiconductor device 200 according to another embodiment of the present invention has the structure of the organic first protective layer 140 and the organic second protective layer 210, so that the semiconductor die 110 is separated from the external environment. It is more actively protected and can also efficiently absorb thermal and mechanical shocks through the solder bumps 220.

도 5는 본 발명의 다른 실시예에 따른 반도체 디바이스(300)를 도시한 단면도이다.5 is a cross-sectional view illustrating a semiconductor device 300 according to another embodiment of the present invention.

도 5에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 반도체 디바이스(300)는 구리층(160)의 표면에 도전성 필라(310) 및 솔더캡(320)이 순차적으로 형성될 수 있다. 여기서, 상기 도전성 필라(310)는 구리 재질의 필라일 수 있다. As shown in FIG. 5, in the semiconductor device 300 according to another exemplary embodiment, the conductive pillar 310 and the solder cap 320 may be sequentially formed on the surface of the copper layer 160. Here, the conductive pillar 310 may be a pillar of copper material.

이와 같이 하여, 본 발명의 다른 실시예에 따른 반도체 디바이스(300)는 높이가 상대적으로 큰 도전성 필라(310)를 가짐으로써 열적 기계적 충격을 더욱 효율적으로 흡수하여 완화할 수 있고, 또한 파인 피치에도 적절하다.
In this manner, the semiconductor device 300 according to another embodiment of the present invention has a conductive pillar 310 having a relatively high height, so that thermal mechanical shock can be more efficiently absorbed and mitigated, and also suitable for fine pitch. Do.

도 6은 본 발명의 다른 실시예에 따른 반도체 디바이스(400)를 도시한 단면도이다.6 is a cross-sectional view illustrating a semiconductor device 400 according to another embodiment of the present invention.

도 6에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 반도체 디바이스(400)는 티타늄 텅스텐층(150) 및 구리층(160)이 본드 패드(120)로부터 먼 거리까지 연장되어 형성될 수 있다. 더욱이, 이와 같은 구리층(160)의 표면에는 재배선층(410)이 형성될 수 있다. 이러한 재배선층(410)은 실질적으로 구리로 만들어질 수 있다. As illustrated in FIG. 6, in the semiconductor device 400 according to another exemplary embodiment of the present disclosure, the titanium tungsten layer 150 and the copper layer 160 may be extended to a distance from the bond pad 120. . In addition, the redistribution layer 410 may be formed on the surface of the copper layer 160. The redistribution layer 410 may be made of substantially copper.

이와 같이 하여, 본 발명의 다른 실시예에 따른 반도체 디바이스(400)는 본드 패드(120)에 전기적으로 연결되어 재배선층(410)이 형성됨으로써, 반도체 다이(110)의 표면에 입출력 단자의 위치를 자유롭게 설계할 수 있게 된다.
As such, the semiconductor device 400 according to another exemplary embodiment of the present invention is electrically connected to the bond pad 120 to form the redistribution layer 410, thereby positioning the input / output terminal on the surface of the semiconductor die 110. Free design is possible.

이상에서 설명한 것은 본 발명에 따른 반도체 디바이스 및 그 제조 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.What has been described above is only one embodiment for carrying out the semiconductor device and the manufacturing method thereof according to the present invention, the present invention is not limited to the above embodiment, as claimed in the following claims Without departing from the gist of the present invention, those skilled in the art to which the present invention pertains to the technical spirit of the present invention to the extent that various modifications can be made.

100; 본 발명에 따른 반도체 다이
110; 반도체 다이 120; 본드 패드
130; 귀금속층 140; 유기물 제1보호층
150; 티타늄 텅스텐층 160; 구리층
170; 솔더볼100; Semiconductor die according to the invention
110; Semiconductor die 120; Bond pad
130; Precious metal layer 140; Organic first protective layer
150; Titanium tungsten layer 160; Copper layer
170; Solder ball

Claims (14)

상면과 양측면을 갖는 본드 패드를 포함하는 반도체 다이;
상기 본드 패드의 상면에 형성된 귀금속층;
상기 귀금속층의 중앙 영역을 제외한 주변 영역, 상기 본드 패드의 양측면 및 반도체 다이를 덮는 유기물 제1보호층;
상기 유기물 제1보호층을 통해 노출된 귀금속층의 중앙 영역에 형성된 티타늄 텅스텐층; 및
상기 티타늄 텅스텐층의 표면에 형성된 구리층을 포함함을 특징으로 하는 반도체 디바이스.A semiconductor die comprising a bond pad having a top surface and two sides;
A precious metal layer formed on an upper surface of the bond pad;
An organic first protective layer covering a peripheral region excluding the central region of the noble metal layer, both side surfaces of the bond pad, and a semiconductor die;
A titanium tungsten layer formed in a central region of the noble metal layer exposed through the organic first protective layer; And
And a copper layer formed on the surface of the titanium tungsten layer. 제 1 항에 있어서,
상기 귀금속층은 금, 은, 니켈 또는 니켈 팔라듐 중에서 선택된 어느 하나인 것을 특징으로 하는 반도체 디바이스.The method of claim 1,
And said precious metal layer is any one selected from gold, silver, nickel or nickel palladium. 제 1 항에 있어서,
상기 유기물 제1보호층은 PI(Polyimide), PBO(Poly Benz Oxazole) 및 BCB(Benzo Cyclo Butene) 중에서 선택된 어느 하나인 것을 특징으로 하는 반도체 디바이스.The method of claim 1,
The organic first protective layer is any one selected from polyimide (PI), polybenz oxazole (PBO) and benzocyclobutene (BCB). 제 1 항에 있어서,
상기 구리층 위에는 솔더 범프, 솔더볼, 카파 필라 또는 재배선층 중에서 선택된 어느 하나가 형성된 것을 특징으로 하는 반도체 디바이스.The method of claim 1,
The semiconductor device, characterized in that any one selected from the solder bump, solder ball, kappa pillar or redistribution layer formed on the copper layer. 제 1 항에 있어서,
상기 티타늄 텅스텐층은 상기 유기물 제1보호층의 표면에까지 연장되어 형성된 것을 특징으로 하는 반도체 디바이스.The method of claim 1,
And the titanium tungsten layer extends to the surface of the organic first protective layer. 제 1 항에 있어서,
상기 유기물 제1보호층 위에는 상기 귀금속층의 중앙 영역을 제외한 외측 영역을 덮는 제2보호층이 더 형성된 것을 특징으로 하는 반도체 디바이스.The method of claim 1,
And a second protective layer is formed on the organic first protective layer to cover an outer region except for a central region of the noble metal layer. 제 6 항에 있어서,
상기 티타늄 텅스텐층은 상기 제2보호층의 표면에까지 연장되어 형성된 것을 특징으로 하는 반도체 디바이스.The method according to claim 6,
And the titanium tungsten layer extends to the surface of the second protective layer. 제 7 항에 있어서,
상기 구리층 위에는 솔더범프, 솔더볼, 카파 필라 또는 재배선층 중에서 선택된 어느 하나가 형성된 것을 특징으로 하는 반도체 디바이스.The method of claim 7, wherein
The semiconductor device, characterized in that any one selected from the solder bump, solder ball, kappa pillar or redistribution layer formed on the copper layer. 상면과 양측면을 가지며 형성된 본드 패드를 갖는 반도체 다이를 준비하고, 상기 본드 패드의 상면에 형성된 자연 산화막을 제거하는 자연 산화막 제거 단계;
상기 본드 패드의 상면에 귀금속층을 형성하는 귀금속층 형성 단계;
상기 귀금속층의 중앙 영역을 제외한 주변 영역, 상기 본드 패드의 양측면 및 반도체 다이를 유기물 제1보호층으로 덮는 제1보호층 형성 단계;
상기 유기물 제1보호층을 통해 노출된 귀금속층의 중앙 영역에 티타늄 텅스텐층을 형성하는 티타늄 텅스텐층 형성 단계; 및,
상기 티타늄 텅스텐층의 표면에 구리층을 형성하는 구리층 형성 단계를 포함하는 반도체 디바이스의 제조 방법.A natural oxide film removing step of preparing a semiconductor die having a bond pad having an upper surface and both sides, and removing a natural oxide film formed on the upper surface of the bond pad;
Forming a precious metal layer on an upper surface of the bond pad;
Forming a first passivation layer covering a peripheral region of the noble metal layer except for a center region, both sides of the bond pad, and a semiconductor die with an organic first passivation layer;
A titanium tungsten layer forming step of forming a titanium tungsten layer in a central region of the noble metal layer exposed through the organic first protective layer; And
And a copper layer forming step of forming a copper layer on the surface of the titanium tungsten layer. 제 9 항에 있어서,
상기 자연 산화막 제거 단계는 화학적 식각 방식으로 상기 자연 산화막을 제거하여 이루어짐을 특징으로 하는 반도체 디바이스의 제조 방법.The method of claim 9,
And removing the natural oxide film by removing the natural oxide film by a chemical etching method. 제 9 항에 있어서,
상기 귀금속층 형성 단계는 무전해 도금 방식, 전해 도금 방식 또는 스퍼터링 방식중 선택된 어느 하나로 형성하여 이루어짐을 특징으로 하는 반도체 디바이스의 제조 방법.The method of claim 9,
The method of manufacturing a semiconductor device, characterized in that the step of forming the precious metal layer is formed by any one selected from electroless plating, electrolytic plating or sputtering. 제 9 항에 있어서,
상기 귀금속층은 금, 은, 니켈 또는 니켈 팔라듐 중에서 선택된 어느 하나로 형성됨을 특징으로 하는 반도체 디바이스의 제조 방법.The method of claim 9,
The precious metal layer is formed of any one selected from gold, silver, nickel or nickel palladium. 제 9 항에 있어서,
상기 유기물 제1보호층은 PI(Polyimide), PBO(Poly Benz Oxazole) 및 BCB(Benzo Cyclo Butene) 중에서 선택된 어느 하나로 형성됨을 특징으로 하는 반도체 디바이스의 제조 방법.The method of claim 9,
The organic first protective layer is formed of any one selected from polyimide (PI), polybenz oxazole (PBO) and benzocyclobutene (BCB). 제 9 항에 있어서,
상기 구리층 위에는 솔더 범프, 솔더볼, 카파 필라 또는 재배선층 중에서 선택된 어느 하나를 형성하는 단계를 더 포함함을 특징으로 하는 반도체 디바이스의 제조 방법.The method of claim 9,
And forming a solder bump, a solder ball, a kappa pillar, or a redistribution layer on the copper layer.
KR1020110090225A 2011-09-06 2011-09-06 Semiconductor device and manufacturing mehtod thereof KR101227790B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110090225A KR101227790B1 (en) 2011-09-06 2011-09-06 Semiconductor device and manufacturing mehtod thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110090225A KR101227790B1 (en) 2011-09-06 2011-09-06 Semiconductor device and manufacturing mehtod thereof

Publications (1)

Publication Number Publication Date
KR101227790B1 true KR101227790B1 (en) 2013-01-29

Family

ID=47842826

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110090225A KR101227790B1 (en) 2011-09-06 2011-09-06 Semiconductor device and manufacturing mehtod thereof

Country Status (1)

Country Link
KR (1) KR101227790B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124246A (en) 2001-10-12 2003-04-25 Sharp Corp Semiconductor device and manufacturing method thereof
JP2006140193A (en) 2004-11-10 2006-06-01 Sony Corp Semiconductor device and its fabrication process
JP2007096231A (en) 2005-09-30 2007-04-12 Denso Corp Electrode structure production method
US7839000B2 (en) 2002-06-25 2010-11-23 Unitive International Limited Solder structures including barrier layers with nickel and/or copper

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124246A (en) 2001-10-12 2003-04-25 Sharp Corp Semiconductor device and manufacturing method thereof
US7839000B2 (en) 2002-06-25 2010-11-23 Unitive International Limited Solder structures including barrier layers with nickel and/or copper
JP2006140193A (en) 2004-11-10 2006-06-01 Sony Corp Semiconductor device and its fabrication process
JP2007096231A (en) 2005-09-30 2007-04-12 Denso Corp Electrode structure production method

Similar Documents

Publication Publication Date Title
TWI594385B (en) Semiconductor devices and fabrication method thereof
US9030019B2 (en) Semiconductor device and method of manufacture thereof
CN107452693B (en) Packaging structure, laminated packaging device and forming method thereof
US9293432B2 (en) Metal contact for chip packaging structure
US8431478B2 (en) Solder cap bump in semiconductor package and method of manufacturing the same
KR20150103942A (en) Method for fabricating semiconductor package and semiconductor package using the same
US9281234B2 (en) WLCSP interconnect apparatus and method
KR102210802B1 (en) Semiconductor device and method for manufacturing the same
US20140061928A1 (en) Interconnection structure for semiconductor package
CN106856178B (en) Semiconductor device and method for manufacturing the same
US20240120277A1 (en) Chip structure
US9112063B2 (en) Fabrication method of semiconductor package
US9640496B2 (en) Semiconductor device
US10217687B2 (en) Semiconductor device and manufacturing method thereof
US9041215B2 (en) Single mask package apparatus and method
TWI500129B (en) Semiconductor flip-chip bonding structure and process
KR101416596B1 (en) Semiconductor packages and methods for fabricating the same
KR101227790B1 (en) Semiconductor device and manufacturing mehtod thereof
KR101418440B1 (en) Semiconductor packages and methods for fabricating the same
KR101313690B1 (en) Method for fabricating bonding structure of semiconductor device
KR20120030769A (en) Semiconductor device and fabricating method thereof
TW200410344A (en) Method for plating metal layer over pads on substrate for semiconductor package
JP2015213103A (en) Semiconductor device and mounting structure of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160120

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170112

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180108

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190109

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200120

Year of fee payment: 8