KR101221336B1 - Light emitting device and method of fabricating the same - Google Patents

Light emitting device and method of fabricating the same Download PDF

Info

Publication number
KR101221336B1
KR101221336B1 KR1020110069089A KR20110069089A KR101221336B1 KR 101221336 B1 KR101221336 B1 KR 101221336B1 KR 1020110069089 A KR1020110069089 A KR 1020110069089A KR 20110069089 A KR20110069089 A KR 20110069089A KR 101221336 B1 KR101221336 B1 KR 101221336B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
emitting cells
buffer layer
emitting device
Prior art date
Application number
KR1020110069089A
Other languages
Korean (ko)
Other versions
KR20110085963A (en
Inventor
이정훈
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020110069089A priority Critical patent/KR101221336B1/en
Publication of KR20110085963A publication Critical patent/KR20110085963A/en
Application granted granted Critical
Publication of KR101221336B1 publication Critical patent/KR101221336B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0008Devices characterised by their operation having p-n or hi-lo junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0058Processes relating to semiconductor body packages relating to optical field-shaping elements

Abstract

발광소자 및 그것을 제조하는 방법이 개시된다. 이 발광소자는 기판 상에 형성된 버퍼층을 포함한다. 복수개의 막대형상의 발광셀들이 버퍼층 상에 서로 이격되어 위치한다. 발광셀들은 각각 N층, 활성층 및 P층을 구비한다. 한편, 전선들이 이격된 발광셀들을 직렬 연결한다. 상기 N층 및 P층 중 적어도 하나는 원통형 막대 형상이다. 이에 따라, 발광셀들을 전선을 이용하여 서로 반대방향으로 흐르는 전류에 의해 구동되도록 연결함으로써, 교류전원을 사용하여 직접 구동시킬 수 있는 발광소자를 제공할 수 있다.A light emitting device and a method of manufacturing the same are disclosed. This light emitting element includes a buffer layer formed on a substrate. A plurality of rod-shaped light emitting cells are spaced apart from each other on the buffer layer. The light emitting cells have an N layer, an active layer, and a P layer, respectively. Meanwhile, the light emitting cells spaced apart by wires are connected in series. At least one of the N layer and the P layer has a cylindrical rod shape. Accordingly, by connecting the light emitting cells to be driven by the current flowing in the opposite direction using an electric wire, it is possible to provide a light emitting device that can be driven directly by using an AC power source.

Description

발광 소자 및 그것을 제조하는 방법{LIGHT EMITTING DEVICE AND METHOD OF FABRICATING THE SAME}LIGHT EMITTING DEVICE AND METHOD OF FABRICATING THE SAME}

본 발명은 발광 소자에 관한 것으로, 더욱 상세하게는 하나의 기판 상에 직렬 어레이들을 형성하는 복수개의 발광셀들을 구비함으로써 교류전원을 사용하여 직접 구동시킬 수 있는 복수개의 발광셀들을 갖는 발광 소자에 관한 것이다.The present invention relates to a light emitting device, and more particularly, to a light emitting device having a plurality of light emitting cells that can be driven directly by using an AC power supply by having a plurality of light emitting cells forming series arrays on one substrate. will be.

발광 다이오드는 다수 캐리어가 전자인 N형 반도체와 다수 캐리어가 정공인 P형 반도체가 서로 접합된 구조를 가지는 광전변환 반도체 소자로서, 이들 전자와 정공의 재결합에 의하여 소정의 빛을 발산한다. 이러한 발광 다이오드는 표시소자 및 백라이트로 이용되고 있으며, 기존의 백열전구 및 형광등을 대체하여 일반 조명용도로 그 사용 영역을 넓히고 있다.A light emitting diode is a photoelectric conversion semiconductor device having a structure in which an N-type semiconductor having a majority carrier as an electron and a P-type semiconductor having a plurality of carriers are bonded to each other, and emits predetermined light by recombination of these electrons and holes. Such a light emitting diode is used as a display device and a backlight, and is replacing a conventional incandescent lamp and a fluorescent lamp, and is widening its use area for general lighting purposes.

발광 다이오드는 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길다. 기존의 조명 장치에 비해, 발광 다이오드의 소모 전력은 수 내지 수 십분의 1에 불과하고, 수명은 수 내지 수 십배 길어, 소모 전력의 절감과 내구성 측면에서 매우 우수하다.Light emitting diodes consume less power and have a longer lifetime than conventional light bulbs or fluorescent lamps. Compared with a conventional lighting device, the power consumption of the light emitting diode is only a few to several tens of times, and the lifetime is several to several tens of times, which is very excellent in terms of power consumption reduction and durability.

그러나, 발광 다이오드는 전류의 방향에 따라 온/오프를 반복한다. 따라서, 발광 다이오드를 교류전원에 직접 연결하여 사용할 경우, 쉽게 파손되는 문제점이 있다. 따라서, 이러한 발광 소자를 가정용 교류전원에 직접 연결하여 일반 조명용으로 사용하는 것이 어렵다.However, the light emitting diode repeats on / off in accordance with the direction of the current. Therefore, when the light emitting diode is directly connected to the AC power supply, there is a problem that is easily broken. Therefore, it is difficult to connect such a light emitting element directly to a home AC power source and use it for general lighting.

본 발명이 이루고자 하는 기술적 과제는, 발광 다이오드들로 이루어지되, 교류전원에 직접 연결하여 구동시킬 수 있는 발광 소자를 제공하는 데 있다.The technical problem to be achieved by the present invention is to provide a light emitting device made of light emitting diodes, which can be driven by directly connecting to an AC power source.

본 발명이 이루고자 하는 다른 기술적 과제는, 교류전원에 직접 연결하여 구동시킬 수 있는 발광 소자를 제조하는 방법을 제공하는 데 있다.Another object of the present invention is to provide a method of manufacturing a light emitting device that can be driven by directly connecting to an AC power source.

상기 기술적 과제를 이루기 위하여, 본 발명의 일태양은 직렬연결된 복수개의 발광셀들을 갖는 발광소자를 제공한다. 본 발명의 일 태양에 따른 상기 발광소자는 기판 상에 형성된 버퍼층을 포함한다. 복수개의 막대형상의 발광셀들이 상기 상기 버퍼층 상에 서로 이격되어 위치한다. 상기 복수개의 발광셀들은 각각 N층, 활성층 및 P층 을 구비한다. 한편, 전선들이 상기 이격된 발광셀들을 직렬 또는 병렬 연결한다. 이에 따라, 직렬 연결된 발광셀들의 어레이들을 서로 반대방향으로 흐르는 전류에 의해 구동되도록 연결하므로써, 교류전원을 사용하여 직접 구동시킬 수 있는 발광소자를 제공할 수 있다.In order to achieve the above technical problem, an aspect of the present invention provides a light emitting device having a plurality of light emitting cells connected in series. The light emitting device according to an aspect of the present invention includes a buffer layer formed on a substrate. A plurality of rod-shaped light emitting cells are spaced apart from each other on the buffer layer. Each of the plurality of light emitting cells includes an N layer, an active layer, and a P layer. Meanwhile, wires connect the spaced light emitting cells in series or in parallel. Accordingly, by connecting the array of light-emitting cells connected in series to be driven by the current flowing in the opposite direction, it is possible to provide a light emitting device that can be driven directly by using an AC power source.

본 발명의 발광 소자는 하나의 기판 상에 복수개의 발광 다이오드들을 갖는다. 따라서, 상기 "발광셀"은 하나의 기판 상에 형성된 복수개의 발광 다이오드들 각각을 의미한다. 또한, "직렬 발광셀 어레이"는 다수의 발광셀들이 직렬로 연결된 구조를 의미한다.The light emitting device of the present invention has a plurality of light emitting diodes on one substrate. Therefore, the "light emitting cell" means each of the plurality of light emitting diodes formed on one substrate. In addition, the "serial light emitting cell array" means a structure in which a plurality of light emitting cells are connected in series.

한편, 상기 전선과 상기 P층 사이에 전극이 개재될 수 있다. 상기 전극은 P층과 오믹 콘택을 형성하여 접합저항을 낮춘다.On the other hand, an electrode may be interposed between the wire and the P layer. The electrode forms a ohmic contact with the P layer to lower the junction resistance.

상기 다른 기술적 과제를 이루기 위하여, 본 발명의 다른 태양은 직렬연결된 복수개의 발광셀들을 갖는 발광소자를 제조하는 방법을 제공한다. 본 발명의 다른 태양에 따른 상기 제조방법은 기판 상에 버퍼층을 형성하는 것을 포함한다. 상기 버퍼층 상에 각각 N층, 활성층 및 P층이 순차적으로 형성된 복수개의 적층막대 발광셀들을 형성한다. 그 후, 상기 N층들의 일부가 노출될 때 까지 상기 P층 및 상기 활성층들의 일부를 차례로 식각한다. 그 결과, 복수개의 발광셀들이 형성된다. 이에 더하여, 상기 노출된 N층들과 상기 식각된 P층을 연결하는 전선들이 형성되어 상기 복수개의 발광셀들이 직렬 또는 병렬로 연결된다. 본 발명의 다른 태양에 따르면, 교류전원에 직접 연결하여 구동될 수 있는 직렬연결된 복수개의 발광셀들을 갖는 발광소자를 제공할 수 있다. 또한, 상기 버퍼층 상에 서로 이격된 적층막대들을 형성할 수 있어, 발광셀들을 분리시키기 위한 식각공정이 생략될 수 있다.Another aspect of the present invention provides a method of manufacturing a light emitting device having a plurality of light emitting cells connected in series. The manufacturing method according to another aspect of the present invention includes forming a buffer layer on a substrate. A plurality of stacked bar light emitting cells in which N layers, active layers, and P layers are sequentially formed are formed on the buffer layer. Thereafter, the P layer and some of the active layers are sequentially etched until some of the N layers are exposed. As a result, a plurality of light emitting cells are formed. In addition, wires connecting the exposed N layers and the etched P layer are formed to connect the plurality of light emitting cells in series or in parallel. According to another aspect of the present invention, it is possible to provide a light emitting device having a plurality of light emitting cells connected in series that can be driven by being connected directly to an AC power source. In addition, since the stacked bars spaced apart from each other on the buffer layer can be formed, the etching process for separating the light emitting cells can be omitted.

한편, 상기 절연막을 형성한 후, 상기 P층 상에 전극이 형성될 수 있다. 상기 전극은 P층과 오믹 콘택을 형성하여 접합저항을 감소시킨다.On the other hand, after forming the insulating film, an electrode may be formed on the P layer. The electrode forms an ohmic contact with the P layer to reduce the junction resistance.

본 발명의 실시예들에 따르면, 발광 다이오드들로 이루어지면서도, 교류전원에 직접 연결하여 구동시킬 수 있는 발광소자를 제공할 수 있다. 따라서, 가정용 교류전원을 사용하여 상기 발광소자를 일반조명용으로 사용할 수 있다. 또한, 교류전원에 직접 연결하여 구동시킬 수 있는 발광 소자를 제조하는 방법을 제공할 수 있다. 이 방법에 따르면, 발광셀들을 분리하기 위한 식각공정을 생략할 수 있다.According to embodiments of the present invention, it is possible to provide a light emitting device which is made of light emitting diodes and which can be driven by being connected directly to an AC power source. Therefore, the light emitting device can be used for general lighting using a household AC power source. In addition, it is possible to provide a method of manufacturing a light emitting device that can be driven by directly connecting to an AC power source. According to this method, the etching process for separating the light emitting cells can be omitted.

도 1은 본 발명의 일 실시예에 따른 직렬 연결된 복수개의 발광셀들을 갖는 발광 소자의 동작원리를 설명하기 위한 회로도이다.
도 2는 본 발명의 일 실시예에 따른 직렬 연결된 복수개의 발광셀들을 갖는 발광소자를 제조하는 방법을 설명하기 위한 순서도이다.
도 3a 내지 도 5는 본 발명의 일 실시예에 따른 직렬 연결된 복수개의 발광셀들을 갖는 발광소자를 제조하는 방법을 설명하기 위한 단면도들이다. 한편, 도 3b는 도 3a의 사시도이다.
1 is a circuit diagram illustrating an operation principle of a light emitting device having a plurality of light emitting cells connected in series according to an embodiment of the present invention.
2 is a flowchart illustrating a method of manufacturing a light emitting device having a plurality of light emitting cells connected in series according to an embodiment of the present invention.
3A to 5 are cross-sectional views illustrating a method of manufacturing a light emitting device having a plurality of light emitting cells connected in series according to an embodiment of the present invention. 3B is a perspective view of FIG. 3A.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described embodiments of the present invention;

다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.The following embodiments are provided as examples to ensure that the spirit of the present invention can be fully conveyed to those skilled in the art. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, and the like of the components may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 1은 본 발명의 일 실시예에 따른 복수개의 발광셀들을 갖는 발광 소자의 동작원리를 설명하기 위한 회로도이다.1 is a circuit diagram illustrating an operation principle of a light emitting device having a plurality of light emitting cells according to an embodiment of the present invention.

도 1을 참조하면, 발광셀들(51a, 51b, 51c)이 직렬 연결되어 제1 직렬 어레이(51)를 형성하고, 또 다른 발광셀들(53a, 53b, 53c)이 직렬 연결되어 제2 직렬 어레이(53)를 형성한다.Referring to FIG. 1, light emitting cells 51a, 51b, and 51c are connected in series to form a first serial array 51, and another light emitting cells 53a, 53b, and 53c are connected in series to form a second series. The array 53 is formed.

상기 제1 및 제2 직렬 어레이들(51, 53)의 양 단부들은 각각 교류전원(55) 및 접지에 연결된다. 상기 제1 및 제2 직렬 어레이들은 교류전원(55)과 접지 사이에서 병렬로 연결된다. 즉, 상기 제1 및 제2 직렬 어레이들의 양 단부들은 서로 전기적으로 연결된다.Both ends of the first and second series arrays 51 and 53 are connected to the AC power source 55 and the ground, respectively. The first and second series arrays are connected in parallel between the AC power source 55 and ground. That is, both ends of the first and second series arrays are electrically connected to each other.

한편, 상기 제1 및 제2 직렬 어레이들(51, 53)은 서로 반대 방향으로 흐르는 전류에 의해 발광셀들이 구동되도록 배치된다. 즉, 도시한 바와 같이, 제1 직렬 어레이(51)에 포함된 발광셀들의 양극(anode) 및 음극(cathode)과 제2 직렬 어레이(53)에 포함된 발광셀들의 양극 및 음극은 서로 반대 방향으로 배치된다.Meanwhile, the first and second series arrays 51 and 53 are arranged to drive the light emitting cells by currents flowing in opposite directions. That is, as illustrated, the anode and cathode of the light emitting cells included in the first series array 51 and the anode and the cathode of the light emitting cells included in the second series array 53 are opposite to each other. Is placed.

따라서, 교류전원(55)이 양의 위상일 경우, 상기 제1 직렬 어레이(51)에 포함된 발광셀들이 턴온되어 발광하며, 제2 직렬 어레이(53)에 포함된 발광셀들은 턴오프된다. 이와 반대로, 교류전원(55)이 음의 위상일 경우, 상기 제1 직렬 어레이(51)에 포함된 발광셀들이 턴오프되고, 제2 직렬 어레이(53)에 포함된 발광셀들이 턴온된다.Therefore, when the AC power source 55 is in a positive phase, the light emitting cells included in the first series array 51 are turned on to emit light, and the light emitting cells included in the second series array 53 are turned off. On the contrary, when the AC power source 55 is in a negative phase, the light emitting cells included in the first series array 51 are turned off, and the light emitting cells included in the second series array 53 are turned on.

결과적으로, 상기 제1 및 제2 직렬 어레이들(51, 53)이 교류전원에 의해 턴온 및 턴오프를 교대로 반복함으로써, 상기 제1 및 제2 직렬 어레이들을 포함하는 발광 소자는 연속적으로 빛을 방출한다.As a result, the first and second series arrays 51 and 53 alternately turn on and off by AC power so that the light emitting device including the first and second series arrays continuously emits light. Release.

하나의 발광 다이오드로 구성된 발광칩들을 도 1의 회로와 같이 연결하여 교류전원을 사용하여 구동시킬 수 있으나, 발광칩들이 점유하는 공간이 증가한다. 그러나, 본 발명의 발광 소자는 하나의 칩에 교류전원을 연결하여 구동시킬 수 있으므로, 발광 소자가 점유하는 공간이 증가하지 않는다.The light emitting chips consisting of one light emitting diode may be connected and driven using an AC power source as in the circuit of FIG. 1, but the space occupied by the light emitting chips increases. However, since the light emitting device of the present invention can be driven by connecting an AC power source to one chip, the space occupied by the light emitting device does not increase.

한편, 도 1의 회로는 상기 제1 및 제2 직렬 어레이들의 양단부들이 교류전원(55) 및 접지에 각각 연결되도록 구성하였으나, 상기 양단부들이 교류전원의 양 단자에 연결되도록 구성할 수도 있다. 또한, 상기 제1 및 제2 직렬 어레이들은 각각 세 개의 발광셀들로 구성되어 있으나, 이는 설명을 돕기 위한 예시이고, 발광셀들의 수는 필요에 따라 더 증가될 수 있다. 그리고, 상기 직렬 어레이들의 수도 더 증가될 수 있다.Meanwhile, the circuit of FIG. 1 is configured such that both ends of the first and second series arrays are connected to the AC power source 55 and the ground, respectively, but the both ends may be connected to both terminals of the AC power source. In addition, the first and second series arrays are each composed of three light emitting cells, but this is only an example to help explain, and the number of light emitting cells may be further increased as necessary. In addition, the number of the serial arrays may be further increased.

도 2는 본 발명의 일 실시예에 따른 직렬연결된 복수개의 발광셀들을 갖는 발광소자를 제조하는 방법을 설명하기 위한 순서도이고, 도 3a 내지 도 5는 상기 순서도에 따라 발광소자를 제조하는 방법을 설명하기 위한 단면도들이다. 한편, 도 3b는 도 3a의 사시도이다.2 is a flowchart illustrating a method of manufacturing a light emitting device having a plurality of light emitting cells connected in series according to an embodiment of the present invention, and FIGS. 3A to 5 illustrate a method of manufacturing a light emitting device according to the flowchart. Sections for doing so. 3B is a perspective view of FIG. 3A.

도 2 및 도 3a를 참조하면, 발광셀들을 형성할 기판(21)을 준비한다(단계 1). 상기 기판(21)은 사파이어(Al2O3), 탄화실리콘(SiC), 산화아연(ZnO), 실리콘(Si), 갈륨비소(GaAs), 갈륨인(GaP), 산화 리튬-알루미늄(LiAl2O3), 질화붕산(BN), 질화알루미늄(AlN) 또는 질화갈륨(GaN) 기판일 수 있다. 상기 기판(21)은 그 위에 형성될 반도체층의 격자상수를 고려하여 선택된다. 예컨대, 상기 기판(21) 상에 GaN 계열의 반도체층이 형성될 경우, 상기 기판(21)은 사파이어 기판인 것이 바람직하다.2 and 3A, a substrate 21 on which light emitting cells are to be prepared is prepared (step 1). The substrate 21 may include sapphire (Al 2 O 3 ), silicon carbide (SiC), zinc oxide (ZnO), silicon (Si), gallium arsenide (GaAs), gallium phosphorus (GaP), and lithium aluminum-aluminum oxide (LiAl 2). O 3 ), boron nitride (BN), aluminum nitride (AlN) or gallium nitride (GaN) substrates. The substrate 21 is selected in consideration of the lattice constant of the semiconductor layer to be formed thereon. For example, when a GaN-based semiconductor layer is formed on the substrate 21, the substrate 21 is preferably a sapphire substrate.

상기 기판(21) 상에 버퍼층(23)을 형성한다(단계 3). 상기 버퍼층(23)은 그 위에 형성될 반도체층과 기판(21)의 격자 상수 차이에 따른 스트레스를 완화하기 위해 사용된다. 상기 버퍼층으로는 III-N계열 즉, AlN, GaN 또는 InN 등의 반도체층이 사용될 수 있다. 여기서, 상기 버퍼층(23)을 통해 과도한 전류가 흐르는 것을 방지하기 위해 불순물을 별도로 도핑하지 않는다. 상기 버퍼층(23)은 수소화물 기상 성장법(hidride vapor phase epitaxy; HVPE), 화학기상증착법(CVD) 또는 금속 유기화학 기상 증착법(MOCVD)을 사용하여 형성될 수 있다. 따라서, 상기 버퍼층(23)을 얇게 형성하는 것이 가능하다.A buffer layer 23 is formed on the substrate 21 (step 3). The buffer layer 23 is used to relieve stress due to the lattice constant difference between the semiconductor layer and the substrate 21 to be formed thereon. As the buffer layer, a semiconductor layer such as III-N series, that is, AlN, GaN or InN, may be used. In this case, impurities are not doped separately to prevent excessive current from flowing through the buffer layer 23. The buffer layer 23 may be formed using hydride vapor phase epitaxy (HVPE), chemical vapor deposition (CVD), or metal organic chemical vapor deposition (MOCVD). Therefore, it is possible to form the buffer layer 23 thinly.

상기 버퍼층(23) 상에 N형 반도체 막대(25), 활성층(27) 및 P형 반도체 막대(29)가 차례로 적층된 적층막대들(26)을 형성한다(단계 5). 상기 적층 막대들(26)은 HVPE, CVD 및 MOCVD를 사용하여 형성할 수 있다. 이때, 도 3b에 도시된 바와 같이, 상기 적층막대들(26)은 버퍼층(23) 상에 서로 이격되어 형성된다. 또한, 도 3b에 도시된 바와 같이, N형 반도체 막대(25)는 원통형 형상일 수 있으며, 또한 P형 반도체 막대(29)도 원통형 형상일 수 있다. 그리고, 상기 적층 막대들(26)은 원통형 형상일 수 있다.N-type semiconductor bars 25, active layer 27, and P-type semiconductor bars 29 are sequentially stacked on the buffer layer 23 to form stacked bars 26 (step 5). The stacked bars 26 can be formed using HVPE, CVD and MOCVD. In this case, as illustrated in FIG. 3B, the stacked bars 26 are formed to be spaced apart from each other on the buffer layer 23. In addition, as shown in FIG. 3B, the N-type semiconductor rod 25 may have a cylindrical shape, and the P-type semiconductor rod 29 may also have a cylindrical shape. In addition, the stacking bars 26 may have a cylindrical shape.

상기 N형 반도체 막대는 불순물, 예컨대 실리콘(Si)이 도핑된 GaN일 수 있으며, P형 반도체 막대는 불순물, 예컨대 마그네슘(Mg)이 도핑된 GaN일 수 있다. 한편, 상기 활성층(27)은 일반적으로 양자우물층과 장벽층이 반복적으로 형성된 다층막 구조를 갖는다. 상기 양자우물층과 장벽층은 AlxInyGa1 -x- yN(0≤x, y≤1, 0≤x+y≤1) 화합물을 사용하여 형성할 수 있으며, N형 또는 P형의 불순물이 주입될 수 있다.The N-type semiconductor rod may be GaN doped with an impurity such as silicon (Si), and the P-type semiconductor rod may be GaN doped with an impurity such as magnesium (Mg). On the other hand, the active layer 27 generally has a multilayer film structure in which a quantum well layer and a barrier layer are repeatedly formed. The quantum well layer and the barrier layer may be formed using an Al x In y Ga 1 −x− y N (0 ≦ x, y ≦ 1, 0 ≦ x + y ≦ 1) compound, and may be N-type or P-type. Impurities may be injected.

상기 적층막대들(26)을 갖는 기판 상에 절연막(31)을 형성하여 적층막대들(26) 사이의 빈 공간을 채운다(단계 7). 상기 절연막(31)은 화학기상증착법(CVD)을 사용하여 실리콘 산화막(SiO2)으로 형성될 수 있다. 화학기상증착법을 사용하여 충분한 두께의 실리콘 산화막을 형성한 후, 상기 적층막대들(26)의 상부면이 노출될 때까지 상기 절연막을 평탄화시킨다. 그 결과, 빈 공간을 채우는 절연막(31)이 형성되고, 상기 절연막의 상부면에 상기 적층막대들(26)이 노출된다.An insulating film 31 is formed on the substrate having the stacked bars 26 to fill empty spaces between the stacked bars 26 (step 7). The insulating layer 31 may be formed of a silicon oxide layer (SiO 2 ) using chemical vapor deposition (CVD). After chemical vapor deposition is used to form a silicon oxide film of sufficient thickness, the insulating film is planarized until the top surfaces of the stacked bars 26 are exposed. As a result, an insulating film 31 filling the empty space is formed, and the laminated bars 26 are exposed on the upper surface of the insulating film.

도 2 및 도 4를 참조하면, 상기 노출된 적층막대들(26) 상에 전극(33)을 형성할 수 있다. 전극(33)은 절연막(31)이 형성된 기판 상에 전극층을 형성하고, 이를 패터닝하여 형성할 수 있다. 상기 전극(33)은 P형 반도체 막대(29) 상에 형성되어, P형 반도체 막대(29)와 오믹 콘택을 형성한다.2 and 4, an electrode 33 may be formed on the exposed stacked bars 26. The electrode 33 may be formed by forming an electrode layer on the substrate on which the insulating layer 31 is formed and patterning the electrode layer. The electrode 33 is formed on the P-type semiconductor rod 29 to form an ohmic contact with the P-type semiconductor rod 29.

도 2 및 도 5를 참조하면, 상기 P형 반도체 막대(29) 및 활성층을 식각하여 N형 반도체 막대들(25)을 노출시킨다. 그 결과, N형 반도체 막대(25), 식각된 활성층(27a) 및 식각된 P형 반도체 막대(29a)를 포함하는 발광셀들(26a)이 형성된다(단계 11).2 and 5, the P-type semiconductor rod 29 and the active layer are etched to expose the N-type semiconductor rods 25. As a result, light emitting cells 26a including the N-type semiconductor rod 25, the etched active layer 27a, and the etched P-type semiconductor rod 29a are formed (step 11).

상기 P형 반도체 막대(29) 및 활성층(27)을 식각하는 동안, 인접한 절연막(31)이 식각될 수 있다. 또한, 상기 전극(33)이 본 식각공정 동안 형성될 수 있다. 즉, 상기 전극층을 형성한 후, 전극층과 함께 상기 P형 반도체 막대 및 상기 활성층을 차례로 식각하므로써 전극(33)이 형성될 수 있다. 이 경우, 상기 전극(33)을 형성하기 위한 별도의 패터닝 공정은 생략될 수 있다.While etching the P-type semiconductor rod 29 and the active layer 27, the adjacent insulating layer 31 may be etched. In addition, the electrode 33 may be formed during the present etching process. That is, after the electrode layer is formed, the electrode 33 may be formed by sequentially etching the P-type semiconductor rod and the active layer together with the electrode layer. In this case, a separate patterning process for forming the electrode 33 may be omitted.

그 후, 상기 N형 반도체 막대(25)와 식각된 P형 반도체 막대를 전기적으로 연결하는 금속배선들(35)을 형성한다(단계 13). 상기 금속배선들은 이웃하는 발광셀들(26a)을 직렬 연결하며, 이에 따라 직렬 발광셀 어레이가 형성된다. 상기 금속배선들은 N형 반도체 막대(25)와 전극(33)을 연결한다. 또한, 금속배선들(35)을 형성하기 전, 상기 노출된 N형 반도체 막대 상에 오믹콘택을 형성하기 위한 전극을 추가적으로 형성할 수도 있다.Thereafter, metal wires 35 are formed to electrically connect the N-type semiconductor rod 25 and the etched P-type semiconductor rod (step 13). The metal wires connect adjacent light emitting cells 26a in series, thereby forming a series light emitting cell array. The metal wires connect the N-type semiconductor rod 25 and the electrode 33. In addition, before forming the metal wires 35, an electrode for forming an ohmic contact may be additionally formed on the exposed N-type semiconductor bar.

한편, 상기 금속배선들이 P형 반도체 막대(29a)와 오믹 콘택을 형성하는 경우, 상기 전극(33)은 생략될 수 있다. Meanwhile, when the metal wires form an ohmic contact with the P-type semiconductor bar 29a, the electrode 33 may be omitted.

상기 금속배선들(35)은 에어 브리지(air bridge) 또는 층덮힘(step-coverage) 방식에 의해 형성될 수 있다. 한편, 동일한 발광셀(26a) 내의 N형 반도체 막대(25)와 P형 반도체 막대(29a), 그리고 N형 반도체 막대(25)와 활성층(27a)이 상기 금속배선(35)에 의해 직접 전기적으로 연결되는 것을 방지하기 위해 상기 P형 반도체 막대(29a) 및 활성층(27a)의 측벽에 스페이서(도시하지 않음)가 형성될 수 있다.The metal wires 35 may be formed by an air bridge or a step-coverage method. Meanwhile, the N-type semiconductor rod 25 and the P-type semiconductor rod 29a in the same light emitting cell 26a, and the N-type semiconductor rod 25 and the active layer 27a are directly and electrically connected by the metal wiring 35. Spacers (not shown) may be formed on sidewalls of the P-type semiconductor rod 29a and the active layer 27a to prevent them from being connected.

상기 금속배선들(35)에 의해 상기 기판(21) 상에 적어도 두개의 직렬 발광셀 어레이들이 형성될 수 있으며, 어레이들은 서로 반대방향으로 흐르는 전류에 의해 구동되도록 전원에 연결된다. 이에 따라, 교류전원에 직접 연결하여 구동시킬 수 있는 발광소자가 제조될 수 있다. 또한, 본 발명의 실시예에 따르면, 서로 이격된 적층막대들(26)을 형성하므로, 발광셀들을 전기적으로 분리하기 위한 식각공정을 생략할 수 있다.At least two series of light emitting cell arrays may be formed on the substrate 21 by the metal wires 35, and the arrays are connected to a power source to be driven by currents flowing in opposite directions. Accordingly, a light emitting device capable of driving by directly connecting to an AC power source can be manufactured. In addition, according to the embodiment of the present invention, since the stacked bars 26 are spaced apart from each other, an etching process for electrically separating the light emitting cells may be omitted.

이하, 본 발명의 일 태양에 따른 발광소자의 구조를 상세히 설명한다.Hereinafter, the structure of a light emitting device according to an aspect of the present invention will be described in detail.

다시 도 5를 참조하면, 상기 발광소자는 기판(21)을 포함한다. 상기 기판(21)은 사파이어 기판일 수 있다. 상기 기판 상에 버퍼층(23)이 위치한다. 상기 버퍼층(23)은 MOCVD를 사용하여 형성된 GaN일 수 있다.Referring back to FIG. 5, the light emitting device includes a substrate 21. The substrate 21 may be a sapphire substrate. The buffer layer 23 is positioned on the substrate. The buffer layer 23 may be GaN formed using MOCVD.

상기 버퍼층(21) 상에 서로 이격된 복수개의 발광셀들(26a)이 위치한다. 상기 발광셀들은 각각 N형 반도체 막대(25), 식각된 P형 반도체 막대(29a) 및 상기 N형 반도체 막대와 P형 반도체 막대 사이에 개재된 식각된 활성층(27a)을 포함한다. A plurality of light emitting cells 26a spaced apart from each other are disposed on the buffer layer 21. Each of the light emitting cells includes an N-type semiconductor bar 25, an etched P-type semiconductor bar 29a, and an etched active layer 27a interposed between the N-type semiconductor bar and the P-type semiconductor bar.

상기 N형 반도체 막대들은 N형 불순물, 예컨대 Si이 도핑된 GaN일 수 있으며, 상기 P형 반도체 막대(29a)는 P형 불순물, 예컨대 Mg가 도핑된 GaN일 수 있다. 또한, 상기 식각된 활성층(27a)은 양자우물층과 장벽층이 반복적으로 형성된 다층막 구조를 가질 수 있다. 상기 양자우물층과 장벽층은 AlxInyGa1 -x- yN(0≤x, y≤1, 0≤x+y≤1) 화합물을 사용하여 형성할 수 있으며, N형 또는 P형의 불순물이 주입될 수 있다.The N-type semiconductor rods may be N-type impurities such as GaN doped with Si, and the P-type semiconductor rods 29a may be P-type impurities such as GaN doped with Mg. In addition, the etched active layer 27a may have a multilayer structure in which a quantum well layer and a barrier layer are repeatedly formed. The quantum well layer and the barrier layer may be formed using an Al x In y Ga 1 −x− y N (0 ≦ x, y ≦ 1, 0 ≦ x + y ≦ 1) compound, and may be N-type or P-type. Impurities may be injected.

상기 활성층(27a) 및 P형 반도체 막대(29a)는 상기 N형 반도체 막대(25)에 비해 작은 면적을 갖는다. 따라서, 상기 N형 반도체 막대(25)의 일부가 노출된다. 금속배선들(35)이 상기 노출된 N형 반도체 막대들(25)과 P형 반도체 막대들(29a)을 각각 연결하여 직렬 연결된 발광셀 어레이들을 형성한다.The active layer 27a and the P-type semiconductor rod 29a have a smaller area than the N-type semiconductor rod 25. Thus, a portion of the N-type semiconductor rod 25 is exposed. Metal wires 35 connect the exposed N-type semiconductor bars 25 and P-type semiconductor bars 29a, respectively, to form light emitting cell arrays connected in series.

도시한 바와 같이, 상기 발광셀들(26a)은 일직선 상에서 직렬 연결될 수 있으나, 이에 한정되는 것은 아니며, 상기 기판(21) 상에서 지그재그로 연결될 수 있다.As shown, the light emitting cells 26a may be connected in series in a straight line, but are not limited thereto and may be connected in a zigzag manner on the substrate 21.

한편, 상기 금속배선들(35)과 P형 반도체 막대(29a) 사이에 전극(33)이 개재될 수 있다. 상기 전극(33)은 P형 반도체 막대(29a)와 오믹 콘택을 형성하여 접합저항을 감소시킨다.Meanwhile, an electrode 33 may be interposed between the metal wires 35 and the P-type semiconductor bar 29a. The electrode 33 forms an ohmic contact with the P-type semiconductor rod 29a to reduce the junction resistance.

또한, 상기 발광셀들(26a)과 금속배선들(35) 사이에 절연막(31)이 개재될 수 있다. 상기 절연막(31)은 실리콘 산화막일 수 있다. 이에 더하여, 상기 금속배선들(35)과 상기 식각된 P형 반도체 막대(29a) 및 식각된 활성층(27a) 사이에 스페이서(도시하지 않음)가 개재될 수 있다. 상기 스페이서는 금속배선과 P형 반도체 막대(29a) 및 활성층(27a)을 이격시키기 위해 채택될 수 있다.In addition, an insulating layer 31 may be interposed between the light emitting cells 26a and the metal wires 35. The insulating layer 31 may be a silicon oxide layer. In addition, a spacer (not shown) may be interposed between the metal wires 35, the etched P-type semiconductor rod 29a, and the etched active layer 27a. The spacer may be adopted to separate the metal wiring from the P-type semiconductor rod 29a and the active layer 27a.

21: 기판, 23: 버퍼층,
25: N형 반도체 막대, 26a: 발광셀,
27a: 식각된 활성층, 29a: 식각된 P형 반도체 막대,
31: 절연막, 33: 전극,
35: 금속배선
21: substrate, 23: buffer layer,
25: N-type semiconductor rod, 26a: light emitting cell,
27a: etched active layer, 29a: etched P-type semiconductor rod,
31: insulating film, 33: electrode,
35: metal wiring

Claims (14)

기판 상에 형성된 버퍼층;
상기 버퍼층 상에 막대형상으로 상호 이격되게 형성되고, 각각이 N층, 활성층 및 P층을 구비하는 복수개의 발광셀들;
상기 이격된 발광셀들을 직렬 연결하여 발광셀들의 제1 직렬 어레이를 형성하는 전선들을 포함하고,
상기 N층 및 P층 중 적어도 하나는 원통형 막대 형상이고,
상기 활성층 및 P층 각각은 상기 버퍼층으로부터 멀어지는 방향으로 연장하는 측면을 포함하되, 상기 활성층의 측면 및 상기 P층의 측면은 식각된 표면이고,
상기 버퍼층으로부터 멀어지는 방향으로 연장하는 상기 N층의 표면의 적어도 일부는 비식각 표면인 발광소자.
A buffer layer formed on the substrate;
A plurality of light emitting cells formed on the buffer layer so as to be spaced apart from each other, each having an N layer, an active layer, and a P layer;
Wires that connect the spaced light emitting cells in series to form a first series array of light emitting cells;
At least one of the N layer and the P layer is a cylindrical rod shape,
Each of the active layer and the P layer includes a side extending in a direction away from the buffer layer, the side of the active layer and the side of the P layer is an etched surface,
At least a portion of the surface of the N layer extending in a direction away from the buffer layer is an unetched surface.
청구항 1에 있어서,
상기 버퍼층은 III-N계 물질인 것을 특징으로 하는 발광소자.
The method according to claim 1,
The buffer layer is a light emitting device, characterized in that the III-N-based material.
청구항 1에 있어서,
상기 막대형상의 발광셀들은 질화갈륨계 화합물로 형성된 것을 특징으로 하는 발광소자.
The method according to claim 1,
Wherein the rod-shaped light emitting cells are formed of a gallium nitride compound.
청구항 1에 있어서,
상기 발광셀들 사이의 빈공간을 채우는 절연막을 더 포함하는 발광소자.
The method according to claim 1,
The light emitting device further comprises an insulating film filling the empty space between the light emitting cells.
청구항 4에 있어서, 상기 P층의 상부면은 상기 절연막의 상부면과 동일 평면을 이루는 발광소자.The light emitting device of claim 4, wherein an upper surface of the P layer is coplanar with an upper surface of the insulating layer. 청구항 1에 있어서,
상기 버퍼층 상에 막대형상으로 상호 이격되게 형성되고, 각각이 N층, 활성층 및 P층을 구비하는 복수개의 제2 발광셀들; 및
상기 이격된 발광셀들을 직렬 연결하여 상기 제2 발광셀들의 제2 직렬 어레이를 형성하는 전선들을 포함하고,
상기 발광셀들의 제1 직렬 어레이는 교류 전원의 양의 위상에 의해 구동되고, 상기 제2 발광셀들의 제2 직렬 어레이는 상기 교류 전원의 음의 위상에 의해 구동되도록 배치된 것을 특징으로 하는 발광소자.
The method according to claim 1,
A plurality of second light emitting cells formed on the buffer layer so as to be spaced apart from each other, each having an N layer, an active layer, and a P layer; And
Wires that connect the spaced light emitting cells in series to form a second series array of the second light emitting cells;
Wherein the first series array of light emitting cells is driven by a positive phase of AC power, and the second series array of second light emitting cells is arranged to be driven by a negative phase of AC power. .
기판 상에 버퍼층을 형성하고,
상기 버퍼층 상에 복수개의 적층 막대 형상의 발광셀들을 형성하되, 상기 발광셀들 각각은 상기 버퍼층으로부터 N층, 활성층 및 P층을 갖고,
상기 N층들이 부분적으로 노출될 때까지 상기 P층들 및 활성층들을 식각하고,
전선들을 통해 상기 N층들의 노출된 부분들 각각을 인접한 발광셀의 P층에 연결하는 것을 포함하되,
상기 N층 및 P층 중 적어도 하나는 원통형 막대 형상이고,
상기 활성층 및 P층 각각은 상기 버퍼층으로부터 멀어지는 방향으로 연장하는 측면을 포함하되, 상기 활성층의 측면 및 상기 P층의 측면은 식각된 표면이고,
상기 버퍼층으로부터 멀어지는 방향으로 연장하는 상기 N층의 표면의 적어도 일부는 비식각 표면인 발광소자 제조 방법.
Forming a buffer layer on the substrate,
Forming a plurality of stacked rod-shaped light emitting cells on the buffer layer, each of the light emitting cells has an N layer, an active layer and a P layer from the buffer layer,
Etching the P layers and the active layers until the N layers are partially exposed,
Connecting each of the exposed portions of the N layers to the P layer of an adjacent light emitting cell via wires,
At least one of the N layer and the P layer is a cylindrical rod shape,
Each of the active layer and the P layer includes a side extending in a direction away from the buffer layer, the side of the active layer and the side of the P layer is an etched surface,
At least a portion of the surface of the N layer extending in a direction away from the buffer layer is a non-etched surface.
삭제delete 삭제delete 청구항 7에 있어서,
절연막을 형성하는 것을 더 포함하되,
상기 버퍼층의 상부면은 제1 영역들 및 상기 제1 영역들을 둘러싸는 제2 영역을 포함하고, 상기 발광셀들은 각각 상기 제1 영역들에서 직접 상기 버퍼층의 상부면 상에 형성되고, 상기 절연막은 상기 제2 영역에서 직접 상기 버퍼층의 상부면 상에 형성되는 발광소자 제조 방법.
The method of claim 7,
Further comprising forming an insulating film,
The upper surface of the buffer layer includes first regions and a second region surrounding the first regions, and the light emitting cells are respectively formed on the upper surface of the buffer layer directly in the first regions, and the insulating layer is The light emitting device manufacturing method is formed on the upper surface of the buffer layer directly in the second region.
청구항 10에 있어서,
상기 발광셀들의 일부를 노출시키고,
상기 발광셀들의 노출된 일부 상에 전극층을 형성하고,
상기 전극층을 패터닝하여 상기 각 발광셀들 상에 전극을 형성하는 것을 더 포함하는 발광소자 제조 방법.
The method of claim 10,
Expose some of the light emitting cells,
Forming an electrode layer on the exposed part of the light emitting cells,
And forming an electrode on the light emitting cells by patterning the electrode layer.
청구항 10에 있어서,
상기 발광셀들의 일부를 노출시키고,
상기 발광셀들의 노출된 일부 상에 전극층을 형성하고,
상기 전극층과 상기 복수의 발광셀들의 P층 및 활성층을 차례로 패터닝하는 것을 더 포함하되,
상기 전극층을 패터닝함으로써 상기 각 발광셀들 상에 전극이 형성되는 발광소자 제조 방법.
The method of claim 10,
Expose some of the light emitting cells,
Forming an electrode layer on the exposed part of the light emitting cells,
Further comprising the step of patterning the electrode layer and the P layer and the active layer of the plurality of light emitting cells in sequence,
A method of manufacturing a light emitting device in which an electrode is formed on each of the light emitting cells by patterning the electrode layer.
청구항 12에 있어서,
상기 전선들은 금속 배선이고,
상기 절연막은 상기 금속 배선과 상기 발광셀들 각각의 측면 사이에 개재된 발광소자 제조 방법.
The method of claim 12,
The wires are metal wires,
The insulating layer is a light emitting device manufacturing method interposed between the metal wiring and the side of each of the light emitting cells.
청구항 13에 있어서,
인접한 발광셀들의 N층과 P층을 연결함으로써 적어도 두개의 발광셀들의 직렬 어레이들을 형성하고,
상기 적어도 두개의 직렬 어레이들을 역병렬 연결하는 것을 더 포함하고,
상기 발광소자는 교류전원을 이용하여 구동되는 발광소자 제조 방법.
The method according to claim 13,
By connecting the N and P layers of adjacent light emitting cells to form a series array of at least two light emitting cells,
Anti-parallel coupling the at least two series arrays,
The light emitting device is a light emitting device manufacturing method that is driven using an AC power source.
KR1020110069089A 2011-07-12 2011-07-12 Light emitting device and method of fabricating the same KR101221336B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110069089A KR101221336B1 (en) 2011-07-12 2011-07-12 Light emitting device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110069089A KR101221336B1 (en) 2011-07-12 2011-07-12 Light emitting device and method of fabricating the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020050007310A Division KR101138944B1 (en) 2005-01-26 2005-01-26 Light emitting device having a plurality of light emitting cells connected in series and method of fabricating the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020120044618A Division KR101308129B1 (en) 2012-04-27 2012-04-27 Light emitting device and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20110085963A KR20110085963A (en) 2011-07-27
KR101221336B1 true KR101221336B1 (en) 2013-01-21

Family

ID=44922621

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110069089A KR101221336B1 (en) 2011-07-12 2011-07-12 Light emitting device and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR101221336B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410942B1 (en) * 1999-12-03 2002-06-25 Cree Lighting Company Enhanced light extraction through the use of micro-LED arrays
JP2004006582A (en) * 2002-04-12 2004-01-08 Shiro Sakai Light emitting device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410942B1 (en) * 1999-12-03 2002-06-25 Cree Lighting Company Enhanced light extraction through the use of micro-LED arrays
JP2004006582A (en) * 2002-04-12 2004-01-08 Shiro Sakai Light emitting device

Also Published As

Publication number Publication date
KR20110085963A (en) 2011-07-27

Similar Documents

Publication Publication Date Title
KR101138944B1 (en) Light emitting device having a plurality of light emitting cells connected in series and method of fabricating the same
JP5193048B2 (en) Light emitting device having vertically stacked light emitting diodes
US7704771B2 (en) Light emitting device, method of manufacturing the same and monolithic light emitting diode array
EP2074667B1 (en) Light emitting diode having light emitting cell with different size and light emitting device thereof
JP5711874B2 (en) LED chip level package
US7772601B2 (en) Light emitting device having a plurality of light emitting cells and method of fabricating the same
KR100721454B1 (en) Light emitting device for ac power operation having photonic crystal structure and method of fbbricating the same
CN112397626B (en) Light-emitting diode
US20130015465A1 (en) Nitride semiconductor light-emitting device
KR100716645B1 (en) Light emitting device having vertically stacked light emitting diodes
KR100765385B1 (en) Light emitting device having arrayed cells
KR20060090446A (en) Light emitting device having a plurality of light emitting cells insulated from a substrate and method of fabricating the same
JPWO2005029587A1 (en) Nitride semiconductor device
KR20110132160A (en) Semiconductor light emitting diode and method of manufacturing thereof
KR101138946B1 (en) Light emitting device having a plurality of light emitting cells and method of fabricating the same
KR101221336B1 (en) Light emitting device and method of fabricating the same
KR101308129B1 (en) Light emitting device and method of fabricating the same
KR100599014B1 (en) Light emitting device having repetition of foreign type semiconductor layers and method of fabricating the same
KR20120031358A (en) Semiconductor light emitting device and manufacturing method thereof
US20130299774A1 (en) Light-emitting diode device and a method of manufacturing the same
TWI488295B (en) Light-emitting diode array and method for manufacturing the same

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161212

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171211

Year of fee payment: 6