KR101214660B1 - An method for adaptively controlling compensation of equalizer - Google Patents

An method for adaptively controlling compensation of equalizer Download PDF

Info

Publication number
KR101214660B1
KR101214660B1 KR1020110030910A KR20110030910A KR101214660B1 KR 101214660 B1 KR101214660 B1 KR 101214660B1 KR 1020110030910 A KR1020110030910 A KR 1020110030910A KR 20110030910 A KR20110030910 A KR 20110030910A KR 101214660 B1 KR101214660 B1 KR 101214660B1
Authority
KR
South Korea
Prior art keywords
data
equalizer
compensation
phase
signal
Prior art date
Application number
KR1020110030910A
Other languages
Korean (ko)
Other versions
KR20120113153A (en
Inventor
강진구
김태호
Original Assignee
인하대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인하대학교 산학협력단 filed Critical 인하대학교 산학협력단
Priority to KR1020110030910A priority Critical patent/KR101214660B1/en
Publication of KR20120113153A publication Critical patent/KR20120113153A/en
Application granted granted Critical
Publication of KR101214660B1 publication Critical patent/KR101214660B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878Line equalisers; line build-out devices
    • H04L25/03885Line equalisers; line build-out devices adaptive

Abstract

본 발명은 등화기의 보상 크기를 적응형으로 결정 및 제어하는 방법에 관한 것으로서, 보다 구체적으로는 데이터 패턴에 의존적으로 나타나는 지터성분으로부터 등화기의 계수를 제어하는 것을 그 구성상의 특징으로 한다.
본 발명에서 제안하고 있는 데이터 패턴에 의존적으로 나타나는 지터 정보를 추출하여 등화기의 보상 크기를 제어하기 위한 적응형 방법에 따르면, 등화기의 정확한 보상이 가능하다. 또한, 본 발명에 따르면, 클록 듀티 비에 무관한 소수의 클록 위상만을 사용함으로써, 유사한 기능을 가진 위상 검출기와 결합된 구조는 구현 면적이 작고 전력 소모를 낮출 수 있다.
The present invention relates to a method for adaptively determining and controlling the compensation magnitude of an equalizer, and more particularly, to controlling the coefficient of the equalizer from jitter components appearing depending on the data pattern.
According to the adaptive method for controlling the compensation amount of the equalizer by extracting jitter information depending on the data pattern proposed in the present invention, accurate compensation of the equalizer is possible. Further, according to the present invention, by using only a few clock phases irrespective of the clock duty ratio, a structure combined with a phase detector having a similar function can have a small implementation area and lower power consumption.

Description

등화기의 보상 크기를 적응형으로 결정 및 제어하는 방법{AN METHOD FOR ADAPTIVELY CONTROLLING COMPENSATION OF EQUALIZER}How to adaptively determine and control the equalizer's compensation magnitude {AN METHOD FOR ADAPTIVELY CONTROLLING COMPENSATION OF EQUALIZER}

본 발명은 등화기의 보상 크기를 적응형으로 결정 및 제어하는 방법에 관한 것으로서, 보다 구체적으로는 데이터 패턴에 의존적으로 나타나는 지터성분으로부터 등화기의 보상 크기를 적응형으로 결정 및 제어하는 방법에 관한 것이다.The present invention relates to a method for adaptively determining and controlling the compensation size of an equalizer. More particularly, the present invention relates to a method for adaptively determining and controlling the compensation size of an equalizer from jitter components that depend on data patterns. will be.

전송선로 매체의 물리적인 특성(표피효과, 유전율 손실)으로 인해 송수신기의 매체로 사용하기 위한 주파수 대역폭이 제한되며, 이 제한된 대역폭은 전송선로의 데이터 전송속도를 결정짓는 중요한 요소이다. 기존의 물리적인 특성으로 인해 제한된 전송선로의 대역폭을 확장시켜 데이터의 전송속도를 향상시킬 수 있는 방법으로 등화기법(Equalization)을 사용한다. 매체의 물리적인 특성은 환경(전송선로 길이, 온도, 열화)에 따라 변화하기 때문에 정확한 예측이 어렵지만, 적응형 알고리즘(Adaptive Algorithm)을 통해 전송선로의 손실량을 측정하고 보상의 크기를 결정하게 될 경우 등화기의 보상 크기를 최적화할 수 있다. 대표적인 적응형 알고리즘으로 최소평균제곱(Least Mean Square; LMS) 기법과 지터 측정 알고리즘(Jitter Measurement) 기법이 사용된다. 데이터의 전송속도가 증가할수록 수신되는 데이터의 지터 성분은 클록 및 데이터 복원 회로와 같은 수신기의 성능에 영향을 미치기 때문에 전압 마진(Vertical Voltage margin)보다는 시간 마진(Horizontal Time margin)을 향상시킬 수 있는 지터 감소 알고리즘의 중요성이 더욱 커지고 있다.
Due to the physical characteristics of the transmission line medium (skin effect, loss of dielectric constant), the frequency bandwidth for use as the medium of the transceiver is limited, which is an important factor in determining the data transmission speed of the transmission line. Due to the existing physical characteristics, the equalization technique is used to improve the data transmission speed by extending the bandwidth of the limited transmission line. Accurate prediction is difficult because the physical characteristics of the medium change according to the environment (transmission line length, temperature, deterioration) .However, when the loss of the transmission line is measured and the amount of compensation is determined by adaptive algorithm. The compensation magnitude of the equalizer can be optimized. Representative adaptive algorithms include Least Mean Square (LMS) and Jitter Measurement. As the data rate increases, the jitter component of the received data affects the performance of the receiver, such as the clock and data recovery circuitry, which can improve the time margin rather than the vertical margin. Reduction algorithms are becoming more important.

종래의 등화기로 보상된 데이터의 최소 펄스 폭을 측정하여 등화기의 보상 크기를 제어하는 지터 측정 알고리즘 기법은, 등화기를 통과한 데이터의 최소 펄스 폭과 이상적인 데이터의 최소 펄스 폭을 비교하여 보상의 정도를 판단한다. 기준이 되는 이상적인 펄스 폭은 클록의 다중 위상을 이용하여 생성한다. 이상적인 데이터의 펄스 폭보다 클 경우 과도한 보상 상태를, 작을 경우 과소한 보상 상태를 나타내며, 측정된 결괏값을 이용하여 등화기의 계수를 변화시켜 최적화된 펄스 폭을 유지하도록 제어한다.
The jitter measurement algorithm technique that controls the equalizer's compensation magnitude by measuring the minimum pulse width of the data compensated by the conventional equalizer, compares the minimum pulse width of the ideal data with the minimum pulse width of the ideal data and the degree of compensation. Judge. The ideal pulse width as a reference is generated using multiple phases of the clock. If it is larger than the pulse width of the ideal data, it indicates excessive compensation state, and if it is small, it indicates excessive compensation state. The measured equalization value is used to control the equalizer coefficient to maintain the optimized pulse width.

기존에 제안된 데이터 최소 펄스 폭을 검출하는 방법은 다음과 같은 문제점이 있다. 이상적인 기준 데이터 펄스 폭의 생성은 클록의 듀티 비(Duty ratio)가 50%로 정확하지 않거나 레이아웃 부정합(layout mismatch)으로 인한 클록 위상들 간의 지연 차이(skew) 등에 의해 변화하며, 이는 보상의 크기가 최적화되는 것을 방해하는 요인이 된다. 또한, 이상적인 기준 데이터 폭(ideal reference pulse width)을 생성해 내기 위해 다수의 클록 위상(multi-phase)들이 필요하고, 데이터 패턴에 따른 펄스 폭 검출 기법은 정해진 데이터 패턴을 필요로 하므로 별도의 훈련(Training sequence)과정 시간을 필요로 하며, 다수의 위상 클록을 사용함으로써 회로의 크기가 커지고 전력소모가 증가된다는 문제가 있다.The conventional method for detecting the data minimum pulse width has the following problems. The generation of the ideal reference data pulse width varies due to the clock's duty ratio being inaccurate at 50% or due to delay skew between clock phases due to layout mismatch, which may result in a large amount of compensation. This is a factor that hinders optimization. In addition, multiple clock phases (multi-phases) are required to generate an ideal reference pulse width, and the pulse width detection technique according to the data pattern requires a predetermined data pattern. Training sequence process time is required, there is a problem that the size of the circuit is increased and the power consumption is increased by using a plurality of phase clocks.

본 발명은 기존에 제안된 방법들의 상기와 같은 문제점들을 해결하기 위해 제안된 것으로서, 데이터 패턴에 의존적으로 나타나는 지터 성분으로부터 전송선로의 손실량을 측정하고 등화기의 계수를 조절함으로써, 클록의 듀티 비(duty ratio)와 무관하게 동작하여 최적화된 보상을 유지하기 위한 적응형 알고리즘을 제안하는 것을 그 목적으로 한다.
The present invention is proposed to solve the above problems of the conventionally proposed methods, by measuring the loss of the transmission line from the jitter component appearing depending on the data pattern and adjusting the equalizer coefficient, It is an object of the present invention to propose an adaptive algorithm for maintaining an optimized compensation by operating irrespective of duty ratio.

또한, 본 발명은, 소수의 클록 위상만을 사용함으로써, 소 면적, 저 전력의 알고리즘 구현이 가능하도록 하는 것을 또 다른 목적으로 한다.In addition, another object of the present invention is to enable a small area, low power algorithm implementation by using only a few clock phases.

상기한 목적을 달성하기 위한 본 발명의 특징에 따른 등화기의 보상 크기를 적응형으로 결정 및 제어하는 방법은,In order to achieve the above object, a method for adaptively determining and controlling the compensation magnitude of an equalizer according to a feature of the present invention,

데이터 패턴에 의존적으로 나타나는 지터성분으로부터 등화기의 계수를 제어하는 것을 특징으로 할 수 있다.
The coefficient of the equalizer may be controlled from the jitter component appearing depending on the data pattern.

바람직하게는, 상기 데이터 패턴에 의존적으로 나타나는 지터성분은,Preferably, the jitter component appearing depending on the data pattern is

데이터 패턴에 있어서 연속적인 데이터 이후 데이터 천이가 발생되는 구간에서 검출된 위상 위치 정보로부터 구하는 것을 특징으로 할 수 있다.
The data pattern may be obtained from phase position information detected in a section in which data transition occurs after continuous data.

바람직하게는,Preferably,

위상 검출기를 이용하여 데이터 패턴에 의존적으로 나타나는 지터 성분을 검출하는 것을 특징으로 할 수 있다.
The phase detector may be used to detect jitter components appearing depending on the data pattern.

바람직하게는,Preferably,

(1) 위상 검출기를 통해 입력데이터와 위상검출에서 사용되는 클록 간의 위상을 동기화시키고, 위상 차이가 발생할 때마다 전압 제어 발진기를 제어하기 위한 전압 펄스(PUP/PDN)를 출력하는 단계;(1) synchronizing a phase between input data and a clock used in phase detection through a phase detector and outputting a voltage pulse (PUP / PDN) for controlling the voltage controlled oscillator whenever a phase difference occurs;

(2) 데이터 패턴에 의존적인 지터 성분이 나타나는 구간을 검출하기 위해 패턴 검출기로부터 연속적인 데이터 이후 데이터 천이가 발생하는 구간을 검출하여 CEN(Compensation Enable) 신호를 생성하는 단계;(2) generating a CEN (Compensation Enable) signal by detecting a section in which data transition occurs after continuous data from the pattern detector to detect a section in which jitter components depending on the data pattern appear;

(3) CEN 신호가 출력되면, 위상 검출기로부터 출력된 PUP/PDN 신호는 데이터 패턴에 의존적인 위상 차이 정보를 가진 신호로 선별되어 입력 신호로 사용되는 단계; 및(3) when the CEN signal is outputted, the PUP / PDN signal output from the phase detector is selected as a signal having phase difference information dependent on the data pattern and used as an input signal; And

(4) 상기 입력 신호를 디지털 또는 아날로그 신호로 변환하여 등화기의 계수를 제어하여 보상의 크기를 결정하는 단계를 포함할 수 있다.
(4) controlling the coefficients of the equalizer by converting the input signal into a digital or analog signal to determine the magnitude of the compensation.

바람직하게는, 상기 단계 (1)에서,Preferably, in said step (1)

입력데이터와 위상을 동기화시키는 상기 클록은 클록 듀티 비(Duty Ratio)와 무관한 것을 특징으로 할 수 있다.The clock for synchronizing the phase with the input data may be characterized in that it is independent of the clock duty ratio.

본 발명에서 제안하고 있는 데이터 패턴에 의존적으로 나타나는 지터 정보를 추출하여 등화기의 보상 크기를 제어하기 위한 적응형 방법에 따르면, 등화기의 정확한 보상이 가능하다.
According to the adaptive method for controlling the compensation amount of the equalizer by extracting jitter information depending on the data pattern proposed in the present invention, accurate compensation of the equalizer is possible.

또한, 본 발명에 따르면, 클록 듀티 비에 무관한 소수의 클록 위상만을 사용하고, 이로써, 유사한 기능을 가진 위상 검출기와 결합된 구조는 구현 면적이 작고 전력 소모를 낮출 수 있다.In addition, according to the present invention, only a small number of clock phases irrespective of the clock duty ratio are used, whereby a structure combined with a phase detector having a similar function can reduce the implementation area and lower the power consumption.

도 1은 종래 등화기의 보상 크기를 제어하기 위한 적응형 알고리즘의 구성도를 도시한 도면.
도 2는 종래 지터 측정 알고리즘에서 1bit 데이터의 펄스 폭(pulse width)의 크기를 측정하는 방법으로 과도 보상 상태를 도시한 도면.
도 3은 종래 지터 측정 알고리즘에서 1bit 데이터의 펄스 폭(pulse width)의 크기를 측정하는 방법으로 과소 보상 상태를 도시한 도면.
도 4는 본 발명에서 제안하고 있는 적응형 방법이 적용된 수신기를 도시한 도면.
도 5는 인가된 데이터 패턴에 따른 지터 모의실험 결과를 도시한 도면.
도 6은 본 발명에서 제안하고 있는 적응형 방법이 구현된 수신기의 동작과정을 도시한 도면.
도 7은 본 발명에서 제안하고 있는 적응형 방법의 구체적인 구성을 도시한 도면.
도 8은 D[012]=001 및 D[234]=101인 데이터 입력 시 본 발명에서 제안하고 있는 적응형 방법의 동작을 비교한 것으로, 과소 보상(Under-Compensation) 상태를 도시한 도면.
도 9는 D[012]=001 및 D[234]=101인 데이터 입력 시 본 발명에서 제안하고 있는 적응형 방법의 동작을 비교한 것으로, 과도 보상(Over-compensation) 상태를 도시한 도면.
도 10은 D[012]=001 및 D[456]=011인 데이터 입력 시 본 발명에서 제안하고 있는 적응형 방법의 동작을 비교한 것으로, 과소 보상(Under-Compensation) 상태를 도시한 도면.
도 11은 D[012]=001 및 D[456]=011인 데이터 입력 시 본 발명에서 제안하고 있는 적응형 방법의 동작을 비교한 것으로, 과도 보상(Over-compensation) 상태를 도시한 도면.
도 12는 본 발명에서 제안하고 있는 적응형 방법의 구성 예를 도시한 도면.
1 is a block diagram of an adaptive algorithm for controlling the compensation magnitude of a conventional equalizer.
2 is a diagram illustrating a transient compensation state by a method of measuring a pulse width of 1 bit data in a conventional jitter measurement algorithm.
3 is a diagram illustrating an undercompensated state by a method of measuring a pulse width of 1 bit data in a conventional jitter measurement algorithm.
4 is a diagram illustrating a receiver to which the adaptive method proposed in the present invention is applied.
5 shows jitter simulation results according to an applied data pattern.
6 is a diagram illustrating the operation of a receiver in which an adaptive method proposed in the present invention is implemented.
7 is a diagram showing a specific configuration of the adaptive method proposed in the present invention.
FIG. 8 is a diagram showing an under-compensation state comparing the operation of the adaptive method proposed by the present invention when inputting data having D [012] = 001 and D [234] = 101. FIG.
FIG. 9 is a diagram illustrating an over-compensation state by comparing the operation of the adaptive method proposed by the present invention when inputting data having D [012] = 001 and D [234] = 101. FIG.
FIG. 10 is a diagram showing an under-compensation state comparing the operation of the adaptive method proposed by the present invention when inputting data with D [012] = 001 and D [456] = 011. FIG.
FIG. 11 is a diagram illustrating an over-compensation state in which an operation of the adaptive method proposed by the present invention is compared with data inputs D [012] = 001 and D [456] = 011. FIG.
12 is a view showing a configuration example of an adaptive method proposed in the present invention.

이하, 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시예를 상세하게 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. 또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, in order that those skilled in the art can easily carry out the present invention. In the following detailed description of the preferred embodiments of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. In the drawings, like reference numerals are used throughout the drawings.

덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 ‘연결’ 되어 있다고 할 때, 이는 ‘직접적으로 연결’ 되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 ‘간접적으로 연결’ 되어 있는 경우도 포함한다. 또한, 어떤 구성요소를 ‘포함’ 한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
In addition, in the entire specification, when a part is referred to as being 'connected' to another part, it may be referred to as 'indirectly connected' not only with 'directly connected' . In addition, the term 'comprising' of an element means that the element may further include other elements, not to exclude other elements unless specifically stated otherwise.

도 1 내지 도 3은 종래의 적응형 알고리즘에 관한 도면이다. 도 1은 종래 등화기(1)의 보상 크기를 제어하기 위한 적응형 알고리즘의 구성도를 도시한 도면이다. 도 1에 도시된 바와 같이, 종래에는 데이터의 최소 펄스 폭을 검출하는 방법을 통해 등화기의 계수를 결정하였다. 도 2는 종래의 지터 측정 알고리즘에서 1bit 데이터의 펄스 폭(pulse width)의 크기를 측정하는 방법으로 과도 보상 상태를 도시한 도면이고, 도 3은 종래의 지터 측정 알고리즘에서 1bit 데이터의 펄스 폭의 크기를 측정하는 방법으로 과소 보상 상태를 도시한 도면이다. 즉, 종래에는 펄스 폭 검출을 통해 등화기(1)의 보상 크기를 제어하는데, 도 2 및 도 3에 도시된 방법으로 데이터의 펄스 폭을 측정하고, 측정된 결과 값을 이용하여 등화기(1)의 계수를 변화시켜 최적화된 펄스 폭을 유지하도록 제어하는 것이다.
1 to 3 are diagrams of a conventional adaptive algorithm. 1 is a diagram showing the configuration of an adaptive algorithm for controlling the compensation magnitude of the conventional equalizer 1. As shown in FIG. 1, conventionally, the coefficient of the equalizer is determined through a method of detecting a minimum pulse width of data. 2 is a diagram illustrating a transient compensation state as a method of measuring a pulse width of 1 bit data in a conventional jitter measurement algorithm, and FIG. 3 is a magnitude of a pulse width of 1 bit data in a conventional jitter measurement algorithm. Is a diagram illustrating an undercompensated state by a method of measuring. That is, conventionally, the compensation magnitude of the equalizer 1 is controlled by detecting the pulse width. The pulse width of the data is measured by the method illustrated in FIGS. 2 and 3, and the equalizer 1 is measured using the measured result value. By changing the coefficient of), it is controlled to maintain the optimized pulse width.

도 4는 본 발명에서 제안하고 있는 적응형 방법이 적용된 수신기를 도시한 도면이다. 도 4에 도시된 바와 같이, 본 발명에 따르면, 데이터 패턴 검출을 통해 데이터 패턴에 의존적으로 나타나는 위상 차를 검출하여 등화기의 계수를 제어할 수 있다. 도 4에 도시된 각각의 블록들의 역할은 다음과 같다. 등화기(Equalizer)(1)는, 전송선로를 통해 손실된 고주파 및 저주파 성분을 보상하는 회로의 역할을 할 수 있다. 위상 검출기(Phase Detector)(2)는, 수신된 데이터와 복원된 클록과의 위상 차이 정보를 출력하는 회로이다. 전압/전류 변환기(V/I Converter)(3)는, 위상 검출기(2)에서 발생되는 전압 출력의 시간에 비례하는 전류신호로 변환시켜 주는 회로이다. 루프 필터(Loop Filter)(4)는, 전류신호로 변환된 신호를 저장하여 전압 제어 발진기(Voltage-Controlled Oscillator)(5)를 제어하기 위한 필터이다. 전압 제어 발진기(Voltage-Controlled Oscillator)(5)는, 복원 클록을 생성하기 위한 회로이다. 계수 제어(6)는, 등화기(1)의 보상 크기를 결정짓는 계수를 제어하는 회로이다. 패턴 검출기(7)는, 연속적인 2비트 신호 입력 후 천이가 발생되는 데이터 구간(‘001’/‘110’)을 검출하기 위한 회로이다.
4 is a diagram illustrating a receiver to which the adaptive method proposed in the present invention is applied. As shown in FIG. 4, according to the present invention, the coefficient of the equalizer may be controlled by detecting a phase difference appearing depending on the data pattern through data pattern detection. The role of each block shown in FIG. 4 is as follows. The equalizer 1 may serve as a circuit for compensating high frequency and low frequency components lost through the transmission line. The phase detector 2 is a circuit which outputs phase difference information between the received data and the restored clock. The voltage / current converter 3 is a circuit for converting the signal into a current signal proportional to the time of the voltage output generated by the phase detector 2. The loop filter 4 is a filter for controlling the voltage-controlled oscillator 5 by storing the signal converted into the current signal. Voltage-controlled oscillator 5 is a circuit for generating a recovery clock. The coefficient control 6 is a circuit which controls the coefficient which determines the magnitude of compensation of the equalizer 1. The pattern detector 7 is a circuit for detecting a data section '001' / '110' in which a transition occurs after continuous two-bit signal input.

도 5 내지 도 7을 통해 본 발명에서 제안하고 있는 적응형 방법의 동작을 설명한다. 데이터 패턴에 따른 지터 정보와 관련하여, 도 5는 인가된 데이터 패턴에 따른 지터 모의실험 결과를 도시한 도면이다. 도 5의 2번 구간과 같이 데이터가 ‘1010’으로 연속적으로 천이되며 인가되는 경우에는 지터(Jitter; 데이터 간의 위상 차)가 발생되지 않지만, 1번 구간과 같이 연속적인 데이터 이후 데이터 천이가 발생할 경우에는 손실된 데이터의 보상 정도에 따라 데이터의 위상 차이가 발생한다. 정확한 보상이 이루어질 경우 이상적인 데이터의 위상과 동일한 위상으로 나타나며, 보상이 적게 될 경우 위상 뒤짐(lag), 보상이 과도할 경우 위상 앞섬(lead)으로 나타난다.
5 to 7, the operation of the adaptive method proposed in the present invention will be described. Regarding jitter information according to the data pattern, FIG. 5 is a diagram illustrating jitter simulation results according to an applied data pattern. When data is continuously transitioned to '1010' and applied as shown in section 2 of FIG. 5, jitter (phase difference between data) does not occur, but when data transition occurs after continuous data such as section 1 The phase difference of data occurs according to the compensation degree of lost data. If accurate compensation is made, it appears as the same phase as the ideal data. If the compensation is small, the phase is lag, and if the compensation is excessive, it appears as a phase lead.

도 6은 본 발명에서 제안하고 있는 적응형 방법이 구현된 수신기의 동작과정을 도시한 도면이다. 전송선로를 통해 수신된 데이터는 등화기(1)를 통해 보상된다. 위상 검출기(2)를 통해 입력데이터와 위상 검출기(2)에서 사용되는 클록과의 위상을 동기화시킨다. 위상 차이가 발생할 때마다 전압 제어 발진기(Voltage-Controlled Oscillator)(5)를 제어하기 위한 전압 펄스(PUP/PDN)를 출력한다. 데이터 패턴에 의존적인 지터 성분이 나타나는 구간을 검출하기 위해, 패턴 검출기(7)로부터 연속적인 2비트 이후 데이터 천이가 발생되는 구간(‘001’, ‘110’)을 검출하여 본 발명에서 제안하고 있는 적응형 방법을 동작시키기 위한 CEN(Compensation Enable) 신호를 생성한다. CEN 신호가 출력되면, 위상 검출기(2)로부터 출력된 PUP/PDN 신호는 데이터 패턴에 의존적인 위상 차이 정보를 가진 신호로 선별되어 입력 신호로 사용한다. CEN 신호가 출력되지 않은 구간에서 발생되는 위상 검출기(2)의 출력은 일반 데이터와 클록 간의 위상차이 정보만을 가지며 위상 제어(8)에 사용된다. 위상 제어(8)는 전압/전류 변환기(3), 루프 필터(4), 전압 제어 발진기(5)로 구성된다. 상기 입력 신호는 디지털, 아날로그 신호로 변환되어 등화기(1)의 계수를 제어(6)하여 보상의 크기를 결정한다.
6 is a diagram illustrating the operation of a receiver in which the adaptive method proposed in the present invention is implemented. The data received through the transmission line is compensated by the equalizer 1. The phase detector 2 synchronizes the phase of the input data with the clock used in the phase detector 2. Whenever a phase difference occurs, a voltage pulse (PUP / PDN) for controlling a voltage-controlled oscillator 5 is output. In order to detect a section in which jitter components depend on the data pattern, a section '001' or '110' where data transition occurs after two consecutive bits from the pattern detector 7 is detected and proposed in the present invention. Generate a CEN (Compensation Enable) signal to operate the adaptive method. When the CEN signal is output, the PUP / PDN signal output from the phase detector 2 is selected as a signal having phase difference information dependent on the data pattern and used as an input signal. The output of the phase detector 2 generated in the section where the CEN signal is not output is used for the phase control 8 having only the phase difference information between the normal data and the clock. The phase control 8 consists of a voltage / current converter 3, a loop filter 4, and a voltage controlled oscillator 5. The input signal is converted into digital and analog signals to control (6) the coefficients of the equalizer 1 to determine the magnitude of the compensation.

도 7은 본 발명에서 제안하고 있는 적응형 방법(11)의 구체적인 구성을 도시한 도면이다. 도 7에 도시된 바와 같이, 본 발명에서 제안하고 있는 적응형 방법(11)은 위상 검출기(2), 패턴 검출기(7) 및 로직(9)으로 구성된다. CEN 신호가 ON 되는 동안 위상 검출기(2)의 출력신호는 등화기(1)의 계수를 제어하기 위한 입력신호로 사용된다. 연속적인 데이터의 검출(‘001’, ‘110’)은 플립플롭과 XOR 로직(9)을 이용하여 구현한다.
7 is a diagram showing a specific configuration of the adaptive method 11 proposed in the present invention. As shown in FIG. 7, the adaptive method 11 proposed in the present invention is composed of a phase detector 2, a pattern detector 7, and a logic 9. While the CEN signal is ON, the output signal of the phase detector 2 is used as an input signal for controlling the coefficient of the equalizer 1. Continuous data detection ('001', '110') is implemented using flip-flops and XOR logic (9).

본 발명에서 제안하고 있는 적응형 방법의 동작 예로서, 입력 데이터에 따른 위상 검출기(2)와 적응형 방법의 출력 상태 표는 다음 표 1과 같다.As an operation example of the adaptive method proposed by the present invention, the output state table of the phase detector 2 and the adaptive method according to the input data is shown in Table 1 below.

Figure 112011024473411-pat00001
Figure 112011024473411-pat00001

본 발명에서 제안하고 있는 적응형 방법의 또 다른 동작 예로서, 각 데이터 입력 시 동작을 비교하여 설명하도록 한다. 도 8 및 도 9는 D[012]=001 및 D[234]=101인 데이터 입력 시 본 발명에서 제안하고 있는 적응형 방법의 동작을 비교한 도면이다. 도 8은 과소 보상(Under-Compensation) 상태를 도시한 것이고, 도 9는 과도 보상(Over-compensation) 상태를 도시한 것이다. 도 8 및 도 9에 도시된 바와 같이, 데이터 D[012]=‘001’이 위상 검출기(2)로 수신될 경우 본 발명에서 제안하고 있는 적응형 방법은 활성화되고 위상 검출기(2)의 출력(PUP, PDN)은 위상 보상 및 본 발명에서 제안하고 있는 적응형 방법(CUP, CDN)으로 동시에 적용된다. D[234]=‘101’일 경우 알고리즘 활성화 신호(CEN)가 발생되지 않기 때문에 위상 검출기(2)의 출력(PUP, PDN)은 본 발명에서 제안하고 있는 적응형 방법에 반영되지 않고, 위상 검출기(2)의 위상 제어(8)에만 반영된다. 실제 입력된 데이터가 연속적인 데이터 이후 천이되는 구간이 아니어도 본 발명에서 제안하고 있는 적응형 방법이 활성화되는 경우가 발생하지만, 위상 검출기(2)의 출력이 없기 때문에 본 발명에서 제안하고 있는 적응형 방법에는 영향을 미치지 않는다.
As another operation example of the adaptive method proposed by the present invention, the operation of each data input is compared and described. 8 and 9 are diagrams comparing the operation of the adaptive method proposed by the present invention when inputting data with D [012] = 001 and D [234] = 101. 8 illustrates an under-compensation state, and FIG. 9 illustrates an over-compensation state. As shown in Figs. 8 and 9, when data D [012] = '001' is received by the phase detector 2, the adaptive method proposed in the present invention is activated and the output of the phase detector 2 ( PUP and PDN are applied simultaneously with phase compensation and the adaptive method (CUP, CDN) proposed in the present invention. When D [234] = '101', the algorithm activation signal CEN is not generated, so the outputs PUP and PDN of the phase detector 2 are not reflected in the adaptive method proposed in the present invention. Only the phase control 8 of (2) is reflected. Although the adaptive method proposed in the present invention may be activated even if the actual input data is not the transition period after the continuous data, the adaptive method proposed in the present invention is proposed because there is no output of the phase detector 2. It does not affect the method.

도 10 및 도 11은 D[012]=001 및 D[456]=011인 데이터 입력 시 본 발명에서 제안하고 있는 적응형 방법의 동작을 비교한 도면이다. 도 10은 과소 보상 상태를 도시한 것이고, 도 11은 과도 보상 상태를 도시한 것이다. 도 10 및 도 11에 도시된 바와 같이, 데이터 D[456]=‘011’이 수신될 경우 연속적인 동일한 2비트(D[45]=‘01’)가 아니어도 보상 알고리즘 활성화 신호(CEN)가 발생되는 예외적인 경우도 발생한다. 하지만, 위상 검출기(2)의 출력이 발생하지 않기 때문에 본 발명에서 제안하고 있는 적응형 방법에는 영향을 미치지 않는다.
10 and 11 are diagrams comparing the operation of the adaptive method proposed by the present invention when inputting data with D [012] = 001 and D [456] = 011. 10 shows the undercompensated state, and FIG. 11 shows the overcompensated state. As shown in Figs. 10 and 11, when data D [456] = '011' is received, the compensation algorithm activation signal CEN is generated even if not two consecutive consecutive identical bits (D [45] = '01'). The exceptions that occur are also raised. However, since the output of the phase detector 2 does not occur, it does not affect the adaptive method proposed in the present invention.

도 12는 본 발명에서 제안하고 있는 적응형 방법의 구성 예를 도시한 도면이다. 패턴 검출기(7)가 연속적인 데이터 패턴 ‘001’/‘110’을 검출할 수 있는 구성도이다.
12 is a view showing an example of the configuration of the adaptive method proposed in the present invention. It is a configuration diagram in which the pattern detector 7 can detect the continuous data pattern '001' / '110'.

이상 설명한 본 발명은 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에 의하여 다양한 변형이나 응용이 가능하며, 본 발명에 따른 기술적 사상의 범위는 아래의 특허청구범위에 의하여 정해져야 할 것이다.The present invention may be embodied in many other specific forms without departing from the spirit or essential characteristics of the invention.

1: 등화기 2: 위상 검출기
3: 전압/전류 변환기 4: 루프 필터
5: 전압 제어 발진기 6: 계수 제어
7: 패턴 검출기 8: 위상 제어
9: 로직 10: 펄스 폭 검출
11: 본 발명에서 제안하고 있는 적응형 방법
1: equalizer 2: phase detector
3: voltage / current converter 4: loop filter
5: voltage controlled oscillator 6: coefficient control
7: pattern detector 8: phase control
9: Logic 10: Pulse Width Detection
11: Adaptive method proposed by the present invention

Claims (5)

등화기의 보상 크기를 적응형으로 결정 및 제어하는 방법으로서,
데이터 패턴에 의존적으로 나타나는 지터성분으로부터 등화기의 계수를 제어하되,
(1) 위상 검출기를 통해 입력데이터와 위상검출에서 사용되는 클록 간의 위상을 동기화시키고, 위상 차이가 발생할 때마다 전압 제어 발진기를 제어하기 위한 전압 펄스를 출력하는 단계;
(2) 데이터 패턴에 의존적인 지터 성분이 나타나는 구간을 검출하기 위해 패턴 검출기로부터 연속적인 데이터 이후 데이터 천이가 발생하는 구간을 검출하여 CEN(Compensation Enable) 신호를 생성하는 단계;
(3) CEN 신호가 출력되면, 위상 검출기로부터 출력된 PUP/PDN 신호는 데이터 패턴에 의존적인 위상 차이 정보를 가진 신호로 선별되어 입력 신호로 사용되는 단계; 및
(4) 상기 입력 신호를 디지털 또는 아날로그 신호로 변환하여 등화기의 계수를 제어하여 보상의 크기를 결정하는 단계를 포함하는 것을 특징으로 하는, 등화기의 보상 크기를 적응형으로 결정 및 제어하는 방법.
A method of adaptively determining and controlling the compensation magnitude of an equalizer,
Control the equalizer coefficients from jitter components that depend on the data pattern,
(1) synchronizing the phase between the input data and the clock used for phase detection through a phase detector and outputting a voltage pulse for controlling the voltage controlled oscillator whenever a phase difference occurs;
(2) generating a CEN (Compensation Enable) signal by detecting a section in which data transition occurs after continuous data from the pattern detector to detect a section in which jitter components depending on the data pattern appear;
(3) when the CEN signal is outputted, the PUP / PDN signal output from the phase detector is selected as a signal having phase difference information dependent on the data pattern and used as an input signal; And
And (4) converting the input signal into a digital or analog signal to control the coefficients of the equalizer to determine the magnitude of the compensation. .
제1항에 있어서, 상기 데이터 패턴에 의존적으로 나타나는 지터성분은,
데이터 패턴에 있어서 연속적인 데이터 이후 데이터 천이가 발생되는 구간에서 검출된 위상 위치 정보로부터 구하는 것을 특징으로 하는, 등화기의 보상 크기를 적응형으로 결정 및 제어하는 방법.
The jitter component of claim 1, wherein the jitter component appears depending on the data pattern.
A method for adaptively determining and controlling the compensation amount of an equalizer, characterized by obtaining from phase position information detected in a section in which a data transition occurs after continuous data in a data pattern.
제1항에 있어서,
위상 검출기를 이용하여 데이터 패턴에 의존적으로 나타나는 지터 성분을 검출하는 것을 특징으로 하는, 등화기의 보상 크기를 적응형으로 결정 및 제어하는 방법.
The method of claim 1,
A method for adaptively determining and controlling the compensation magnitude of an equalizer, characterized by detecting a jitter component that depends on the data pattern using a phase detector.
삭제delete 제1항에 있어서, 상기 단계 (1)에서,
입력데이터와 위상을 동기화시키는 상기 클록은 클록 듀티 비(Duty Ratio)와 무관한 것을 특징으로 하는, 등화기의 보상 크기를 적응형으로 결정 및 제어하는 방법.
2. The method according to claim 1, wherein in the step (1)
And said clock synchronizing phase with input data is independent of a clock duty ratio.
KR1020110030910A 2011-04-04 2011-04-04 An method for adaptively controlling compensation of equalizer KR101214660B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110030910A KR101214660B1 (en) 2011-04-04 2011-04-04 An method for adaptively controlling compensation of equalizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110030910A KR101214660B1 (en) 2011-04-04 2011-04-04 An method for adaptively controlling compensation of equalizer

Publications (2)

Publication Number Publication Date
KR20120113153A KR20120113153A (en) 2012-10-12
KR101214660B1 true KR101214660B1 (en) 2012-12-24

Family

ID=47282838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110030910A KR101214660B1 (en) 2011-04-04 2011-04-04 An method for adaptively controlling compensation of equalizer

Country Status (1)

Country Link
KR (1) KR101214660B1 (en)

Also Published As

Publication number Publication date
KR20120113153A (en) 2012-10-12

Similar Documents

Publication Publication Date Title
CN107872207B (en) Power supply voltage monitoring and high-resolution self-adaptive clock extension circuit
CN112868181B (en) Low-delay combined clock data recovery logic network and charge pump circuit
JP5318870B2 (en) Circuit apparatus and method for measuring clock jitter
KR102346908B1 (en) Method and system for correcting multiwire skew
EP2991260A1 (en) Method for performing data sampling control in an electronic device, and associated apparatus
TW201448477A (en) Biased bang-bang phase detector for clock and data recovery
CN108881718B (en) Synchronous control method of multi-group TDI CMOS imaging system
JP2009212992A (en) Semiconductor integrated circuit device and eye open margin evaluation method
KR101591679B1 (en) Delay-Locked Loop Based Forwarded Clock Receiver
JP2008301337A (en) Input and output circuit
JP2007256127A (en) Receiver circuit and receiver circuit test method
EP2897319B1 (en) Method and Apparatus for Reference-Less Repeater with Digital Control
JP2013528011A (en) Apparatus and method for compensating injection locking
JP5166924B2 (en) Signal regeneration circuit
CN109687951A (en) Sampling phase adjusts device and its method of adjustment
US8005180B2 (en) Data decision apparatus and error measurement apparatus
KR101214660B1 (en) An method for adaptively controlling compensation of equalizer
JP2008312207A (en) Communication system, receiver, and adaptive equalizer
US20180313895A1 (en) Jitter measurement circuit and jitter measurement system
Mansuri et al. Methodology for on-chip adaptive jitter minimization in phase-locked loops
KR101114561B1 (en) Capacitance measurement circuit
CN106505997B (en) Clock and data recovery circuit and clock and data recovery method
US6680988B1 (en) Non-linear extraction circuit and clock extraction circuit
KR101277782B1 (en) Adaptive equalizer for data communication receiver
KR20110138141A (en) Delay-locked loop having loop bandwidth dependency on phase error

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170829

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee