KR101213130B1 - 복조기 및 프로그램가능한 다운 컨버터 - Google Patents

복조기 및 프로그램가능한 다운 컨버터 Download PDF

Info

Publication number
KR101213130B1
KR101213130B1 KR1020110019704A KR20110019704A KR101213130B1 KR 101213130 B1 KR101213130 B1 KR 101213130B1 KR 1020110019704 A KR1020110019704 A KR 1020110019704A KR 20110019704 A KR20110019704 A KR 20110019704A KR 101213130 B1 KR101213130 B1 KR 101213130B1
Authority
KR
South Korea
Prior art keywords
unit
decimation
signal
filter
inverse
Prior art date
Application number
KR1020110019704A
Other languages
English (en)
Other versions
KR20120100650A (ko
Inventor
최효기
Original Assignee
삼성탈레스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성탈레스 주식회사 filed Critical 삼성탈레스 주식회사
Priority to KR1020110019704A priority Critical patent/KR101213130B1/ko
Publication of KR20120100650A publication Critical patent/KR20120100650A/ko
Application granted granted Critical
Publication of KR101213130B1 publication Critical patent/KR101213130B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/18—Modifications of frequency-changers for eliminating image frequencies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D9/00—Demodulation or transference of modulation of modulated electromagnetic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

복조기가 개시된다. 본 발명에 의한 복조기는 외부 신호를 수신하는 수신부, 수신된 외부 신호를 기저대역 신호로 직접 다운 컨버젼(DDC : direct down conversion)하는 DDC부, 기저대역 신호를 변경가능한 데시메이션(decimation) 인수로 다운샘플링하는 데시메이션부, 데시메이션 인수로 다운샘플링된 기저대역 신호를 반대역(half band) 샘플링하는, 직렬로 연결된 복수 개의 반대역 필터(half band filter)를 포함하는 반대역 필터부, 복수 개의 반대역 필터 각각에 연결되어, 반대역 필터 각각의 구동 여부를 결정하는 복수 개의 스위치를 포함하는 스위칭부, 기설정된 데시메이션 인수로 기저대역 신호를 다운샘플링하도록 데시메이션부를 제어하며, 반대역 필터링된 기저대역 신호가 기설정된 최종 샘플링 레이트를 가지도록 반대역 필터부에서 구동하는 반대역 필터의 개수를 결정하도록 스위칭부를 제어하는 제어부와, 반대역 필터링된 기저대역 신호를 저역통과필터링하는 저역통과필터부를 포함한다.

Description

복조기 및 프로그램가능한 다운 컨버터 { DEMODULATOR AND PROGRAMMABLE DOWN CONVERTER }
본 발명은 복조기 및 프로그램가능한 다운 컨버터에 관한 것이다.
무선 통신 수신시스템에서 중간주파수 단의 디지털 신호 처리 구조는 DDC(digital down converter) 또는 DDFR(digital frequency down converter)를 포함할 수 있다.
일반적으로 DDC 입력 신호의 샘플링 레이트는 매우 높은데 반하여 통과대역의 대역폭은 매우 좁기 때문에 데시메이션(decimation) 인수가 매우 큰 데시메이션 필터(decimation filter)의 개발이 요구되지만, 데시메이션 인수가 큰 경우에는 용적이 넓어짐과 동시에, 신호 처리시 이미지 발생이 증대되어 신호 처리에 악영향을 끼는 문제점이 있다. 여기에서 데시메이션 필터는 샘플링 레이트를 감소시키는 필터를 의미하며, 데시메이션 필터는 입력된 데이터의 샘플링 레이트를 데시메이션 인수의 역수를 곱한 만큼 감소시킬 수 있다.
한편, 상기와 같은 문제점을 해결하기 위하여, 디지털 RF/IF 기술은 디지털 영역으로 변환된 RF/IF신호에 대하여 디지털 업/다운 컨버젼 및 샘플링 변환을 수행할 수 있다.
도 1은 다운 컨버팅(down converting) 구성을 포함하는 복조기의 블록도이다.
도 1에 도시된 바와 같이, 복조기는 믹서(101,102), CIC 데시메이션 필터(110,120), 저역통과필터(LPF : low pass filter), Arctan(I/Q), 타이밍 회복기(160)을 포함한다.
도 1에 의한 복조기의 시스템 수신 데이터 레이트(data rate)는 CIC 데시메이션 필터(110,120)에 의한 다운 샘플링 비율에 따라서 결정된다. 하지만, 종래의 CIC 데시메이션 필터(110,120)의 데시메이션 인수는 고정적인 것으로 외부 환경의 변화에 대하여 변경이 불가능하다.
또한 데시메이션 인수를 변경하여 높은 데시메이션 인수를 가지는 필터를 이용하는 경우에는, 신호 처리시에 이미지 성분이 다수 발생할 수 있으며, 이에 따라 이미지 성분을 제거할 수 있는 구성의 개발이 요청된다.
뿐만 아니라, 높은 데시메이션 인수를 사용하는 필터의 장착은 높은 전력 및 높은 리소스의 적용을 필요로 하며, 이에 따라 믹서와 카운터 등의 수학적인 연산을 최소화하여 낮은 전력 및 낮은 리소스에서 작동할 수 있는 복조기의 개발이 요청된다.
본 발명은 상술한 요청에 응답하여 안출된 것으로, 본 발명은 복수 개의 반대역 필터를 포함하는 복조기 및 프로그램가능한 다운 컨버터를 제공한다.
상술한 바를 달성하기 위하여, 본 발명은 외부 신호를 수신하는 수신부, 상기 수신된 외부 신호를 기저대역 신호로 직접 다운 컨버젼(DDC : direct down conversion)하는 DDC부, 상기 기저대역 신호를 변경가능한 데시메이션(decimation) 인수로 다운샘플링하는 데시메이션부, 상기 데시메이션 인수로 다운샘플링된 기저대역 신호를 반대역(half band) 샘플링하는, 직렬로 연결된 복수 개의 반대역 필터(half band filter)를 포함하는 반대역 필터부, 상기 복수 개의 반대역 필터 각각에 연결되어, 상기 반대역 필터 각각의 구동 여부를 결정하는 복수 개의 스위치를 포함하는 스위칭부, 기설정된 데시메이션 인수로 상기 기저대역 신호를 다운샘플링하도록 상기 데시메이션부를 제어하며, 상기 반대역 필터링된 기저대역 신호가 기설정된 최종 샘플링 레이트를 가지도록 상기 반대역 필터부에서 구동하는 반대역 필터의 개수를 결정하도록 상기 스위칭부를 제어하는 제어부와, 상기 반대역 필터링된 기저대역 신호를 저역통과필터링하는 저역통과필터부를 포함한다.
또한 본 발명은 입력 신호를 변경가능한 데시메이션(decimation) 인수로 다운샘플링(downsampling)하는 데시메이션 필터, 상기 데시메이션 인수로 다운샘플링된 입력 신호를 반대역(half band) 샘플링하는, 직렬로 연결된 복수 개의 반대역 필터(half band filter), 상기 복수 개의 반대역 필터 각각에 연결되어, 상기 반대역 필터 각각의 구동 여부를 결정하는 복수 개의 스위치와, 프로그램가능한 데시메이션 인수로 기저대역 신호를 다운샘플링하도록 상기 데시메이션 필터를 제어하며, 상기 반대역 필터링된 입력 신호가 프로그램가능한 최종 샘플링 레이트를 가지도록 상기 복수 개의 반대역 필터 중 구동하는 반대역 필터의 개수를 결정하도록 상기 스위치의 온, 오프를 제어하는 콘트롤러를 포함한다.
본 발명의 다양한 실시 예들에 의하여, 복수 개의 반대역 필터를 포함하는 복조기 및 프로그램가능한 다운 컨버터가 제공될 수 있다. 이에 따라 기기 변화 또는 대역 변화와 같은 외부 환경의 변화에의 적응이 용이한 복조기 및 프로그램가능한 다운 컨버터가 제공될 수 있으며, 또한 I 채널 신호 및 Q 채널 신호 사이에서 발생될 수 있는 이미지 성분이 최소화될 수 있다.
도 1은 다운 컨버팅(down converting) 구성을 포함하는 복조기의 블록도,
도 2는 본 발명의 실시 예에 의한 복조기의 블록도,
도 3은 본 발명의 실시 예에 의한 복조기의 상세 내부 구성도이다.
이하에서는, 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 더욱 상세하게 설명하도록 한다. 도면들 중 동일한 구성 요소들은 가능한 한 어느 곳에서든지 동일한 부호들로 나타내고 있음에 유의하여야 한다. 하기 설명 및 첨부 도면에서 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
도 2는 본 발명의 실시 예에 의한 복조기의 블록도이다.
도 2에 도시된 바와 같이, 본 발명의 실시 예에 의한 복조기는 수신부(210), 직접 다운 컨버젼(DDC : direct down conversion)부(220), 데시메이션(decimation)부(230), 반대역(half band) 필터부(240), 스위칭부(250), 제어부(260) 및 LPF부(270)를 포함할 수 있다.
수신부(210)는 외부로부터 외부 신호, 예를 들어 RF 신호를 수신할 수 있다. 수신부(210)는 안테나의 형태로 구현될 수 있으며, 안테나는 선상, 개구면, 마이크로스트립, 배열 안테나 등으로 그 종류에는 제한이 없다.
수신부(210)는 특정한 대역에 포함되는 신호를 수신할 수 있으며, 수신부(110)가 특정한 대역을 변경하도록 튜닝하는 구성은 당업자에게 자명할 것이다.
수신부(210)는 외부로부터 수신된 외부 신호를 직접 다운 컨버터(DDC : direct down converter)부(220)로 출력할 수 있다.
한편, 도시되지는 않았으나, 수신부(210)는 DDC부(120)로 외부 신호를 직접적으로 출력하기 이전에 RF 신호에 대하여 중간 주파수 작업을 수행하는 구성을 더 포함할 수도 있다.
즉, 수신부(210)는 중간 주파수 처리부(미도시)에 RF 영역의 외부 신호를 출력할 수 있으며, 중간 주파수 처리부(미도시)는 RF 영역의 외부 신호를 중간 주파수 신호로 처리하여, 중간 주파수 신호를 DDC부(220)로 출력할 수도 있다.
DDC부(220)는 입력받은 외부 신호, 즉 RF 신호 또는 IF 신호를 기저대역 신호로 처리할 수 있다. 한편, DDC부(220)에 입력되는 외부 신호는 I 및 Q 채널의 신호 등으로 복소수 영역에서 실수부와 허수부에 대하여 이격적으로 입력되는 신호의 형태일 수도 있다.
DDC부(220)는 DDFS(direct digital frequency synthesizer)와 믹서를 포함할 수 있다. DDC부(220)에 배치되는 DDFS는 기설정된 고유 주파수를 가지는 신호를 출력할 수 있다. DDC부(220)에 배치되는 믹서는 DDFS로부터의 신호를 외부 신호와 믹싱하여 외부 신호를 기저대역 신호로 변환할 수 있다. DDFS는 고유 샘플링 주파수를 가질 수 있다.
특히, DDFS는 피드백 루프를 포함하지 않기 때문에 고속으로 중간 주파수 변환 작업을 수행할 수 있다. DDFS는 일반적으로 롬-테이블(ROM table) 및 위상 축적기(phase accumulator)를 포함한다. DDFS로부터 출력되는 출력값은 0, 1, -1일 수 있으며, DDFS로부터 출력되는 출력값의 형태를 수학식으로 나타내면 수학식 1과 같이 표현될 수 있다.
Figure 112011015992619-pat00001
여기에서, fDDFS는 DDFS로부터 출력되는 출력값의 주파수이며, fs는 샘플링 주파수이다.
또한 수신부(210)로부터 출력되는 출력값의 형태를 수학식으로 나타내면 수학식 2와 같이 표현될 수 있다.
Figure 112011015992619-pat00002
수학식 2의 fi는 외부 신호의 주파수이다.
이에 따라, DDC부(220)는 DDFS로부터의 출력과 외부 신호를 곱함으로써, 외부 신호를 기저대역 신호로 변환할 수 있다.
DDC부(220)로부터 출력되는 기저대역 신호는 데시메이션부(230)로 출력될 수 있다. 데시메이션부(230)는 상술한 바와 같이, 기저대역 신호의 샘플링 레이트를 감소시킬 수 있다.
데시메이션부(230)는 일반적으로 콤필터(comb filter), 다운 샘플러 및 적분 필터를 포함할 수 있다. 데시메이션부(230)에 배치되는 다운 샘플러는 변경가능한 데시메이션 인수로 설정되어 샘플링 레이트를 상기의 변경가능한 데시메이션 인수의 역을 곱한 수치로 다운 샘플링할 수 있으며, 이에 따라 데시메이션부(230)는 기저대역의 샘플링 레이트를 다운 샘플링할 수 있다. 데시메이션부(230)가 기저대역의 샘플링 레이트를 다운 샘플링하는 구성에 대하여서는 도 3과 관련하여 더욱 상세하게 설명하도록 한다.
데시메이션부(240)로부터 출력된 다운 샘플링된 기저대역 신호는, 반대역(half band) 필터부(240)로 입력될 수 있다.
반대역 필터부(140)는 복수 개, 예를 들어 n 개의 반대역 필터부(140-1,140-2, 140-n)를 포함할 수 있으며, 복수 개의 반대역 필터(240-1,240-2,240-n) 각각은 직렬로 연결되어 있다.
반대역 필터(240-1,240-2,240-n) 각각은 입력 신호에 대하여 반대역 필터링을 수행할 수 있으며, 각각의 반대역 필터(240-1,240-2,240-n)를 통과한 신호의 샘플링 레이트는 1/2로 감소할 수 있다.
예를 들어, 반대역 필터(240-1,240-2,240-n) 중 k개의 반대역 필터부가 직렬로 연결되어 있으며, 반대역 필터부(240) 입력 최초의 샘플링 레이트가 Q라면, 반대역 필터부(240)로부터 출력되는 출력 신호의 샘플링 레이트는 Q/2k로 결정될 수 있다.
상술한 바와 같이, 입력되는 기저대역 신호는 I 및 Q 채널에 대하여 설정될 수 있으며, I 및 Q 채널 신호 경로 간에 불일치가 존재하는 경우에는 원신호를 간섭하게 되는 이미지가 발생될 수 있다.
하지만 본 발명에 따른 복조기의 반대역 필터부(140)는 복수개의 반대역 필터(240-1,240-2,240-n)를 포함할 수 있으며, 이에 따라 복수 회의 이미지 제거 작업이 수행되어, 신호 처리 시의 이미지 발생이 억제될 수 있다.
스위칭부(250)는 복수 개의 스위치(250-1,250-2,250-n)를 포함할 수 있다. 복수 개의 스위치(250-1,250-2,250-n) 각각은 복수 개의 반대역 필터(240-1,240-2,240-n)과 일대일로 연결될 수 있다. 즉 스위칭부(250)의 k번째 스위치는 k번째 반대역 필터부에 연결될 수 있다. 한편, 스위칭부(250)의 반대역 필터부(240)와 연결되지 않은 타단은 하나의 경로로 통합되어 LPF부(270)로 전기적으로 연결될 수 있다.
스위칭부(250)는 제어부(260)의 제어를 받아, 특정한 스위치 하나만을 턴온할 수 있다.
예를 들어, 스위칭부(250)의 k번째 스위치만이 턴온된 경우에는, 데시메이션부(230)와 LPF부(270) 사이에 연결된 반대역 필터부(240)의 개수를 k로 조정할 수 있다. 이에 따라 스위칭부(250)의 임의의 스위치만을 턴온시킴으로써, 구동시키는 반대역 필터부(240)의 개수를 조정할 수 있다.
제어부(260)는 수신부(210), DDC부(220), 데시메이션부(230), 반대역 필터부(240), 스위칭부(240), LPF부(270)의 전반적인 동작을 제어할 수 있다. 제어부(260)는 수신부(210)의 튜닝 대역을 조정할 수 있으며, DDC부(220)의 DDFS의 출력 타이밍, 샘플링 주기 또는 믹서의 타이밍등을 조정할 수 있다. 제어부(260)는 데시메이션부(230)의 데시메이션 인수를 변경할 수 있으며, 스위칭부(250)의 턴온되는 스위치를 결정할 수 있다.
또한 LPF부(270)는 제어부(260)의 제어를 받아, 스위칭부(250)로부터 출력되는 k회 반대역 필터링된 기저대역 신호에 대하여 저역통과필터링을 수행할 수 있다.
제어부(260)는 IC 형태로 제작될 수 있으며, on-chip 형태로도 제작될 수 있다. 특히 제어부(260)는 재설정가능 반도체(FPGA : Field-Programmable Gate Array) 형태로도 제작될 수 있다. FPGA는 프로그램이 가능한 로직 칩의 한 형태이다. 재설정가능 반도체는 PLD(Plogrmmable Logic Device)와 비슷하지만, PLD가 일반적으로 수백 개의 게이트에 제한되는 데 반하여 재설정가능 반도체는 수천 개의 게이트를 지원한다. 재설정가능 반도체는 집적회로 설계의 프로토타입 제작용으로 인기가 높으며 특히 설계가 확정되면 성능을 높이기 위해 영구 전자회로를 가진 칩들로 생산된다.
한편, 데시메이션부(230)의 데시메이션 인수 및 구동되는 반대역 필터부의 개수의 결정에 대하여서는 도 3을 참조하여 더욱 상세하게 설명하도록 한다.
상술한 바와 같이, 데시메이션부(230)의 데시메이션 인수 및 반대역 필터부(240)의 반대역 필터링에 의하여 외부 환경 또는 대역 변경 등에 용이하게 적응될 수 있다. 또한 기저대역 신호에 대하여 반대역 필터링 작업이 복수 회 수행됨에 따라서, I 및 Q 채널 신호의 불일치에서 발생될 수 있는 이미지의 생성이 억제될 수 있다.
도 3은 본 발명의 실시 예에 의한 복조기의 상세 내부 구성도이다.
도 3에 도시된 바와 같이, 본 발명의 실시 예에 의한 복조기는, 수신부(310), DDC부(320), 데시메이션부(330), 반대역 필터부(340), 스위칭부(350), 제어부(360), 저장부(370), 인터페이스부(375), 샘플링부(380) 및 LPF부(390)를 포함할 수 있다.
본 실시 예에서는 수신부에서 cos(nWo+π)로 표현되는 신호를 수신하는 구성을 상정하도록 한다. 여기에서 n은 자연수이며, Wo는 외부 신호의 주파수이다.
수신부(310)는 도 2와 관련하여 상술한 바와 같이, 수신된 신호를 DDC부(320)로 출력할 수 있다.
DDC부(320)는 수신부(310)로부터 입력된 외부 신호에 대하여 직접 다운 컨버팅 작업을 수행할 수 있다. DDC부(320)는 두 개의 믹서부(322,323) 및 DDFS부(321)를 포함할 수 있다.
DDFS부(321)는 동일한 주파수를 가지지만 90°만큼의 위상 차이를 가지는 두 개의 신호를 생성하여, 두 개의 믹서부(322,323) 각각에 출력할 수 있다. 여기에서 외부 신호는 실수 부분과 허수 부분으로 분할되어 독립적으로 수행될 수 있으며, 본 실시 예에서는 믹서부(322)가 I 채널 외부신호를, 믹서부(323)이 Q 채널 외부신호를 처리할 수 있다.
믹서부(322)는 I 채널 외부 신호를 DDFS부(321)로부터 출력된 sin(nWo) 신호와 믹싱할 수 있으며, 믹서부(323)는 Q 채널 외부 신호를 DDFS부(321)로부터 출력된 cos(nWo) 신호와 믹싱할 수 있다.
도시되지는 않았지만, DDC부(320)는 일정한 샘플링 레이트로 외부 신호를 샘플링할 수 있으며, 여기에서는 DDC부(320)의 샘플링 레이트를 예를 들어 Q Mbps로 상정하도록 한다. 이에 따라 DDC부(320)로부터 출력되는 신호의 샘플링 레이트는 Q Mbps이다.
DDC부(320)로부터 출력되는 Q Mbps의 샘플링 레이트를 가지는 신호는, 데시메이션부(330)로 입력될 수 있다.
도 3에 도시된 바와 같이, 데시메이션부(330)는 콤필터부(331,334), 다운 샘플러부(332,335), 및 적분 필터부(333,336)를 포함할 수 있다. 한편, 데시메이션부(330)는 바람직하게는 CIC(cascaded interator-comb) 데시메이션 필터로 구현될 수 있다. CIC 데시메이션 필터는 믹서를 필요로 하지 않으며, 처리 속도의 변경이 가능하기 때문에, 처리시 고속을 요구하는 필터에 적합하다. CIC 데시메이션 필터의 일반적인 시스템 함수는 수학식 3으로 표현될 수 있다.
Figure 112011015992619-pat00003
수학식 3에서, M은 변경가능한 데시메이션 인수이며, L은 CIC 데시메이션 필터의 차수이다.
콤필터부(331,334)는 각각 I 채널 신호 및 Q 채널 신호에 대하여, 콤필터링을 수행할 수 있다. 콤필터부(331,334)의 시스템 함수는 수학식 4로 표현될 수 있다.
Figure 112011015992619-pat00004
콤필터링된 I 채널 신호 및 Q 채널 신호는 각각 다운샘플러부(332,335)로 입력될 수 있다.
다운샘플러부(332,335)는 I 채널 신호 및 Q 채널 신호 각각에 대하여, N의 인수로 다운샘플링을 수행할 수 있으며, 다운샘플링된 신호를 적분 필터부(333,336)로 출력할 수 있다.
적분 필터부(333,336)는, 입력받은 I 채널 신호 및 Q 채널 신호 각각에 대하여 적분 필터링을 수행할 수 있다.
적분 필터부(333,336)의 시스템 함수는 수학식 5로 표현될 수 있다.
Figure 112011015992619-pat00005
여기에서, 수학식 3으로 표현되는 데시메이션부(330) 전체의 시스템 함수가, 콤필터부(331,334) 및 적분 필터부(333,336) 각각의 시스템 함수의 선형 곱으로 현되는 것을 확인할 수 있다.
데시메이션부(330)는 입력받은 Q Mbps의 샘플링 레이트를 가지는 신호를 Q/N Mbps의 샘플링 레이트를 가지는 신호로 다운 샘플링하여, 반대역 필터부(340)로 출력할 수 있다.
도 3에는 반대역 필터부(340)가 K개의 반대역 필터를 포함하는 것과 같이 도시되었지만, 도 2와 관련하여 상술한 바와 같이, 반대역 필터부(340)는 K보다 큰 기설정된 개수의 반대역 필터를 포함할 수 있다.
반대역 필터부(340)가 포함하는 복수 개의 반대역 필터는 각각 직렬로 연결될 수 있으며, 복수 개의 반대역 필터 중 구동되는 반대역 필터, 예를 들어 K개의 반대역 필터는 스위칭부(350)의 턴온/턴오프 상태에 의하여 결정되며, 이와 관련한 설명은 도 2와 관련하여 상세하게 설명하였기 때문에 여기에서는 생략하도록 한다.
반대역 필터부(340)로 입력되는 Q/N의 샘플링 레이트를 가지는 신호는, 구동되는 K개의 반대역 필터에 의하여 K회 반대역 필터링될 수 있다.
이에 따라, 반대역 필터부(340)는, 수학식 6으로 표현되는 샘플링 레이트를 가지는 신호를 출력할 수 있다.
Figure 112011015992619-pat00006
반대역 필터부(340)에 의하여 복수 개의 반대역 필터링이 수행됨에 따라서, 신호에 포함된 이미지 성분들이 양호하게 제거될 수 있다. 또한 샘플링 레이트를 추가적으로 감소시킬 수 있기 때문에, 데시메이션부(330)의 데시메이션 인수, N도 함께 감소시킬 수 있다. 즉, 데시메이션부(330)는 고 데시메이션 인수 필터를 구비하지 않을 수 있으며, 이에 따라 상술한 고 데시메이션 인수 필터에 의한 문제점이 해결될 수 있다.
제어부(360)는 데시메이션부(330)의 설정된 데시메이션 인수, N 및 반대역 필터부(340)의 구동되는 반대역 필터의 개수 K중 적어도 하나를 조정할 수 있다.
본 발명의 일 실시 예에 의한 제어부(360)는, 인터페이스부(375)에 의하여 수신된 데시메이션 인수 및 구동되는 반대역 필터의 개수에 대한 정보를 이용하여, 데시메이션부(330)의 데시메이션 인수를 조정하며, 특정 스위치를 턴온하도록 스위칭부(350)를 제어할 수 있다.
예를 들어, 사용자는 신호의 처리 품질을 측정하며, 최적의 데시메이션 인수 및 구동되는 반대역 필터의 개수를 결정할 수 있다.
한편 본 발명의 다른 실시 예에 의한 제어부(360)는, 저장부(370)로부터 독출한 데시메이션 인수 및 최종 샘플링 레이트에 대한 룩업테이블을 이용하여 데시메이션부(330)의 데시메이션 인수를 조정하며, 특정 스위치를 턴온하도록 스위칭부(350)를 제어할 수 있다.
룩업테이블은, 수신부(310)에서 수신한 신호의 대역과 신호 처리시에 이용되는 대역의 관계를 기초로, 상기의 관계에 대응하는 데시메이션 인수 및 구동되는 반대역 필터의 개수에 의한 다운 샘플링 계수를 포함할 수 있다. 상기의 룩업테이블의 데이터는 갱신할 수 있으며, 프로그램가능(programmable)할 수 있다.
반대역 필터부(340)로부터 출력된 수학식 6으로 표현되는 샘플링 레이트를 가지는 신호는 샘플러부(380)로 입력될 수 있다.
샘플러부(380)는 입력된 신호에 대하여, L 샘플링 인수로 다운샘플링할 수 있으며, H 샘플링 인수로 오버샘플링할 수 있다. 이에 따라 사용자는 더욱 정확한 샘플링 레이트를 가지는 신호를 이용할 수 있다. 샘플러부의 두 샘플링 인수 L,H는 제어부(360)의 제어를 받아 변경가능하다.
한편, 샘플러부(380)에 의하여 출력되는 신호의 최종 샘플링 레이트는 수학식 7과 같이 표현될 수 있다.
Figure 112011015992619-pat00007
샘플러부(380)로부터 출력되는 수학식 7로 표현되는 샘플링 레이트를 가지는 신호는 LPF부(390)로 입력될 수 있다.
LPF부(390)는 입력 신호에 대하여 저역통과필터링을 수행하여 출력할 수 있다.
상술한 구성에 의하여, 사용자는 외부 환경에 적응할 수 있도록 신호의 샘플링 레이트 변경을 용이하게 수행할 수 있다. 아울러, 복수 회의 반대역 필터링이 수행됨에 따라서, 이미지 성분의 발생을 억제할 수 있다.
210 : 수신부 220 : DDC부
230 : 데시메이션부 240 : 반대역 필터부
250 : 스위칭부 260 : 제어부
270 : LPF부

Claims (6)

  1. 외부 신호를 수신하는 수신부,
    상기 수신된 외부 신호를 기저대역 신호로 직접 다운 컨버젼(DDC : direct down conversion)하는 DDC부,
    상기 기저대역 신호를 변경가능한 데시메이션(decimation) 인수로 다운샘플링하는 데시메이션부,
    상기 데시메이션 인수로 다운샘플링된 기저대역 신호를 반대역(half band) 샘플링하는, 직렬로 연결된 복수 개의 반대역 필터(half band filter)를 포함하는 반대역 필터부,
    상기 복수 개의 반대역 필터 각각에 연결되어, 상기 반대역 필터 각각의 구동 여부를 결정하는 복수 개의 스위치를 포함하는 스위칭부,
    기설정된 데시메이션 인수로 상기 기저대역 신호를 다운샘플링하도록 상기 데시메이션부를 제어하며, 상기 반대역 필터링된 기저대역 신호가 기설정된 최종 샘플링 레이트를 가지도록 상기 반대역 필터부에서 구동하는 반대역 필터의 개수를 결정하도록 상기 스위칭부를 제어하는 제어부와,
    상기 반대역 필터링된 기저대역 신호를 저역통과필터링하는 저역통과필터부와,
    상기 반대역 필터링된 기저대역 신호를 제 1 샘플링 인수로 다운 샘플링하며, 제 2 샘플링 인수로 오버 샘플링하는 샘플러부를 포함하는 복조기.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 데시메이션 인수 및 상기 최종 샘플링 레이트에 관한 정보를 입력받는 인터페이스부를 더 포함하며,
    상기 제어부는 상기 정보에 기초하여, 상기 데시메이션부 및 상기 스위칭부를 제어하는 복조기.
  4. 제 1 항에 있어서,
    상기 데시메이션 인수 및 상기 최종 샘플링 레이트에 대한 룩업테이블을 저장하는 저장부를 더 포함하며,
    상기 제어부는 상기 저장부로부터 독출한 상기 룩업테이블에 기초하여 상기 데시메이션부 및 상기 스위칭부를 제어하는 복조기.
  5. 제 1 항에 있어서,
    상기 데시메이션부는,
    콤필터(comb filter), 다운 샘플러 및 적분기를 포함하는 CIC 데시메이션 필터인 것을 특징으로 하는 복조기.
  6. 입력 신호를 변경가능한 데시메이션(decimation) 인수로 다운샘플링(downsampling)하는 데시메이션 필터,
    상기 데시메이션 인수로 다운샘플링된 입력 신호를 반대역(half band) 샘플링하는, 직렬로 연결된 복수 개의 반대역 필터(half band filter),
    상기 복수 개의 반대역 필터 각각에 연결되어, 상기 반대역 필터 각각의 구동 여부를 결정하는 복수 개의 스위치와,
    프로그램가능한 데시메이션 인수로 기저대역 신호를 다운샘플링하도록 상기 데시메이션 필터를 제어하며, 상기 반대역 필터링된 입력 신호가 프로그램가능한 최종 샘플링 레이트를 가지도록 상기 복수 개의 반대역 필터 중 구동하는 반대역 필터의 개수를 결정하도록 상기 스위치의 온, 오프를 제어하는 콘트롤러를 포함하는 프로그램가능한 다운 컨버터.

KR1020110019704A 2011-03-04 2011-03-04 복조기 및 프로그램가능한 다운 컨버터 KR101213130B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110019704A KR101213130B1 (ko) 2011-03-04 2011-03-04 복조기 및 프로그램가능한 다운 컨버터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110019704A KR101213130B1 (ko) 2011-03-04 2011-03-04 복조기 및 프로그램가능한 다운 컨버터

Publications (2)

Publication Number Publication Date
KR20120100650A KR20120100650A (ko) 2012-09-12
KR101213130B1 true KR101213130B1 (ko) 2013-01-21

Family

ID=47110344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110019704A KR101213130B1 (ko) 2011-03-04 2011-03-04 복조기 및 프로그램가능한 다운 컨버터

Country Status (1)

Country Link
KR (1) KR101213130B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6487221B1 (en) * 1997-02-10 2002-11-26 Alcatel Digital device and method for filtering, decimation and transposition into distributed baseband and corresponding digital modulator
KR20080083371A (ko) * 2001-05-01 2008-09-17 마츠시타 커뮤니케이션 인더스트리얼 코포레이션 오브 유에스에이 언더 샘플링에 의한 주파수 변환

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6487221B1 (en) * 1997-02-10 2002-11-26 Alcatel Digital device and method for filtering, decimation and transposition into distributed baseband and corresponding digital modulator
KR20080083371A (ko) * 2001-05-01 2008-09-17 마츠시타 커뮤니케이션 인더스트리얼 코포레이션 오브 유에스에이 언더 샘플링에 의한 주파수 변환

Also Published As

Publication number Publication date
KR20120100650A (ko) 2012-09-12

Similar Documents

Publication Publication Date Title
US7436910B2 (en) Direct bandpass sampling receivers with analog interpolation filters and related methods
KR100291351B1 (ko) 샘플링시스템
US7489745B2 (en) Reconfigurable direct RF bandpass sampling receiver and related methods
JP6033012B2 (ja) 低電力無線周波数デジタル受信機
CN101496284B (zh) 多模除法器重定时电路
EP2555436B1 (en) Discrete digital receiver
US7940104B2 (en) Signal generating apparatus, filter apparatus, signal generating method and filtering method
US9191127B2 (en) Signal filtering
CN102377709B (zh) 用于频移键控fsk调制的低率射频信号接收器
EP1978646A2 (en) Superheterodyne receiver with switchable local oscillator frequency and reconfigurable IF filter characteristics
DeVries et al. Subsampling architecture for low power receivers
KR20020006044A (ko) 프로그래머블 디지털 중간 주파수 송수신기
CN104320088A (zh) 一种数字下变频电路
TW201911763A (zh) 數位接收器及包含於該數位接收器中之多模式動態頻道分離器、以及處理在該數位接收器中接收之輸入訊號之方法
EP3119007B1 (en) Multi-mixer system and associated receiver and signal processing method
KR20100133748A (ko) 디스크리트 타임 필터 및 이를 포함하는 수신기
Ghazel et al. On design and implementation of a decimation filter for multistandard wireless transceivers
KR101213130B1 (ko) 복조기 및 프로그램가능한 다운 컨버터
EP3036838B1 (en) An agile radio architecture
US7760829B2 (en) Dense-tap transversal filter with elementary coefficients
JP2003289264A (ja) 受信機
Maurer et al. Be flexible
CN104378107B (zh) 一种改善锁相调频电路宽带调制平坦度的数字处理装置
Pinjerla Sampling Rate Conversion Techniques-A Review
KR100879967B1 (ko) 프로그래머블 업 컨버전 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151126

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181128

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 8