KR101212762B1 - Semiconductor Apparatus and Method for testing there of - Google Patents

Semiconductor Apparatus and Method for testing there of Download PDF

Info

Publication number
KR101212762B1
KR101212762B1 KR1020100131947A KR20100131947A KR101212762B1 KR 101212762 B1 KR101212762 B1 KR 101212762B1 KR 1020100131947 A KR1020100131947 A KR 1020100131947A KR 20100131947 A KR20100131947 A KR 20100131947A KR 101212762 B1 KR101212762 B1 KR 101212762B1
Authority
KR
South Korea
Prior art keywords
authentication code
test
signal
buffering
code
Prior art date
Application number
KR1020100131947A
Other languages
Korean (ko)
Other versions
KR20120070405A (en
Inventor
서우현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100131947A priority Critical patent/KR101212762B1/en
Publication of KR20120070405A publication Critical patent/KR20120070405A/en
Application granted granted Critical
Publication of KR101212762B1 publication Critical patent/KR101212762B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0059—Security or protection circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/26—Floating gate memory which is adapted to be one-time programmable [OTP], e.g. containing multiple OTP blocks permitting limited update ability

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명의 반도체 장치는 클럭 신호 및 호출 신호에 응답하여 인증 코드를 출력하는 OTP부, 클럭 신호 및 인증 코드에 응답하여 버퍼링 인증 코드를 생성하는 버퍼부, 버퍼링 인증 코드 및 입력 코드를 비교하고, 일치 여부를 인증 신호로서 출력하는 연산부 및 테스트 인에이블 신호가 입력되면 활성화되어 선택 신호에 응답하여 버퍼링 인증 코드를 출력 신호로서 외부로 출력하는 테스트 수행부를 포함한다.The semiconductor device of the present invention compares and matches an OTP unit for outputting an authentication code in response to a clock signal and a call signal, a buffer unit for generating a buffering authentication code in response to a clock signal and an authentication code, a buffering authentication code, and an input code. It includes an operation unit for outputting whether or not as an authentication signal and a test enable signal is activated when the test enable signal is input and outputs the buffering authentication code as an output signal to the outside in response to the selection signal.

Description

반도체 장치 및 그의 테스트 방법{Semiconductor Apparatus and Method for testing there of}Semiconductor Apparatus and Method for testing there of}

본 발명은 반도체 장치에 관한 것으로, 보다 상세하게는 OTP 인증 코드를 사용하는 반도체 장치에 관한 것이다.The present invention relates to a semiconductor device, and more particularly, to a semiconductor device using an OTP authentication code.

플래시 메모리 장치 및 상 변화 메모리 장치와 같은 반도체 메모리 장치에서, 그 장치의 고유 정보, 즉 그 장치의 시리얼 번호, 제조업체에 대한 정보, 제조일 등과 같은 보안 데이터가 저장되기 위해 OTP(One Time Progammable)부를 구비한다. 또한 OTP부을 포함하는 반도체 장치는 OTP부에 한 번 기록된 인증 코드를 외부 조작에 대해 안전하게 보호되고, 이후의 프로그램 동작에 의해 변경되지 않도록 구성된다. In a semiconductor memory device such as a flash memory device and a phase change memory device, an One Time Progammable (OTP) portion is provided to store unique information of the device, that is, secure data such as serial number of the device, manufacturer information, and manufacturing date. do. Further, the semiconductor device including the OTP portion is configured so that the authentication code written once in the OTP portion is securely protected against external operation, and is not changed by subsequent program operation.

OTP부를 구비하는 반도체 장치를 사용하기 위한 인증 절차가 수행되면, OTP부를 구비하는 반도체 장치는 OTP부에 프로그램된 보안 데이터(이하 인증 코드)를 호출하고, 또한 입력되는 입력 코드와 비교하고, 인증 코드 및 입력 코드의 일치 여부를 판단하여 OTP부를 구비하는 반도체 장치를 사용하는 것을 허가 또는 거절하게 된다. 이러한 인증 절차를 위해 사용되는 반도체 장치의 영역을 RPMB(Replay Protected Memory Block)이라고 한다. When an authentication procedure for using a semiconductor device having an OTP section is performed, the semiconductor device having an OTP section calls the security data (hereinafter referred to as an authentication code) programmed in the OTP section, and also compares with an input code inputted to the authentication code. And judging whether the input codes match or not, permitting or rejecting the use of the semiconductor device including the OTP unit. The area of the semiconductor device used for this authentication procedure is called a Replay Protected Memory Block (RPMB).

하지만 반도체 장치에서, 보안의 중요성은 날로 증가하고 있기 때문에, 인증 코드의 크기 및 종류 또한 증가하고 있다. 따라서 RPMB의 면적 또한 증가하고 있으며, 반도체 장치의 생산 중 RPMB에 불량이 발생하는 경우도 증가하고 있다. 따라서 반도체 장치의 생산 중 OTP부에 인증 코드를 기록 하기 전에, 그리고 인증 코드를 기록한 이후에 각각 반도체 장치의 RPMB의 정상 동작 여부를 확인해야 할 필요가 발생하였다. However, in the semiconductor device, since the importance of security is increasing day by day, the size and type of authentication codes are also increasing. Therefore, the area of RPMB is also increasing, and the occurrence of defects in RPMB during the production of semiconductor devices is also increasing. Therefore, it is necessary to confirm whether the RPMB of the semiconductor device is normally operated before recording the authentication code in the OTP unit and during the production of the semiconductor device.

본 발명은 인증 코드의 기록 이전/이후에 반도체 장치의 RPMB의 정상 동작 여부를 확인할 수 있는 반도체 장치를 제공하는 데에 그 기술적 과제가 있다.SUMMARY OF THE INVENTION The present invention has a technical problem to provide a semiconductor device capable of confirming whether RPMB of a semiconductor device is normally operated before / after recording an authentication code.

본 발명의 일 실시예에 따른 반도체 장치는 클럭 신호 및 호출 신호에 응답하여 인증 코드를 출력하는 OTP부, 상기 클럭 신호 및 상기 인증 코드에 응답하여 버퍼링 인증 코드를 생성하는 버퍼부, 상기 버퍼링 인증 코드 및 입력 코드를 비교하고, 일치 여부를 인증 신호로서 출력하는 연산부 및 테스트 인에이블 신호가 입력되면 활성화되어 선택 신호에 응답하여 상기 버퍼링 인증 코드를 출력 신호로서 외부로 출력하는 테스트 수행부를 포함한다.A semiconductor device according to an embodiment of the present invention includes an OTP unit for outputting an authentication code in response to a clock signal and a call signal, a buffer unit for generating a buffering authentication code in response to the clock signal and the authentication code, and the buffering authentication code. And an arithmetic unit for comparing input codes, outputting a match as an authentication signal, and a test execution unit that is activated when a test enable signal is input and outputs the buffering authentication code as an output signal to the outside in response to a selection signal.

또한 본 발명의 다른 실시예에 따른 반도체 장치는 클럭 신호 및 호출 신호에 응답하여 내부에 저장된 인증 코드를 출력하는 OTP부, 상기 클럭 신호 및 상기 인증 코드에 응답하여 버퍼링 인증 코드를 생성하는 버퍼부, 상기 버퍼링 인증 코드 및 입력 코드를 비교하고, 일치 여부를 인증 신호로서 출력하는 연산부 및 테스트 인에이블 신호가 입력되면 상기 버퍼링 인증 코드가 초기 값인지 확인하여 그 결과를 출력 신호로서 출력하는 테스트 수행부를 포함한다.In addition, according to another embodiment of the present invention, a semiconductor device may include an OTP unit configured to output an authentication code stored therein in response to a clock signal and a call signal, a buffer unit configured to generate a buffering authentication code in response to the clock signal and the authentication code; Comparing the buffering authentication code and the input code, and outputs a matching unit as an authentication signal and a test enable signal when the test enable signal is input, and checks whether the buffering authentication code is an initial value and outputs the result as an output signal; do.

또한 본 발명의 다른 실시예에 따른 반도체 장치의 테스트 방법은 인증 코드를 갖는 OTP 회로를 포함하는 반도체 장치에서 상기 인증 코드를 압축하는 단계, 상기 반도체 장치에서 테스트 장치로 상기 인증 코드의 압축 값을 송신하는 단계 및 상기 테스트 장치에서 상기 인증 코드의 압축 값 및 기준 값을 비교하는 단계를 포함하고, 상기 인증 코드는 초기 값이 존재하고, 상기 초기 값을 갖는 상기 인증 코드의 압축 값은 상기 초기 값과 다른 값을 갖는 모든 상기 인증 코드의 압축 값과 다르다.In addition, according to another embodiment of the present disclosure, a method of testing a semiconductor device may include compressing the authentication code in a semiconductor device including an OTP circuit having an authentication code, and transmitting the compression value of the authentication code from the semiconductor device to a test device. And comparing the compression value and the reference value of the authentication code in the test apparatus, wherein the authentication code has an initial value, and the compression value of the authentication code having the initial value is equal to the initial value. It is different from the compression value of all the authentication codes with other values.

본 발명은 OTP 인증 코드를 사용하는 반도체 장치에서, RPMB의 정상 동작 여부를 확인할 수 있는 효과를 창출한다. The present invention creates the effect of checking whether the RPMB is operating normally in the semiconductor device using the OTP authentication code.

또한 본 발명은 보다 적은 면적을 차지하는 구성부를 통해 OTP 인증 코드가 정상적인 초기 값을 가지고 있는 지를 확인할 수 있는 효과를 창출한다.In addition, the present invention creates an effect that can be confirmed whether the OTP authentication code has a normal initial value through the component occupying a smaller area.

도 1은 본 발명의 일 실시예에 따른 반도체 장치의 개략적인 블록도,
도 2는 상기 테스트 수행부(400)의 일 실시예에 따른 회로도,
도 3은 도 1 에 도시된 상기 테스트 수행부(400)의 다른 실시예에 따른 회로도이다.1 is a schematic block diagram of a semiconductor device according to an embodiment of the present invention;
2 is a circuit diagram according to an embodiment of the test performer 400;
FIG. 3 is a circuit diagram according to another embodiment of the test performer 400 shown in FIG. 1.

본 발명의 일 실시예에 따른 반도체 장치는 OTP부에 인증 코드를 기록하기 전 또는 OTP 부에 인증 코드를 기록한 이후에 RPMB가 정상 동작하는 지를 확인할 수 있다.The semiconductor device according to the exemplary embodiment of the present invention may check whether the RPMB operates normally before recording the authentication code in the OTP unit or after recording the authentication code in the OTP unit.

또한 본 발명의 일 실시예에 따른 반도체 장치는 테스트 인에이블 신호가 활성화되면, OTP부에 기록된, 또는 초기화되어 초기 값이 존재하는 상기 인증 코드(oc)를 외부로 출력한다. 테스트 장비는 이러한 상기 인증 코드(oc)를 수신하여 상기 OTP부에 기록된 상기 인증 코드(otp_code)가 정상적으로 기록되었는지, 또는 상기 OTP부에 기록 동작을 수행하기 전 초기 값을 가진 상기 인증 코드(oc)가 정상적인 초기 값을 가지고 있는지를 확인할 수 있다. In addition, when the test enable signal is activated, the semiconductor device according to an embodiment of the present invention outputs the authentication code oc recorded in the OTP unit or initialized to have an initial value. The test equipment receives the authentication code (oc) and the authentication code (otp_code) recorded in the OTP unit is normally recorded, or the authentication code (oc) having an initial value before performing a recording operation on the OTP unit. You can check if) has a normal initial value.

또한 본 발명의 일 실시예에 따른 반도체 장치는 상기 인증 코드(oc)를 압축하여 외부로 출력함으로써 상기 인증 코드(oc)를 외부로 출력하기 위한 필요 면적을 감소시킬 수 있다.In addition, the semiconductor device according to an exemplary embodiment may reduce a necessary area for outputting the authentication code oc to the outside by compressing the authentication code oc and outputting it to the outside.

도 1은 본 발명의 일 실시예에 따른 반도체 장치의 개략적인 블록도이다. 1 is a schematic block diagram of a semiconductor device according to an embodiment of the present invention.

도 1에 도시된 것처럼, 상기 반도체 장치는 OTP부(100), 버퍼부(200), 연산부(300) 및 테스트 수행부(400)를 포함하여 구성할 수 있다.As illustrated in FIG. 1, the semiconductor device may include an OTP unit 100, a buffer unit 200, an operation unit 300, and a test execution unit 400.

상기 OTP부(100)는 클럭 신호(CLK) 및 호출 신호(call)에 응답하여 인증 코드(oc)를 출력한다. 도 1 에는 상기 인증 코드(oc)가 4 비트인 것으로 예시하였다(oc<1:4>). 상기 인증 코드(oc)는 설정에 따라 그 비트 수가 달라질 수 있다. 상기 호출 신호(call)는 내부 커맨드 생성회로(미도시)에서 생성된 신호로서, 상기 OTP부(100)가 상기 인증 코드(oc<1:4>)를 출력하는 것을 관장하는 신호이다. 상기 OTP부(100)는 일회성 기록 회로(One Time Programmable Circuit)로 구성될 수 있다. The OTP unit 100 outputs an authentication code oc in response to a clock signal CLK and a call signal. In FIG. 1, the authentication code oc is illustrated as 4 bits (oc <1: 4>). The number of bits of the authentication code (oc) may vary depending on the setting. The call signal is a signal generated by an internal command generation circuit (not shown), and is a signal that controls the OTP unit 100 to output the authentication codes oc <1: 4>. The OTP unit 100 may be configured as a one time programmable circuit.

상기 버퍼부(200)는 상기 클럭 신호(CLK) 및 상기 인증 코드(oc<1:4>)에 응답하여 버퍼링 인증 코드(boc<1:4>)를 생성한다. 상기 버퍼부(200)는 일반적인 버퍼 회로를 포함하여 구성될 수 있다.The buffer unit 200 generates a buffering authentication code boc <1: 4> in response to the clock signal CLK and the authentication code oc <1: 4>. The buffer unit 200 may include a general buffer circuit.

상기 연산부(300)는 상기 버퍼링 인증 코드(boc<1:4>) 및 입력 코드(codein)를 해쉬 알고리즘(Hash Algorithm)을 이용하여 비교하고, 일치 여부를 인증 신호(auth)로서 출력한다. 상기 입력 코드(codein)는 상기 반도체 장치의 외부로부터 입력되는 신호로서, 상기 반도체 장치를 제어할 수 있도록 인증을 요청하는 신호이다. 예를 들어, 상기 반도체 장치가 외부 컨트롤러에 연결되어 동작하는 경우, 상기 외부 컨트롤러는 상기 입력 코드(codein)를 상기 반도체 장치로 송신하고, 상기 반도체 장치는 상기 입력 코드(codein) 및 상기 인증 코드(oc)를 비교하여, 일치 여부에 따라 상기 인증 신호(auth)를 출력한다. 상기 반도체 장치는 상기 인증 신호(auth)에 따라 상기 외부 컨트롤러에 의한 제어를 허가 또는 거부한다. 상기 연산부(300)는 해쉬 알고리즘(Hash Algorithm)을 사용하는 논리 조합회로를 포함하여 구성될 수 있다.The operation unit 300 compares the buffering authentication codes boc <1: 4> and the input codes (codein) by using a hash algorithm, and outputs a match as an authentication signal (auth). The input code is a signal input from the outside of the semiconductor device and is a signal for requesting authentication so as to control the semiconductor device. For example, when the semiconductor device is connected to and operated by an external controller, the external controller transmits the input code to the semiconductor device, and the semiconductor device transmits the input code and the authentication code. oc) is compared and the authentication signal (auth) is output according to whether there is a match. The semiconductor device permits or denies control by the external controller according to the authentication signal auth. The operation unit 300 may be configured to include a logic combination circuit using a hash algorithm.

상기 테스트 수행부(400)는 테스트 인에이블 신호(ten)에 따라 활성화되면, 선택 신호(sel)에 응답하여 상기 버퍼링 인증 코드(boc<1:4>)를 출력 신호(out)로서 외부로 출력한다. 도 1 에 도시된 것처럼, 상기 출력 신호(out)가 데이터 패드(DQ)를 통해 상기 반도체 장치의 외부로 출력되도록 구성될 수 있다. 상기 출력 신호(out)가 상기 데이터 패드(DQ)를 통해 외부로 출력되도록 구성할 경우, 상기 반도체 장치는 상기 출력 신호(out)를 수신하여 상기 데이터 패드(DQ)로 출력하는 일반적인 출력 버퍼 회로를 추가적으로 포함하여 구성하는 것이 바람직하다. 상기 선택 신호(sel)로서 테스트 모드 신호를 사용할 수 있다. 또한, 상기 선택 신호(sel)로서 모드 레지스터 리드(Mode Register Read) 신호를 사용할 수 있다. 상기 선택 신호(sel)로서 상기 모드 레지스터 리드 신호를 사용할 경우, 상기 반도체 장치가 로우 어드레스 신호(RAS), 컬럼 어드레스 신호(CAS)와 같은 커맨드 신호를 통해 상기 인증 코드(oc<1:4>)를 출력하도록 할 수 있다. When the test execution unit 400 is activated according to the test enable signal ten, the test execution unit 400 outputs the buffering authentication code boc <1: 4> as an output signal out in response to the selection signal sel. do. As illustrated in FIG. 1, the output signal out may be configured to be output to the outside of the semiconductor device through the data pad DQ. When the output signal out is configured to be output to the outside through the data pad DQ, the semiconductor device may receive a general output buffer circuit that receives the output signal out and outputs the output signal to the data pad DQ. It is preferable to include additionally. A test mode signal may be used as the selection signal sel. In addition, a mode register read signal may be used as the selection signal sel. When the mode register read signal is used as the selection signal sel, the semiconductor device transmits the authentication code (oc <1: 4>) through a command signal such as a row address signal RAS or a column address signal CAS. You can output

도 1에 도시된 상기 반도체 장치는 상기 OTP부(100)에 기록된, 또는 기록되기 이전 초기 값을 가지고 있는 상기 인증 코드(oc<1:4>)를 외부로 출력할 수 있다. 따라서 상기 인증 코드(oc<1:4>)를 확인하게 되면, 도 1에 도시된 상기 반도체 장치의 RPMB 중 상기 OTP부(100), 상기 버퍼부(200) 및 상기 테스트 수행부(400)가 정상적으로 동작하는지 확인할 수 있다. The semiconductor device illustrated in FIG. 1 may output the authentication code oc <1: 4> recorded in the OTP unit 100 or having an initial value before being written to the outside. Therefore, when the authentication code (oc <1: 4>) is confirmed, the OTP unit 100, the buffer unit 200 and the test performing unit 400 of the RPMB of the semiconductor device shown in FIG. You can check if it works properly.

도 2는 상기 테스트 수행부(400)의 일 실시예에 따른 회로도이다.2 is a circuit diagram of an exemplary embodiment of the test performer 400.

도 2에 도시된 것처럼, 상기 테스트 수행부(400a)는 테스트 인증 코드 생성부(410) 및 선택부(420)를 포함하여 구성될 수 있다. As illustrated in FIG. 2, the test performer 400a may include a test authentication code generator 410 and a selector 420.

상기 테스트 인증 코드 생성부(410)는 상기 테스트 인에이블 신호(ten)가 입력되면 상기 버퍼링 인증 코드(boc<1:4>)를 상기 테스트 인증 코드(d<1:4>)로서 생성한다. When the test enable signal ten is input, the test authentication code generator 410 generates the buffering authentication code boc <1: 4> as the test authentication code d <1: 4>.

상기 선택부(420)는 상기 선택 신호(sel)에 따라 상기 테스트 인증 코드(d<1:4>) 중 적어도 일부분을 상기 출력 신호(out)로서 출력한다.The selector 420 outputs at least a portion of the test authentication codes d <1: 4> as the output signal out according to the selection signal sel.

상기 테스트 인증 코드 생성부(410)는 앤드 게이트(201~204)를 포함하여 구성될 수 있다. 상기 앤드 게이트(201~204)는 상기 버퍼링 인증 코드(boc<1:4>) 및 상기 테스트 인에이블 신호(ten)을 각각 수신하고 앤드 연산하여 상기 테스트 인증 코드(d<1:4>)로서 생성하도록 구성되었다.The test authentication code generator 410 may include an end gate 201 to 204. The AND gates 201 to 204 respectively receive and buffer the buffering authentication code boc <1: 4> and the test enable signal ten as the test authentication code d <1: 4>. It is configured to generate.

상기 선택부(420)는 도 2 에 도시된 것처럼. 상기 선택 회로(sel)에 따라 상기 테스트 인증 코드(d<1:4>) 중 한 비트를 선택하여 상기 출력 신호(out)로서 출력하는 먹스 회로를 포함하여 구성될 수 있다. 따라서 상기 선택 신호(sel)에 따라 상기 테스트 인증 코드(d<1:4>)를 일부분씩 연속적으로 출력할 수 있다. 이처럼 상기 테스트 인증 코드(d<1:4>)를 동시에 외부로 출력하는 것이 아닌 상기 선택 신호(sel)에 따라 연속적으로 출력하도록 구성한 것은 반도체 장치의 면적 효율성을 고려한 구성이다. The selector 420 is as shown in FIG. And a mux circuit for selecting one bit of the test authentication code d <1: 4> according to the selection circuit sel and outputting the bit as the output signal out. Accordingly, the test authentication codes d <1: 4> may be continuously outputted in part according to the selection signal sel. As described above, the test authentication codes d <1: 4> are configured to be continuously output in accordance with the selection signal sel instead of simultaneously outputting to the outside in consideration of the area efficiency of the semiconductor device.

도 3은 도 1 에 도시된 상기 테스트 수행부(400)의 다른 실시예에 따른 회로도이다.FIG. 3 is a circuit diagram according to another embodiment of the test performer 400 shown in FIG. 1.

도 3에 도시된 상기 테스트 수행부(400b)는 도 2에 도시된 상기 테스트 수행부(400a)와 달리 상기 선택 신호(sel)를 입력 받지 않는다. 도 3에 도시된 상기 테스트 수행부(400b)는 상기 버퍼링 인증 코드(boc)를 압축하여 출력하도록 구성되었다. 도 1 및 도 2에서, 상기 인증 코드(oc<1:4>)는 4 비트로 예시되었다. 하지만 상기 인증 코드(oc)는 필요에 따라 더 많은 비트로 구성될 수 있다. 예를 들어 32 비트의 상기 인증 코드(oc<1:32>)를 출력하기 위해서, 32개의 출력 경로를 통해 단번에 출력 하거나, 또는 단일 경로를 32 회에 나눠 출력하는 방법을 사용할 수 있다. 하지만 이런 방법들은 상기 인증 코드(oc<1:32:>)를 출력하기 위한 구성부의 필요 면적이 너무 넓거나 상기 인증 코드(oc<1:32:>)를 출력하기 위한 필요 시간이 너무 길다는 단점이 있다. 따라서 도 3에 도시된 상기 테스트 수행부(400b)는 상기 인증 코드(oc<1:32>)를 압축하여 출력함으로써 필요 면적 및 필요 시간을 모두 줄일 수 있다. The test performer 400b illustrated in FIG. 3 does not receive the selection signal sel unlike the test performer 400a illustrated in FIG. 2. The test performing unit 400b illustrated in FIG. 3 is configured to compress and output the buffering authentication code boc. 1 and 2, the authentication code (oc <1: 4>) is illustrated with 4 bits. However, the authentication code (oc) may be composed of more bits as necessary. For example, in order to output the 32-bit authentication code (oc <1:32>), a method of outputting at once through 32 output paths or outputting a single path in 32 times may be used. However, these methods indicate that the required area of the component for outputting the authentication code (oc <1:32:>) is too large or the time required for outputting the authentication code (oc <1:32:>) is too long. There are disadvantages. Therefore, the test execution unit 400b shown in FIG. 3 may reduce both the required area and the required time by compressing and outputting the authentication codes oc <1:32>.

일반적으로 인증 코드가 기록되기 위한 일회성 기록 회로를 포함하여 구성된 반도체 장치에서, 기록 동작 이전의 상기 일회성 기록 회로의 초기 값은 모든 비트가 0으로 같은 값이다. 32 비트의 상기 인증 코드(oc<1:32>)를 예로 들면, 초기 값을 가진 상기 인증 코드(oc<1:32>)는 32 비트 모두 0이다. 도 3에 도시된 상기 테스트 수행부(400b)는 상기 인증 코드(oc<1:32>)의 전 비트가 동일한지 확인하고, 확인된 결과를 단일 비트의 출력 신호(out)로서 출력한다.Generally, in a semiconductor device including a one-time write circuit for writing an authentication code, the initial value of the one-time write circuit before the write operation is equal to all bits equal to zero. Taking the 32-bit authentication code (oc <1:32>) as an example, the authentication code (oc <1:32>) with an initial value of all 32 bits is zero. The test performing unit 400b shown in FIG. 3 confirms that all bits of the authentication code oc <1:32> are the same, and outputs the checked result as a single bit output signal out.

도 3에 도시된 상기 테스트 수행부(400b)는 베타적 노어 게이트(301~308), 낸드 게이트(309, 310), 노어 게이트(311) 및 앤드 게이트(312)를 포함하여 구성된다. 상기 베타적 노어 게이트(301~308)는 상기 버퍼링 인증 코드(boc<1:32>)를 네 비트씩 나누어 각각 입력받고 베타적 노어 연산을 하여 출력한다. 상기 낸드 게이트(309)는 상기 베타적 노어 게이트(301~304)의 출력 신호를 낸드 연산하여 출력한다. 상기 낸드 게이트(310)는 상기 베타적 노어 게이트(305~308)의 출력 신호를 낸드 연산하여 출력한다. 상기 노어 게이트(311)는 상기 낸드 게이트(309, 310)의 출력 신호를 노어 연산하여 출력한다. 상기 앤드 게이트(312)는 상기 노어 게이트(311)의 출력 신호 및 상기 테스트 인에이블 신호(ten)를 앤드 연산하여 단일 비트의 상기 출력 신호(out)로서 출력한다.The test performer 400b illustrated in FIG. 3 includes beta-shaped NOR gates 301 to 308, NAND gates 309 and 310, NOR gates 311, and an AND gate 312. The beta NOR gates 301 ˜ 308 receive the buffering authentication codes boc <1:32> by four bits, respectively, and perform beta NOR operations. The NAND gate 309 performs a NAND operation on the output signals of the beta NOR gates 301 to 304. The NAND gate 310 NAND-operates an output signal of the beta NOR gates 305 to 308 and outputs the result. The NOR gate 311 performs a NOR operation on the output signals of the NAND gates 309 and 310 to output the NOR gates 311. The AND gate 312 performs an AND operation on the output signal of the NOR gate 311 and the test enable signal ten, and outputs the output signal as a single bit of the output signal out.

도 3에 도시된 상기 테스트 수행부(400b)를 포함하여 구성된 상기 반도체 장치는 상기 OTP부(100)에 기록 동작이 수행되기 이전 상기 인증 코드(oc<1:32>)가 초기 값인 32 비트가 모두 0이므로 상기 테스트 수행부(400b)의 상기 베타적 노어 게이트(301~308)의 출력 신호는 모두 1 이어야 한다. 따라서 상기 낸드 게이트(309, 310)의 출력 신호는 모두 0이다. 따라서 상기 노어 게이트(311)의 출력 신호는 1이다. 다음으로 상기 테스트 인에이블 신호(ten)이 활성화된 경우 상기 앤드 게이트(311)의 출력 신호는 1이다. 따라서 도 3에 도시된 상기 테스트 수행부(400b)를 포함하여 구성된 상기 반도체 장치는 상기 OTP부(100)에 기록 동작이 수행되기 이전에 테스트를 수행할 경우 상기 출력 신호(out)로서 1이 출력되는지를 확인하면 상기 반도체 장치의 RPMB의 초기화가 정상적으로 되어있는지를 확인할 수 있다.The semiconductor device including the test execution unit 400b shown in FIG. 3 has 32 bits in which the authentication code (oc <1:32>) is an initial value before a write operation is performed to the OTP unit 100. Since all are 0, the output signals of the beta NOR gates 301 to 308 of the test execution unit 400b must be all 1. Therefore, the output signals of the NAND gates 309 and 310 are all zero. Therefore, the output signal of the NOR gate 311 is 1. Next, when the test enable signal ten is activated, the output signal of the AND gate 311 is 1. Therefore, the semiconductor device including the test execution unit 400b shown in FIG. 3 outputs 1 as the output signal out when the test is performed before the write operation is performed in the OTP unit 100. If it is confirmed whether or not the initialization of the RPMB of the semiconductor device can be confirmed normally.

본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the present invention as defined by the following claims and their equivalents. Only. The scope of the present invention is defined by the appended claims rather than the detailed description and all changes or modifications derived from the meaning and scope of the claims and their equivalents are to be construed as being included within the scope of the present invention do.

100: OTP부 200: 버퍼부
300: 연산부 400/400a/400b: 테스트 수행부
410: 테스트 인증 코드 생성부 420: 선택부100: OTP section 200: buffer section
300: calculator 400 / 400a / 400b: test performer
410: test authentication code generation unit 420: selection unit

Claims (15)

클럭 신호 및 호출 신호에 응답하여 인증 코드를 출력하는 OTP부;
상기 클럭 신호 및 상기 인증 코드에 응답하여 버퍼링 인증 코드를 생성하는 버퍼부; 및
테스트 인에이블 신호가 입력되면 활성화되며, 선택 신호에 응답하여 상기 버퍼링 인증 코드를 출력 신호로서 외부로 출력하는 테스트 수행부를 포함하고,
상기 테스트 수행부는,
상기 테스트 인에이블 신호가 입력되면 상기 버퍼링 인증 코드를 제 1 테스트 인증 코드로서 생성하는 제 1 테스트 인증 코드 생성부; 및
상기 선택 신호에 따라 상기 제 1 테스트 인증 코드 중 적어도 일부분을 상기 출력 신호로서 출력하는 선택부를 포함하는 반도체 장치.An OTP unit configured to output an authentication code in response to the clock signal and the call signal;
A buffer unit generating a buffering authentication code in response to the clock signal and the authentication code; And
It is activated when a test enable signal is input, and includes a test execution unit for outputting the buffering authentication code as an output signal to the outside in response to the selection signal,
The test execution unit,
A first test authentication code generator configured to generate the buffering authentication code as a first test authentication code when the test enable signal is input; And
And a selector configured to output at least a portion of the first test authentication code as the output signal according to the selection signal. 삭제delete 청구항 3은(는) 설정등록료 납부시 포기되었습니다.Claim 3 has been abandoned due to the setting registration fee. 제 1 항에 있어서,
상기 테스트 수행부는
상기 테스트 인에이블 신호가 입력되면 상기 버퍼링 인증 코드를 제 1 테스트 인증 코드로서 생성하는 제 1 테스트 인증 코드 생성부;
상기 클럭 신호 및 상기 테스트 인에이블 신호에 응답하여 순차적으로 활성화되는 복수의 타이밍 신호를 생성하는 타이밍 신호 생성부;
상기 복수의 타이밍 신호에 응답하여 상기 제 1 테스트 인증 코드를 제 2 테스트 인증 코드로서 생성하는 제 2 테스트 인증 코드 생성부; 및
상기 선택 신호에 응답하여 상기 제 2 테스트 인증 코드를 출력하는 선택부를 포함하는 반도체 장치.The method of claim 1,
The test execution unit
A first test authentication code generator configured to generate the buffering authentication code as a first test authentication code when the test enable signal is input;
A timing signal generator configured to generate a plurality of timing signals sequentially activated in response to the clock signal and the test enable signal;
A second test authentication code generation unit generating the first test authentication code as a second test authentication code in response to the plurality of timing signals; And
And a selector configured to output the second test authentication code in response to the selection signal. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.Claim 4 has been abandoned due to the setting registration fee. 제 1 항에 있어서,
상기 인증 코드는 상기 OTP부에 일회성으로 기록되어 변경되지 않는 코드인 반도체 장치.The method of claim 1,
And the authentication code is a code that is written once in the OTP portion and is not changed. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.Claim 5 was abandoned upon payment of a set-up fee. 제 1 항에 있어서,
상기 버퍼링 인증 코드 및 입력 코드를 비교하고, 일치 여부를 인증 신호로서 출력하는 연산부를 더 포함하는 반도체 장치.The method of claim 1,
And a computing unit for comparing the buffering authentication code and the input code and outputting a match as an authentication signal. 클럭 신호 및 호출 신호에 응답하여 내부에 저장된 인증 코드를 출력하는 OTP부;
상기 클럭 신호 및 상기 인증 코드에 응답하여 버퍼링 인증 코드를 생성하는 버퍼부; 및
테스트 인에이블 신호가 입력되면 상기 버퍼링 인증 코드가 초기 값인지 확인하여 그 결과를 출력 신호로서 출력하는 테스트 수행부를 포함하고,
상기 테스트 수행부는,
상기 버퍼링 인증 코드가 상기 초기 값인지 확인하기 위해 베타적 오어 연산 또는 베타적 노어 연산을 수행하는 반도체 장치.An OTP unit configured to output an authentication code stored therein in response to a clock signal and a call signal;
A buffer unit generating a buffering authentication code in response to the clock signal and the authentication code; And
A test performer configured to check whether the buffering authentication code is an initial value when the test enable signal is input, and output the result as an output signal;
The test execution unit,
And performing a beta or OR operation to confirm whether the buffering authentication code is the initial value. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.Claim 7 has been abandoned due to the setting registration fee. 제 6 항에 있어서,
상기 초기 값은 상기 버퍼링 인증 코드의 모든 비트가 서로 동일한 것인 반도체 장치.The method according to claim 6,
And the initial value is that all bits of the buffering authentication code are the same. 삭제delete 청구항 9은(는) 설정등록료 납부시 포기되었습니다.Claim 9 has been abandoned due to the setting registration fee. 제 6 항에 있어서,
상기 출력 신호는 단일 비트인 반도체 장치.The method according to claim 6,
And the output signal is a single bit. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.Claim 10 has been abandoned due to the setting registration fee. 제 6 항에 있어서,
상기 인증 코드는 상기 OTP부에 일회성으로 기록되어 변경되지 않는 코드인 반도체 장치.The method according to claim 6,
And the authentication code is a code that is written once in the OTP portion and is not changed. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.Claim 11 was abandoned upon payment of a setup registration fee. 제 6 항에 있어서,
상기 버퍼링 인증 코드 및 입력 코드를 비교하고, 일치 여부를 인증 신호로서 출력하는 연산부를 더 포함하는 반도체 장치.The method according to claim 6,
And a computing unit for comparing the buffering authentication code and the input code and outputting a match as an authentication signal. 인증 코드를 갖는 OTP 회로를 포함하는 반도체 장치에서 상기 인증 코드를 압축하는 단계;
상기 반도체 장치에서 테스트 장치로 상기 인증 코드의 압축 값을 송신하는 단계; 및
상기 테스트 장치에서 상기 인증 코드의 압축 값 및 기준 값을 비교하는 단계를 포함하고,
상기 인증 코드는 초기 값이 존재하고,
상기 초기 값을 갖는 상기 인증 코드의 압축 값은 상기 초기 값과 다른 값을 갖는 모든 상기 인증 코드의 압축 값과 다르며,
상기 초기 값은 상기 인증 코드의 전 비트가 동일한 값이고,
상기 인증 코드를 압축하는 단계는 상기 인증 코드의 전 비트가 동일한지 확인하는 단계; 및
확인 결과를 단일 비트의 출력 신호로서 생성하는 단계를 포함하는 반도체 장치의 테스트 방법.Compressing the authentication code in a semiconductor device including an OTP circuit having an authentication code;
Transmitting the compression value of the authentication code from the semiconductor device to a test device; And
Comparing, at the test device, a compression value and a reference value of the authentication code,
The authentication code has an initial value,
The compression value of the authentication code with the initial value is different from the compression value of all the authentication codes with a value different from the initial value,
The initial value is a value where all bits of the authentication code are the same,
Compressing the authentication code comprises the steps of checking that all bits of the authentication code are the same; And
Generating a verification result as a single bit output signal. 삭제delete 청구항 14은(는) 설정등록료 납부시 포기되었습니다.Claim 14 has been abandoned due to the setting registration fee. 제 12 항에 있어서,
상기 인증 코드의 전 비트가 동일한지 확인하는 단계는 베타적 오어 연산 또는 베타적 노어 연산을 통해 수행되는 반도체 장치의 테스트 방법.13. The method of claim 12,
And checking whether all bits of the authentication code are the same is performed through a beta OR operation or a beta OR operation. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.Claim 15 is abandoned in the setting registration fee payment. 제 12 항에 있어서,
상기 인증 코드는 상기 OTP 회로에 일회성으로 기록되어 변경되지 않는 코드인 반도체 장치의 테스트 방법.13. The method of claim 12,
And said authentication code is a code that is written once in said OTP circuit and is not changed.
KR1020100131947A 2010-12-21 2010-12-21 Semiconductor Apparatus and Method for testing there of KR101212762B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100131947A KR101212762B1 (en) 2010-12-21 2010-12-21 Semiconductor Apparatus and Method for testing there of

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100131947A KR101212762B1 (en) 2010-12-21 2010-12-21 Semiconductor Apparatus and Method for testing there of

Publications (2)

Publication Number Publication Date
KR20120070405A KR20120070405A (en) 2012-06-29
KR101212762B1 true KR101212762B1 (en) 2012-12-14

Family

ID=46688275

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100131947A KR101212762B1 (en) 2010-12-21 2010-12-21 Semiconductor Apparatus and Method for testing there of

Country Status (1)

Country Link
KR (1) KR101212762B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160139496A (en) 2015-05-27 2016-12-07 에스케이하이닉스 주식회사 Semiconductor device and semiconductor system

Also Published As

Publication number Publication date
KR20120070405A (en) 2012-06-29

Similar Documents

Publication Publication Date Title
KR100718518B1 (en) Semiconductor memory device
JP2006079811A (en) Semiconductor memory device equipped with parity generator for error detection
KR100778459B1 (en) Apparatus and method for programming, erasing and verificating a pluality of electronic devices
TWI497511B (en) Chip with embedded non-volatile memory and testing method therefor
JP2004234545A (en) Control circuit and memory controller
EP3446313B1 (en) Systems and methods to provide security to one time program data
KR100888261B1 (en) Memory subsystem capable of using bank identification and method thereof
CN112446054A (en) Memory authentication
US9520203B2 (en) Semiconductor memory device for performing both of static test and dynamic test during wafer burn-in test and method for operating the same
KR101212762B1 (en) Semiconductor Apparatus and Method for testing there of
JP7330825B2 (en) semiconductor equipment
JP4920680B2 (en) A device that protects memory against attacks caused by error injection
TWI677876B (en) Encoder built-in self-test circuit applied in flash memory controller and associated method
US11132304B2 (en) Data accessing device and method
US9299403B2 (en) Semiconductor devices and semiconductor systems including the same
KR20150006167A (en) Semiconductor system and repair memthod of the same
KR20130102398A (en) Circuit for parallel bit test of semiconductor memory device
KR100881196B1 (en) Memory device having alternative bit organizations and system including the same
US11626179B2 (en) Electronic device for executing test
TWI697906B (en) Encoder built-in self-test circuit applied in flash memory controller and associated method
TWI779444B (en) Control module and control method thereof for synchronous dynamic random access memory
US9287010B1 (en) Repair system for semiconductor apparatus and repair method using the same
US8549371B1 (en) Semiconductor memory device
KR20120036728A (en) Memory device and error generating method thereof
KR20080088172A (en) Double data rate nand flash memory device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee