KR101209418B1 - Image censor package using ceramic board and method of manufacturing the same - Google Patents

Image censor package using ceramic board and method of manufacturing the same Download PDF

Info

Publication number
KR101209418B1
KR101209418B1 KR1020110142935A KR20110142935A KR101209418B1 KR 101209418 B1 KR101209418 B1 KR 101209418B1 KR 1020110142935 A KR1020110142935 A KR 1020110142935A KR 20110142935 A KR20110142935 A KR 20110142935A KR 101209418 B1 KR101209418 B1 KR 101209418B1
Authority
KR
South Korea
Prior art keywords
ceramic substrate
groove
image sensor
ceramic
electrode pad
Prior art date
Application number
KR1020110142935A
Other languages
Korean (ko)
Other versions
KR20120005424A (en
Inventor
한광준
이재춘
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110142935A priority Critical patent/KR101209418B1/en
Publication of KR20120005424A publication Critical patent/KR20120005424A/en
Application granted granted Critical
Publication of KR101209418B1 publication Critical patent/KR101209418B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 세라믹 기판을 이용한 이미지 센서 패키지 및 그의 제조 방법에 관한 것이다.
즉, 본 발명은 상부면에 제 1 홈이 형성되어 있고 상기 제 1 홈에 제 2 홈이 형성되어 있고 상기 제 2 홈에 관통홀이 형성되어 있는 세라믹 바디와, 상기 제 1 홈에 형성된 제 1 전극 패드와, 상기 세라믹 바디의 상부면, 하부면과 양자 중 어느 하나에 형성되며 상기 제 1 전극 패드에 전기적으로 연결된 제 2 전극 패드를 포함하며, 상기 제 1 홈과 상기 제 2 홈이 경사면으로 연결되어 있고, 상기 제 2 홈의 측면이 만나는 영역이 테이퍼(Taper) 가공되어 있는 세라믹 기판과; 상기 제 1 전극 패드에 전기적으로 연결된 전극 패드를 포함하는 이미지 센서 칩을 포함한다.The present invention relates to an image sensor package using a ceramic substrate and a method of manufacturing the same.
That is, according to the present invention, a ceramic body having a first groove formed on an upper surface, a second groove formed on the first groove, and a through hole formed on the second groove, and a first formed on the first groove And an electrode pad and a second electrode pad formed on any one of an upper surface, a lower surface of the ceramic body, and electrically connected to the first electrode pad, wherein the first groove and the second groove are inclined surfaces. A ceramic substrate connected to each other and having a tapered region where the side surfaces of the second grooves meet; And an image sensor chip including an electrode pad electrically connected to the first electrode pad.

Description

세라믹 기판을 이용한 이미지 센서 패키지 및 그의 제조 방법 { Image censor package using ceramic board and method of manufacturing the same }Image sensor package using ceramic board and its manufacturing method {Image censor package using ceramic board and method of manufacturing the same}

본 발명은 세라믹 기판을 이용한 이미지 센서 패키지 및 그의 제조 방법에 관한 것이다.
The present invention relates to an image sensor package using a ceramic substrate and a method of manufacturing the same.

일반적으로, 세라믹 기판은 반도체 구동 칩과 같은 능동 소자의 패키지에 사용되거나, 캐패시터, 인덕터 및 저항과 같은 수동소자와 능동 소자를 포함하는 패키지로 사용되고 있다.In general, ceramic substrates are used in packages of active devices such as semiconductor driving chips, or in packages including active devices and passive devices such as capacitors, inductors, and resistors.

즉, 세라믹 기판은 모듈 기판, 스위치, 필터, 칩 안테나, 각종 칩 패키지 기판 등 다양한 전자 부품을 구성하기 위하여 널리 사용되고 있다. That is, ceramic substrates are widely used to construct various electronic components such as module substrates, switches, filters, chip antennas, and various chip package substrates.

최근, 세라믹 기판은 복수개의 세라믹 시트를 적층한 후, 소성하는 공정을 수행하여 제작하고 있다.Recently, a ceramic substrate is produced by laminating a plurality of ceramic sheets and then performing a baking process.

이때, 적층된 세라믹 시트에는 층간 전극 라인 또는 비아 전극과 같은 금속 재료가 개재되어 있어 소성시 수축에 의해 구조가 변경될 수 있으며, 적층된 세라믹 시트의 구조에 따라 워피지(Warpage)가 발생되어 불량을 야기할 수 있다.In this case, the laminated ceramic sheet may be interposed with a metal material such as an interlayer electrode line or a via electrode, so that the structure may be changed by shrinkage during firing. May cause.

본 발명은 세라믹 기판의 워피지(Warpage)에 의해 칩의 파손을 방지하는 과제를 해결하는 것이다.
The present invention solves the problem of preventing chip breakage by warpage of a ceramic substrate.

본 발명은, The present invention,

상부면에 제 1 홈이 형성되어 있고 상기 제 1 홈에 제 2 홈이 형성되어 있고 상기 제 2 홈에 관통홀이 형성되어 있는 세라믹 바디와, 상기 제 1 홈에 형성된 제 1 전극 패드와, 상기 세라믹 바디의 상부면, 하부면과 양자 중 어느 하나에 형성되며 상기 제 1 전극 패드에 전기적으로 연결된 제 2 전극 패드를 포함하며, 상기 제 1 홈과 상기 제 2 홈이 경사면으로 연결되어 있고, 상기 제 2 홈의 측면이 만나는 영역이 테이퍼(Taper) 가공되어 있는 세라믹 기판과;A ceramic body having a first groove formed in an upper surface thereof, a second groove formed in the first groove, and a through hole formed in the second groove, a first electrode pad formed in the first groove, A second electrode pad formed on any one of an upper surface, a lower surface of the ceramic body, and electrically connected to the first electrode pad, wherein the first groove and the second groove are connected to an inclined surface, A ceramic substrate in which a region where side surfaces of the second groove meet is tapered;

상기 제 1 전극 패드에 전기적으로 연결된 전극 패드를 포함하는 이미지 센서 칩을 포함는 세라믹 기판과;A ceramic substrate comprising an image sensor chip comprising an electrode pad electrically connected to the first electrode pad;

상기 제 1 전극 패드에 전기적으로 연결된 전극 패드를 포함하는 이미지 센서 칩을 포함하는 세라믹 기판을 이용한 이미지 센서 패키지가 제공된다.
An image sensor package using a ceramic substrate including an image sensor chip including an electrode pad electrically connected to the first electrode pad is provided.

또, 상기 칩과 상기 세라믹 기판 사이에 개재된 실런트(sealant)를 더 포함한다.The semiconductor device may further include a sealant interposed between the chip and the ceramic substrate.

그리고, 상기 실런트는 경화성 에폭시 수지이다. The sealant is a curable epoxy resin.

또, 상기 이미지 센서 칩의 전극 패드와 상기 제 1 전극 패드는 단일 범프(Bump) 또는 적층된 범프로 전기적으로 연결되어 있다.In addition, the electrode pad of the image sensor chip and the first electrode pad are electrically connected to a single bump or stacked bumps.

더불어, 상기 범프는 Au 범프이다.In addition, the bump is Au bump.

또한, 상기 이미지 센서 칩은 상기 세라믹 바디의 상부면으로부터 돌출되지 않는다.In addition, the image sensor chip does not protrude from the upper surface of the ceramic body.

또, 상기 제 2 전극 패드에 전기적으로 연결된 FPC(Flexible Printed Circuit)를 더 포함한다.The apparatus may further include a flexible printed circuit (FPC) electrically connected to the second electrode pad.

그리고, 상기 제 1과 제 2 전극 패드는 상기 세라믹 바디 내부에 형성된 전극 라인 및 도전성 비아홀에 의해 전기적으로 연결된다.The first and second electrode pads are electrically connected to each other by an electrode line and a conductive via hole formed in the ceramic body.

게다가, 상기 이미지 센서 칩은 상기 관통홀을 통하여 피사체의 광을 입사받는다.
In addition, the image sensor chip receives the light of the subject through the through hole.

본 발명은, The present invention,

상부면에 제 1 홈이 형성되어 있고 상기 제 1 홈에 제 2 홈이 형성되어 있고 상기 제 2 홈에 관통홀이 형성되어 있는 세라믹 바디와, 상기 제 1 홈에 형성된 제 1 전극 패드와, 상기 세라믹 바디의 상부면, 하부면과 양자 중 어느 하나에 형성되며 상기 제 1 전극 패드에 전기적으로 연결된 제 2 전극 패드를 포함하며, 상기 제 1 홈과 상기 제 2 홈이 경사면으로 연결되어 있고, 상기 제 2 홈의 측면이 만나는 영역이 테이퍼(Taper) 가공되어 있는 세라믹 기판을 준비하는 단계와;A ceramic body having a first groove formed in an upper surface thereof, a second groove formed in the first groove, and a through hole formed in the second groove, a first electrode pad formed in the first groove, A second electrode pad formed on any one of an upper surface, a lower surface of the ceramic body, and electrically connected to the first electrode pad, wherein the first groove and the second groove are connected to an inclined surface, Preparing a ceramic substrate in which a region where side surfaces of the second groove meet is tapered;

이미지 센서 칩의 전극 패드에 범프(Bump)를 형성하는 단계와;Forming a bump on an electrode pad of the image sensor chip;

상기 이미지 센서 칩의 전극 패드에 형성된 범프를 상기 제 1 전극 패드들에 플립칩(Flip) 본딩하여, 상기 이미지 센서 칩을 상기 세라믹 기판에 실장하는 단계를 포함하는 세라믹 기판을 이용한 이미지 센서 패키지의 제조 방법이 제공된다.
Fabricating an image sensor package using a ceramic substrate comprising flip-bonding bumps formed on an electrode pad of the image sensor chip to the first electrode pads and mounting the image sensor chip on the ceramic substrate. A method is provided.

그리고, 상기 이미지 센서 칩을 상기 세라믹 기판에 실장하는 단계 후에, 상기 이미지 센서 칩과 상기 세라믹 기판 사이에 실런트(sealant)를 개재시키는 단계를 더 포함한다.The method may further include interposing a sealant between the image sensor chip and the ceramic substrate after mounting the image sensor chip on the ceramic substrate.

또, 상기 이미지 센서 칩과 상기 세라믹 기판 사이에 실런트(sealant)를 개재시키는 단계는 상기 이미지 센서 칩과 상기 세라믹 기판 사이에 경화성 에폭시 수지를 도포하고, 경화시키는 공정이다.In addition, interposing a sealant between the image sensor chip and the ceramic substrate is a process of applying and curing a curable epoxy resin between the image sensor chip and the ceramic substrate.

그리고, 상기 세라믹 기판을 준비하는 단계는 제 1 관통홀이 형성된 제 1 세라믹 시트들과, 상기 제 1 관통홀보다 큰 폭의 제 2 관통홀이 형성된 제 2 세라믹 시트들과, 상기 제 2 관통홀보다 큰 폭의 제 3 관통홀이 형성된 제 3 세라믹 시트들을 준비하는 단계와; 상기 제 1 세라믹 시트들, 상기 제 2 세라믹 시트들 및 상기 제 3 세라믹 시트들을 순차적으로 적층하는 단계와; 상기 적층된 제 1 내지 제 3 세라믹 시트들을 소성하는 단계를 포함한다.The preparing of the ceramic substrate may include preparing first ceramic sheets having first through holes, second ceramic sheets having second through holes having a larger width than the first through holes, and forming the second through holes. Preparing third ceramic sheets having a larger third through hole formed therein; Sequentially stacking the first ceramic sheets, the second ceramic sheets, and the third ceramic sheets; Firing the laminated first to third ceramic sheets.

또, 상기 제 2 전극 패드에 FPC(Flexible Printed Circuit)를 전기적으로 연결하는 공정을 더 포함한다.
The method may further include electrically connecting a flexible printed circuit (FPC) to the second electrode pad.

본 발명은 세라믹 바디에 홈을 형성하여 세라믹 바디에 실장되는 칩이 세라믹 바디의 관통홀 주위 영역에 접촉되지 않는 효과가 있다.According to the present invention, a groove is formed in the ceramic body so that the chip mounted on the ceramic body does not come into contact with a region around the through hole of the ceramic body.

결국, 본 발명은 소성시 워피지(Warpage)에 의해 휘어진 세라믹 바디의 일부 영역을 미리 제거하여, 칩이 세라믹 기판에 실장될 때 휘어진 세라믹 바디에 접촉되지 않도록 하여 칩의 크랙(Crack), 스크래치(Scratch) 등과 같은 파손을 방지하고 수율을 높일 수 있는 효과가 있다.As a result, the present invention removes a portion of the ceramic body bent by warpage during firing in advance, so that the chip does not come into contact with the bent ceramic body when the chip is mounted on the ceramic substrate, thereby preventing cracks and scratches of the chip. Scratch) and the like can be prevented and the yield can be increased.

또, 본 발명은 칩이 세라믹 기판에 실장될 때, 불필요하게 접촉되는 영역이 존재하지 않아, 플립칩 본딩력을 증대시킬 수 있는 효과가 있다.In addition, when the chip is mounted on a ceramic substrate, there is no region to be in unnecessary contact, and thus the flip chip bonding force can be increased.

또한, 본 발명은 칩과 세라믹 기판 사이에 실런트(sealant)를 개재시켜, 칩이 세라믹 기판에 접합되는 강도를 향상시킬 수 있는 효과가 있다.
In addition, the present invention has the effect of improving the strength that the chip is bonded to the ceramic substrate through a sealant between the chip and the ceramic substrate.

도 1은 본 발명에 따른 세라믹 기판의 개략적인 단면도
도 2는 본 발명에 따른 세라믹 기판의 개략적인 사시도
도 3a 내지 도 3c는 본 발명에 따른 세라믹 기판의 제조 방법을 설명하기 위한 개략적인 단면도
도 4는 본 발명에 따른 세라믹 기판에 실장에 칩이 실장된 상태를 도시한 개략적인 단면도
도 5는 본 발명의 비교예에 따른 세라믹 기판에서 휨이 발생된 것을 설명하기 위한 개념적인 단면도
도 6은 본 발명에 따른 세라믹 기판에서 휨이 발생된 것을 설명하기 위한 개념적인 단면도
도 7은 본 발명에 따른 세라믹 기판에 실장된 칩을 고정시키는 것을 설명하기 위한 개략적인 평면도
도 8은 도 7의 상태를 설명하기 위한 개략적인 일부 단면도
도 9는 본 발명에 따른 세라믹 기판에 칩이 실장된 상태의 일례를 도시한 개략적인 일부 단면도
도 10은 본 발명에 따른 세라믹 기판에 FPC(Flexible Printed Circuit)가 본딩된 상태를 도시한 개략적인 단면도
도 11은 본 발명의 다른 실시예의 세라믹 기판을 설명하기 위한 개략적인 단면도
도 12a 및 도 12b는 본 발명에 따른 세라믹 기판의 다른 예들을 설명하기 위한 개략적인 일부 단면도1 is a schematic cross-sectional view of a ceramic substrate according to the present invention
2 is a schematic perspective view of a ceramic substrate according to the present invention
3A to 3C are schematic cross-sectional views illustrating a method of manufacturing a ceramic substrate according to the present invention.
4 is a schematic cross-sectional view showing a state in which a chip is mounted on the ceramic substrate according to the present invention.
5 is a conceptual cross-sectional view for explaining that the warpage occurs in the ceramic substrate according to a comparative example of the present invention
6 is a conceptual cross-sectional view for explaining that the warpage occurs in the ceramic substrate according to the present invention.
Figure 7 is a schematic plan view for explaining the fixing of the chip mounted on the ceramic substrate according to the present invention
8 is a schematic partial cross-sectional view for explaining the state of FIG. 7.
9 is a schematic partial cross-sectional view showing an example of a state in which a chip is mounted on a ceramic substrate according to the present invention.
10 is a schematic cross-sectional view showing a state in which a flexible printed circuit (FPC) is bonded to a ceramic substrate according to the present invention.
11 is a schematic cross-sectional view for explaining a ceramic substrate of another embodiment of the present invention.
12A and 12B are schematic partial cross-sectional views illustrating other examples of the ceramic substrate according to the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하면 다음과 같다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명에 따른 세라믹 기판의 개략적인 단면도이다.1 is a schematic cross-sectional view of a ceramic substrate according to the present invention.

세라믹 기판은 상부면에 제 1 홈(110)이 형성되어 있고, 상기 제 1 홈(110)에 제 2 홈(120)이 형성되어 있고, 상기 제 2 홈(120)에 관통홀(130)이 형성되어 있는 세라믹 바디(100)와; 상기 제 1 홈(110)에 형성된 제 1 전극 패드(210)와; 상기 세라믹 바디(100)의 상부면, 하부면과 양자 중 어느 하나에 형성되며, 상기 제 1 전극 패드(210)에 전기적으로 연결된 제 2 전극 패드(220)를 포함하여 구성된다.
The first substrate 110 is formed on the upper surface of the ceramic substrate, the second groove 120 is formed in the first groove 110, and the through hole 130 is formed in the second groove 120. A ceramic body 100 formed thereon; A first electrode pad 210 formed in the first groove 110; It is formed on any one of the upper surface, the lower surface and both of the ceramic body 100, and comprises a second electrode pad 220 electrically connected to the first electrode pad 210.

*여기서, 상기 제 1과 제 2 전극 패드(210,220)는 상기 세라믹 바디(100) 내부에 형성된 전극 라인 및 도전성 비아홀에 의해 전기적으로 연결되는 것이 바람직하다.Here, the first and second electrode pads 210 and 220 may be electrically connected to each other by an electrode line and a conductive via hole formed in the ceramic body 100.

그리고, 상기 세라믹 바디(100)는 소성되어 만들어진 것이 바람직하다.In addition, the ceramic body 100 is preferably baked.

이렇게 구성된 세라믹 기판은 상기 제 1 홈(110)에 칩이 실장되면서, 상기 제 1 전극 패드(210)와 전기적으로 연결된다.The ceramic substrate configured as described above is electrically connected to the first electrode pad 210 while the chip is mounted in the first groove 110.

그러므로, 상기 제 1 홈(110)은 상기 칩을 수용하기 위한 것이다.Therefore, the first groove 110 is for accommodating the chip.

또, 상기 제 2 홈(120)은 상기 세라믹 바디(100)가 소성될 때, 발생되는 워피지(Warpage)에 의해, 상기 제 1 홈(110)에 실장되는 상기 칩의 크랙(Crack), 스크래치(Scratch) 등과 같은 파손을 방지하기 위한 것이다.In addition, the second groove 120 is cracked or scratched of the chip mounted in the first groove 110 by warpage generated when the ceramic body 100 is fired. It is to prevent breakage such as (Scratch).

이로써, 본 발명의 세라믹 기판은 구조적으로 워피지에 의한 불량을 현저하게 감소시켜 수율을 높일 수 있는 장점이 있다.As a result, the ceramic substrate of the present invention has the advantage of significantly reducing the defects due to the warpage to increase the yield.

또한, 본 발명은 칩이 세라믹 기판에 실장될 때, 불필요하게 접촉되는 영역이 존재하지 않아, 플립칩 본딩력을 증대시킬 수 있는 장점이 있다.In addition, when the chip is mounted on the ceramic substrate, there is no area that is not in unnecessary contact, there is an advantage that can increase the flip chip bonding force.

그리고, 상기 칩은 이미지 센서 칩이 바람직하고, 상기 칩이 이미지 센서 칩인 경우, 상기 관통홀(130)을 통하여 피사체의 광을 입사받게 된다.The chip is preferably an image sensor chip, and when the chip is an image sensor chip, light of the subject is incident through the through hole 130.

게다가, 상기 관통홀(130)의 폭(L3)은 상기 제 2 홈(120)의 폭(L2)보다 작고, 상기 제 2 홈(120)의 폭(L2)은 상기 제 1 홈(110)의 폭(L1)보다 작게 설계되는 것이 바람직하다.
In addition, the width L3 of the through hole 130 is smaller than the width L2 of the second groove 120, and the width L2 of the second groove 120 is the width of the first groove 110. It is preferable to design smaller than the width L1.

도 2는 본 발명에 따른 세라믹 기판의 개략적인 사시도이다.2 is a schematic perspective view of a ceramic substrate according to the present invention.

본 발명에 따른 세라믹 기판은 도 2와 같이, 직사각판 형상으로 구현될 수 있으며, 직사각판 형상의 세라믹 바디(100)의 중심방향으로 제 1 홈(110), 제 2 홈(120) 및 관통홀(130)이 순차적으로 형성된 구조를 갖는다.
The ceramic substrate according to the present invention may be implemented in a rectangular plate shape as shown in FIG. 2, and the first groove 110, the second groove 120, and the through hole in the center direction of the ceramic body 100 having a rectangular plate shape. 130 has a structure formed sequentially.

*그리고, 상기 제 1 홈(100)의 바닥면에는 제 1 전극 패드들(210)이 배열되어, 실장되는 칩과 전기적으로 연결될 수 있다.In addition, first electrode pads 210 may be arranged on the bottom surface of the first groove 100 to be electrically connected to the mounted chip.

또, 상기 세라믹 바디(100) 상부면에도 제 1 전극 패드들(210)과 전기적으로 연결된 제 2 전극 패드들(220)이 형성되어 있어, 외부의 장치와 전기적으로 연결될 수 있는 것이다.
In addition, since the second electrode pads 220 electrically connected to the first electrode pads 210 are formed on the upper surface of the ceramic body 100, they may be electrically connected to an external device.

도 3a 내지 도 3c는 본 발명에 따른 세라믹 기판의 제조 방법을 설명하기 위한 개략적인 단면도이다.3A to 3C are schematic cross-sectional views illustrating a method of manufacturing a ceramic substrate according to the present invention.

본 발명에 따른 세라믹 기판은 복수개의 세라믹 시트를 적층하고, 이 적층된 세라믹 시트를 소성하여 구현하는 것이다.The ceramic substrate according to the present invention is implemented by laminating a plurality of ceramic sheets and firing the laminated ceramic sheets.

즉, 본 발명에 따른 세라믹 기판의 제조 방법을 설명하면, 먼저, 도 3a에 도시된 바와 같이, 제 1 관통홀(130)이 형성된 제 1 세라믹 시트들(151,152,153)과, 상기 제 1 관통홀(130)보다 큰 폭의 제 2 관통홀(131)이 형성된 제 2 세라믹 시트들(154,155)과, 상기 제 2 관통홀(131)보다 큰 폭의 제 3 관통홀(132)이 형성된 제 3 세라믹 시트들(156,157,158)을 준비한다.That is, referring to a method of manufacturing a ceramic substrate according to the present invention, first, as illustrated in FIG. 3A, first ceramic sheets 151, 152, and 153 in which a first through hole 130 is formed and the first through hole ( Second ceramic sheets 154 and 155 having a second through hole 131 having a larger width than 130, and a third ceramic sheet having a third through hole 132 having a larger width than the second through hole 131. Prepare the fields 156, 157, 158.

그 후, 상기 제 1 세라믹 시트들(151,152,153), 상기 제 2 세라믹 시트들(154,155) 및 상기 제 3 세라믹 시트들(156,157,158)을 순차적으로 적층한다.(도 3b)Thereafter, the first ceramic sheets 151, 152, 153, the second ceramic sheets 154, 155, and the third ceramic sheets 156, 157, 158 are sequentially stacked (FIG. 3B).

여기서, 상기 제 1 내지 제 3 세라믹 시트들(151,152,153,154,155,156, 157,158)이 적층된 상태에서, 상기 제 1 내지 제 3 관통홀들(130,131,132)은 연통되어 있다.Here, the first to third through holes 130, 131, and 132 are in communication with each other in a state in which the first to third ceramic sheets 151, 152, 153, 154, 155, 156, 157 and 158 are stacked.

그리고, 상기 제 3 관통홀(132)에 노출된 상기 제 2 세라믹 시트(155)의 면에는 제 1 전극 패드(210)가 형성되어 있고, 상기 제 3 세라믹 시트들(156,157,158)의 최상층 세라믹 시트 '158'에는 제 2 전극 패드(220)가 형성되어 있으며, 상기 제 1 전극 패드(210)와 상기 제 2 전극 패드(220)를 전기적으로 연결시키기 위한 전극 라인들 및 도전성 비아홀들이 상기 제 1 내지 제 3 세라믹 시트들(151,152,153,154,155,156,157,158)에 형성되어 있다.In addition, a first electrode pad 210 is formed on a surface of the second ceramic sheet 155 exposed to the third through hole 132, and the uppermost ceramic sheet ′ of the third ceramic sheets 156, 157, 158 ′ is formed. A second electrode pad 220 is formed at 158 ′, and electrode lines and conductive via holes for electrically connecting the first electrode pad 210 and the second electrode pad 220 are formed in the first to second portions. Three ceramic sheets 151, 152, 153, 154, 155, 156, 157 and 158 are formed.

그 다음, 상기 적층된 제 1 내지 제 3 세라믹 시트들(151,152,153,154, 155,156,157,158)을 소성한다.(도 3c)Then, the laminated first to third ceramic sheets 151, 152, 153, 154, 155, 156, 157 and 158 are fired (FIG. 3C).

여기서, 상기 제 1 내지 제 3 세라믹 시트들(151,152,153, 154,155,156,157,158)은 저온 소성하는 LTCC(Low Temperature Co-firing Ceramic) 또는 고온 소성하는 HTCC(High Temperature Cofired Ceramic)를 적용할 수 있다.Here, the first to third ceramic sheets 151, 152, 153, 154, 155, 156, 157 and 158 may apply low temperature co-firing ceramic (LTCC) or high temperature cofired ceramic (HTCC).

다만, 본 발명의 세라믹 기판은 HTCC로 소성된 것이 바람직하다.
However, the ceramic substrate of the present invention is preferably fired by HTCC.

도 4는 본 발명에 따른 세라믹 기판에 실장에 칩이 실장된 상태를 도시한 개략적인 단면도이다.4 is a schematic cross-sectional view showing a state in which a chip is mounted on a ceramic substrate according to the present invention.

본 발명의 세라믹 기판에 칩이 실장될 때, 상기 세라믹 기판의 제 1 전극 패드들(210)에는 칩(300)의 전극 패드(310)와 전기적으로 연결된다.When the chip is mounted on the ceramic substrate of the present invention, the first electrode pads 210 of the ceramic substrate are electrically connected to the electrode pad 310 of the chip 300.

즉, 상기 칩(300)의 전극 패드(310)에 범프(Bump)(350)를 형성하고, 상기 칩(300)의 전극 패드(310)에 형성된 범프(350)를 상기 제 1 전극 패드들(210)에 플립칩(Flip) 본딩하여, 상기 칩(300)을 상기 세라믹 기판에 실장함으로써, 상기 세라믹 기판의 제 1 전극 패드들(210)과 상기 칩(300)의 전극 패드(310)를 전기적으로 연결함과 동시에 칩을 실장할 수 있어, 칩이 실장된 패키지를 제조할 수 있게 된다.In other words, a bump 350 is formed on the electrode pad 310 of the chip 300, and the bump 350 formed on the electrode pad 310 of the chip 300 is connected to the first electrode pads. Flip chip bonding 210 to mount the chip 300 on the ceramic substrate, thereby electrically connecting the first electrode pads 210 and the electrode pad 310 of the chip 300 to the ceramic substrate. In addition, the chip can be mounted at the same time, and thus a package in which the chip is mounted can be manufactured.

여기서, 상기 범프(350)는 Au 범프가 바람직하다.
Here, the bump 350 is preferably Au bump.

도 5는 본 발명의 비교예에 따른 세라믹 기판에서 휨이 발생된 것을 설명하기 위한 개념적인 단면도이고, 도 6은 본 발명에 따른 세라믹 기판에서 휨이 발생된 것을 설명하기 위한 개념적인 단면도이다.5 is a conceptual cross-sectional view for explaining that the warpage occurs in the ceramic substrate according to the comparative example of the present invention, Figure 6 is a conceptual cross-sectional view for explaining that the warpage occurs in the ceramic substrate according to the present invention.

본 발명의 비교예의 세라믹 바디(10)는 본 발명에 따른 세라믹 바디(100)와 대부분 동일하나, 전술된 제 2 홈(도면부호 미기재)이 구비되어 있지 않다.The ceramic body 10 of the comparative example of the present invention is mostly the same as the ceramic body 100 according to the present invention, but is not provided with the above-described second groove (not shown).

이러한 비교예의 세라믹 바디(10)와 본 발명에 따른 세라믹 바디(100)는 소성될 때, 워피지(Warpage)가 발생되는데, 비교예의 세라믹 바디(10)는 상기 제 2 홈가 존재하지 않아 워피지에 의해 칩(301)이 파손되나, 본 발명에 따른 세라믹 바디(100)는 상기 제 2 홈이 존재하여 워피지에 의해 상기 칩(301)이 파손되지 않는다.When the ceramic body 10 of the comparative example and the ceramic body 100 according to the present invention are fired, warpage is generated, and the ceramic body 10 of the comparative example does not exist in the warpage because the second groove does not exist. The chip 301 is damaged, but the ceramic body 100 according to the present invention has the second groove so that the chip 301 is not damaged by warpage.

즉, 도 5에 도시된 바와 같이, 비교예의 세라믹 바디(10)는 관통홀(도면부호 미기재)의 주위 영역이, 상기 세라믹 바디(10)에 실장되는 상기 칩(301)에 접촉되는 반면에, 도 6과 같이, 본 발명에 따른 세라믹 바디(100)는 상기 제 2 홈에 의해 관통홀의 주위 영역이 상기 칩(301)에 접촉되지 않게 된다.That is, as shown in FIG. 5, in the ceramic body 10 of the comparative example, the peripheral region of the through hole (not shown) is in contact with the chip 301 mounted on the ceramic body 10. As shown in FIG. 6, in the ceramic body 100 according to the present invention, the peripheral region of the through hole is not in contact with the chip 301 by the second groove.

결국, 본 발명에 따른 세라믹 바디(100)는 워피지에 의해 상기 칩(301)에 접촉되는 영역을 미리 제거하여, 상기 칩(301)의 파손을 방지할 수 있게 된다.
As a result, the ceramic body 100 according to the present invention may prevent the breakage of the chip 301 by removing the region in contact with the chip 301 by warpage in advance.

도 7은 본 발명에 따른 세라믹 기판에 실장된 칩을 고정시키는 것을 설명하기 위한 개략적인 평면도이고, 도 8은 도 7의 상태를 설명하기 위한 개략적인 일부 단면도이다.7 is a schematic plan view for explaining the fixing of the chip mounted on the ceramic substrate according to the present invention, Figure 8 is a schematic partial cross-sectional view for explaining the state of FIG.

세라믹 기판(100)에 칩(300)이 실장된 후, 상기 칩(300)과 상기 세라믹 기판(100) 사이에는 소정 간격이 존재하게 된다.After the chip 300 is mounted on the ceramic substrate 100, a predetermined gap exists between the chip 300 and the ceramic substrate 100.

그리고, 상기 칩(300)은 상기 세라믹 기판(100)의 제 1 전극 패드들(도면부호 미기재)에 범프로 본딩되어 있으므로, 상기 칩(300)은 상기 세라믹 기판(100)에 고정되는 힘이 범프의 본딩력에 의존하게 된다.In addition, since the chip 300 is bonded to bumps of the first electrode pads (not shown) of the ceramic substrate 100, the chip 300 has a force fixed to the ceramic substrate 100. It depends on the bonding force of.

그러므로, 작은 외력에도, 상기 범프는 상기 칩(300)과 상기 세라믹 기판(100)에서 박리(剝離)될 가능성이 높아, 상기 칩(300)은 상기 세라믹 기판(100)으로부터 쉽게 이탈될 수 있다.Therefore, even with a small external force, the bump is likely to be peeled off from the chip 300 and the ceramic substrate 100, so that the chip 300 can be easily separated from the ceramic substrate 100.

따라서, 본 발명은 상기 칩(300)과 상기 세라믹 기판(100) 사이에 실런트(sealant)(370)를 개재시켜, 상기 칩(300)이 상기 세라믹 기판(100)에 접합되는 강도를 향상시킬 수 있다.Therefore, in the present invention, a sealant 370 is interposed between the chip 300 and the ceramic substrate 100 to improve the strength of the chip 300 bonded to the ceramic substrate 100. have.

그리고, 상기 실런트(370)는 경화성 에폭시 수지를 적용하여, 도포된 실런트(370)를 경화시킬 수 있다. 이때, 상기 경화성 에폭시 수지는 열 경화성 에폭시 수지가 바람직하다.
In addition, the sealant 370 may apply a curable epoxy resin to cure the applied sealant 370. At this time, the curable epoxy resin is preferably a thermosetting epoxy resin.

도 9는 본 발명에 따른 세라믹 기판에 칩이 실장된 상태의 일례를 도시한 개략적인 일부 단면도이다.9 is a schematic partial cross-sectional view showing an example of a state in which a chip is mounted on a ceramic substrate according to the present invention.

전술된 설명에서, 세라믹 기판(100)에 칩(300)이 실장은 플립칩 본딩을 수행하는 것이 바람직하다고 하였다.In the above description, it is preferable that the chip 300 is mounted on the ceramic substrate 100 to perform flip chip bonding.

즉, 도 9와 같이, 상기 칩(300)의 전극 패드(310)와 상기 세라믹 기판(100)의 제 1 전극 패드(210) 사이에는 제 1 범프(351)과 제 2 범프(352)이 적층된 범프가 개재될 수 있다.That is, as shown in FIG. 9, a first bump 351 and a second bump 352 are stacked between the electrode pad 310 of the chip 300 and the first electrode pad 210 of the ceramic substrate 100. Bumps may be interposed.

이러한 적층된 범프는 상기 세라믹 기판(100)의 워피지에 의하여, 상기 칩(300)이 상기 세라믹 기판(100)에 접촉되는 것을 방지할 수 있다.
The stacked bumps may prevent the chip 300 from contacting the ceramic substrate 100 by the warpage of the ceramic substrate 100.

도 10은 본 발명에 따른 세라믹 기판에 FPC(Flexible Printed Circuit)가 본딩된 상태를 도시한 개략적인 단면도이다.10 is a schematic cross-sectional view illustrating a state in which a flexible printed circuit (FPC) is bonded to a ceramic substrate according to the present invention.

세라믹 기판의 세라믹 바디(100)에 칩(300)이 실장된 후, 상기 세라믹 바디(100)에 형성된 제 2 전극 패드(220)에 FPC(500)를 전기적으로 연결할 수 있다.After the chip 300 is mounted on the ceramic body 100 of the ceramic substrate, the FPC 500 may be electrically connected to the second electrode pad 220 formed on the ceramic body 100.

상기 FPC(500)는 상기 세라믹 바디(100)에 실장된 상기 칩(300)으로 전원 공급 및 상기 칩(300)에서 발생된 신호를 외부 장치로 전달하기 위한 것으로, 도 10에는 상기 제 2 전극 패드(220)에 상기 FPC(500)의 전극 패드(510)이 범프(550)로 본딩되어 있는 상태가 도시되어 있다.The FPC 500 supplies power to the chip 300 mounted on the ceramic body 100 and transfers a signal generated from the chip 300 to an external device. In FIG. 10, the second electrode pad is illustrated in FIG. In 220, the electrode pad 510 of the FPC 500 is bonded to the bump 550.

이때, 상기 실장된 칩(300)은 상기 세라믹 바디(100)의 상부면으로부터 돌출되지 않는 것이 좋다.In this case, the mounted chip 300 may not protrude from the upper surface of the ceramic body 100.

즉, 상기 실장된 칩(300)이 상기 세라믹 바디(100)의 상부면으로부터 돌출되는 경우, 상기 FPC(500)가 상기 세라믹 바디(100)에 전기적으로 연결되면서, 상기 칩(300)에 접촉되어, 상기 칩(300)의 손상을 야기시킬 수 있기 때문이다.
That is, when the mounted chip 300 protrudes from the upper surface of the ceramic body 100, the FPC 500 is electrically connected to the ceramic body 100 and is in contact with the chip 300. This is because damage to the chip 300 may be caused.

도 11은 본 발명의 다른 실시예의 세라믹 기판을 설명하기 위한 개략적인 단면도이다.11 is a schematic cross-sectional view for describing a ceramic substrate according to another embodiment of the present invention.

본 발명의 다른 실시예의 세라믹 기판은 소성에 따른 세라믹 바디의 워피지로 인하여, 칩의 손상을 보다 효율적으로 방지하기 위한 홈을 갖는다.The ceramic substrate of another embodiment of the present invention has grooves for more effectively preventing chip damage due to warpage of the ceramic body due to firing.

즉, 본 발명의 다른 실시예의 세라믹 기판은 상부면에 제 1 홈(710)이 형성되어 있고, 상기 제 1 홈(710)에 제 2 홈(720)이 형성되어 있고, 상기 제 2 홈(720)에 제 3 홈(730)이 형성되어 있으며, 상기 제 3 홈(730)에 관통홀(740)이 형성되어 있는 세라믹 바디(700)와; 상기 제 1 홈(710)에 형성된 제 1 전극 패드(751)와; 상기 세라믹 바디(700)의 상부면, 하부면과 양자 중 어느 하나에 형성되며, 상기 제 1 전극 패드(751)에 전기적으로 연결된 제 2 전극 패드(752)를 포함하여 구성된다.That is, in the ceramic substrate of another embodiment of the present invention, a first groove 710 is formed on an upper surface thereof, a second groove 720 is formed on the first groove 710, and the second groove 720 is formed. A ceramic body 700 having a third groove 730 formed therein and a through hole 740 formed in the third groove 730; A first electrode pad 751 formed in the first groove 710; A second electrode pad 752 is formed on any one of an upper surface, a lower surface, and both of the ceramic body 700, and is electrically connected to the first electrode pad 751.

그리고, 상기 제 1 홈(710)의 폭(L6), 상기 제 2 홈(720)의 폭(L7), 상기 제 3 홈(730)의 폭(L8) 및 상기 관통홀(740)의 폭(L9)의 순서로 폭이 크다.(L6＞L7＞L8＞L9)The width L6 of the first groove 710, the width L7 of the second groove 720, the width L8 of the third groove 730, and the width of the through hole 740 ( The width is large in the order of L9). (L6> L7> L8> L9)

따라서, 도 11에 도시된 실시예의 세라믹 기판은 도 1에 도시된 실시예의 세라믹 기판보다, 워피지로 인하여 휘어진 세라믹 바디(700) 영역이 상기 제 3 홈(730)에 의해 제거되어, 현저하게 칩의 파괴를 방지할 수 있게 된다.
Therefore, in the ceramic substrate of the embodiment shown in FIG. 11, the ceramic body 700, which is warped due to warpage, is removed by the third groove 730, so that the ceramic substrate of the embodiment shown in FIG. It is possible to prevent the destruction of.

도 12a 및 도 12b는 본 발명에 따른 세라믹 기판의 다른 예들을 설명하기 위한 개략적인 일부 단면도이다.12A and 12B are schematic cross-sectional views illustrating another example of the ceramic substrate according to the present invention.

도 1에 도시된 실시예의 세라믹 기판에서, 제 1 홈(110)과 제 2 홈(120)은 도 12a와 같이 경사면(121)으로 연결되도록 구성하여, 칩과의 접촉 가능성을 감소시킬 수 있다.In the ceramic substrate of the embodiment illustrated in FIG. 1, the first grooves 110 and the second grooves 120 may be connected to the inclined surface 121 as shown in FIG. 12A, thereby reducing the possibility of contact with the chip.

그리고, 상기 제 1 홈(110)의 바닥면과 상기 제 2 홈(120)의 측면이 만나는 영역이 테이퍼(Taper) 가공시켜, 칩의 접촉 영역을 제거하거나 칩에 접촉되더라도 날까롭지 않아 칩의 파손을 줄일 수 있다. In addition, the area where the bottom surface of the first groove 110 and the side surface of the second groove 120 meet is tapered, so that even if the contact area of the chip is removed or not in contact with the chip, the chip is not damaged. Can be reduced.

즉, 도 12b에는 테이퍼 가공 영역 '122'가 도시되어 있다.That is, tapered area 122 is shown in FIG. 12B.

본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
Although the invention has been described in detail only with respect to specific examples, it will be apparent to those skilled in the art that various modifications and variations are possible within the spirit of the invention, and such modifications and variations belong to the appended claims.

Claims (14)

상부면에 제 1 홈이 형성되어 있고 상기 제 1 홈에 제 2 홈이 형성되어 있고 상기 제 2 홈에 관통홀이 형성되어 있는 세라믹 바디와, 상기 제 1 홈에 형성된 제 1 전극 패드와, 상기 세라믹 바디의 상부면, 하부면과 양자 중 어느 하나에 형성되며 상기 제 1 전극 패드에 전기적으로 연결된 제 2 전극 패드를 포함하며, 상기 제 1 홈과 상기 제 2 홈이 경사면으로 연결되어 있고, 상기 제 1 홈의 바닥면과 상기 제 2 홈의 측면이 만나는 영역이 테이퍼(Taper) 가공되어 있는 세라믹 기판과;
상기 제 1 전극 패드에 전기적으로 연결된 전극 패드를 포함하는 이미지 센서 칩을 포함하는 세라믹 기판을 이용한 이미지 센서 패키지.
A ceramic body having a first groove formed in an upper surface thereof, a second groove formed in the first groove, and a through hole formed in the second groove, a first electrode pad formed in the first groove, A second electrode pad formed on any one of an upper surface, a lower surface of the ceramic body, and electrically connected to the first electrode pad, wherein the first groove and the second groove are connected to an inclined surface, A ceramic substrate having a tapered area in which a bottom surface of the first groove and a side surface of the second groove meet;
An image sensor package using a ceramic substrate comprising an image sensor chip comprising an electrode pad electrically connected to the first electrode pad.
청구항 1에 있어서,
상기 칩과 상기 세라믹 기판 사이에 개재된 실런트(sealant)를 더 포함하는 세라믹 기판을 이용한 이미지 센서 패키지.
The method according to claim 1,
An image sensor package using a ceramic substrate further comprising a sealant interposed between the chip and the ceramic substrate.
청구항 2에 있어서,
상기 실런트는,
경화성 에폭시 수지인 세라믹 기판을 이용한 이미지 센서 패키지. The method according to claim 2,
The sealant,
Image sensor package using ceramic substrate which is curable epoxy resin. 청구항 1에 있어서,
상기 이미지 센서 칩의 전극 패드와 상기 제 1 전극 패드는,
단일 범프(Bump) 또는 적층된 범프로 전기적으로 연결되어 있는 세라믹 기판을 이용한 이미지 센서 패키지.
The method according to claim 1,
The electrode pad and the first electrode pad of the image sensor chip,
An image sensor package using a ceramic substrate electrically connected to a single bump or stacked bumps.
청구항 4에 있어서,
상기 범프는,
Au 범프인 세라믹 기판을 이용한 이미지 센서 패키지.
The method of claim 4,
The bump,
Image sensor package using Au bumped ceramic substrate.
청구항 1에 있어서,
상기 이미지 센서 칩은,
상기 세라믹 바디의 상부면으로부터 돌출되지 않는 세라믹 기판을 이용한 이미지 센서 패키지.
The method according to claim 1,
The image sensor chip,
An image sensor package using a ceramic substrate that does not protrude from the upper surface of the ceramic body.
청구항 1에 있어서,
상기 제 2 전극 패드에 전기적으로 연결된 FPC(Flexible Printed Circuit)를 더 포함하는 세라믹 기판을 이용한 이미지 센서 패키지.
The method according to claim 1,
An image sensor package using a ceramic substrate further comprising a flexible printed circuit (FPC) electrically connected to the second electrode pad.
청구항 1에 있어서,
상기 제 1과 제 2 전극 패드는,
상기 세라믹 바디 내부에 형성된 전극 라인 및 도전성 비아홀에 의해 전기적으로 연결되는 세라믹 기판을 이용한 이미지 센서 패키지.
The method according to claim 1,
The first and second electrode pads,
An image sensor package using a ceramic substrate electrically connected by an electrode line formed in the ceramic body and a conductive via hole.
청구항 1에 있어서,
상기 이미지 센서 칩은,
상기 관통홀을 통하여 피사체의 광을 입사받는 세라믹 기판을 이용한 이미지 센서 패키지.
The method according to claim 1,
The image sensor chip,
An image sensor package using a ceramic substrate to receive the light of the subject through the through hole.
상부면에 제 1 홈이 형성되어 있고 상기 제 1 홈에 제 2 홈이 형성되어 있고 상기 제 2 홈에 관통홀이 형성되어 있는 세라믹 바디와, 상기 제 1 홈에 형성된 제 1 전극 패드와, 상기 세라믹 바디의 상부면, 하부면과 양자 중 어느 하나에 형성되며 상기 제 1 전극 패드에 전기적으로 연결된 제 2 전극 패드를 포함하며, 상기 제 1 홈과 상기 제 2 홈이 경사면으로 연결되어 있고, 상기 제 1 홈의 바닥면과 상기 제 2 홈의 측면이 만나는 영역이 테이퍼(Taper) 가공되어 있는 세라믹 기판을 준비하는 단계와;
이미지 센서 칩의 전극 패드에 범프(Bump)를 형성하는 단계와;
상기 이미지 센서 칩의 전극 패드에 형성된 범프를 상기 제 1 전극 패드에 플립칩(Flip) 본딩하여, 상기 이미지 센서 칩을 상기 세라믹 기판에 실장하는 단계를 포함하는 세라믹 기판을 이용한 이미지 센서 패키지의 제조 방법.
A ceramic body having a first groove formed in an upper surface thereof, a second groove formed in the first groove, and a through hole formed in the second groove, a first electrode pad formed in the first groove, A second electrode pad formed on any one of an upper surface, a lower surface of the ceramic body, and electrically connected to the first electrode pad, wherein the first groove and the second groove are connected to an inclined surface, Preparing a ceramic substrate in which a region where the bottom surface of the first groove and the side surface of the second groove meet is tapered;
Forming a bump on an electrode pad of the image sensor chip;
Flip chip bonding a bump formed on an electrode pad of the image sensor chip to the first electrode pad, and mounting the image sensor chip on the ceramic substrate. .
청구항 10에 있어서,
상기 이미지 센서 칩을 상기 세라믹 기판에 실장하는 단계후에,
상기 이미지 센서 칩과 상기 세라믹 기판 사이에 실런트(sealant)를 개재시키는 단계를 더 포함하는 세라믹 기판을 이용한 이미지 센서 패키지의 제조 방법.
The method of claim 10,
After mounting the image sensor chip on the ceramic substrate,
A method of manufacturing an image sensor package using a ceramic substrate, the method further comprising interposing a sealant between the image sensor chip and the ceramic substrate.
청구항 11에 있어서,
상기 이미지 센서 칩과 상기 세라믹 기판 사이에 실런트(sealant)를 개재시키는 단계는,
상기 이미지 센서 칩과 상기 세라믹 기판 사이에 경화성 에폭시 수지를 도포하고, 경화시키는 공정인 세라믹 기판을 이용한 이미지 센서 패키지의 제조 방법.

The method of claim 11,
Interposing a sealant between the image sensor chip and the ceramic substrate may include:
A method of manufacturing an image sensor package using a ceramic substrate, which is a step of applying and curing a curable epoxy resin between the image sensor chip and the ceramic substrate.

청구항 10에 있어서,
상기 세라믹 기판을 준비하는 단계는,
제 1 관통홀이 형성된 제 1 세라믹 시트들과, 상기 제 1 관통홀보다 큰 폭의 제 2 관통홀이 형성된 제 2 세라믹 시트들과, 상기 제 2 관통홀보다 큰 폭의 제 3 관통홀이 형성된 제 3 세라믹 시트들을 준비하는 단계와;
상기 제 1 세라믹 시트들, 상기 제 2 세라믹 시트들 및 상기 제 3 세라믹 시트들을 순차적으로 적층하는 단계와;
상기 적층된 제 1 내지 제 3 세라믹 시트들을 소성하는 단계를 포함하는 세라믹 기판을 이용한 이미지 센서 패키지의 제조 방법.
The method of claim 10,
Preparing the ceramic substrate,
First ceramic sheets having first through holes formed therein, second ceramic sheets having second through holes having a larger width than the first through holes, and third through holes having a larger width than the second through holes are formed Preparing third ceramic sheets;
Sequentially stacking the first ceramic sheets, the second ceramic sheets, and the third ceramic sheets;
Method of manufacturing an image sensor package using a ceramic substrate comprising the step of firing the laminated first to third ceramic sheets.
청구항 10에 있어서,
상기 제 2 전극 패드에 FPC(Flexible Printed Circuit)를 전기적으로 연결하는 공정을 더 포함하는 세라믹 기판을 이용한 이미지 센서 패키지의 제조 방법.




The method of claim 10,
The method of manufacturing an image sensor package using a ceramic substrate further comprising the step of electrically connecting a flexible printed circuit (FPC) to the second electrode pad.




KR1020110142935A 2011-12-27 2011-12-27 Image censor package using ceramic board and method of manufacturing the same KR101209418B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110142935A KR101209418B1 (en) 2011-12-27 2011-12-27 Image censor package using ceramic board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110142935A KR101209418B1 (en) 2011-12-27 2011-12-27 Image censor package using ceramic board and method of manufacturing the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020100059739A Division KR101209306B1 (en) 2010-06-23 2010-06-23 Ceramic board, method manufacturing thereof, image censor package and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20120005424A KR20120005424A (en) 2012-01-16
KR101209418B1 true KR101209418B1 (en) 2012-12-06

Family

ID=45611573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110142935A KR101209418B1 (en) 2011-12-27 2011-12-27 Image censor package using ceramic board and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101209418B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005006279A (en) 2003-05-19 2005-01-06 Fuji Photo Film Co Ltd Multilayer wiring board, component mounting method, and imaging apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005006279A (en) 2003-05-19 2005-01-06 Fuji Photo Film Co Ltd Multilayer wiring board, component mounting method, and imaging apparatus

Also Published As

Publication number Publication date
KR20120005424A (en) 2012-01-16

Similar Documents

Publication Publication Date Title
JP5773082B2 (en) module
KR101209306B1 (en) Ceramic board, method manufacturing thereof, image censor package and method of manufacturing the same
US7619316B2 (en) Semiconductor package and method for manufacturing the same
US9591747B2 (en) Module board
KR102075635B1 (en) Wafer supporting structure, intermediate structure of a semiconductor package including the wafer supporting structure and method of manufacturing the semiconductor package using the intermediate structure
JPH08330473A (en) Printed circuit board with installation groove of solder ball and ball grid array package using it
TWI605280B (en) Electronic module
WO2014017159A1 (en) Module, and production method therefor
US20150096789A1 (en) Electronic component embedded printed circuit board and method for manufacturing the same
KR102066015B1 (en) Semiconductor package and method of manufacturing the same
US11322472B2 (en) Module
JP4650269B2 (en) Manufacturing method of stacked semiconductor device
KR101209418B1 (en) Image censor package using ceramic board and method of manufacturing the same
US11153967B2 (en) High-frequency module
KR20150129799A (en) Semiconductor chip and semiconductor device provided with semiconductor chip
JP4404684B2 (en) Wiring board
JP2013110299A (en) Composite module
JP2003152021A (en) Semiconductor device and method for manufacturing the same, circuit board, and electronic equipment
US9773769B2 (en) Semiconductor device
JP5170123B2 (en) Multilayer semiconductor device and manufacturing method thereof
JP2014150110A (en) Method of manufacturing semiconductor device
JP2006185977A (en) Wiring board
KR20080065795A (en) Method for bonding semiconductor chip to substrate and structure thereof
JP2020021768A (en) Aggregate substrate
JP2005340561A (en) Wiring board

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161006

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181010

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191010

Year of fee payment: 8