KR101204916B1 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
KR101204916B1
KR101204916B1 KR1020060002708A KR20060002708A KR101204916B1 KR 101204916 B1 KR101204916 B1 KR 101204916B1 KR 1020060002708 A KR1020060002708 A KR 1020060002708A KR 20060002708 A KR20060002708 A KR 20060002708A KR 101204916 B1 KR101204916 B1 KR 101204916B1
Authority
KR
South Korea
Prior art keywords
hard mask
mask layer
pattern
layer
delete delete
Prior art date
Application number
KR1020060002708A
Other languages
Korean (ko)
Other versions
KR20070074757A (en
Inventor
임희열
반근도
박사로한
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020060002708A priority Critical patent/KR101204916B1/en
Publication of KR20070074757A publication Critical patent/KR20070074757A/en
Application granted granted Critical
Publication of KR101204916B1 publication Critical patent/KR101204916B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, X축 방향의 라인/스페이스 패턴이 구비된 제 1 노광 마스크 및 Y축 방향의 라인/스페이스 패턴이 구비되되, 상기 X축 방향의 스페이스 패턴보다 선폭이 큰 스페이스 패턴이 구비된 제 2 노광 마스크를 사용하여 직사각형 모양의 저장전극 콘택홀을 형성함으로써, 기존의 라인형 저장전극 콘택홀보다 장축 영역을 확보할 수 있으며, CMP 공정을 생략하여 공정을 단순화시키는 기술을 개시한다. The present invention relates to a method for manufacturing a semiconductor device, comprising a first exposure mask with a line / space pattern in the X-axis direction and a line / space pattern in the Y-axis direction, the line width is greater than the space pattern in the X-axis direction By forming a rectangular storage electrode contact hole using a second exposure mask provided with a large space pattern, it is possible to secure a longer axis region than the conventional line-type storage electrode contact hole, and to simplify the process by omitting the CMP process. Discuss the technique.

Description

반도체 소자의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}Method for manufacturing a semiconductor device {METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}

도 1a 내지 도 1e는 종래기술에 따른 반도체 소자의 제조 방법을 도시한 단면도. 1A to 1E are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the prior art.

도 2는 종래기술에 따른 반도체 소자의 제조 방법을 도시한 평면도. 2 is a plan view showing a method for manufacturing a semiconductor device according to the prior art.

도 3a 내지 도 3f는 본 발명에 따른 반도체 소자의 제조 방법을 도시한 단면도 및 평면도. 3A to 3F are cross-sectional views and plan views illustrating a method of manufacturing a semiconductor device in accordance with the present invention.

본 발명은 반도체 소자의 제조 방법에 관한 것으로, X축 방향의 라인/스페이스 패턴이 구비된 제 1 노광 마스크 및 Y축 방향의 라인/스페이스 패턴이 구비되되, 상기 X축 방향의 스페이스 패턴보다 선폭이 큰 스페이스 패턴이 구비된 제 2 노광 마스크를 사용하여 직사각형 모양의 저장전극 콘택홀을 형성함으로써, 기존의 라인형 저장전극 콘택홀보다 장축 영역을 확보할 수 있으며, CMP 공정을 생략하여 공정을 단순화시키는 기술을 개시한다. The present invention relates to a method for manufacturing a semiconductor device, comprising a first exposure mask with a line / space pattern in the X-axis direction and a line / space pattern in the Y-axis direction, the line width is greater than the space pattern in the X-axis direction By forming a rectangular storage electrode contact hole using a second exposure mask provided with a large space pattern, it is possible to secure a longer axis region than the conventional line-type storage electrode contact hole, and to simplify the process by omitting the CMP process. Discuss the technique.

현재 반도체 소자의 라인형 저장전극 콘택홀 형성 공정은 일반적인 노광 공정을 거쳐 습식 식각 공정을 수행하여 저장전극 콘택홀의 공간을 확보하고자 한다. 그러나, 상기와 같은 공정은 습식 식각 공정시 식각 장벽층으로 비트라인의 질화막 스페이서를 사용함에 따라 CMP 공정이 추가되어야 한다. Currently, the process of forming a line-type storage electrode contact hole of a semiconductor device is intended to secure a space of the storage electrode contact hole by performing a wet etching process through a general exposure process. However, in the above process, the CMP process should be added as the nitride spacer of the bit line is used as the etch barrier layer during the wet etching process.

또한, 반도체 소자의 선폭이 작아짐에 따라 저장전극 콘택홀의 공간 확보는 비트라인 영역과 상기 저장전극 콘택홀의 단축 영역이 서로 침범하지 않는 범위에서 구현되어야 하는데 현재의 노광 기술은 그 해상력의 한계로 50nm 이하의 선폭은 구현이 어려워 저장전극 콘택홀의 단축 영역의 확보가 어렵다. In addition, as the line width of the semiconductor device decreases, securing of the space of the storage electrode contact hole should be implemented in a range where the bit line region and the short axis region of the storage electrode contact hole do not invade each other. It is difficult to secure the short width region of the storage electrode contact hole because the line width is difficult to implement.

도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 제조 방법을 도시한 단면도이다.1A to 1E are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the prior art.

도 1a을 참조하면, 반도체 기판(10) 상부에 피식각층(20), 하드마스크층(30), 제 1 반사방지막(40) 및 제 1 감광막 패턴(50)을 형성한다. Referring to FIG. 1A, an etched layer 20, a hard mask layer 30, a first anti-reflection film 40, and a first photoresist pattern 50 are formed on the semiconductor substrate 10.

도 1b를 참조하면, 제 1 감광막 패턴(50)을 마스크로 제 1 반사방지막(40) 및 하드마스크층(30)을 식각하고, 제 1 감광막 패턴(50) 및 제 1 반사방지막(40)을 제거한다. Referring to FIG. 1B, the first anti-reflection film 40 and the hard mask layer 30 are etched using the first photoresist pattern 50 as a mask, and the first photoresist pattern 50 and the first anti-reflection film 40 are etched. Remove

도 1c를 참조하면, 상기 구조물 전면에 제 2 반사방지막(60)을 형성하고, 제 2 감광막 패턴(70)을 형성한다. Referring to FIG. 1C, a second anti-reflection film 60 is formed on the entire surface of the structure, and a second photoresist film pattern 70 is formed.

도 1d를 참조하면, 제 2 감광막 패턴(70)을 마스크로 하드마스크층(30)을 식각하여 하드마스크층 패턴(35)을 형성한다. Referring to FIG. 1D, the hard mask layer 30 is etched using the second photoresist pattern 70 as a mask to form the hard mask layer pattern 35.

도 1e를 참조하면, 제 2 감광막 패턴(70) 및 제 2 반사방지막(60)을 제거하고, 하드마스크층 패턴(35)을 마스크로 피식각층(20)을 식각하여 저장전극 콘택홀(80)을 형성한다. Referring to FIG. 1E, the second photoresist layer pattern 70 and the second anti-reflection layer 60 are removed, and the etching target layer 20 is etched using the hard mask layer pattern 35 as a mask, thereby storing the storage electrode contact hole 80. To form.

상술한 종래 기술에 따른 반도체 소자의 제조 방법에서, 저장전극 콘택홀이 도 2의 'A'와 같이 정사각형 형태로 형성되어 단축 영역의 확보가 어렵고, 비트라인의 스페이스 질화막을 식각장벽층으로 사용하여야 하기 때문에 CMP 공정을 추가하여 공정이 복잡해 지는 문제점이 발생한다. In the method of manufacturing a semiconductor device according to the related art, the storage electrode contact hole is formed in a square shape as shown in 'A' of FIG. Therefore, a problem arises in that the process is complicated by adding a CMP process.

상기 문제점을 해결하기 위하여, X축 방향의 라인/스페이스 패턴이 구비된 제 1 노광 마스크 및 Y축 방향의 라인/스페이스 패턴이 구비되되, 상기 X축 방향의 스페이스 패턴보다 선폭이 큰 스페이스 패턴이 구비된 제 2 노광 마스크를 사용하여 직사각형 모양의 저장전극 콘택홀을 형성함으로써, 기존의 라인형 저장전극 콘택홀보다 장축 영역을 확보할 수 있으며, CMP 공정을 생략하여 공정을 단순화시키는 반도체 소자의 제조 방법을 제공하는 것을 목적으로 한다. In order to solve the problem, a first exposure mask having a line / space pattern in the X-axis direction and a line / space pattern in the Y-axis direction are provided, but a space pattern having a line width larger than that of the X-axis direction is provided. By forming a rectangular storage electrode contact hole using the second exposure mask, a method for manufacturing a semiconductor device, which can secure a longer axis region than the existing line-type storage electrode contact hole, and simplifies the process by omitting the CMP process. The purpose is to provide.

본 발명에 따른 반도체 소자의 제조 방법은 Method for manufacturing a semiconductor device according to the present invention

반도체 기판 상부에 피식각층, 하드마스크층 및 제 1 감광막 패턴을 형성하는 단계,Forming an etched layer, a hard mask layer, and a first photoresist pattern on the semiconductor substrate;

상기 제 1 감광막 패턴을 마스크로 상기 하드마스크층을 식각하고 상기 제 1 감광막 패턴을 제거하는 단계와,Etching the hard mask layer using the first photoresist pattern as a mask and removing the first photoresist pattern;

상기 식각된 하드마스크층 상부에 상기 제 1 감광막 패턴과 수직한 제 2 감광막 패턴을 형성하는 단계와,Forming a second photoresist pattern on the etched hard mask layer, the second photoresist pattern perpendicular to the first photoresist pattern;

상기 제 2 감광막 패턴을 마스크로 상기 식각된 하드마스크층을 식각하여 하드마스크 패턴을 형성하고, 상기 제 2 감광막 패턴을 제거하는 단계와,Etching the etched hard mask layer using the second photoresist pattern as a mask to form a hard mask pattern, and removing the second photoresist pattern;

상기 하드마스크 패턴을 마스크로 상기 피식각층을 식각하여 직사각형 형태의 저장전극 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 한다. And etching the layer to be etched using the hard mask pattern as a mask to form a storage electrode contact hole having a rectangular shape.

삭제delete

삭제delete

이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings an embodiment of the present invention will be described in detail.

도 3a 내지 도 3f는 본 발명에 따른 반도체 소자의 제조 방법을 도시한 단면도로써, 도 3a 및 도 3b는 상기 도 3a의 ⅰ)의 B - B'에 따른 절단면을 도시한 단면도이며, 도 3c 및 도 3f는 상기 도 3c의 ⅰ)의 C - C'에 따른 절단면을 도시한 단면도이다. 3A to 3F are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with the present invention, and FIGS. 3A and 3B are cross-sectional views illustrating a cross section taken along line BB ′ of XIII of FIG. 3A. FIG. 3F is a cross-sectional view illustrating a cutting plane taken along line CC ′ of FIG. 3C.

도 3a를 참조하면, 반도체 기판(100) 상부에 피식각층(110), 하드마스크층 및 반사방지막(150)을 형성한다. Referring to FIG. 3A, an etched layer 110, a hard mask layer, and an anti-reflection film 150 are formed on the semiconductor substrate 100.

여기서, 상기 하드마스크층은 제 1 하드마스크층(120), 제 2 하드마스크층(130) 및 제 3 하드마스크층(140)의 세 층으로 구성되며, 제 1 하드마스크층(120), 제 2 하드마스크층(130) 및 제 3 하드마스크층(140)은 각각 비정질 탄소층, 실리콘 산화질화막 및 폴리실리콘층으로 형성할 수 있다. 이때, 비정질 탄소층은 2000 내지 2400Å 의 두께로 형성하며, 실리콘 산화질화막은 400 내지 500Å 의 두께로 형성하며, 폴리실리콘층은 200 내지 300Å 의 두께로 형성하는 것이 바람직하다. Here, the hard mask layer is composed of three layers of the first hard mask layer 120, the second hard mask layer 130 and the third hard mask layer 140, the first hard mask layer 120, The second hard mask layer 130 and the third hard mask layer 140 may be formed of an amorphous carbon layer, a silicon oxynitride layer, and a polysilicon layer, respectively. In this case, the amorphous carbon layer is formed to a thickness of 2000 to 2400 kPa, the silicon oxynitride film is formed to a thickness of 400 to 500 kPa, and the polysilicon layer is preferably formed to a thickness of 200 to 300 kPa.

상기와 같이 3중 하드마스크층을 이용하여 종래에 하드마스크층의 손실로 인해 감광막을 두껍게 형성해야 하는 문제점을 방지함으로써 감광막 패턴 및 하드마 스크층의 두께를 감소시킬 수 있다. As described above, the thickness of the photoresist pattern and the hard mask layer may be reduced by preventing the problem of having to form a thick photoresist layer due to the loss of the hard mask layer.

다음에, X 축 방향으로 연장된 라인 패턴을 포함하는 제 1 노광 마스크를 사용한 노광 및 현상 공정을 수행하여 제 1 감광막 패턴(160)을 형성한다. Next, an exposure and development process using a first exposure mask including a line pattern extending in the X-axis direction is performed to form the first photoresist pattern 160.

여기서, 상기 도 3a의 ⅱ)는 상기 도 3a의 ⅰ)의 B - B'에 따른 절단면을 도시한 단면도이다. Here, ii) of FIG. 3A is a cross-sectional view showing a cutting plane taken along line BB ′ of iv) of FIG. 3A.

도 3b를 참조하면, 제 1 감광막 패턴(160)을 마스크로 반사방지막(150) 및 폴리실리콘층(140)을 식각하고, 제 1 감광막 패턴(160) 및 반사방지막(150)을 제거한다. Referring to FIG. 3B, the anti-reflection film 150 and the polysilicon layer 140 are etched using the first photoresist pattern 160 as a mask, and the first photoresist pattern 160 and the anti-reflection film 150 are removed.

도 3c를 참조하면, 상기 도 3c의 ⅱ)는 상기 도 3c의 ⅰ)의 C - C'에 따른 절단면을 도시한 단면도이다. Referring to FIG. 3C, ii) of FIG. 3C is a cross-sectional view illustrating a cutting plane taken along line CC ′ of FIG. 3C.

제 2 감광막 패턴(170)은 Y 축 방향의 라인/스페이스 패턴이 구비된 제 2 노광 마스크를 사용한 사진 식각 공정을 수행하여 형성한다. The second photoresist pattern 170 is formed by performing a photolithography process using a second exposure mask provided with a line / space pattern in the Y-axis direction.

이때, 제 2 노광 마스크의 스페이스 패턴은 제 1 노광 마스크의 스페이스 패턴보다 큰 선폭으로 구비되어 있는 것이 바람직하다.At this time, it is preferable that the space pattern of the second exposure mask is provided with a line width larger than that of the first exposure mask.

도 3d를 참조하면, 제 2 감광막 패턴(170)을 마스크로 폴리실리콘층(140) 및 실리콘 산화질화막(130)을 식각하고, 폴리실리콘층(140) 및 제 2 감광막 패턴(170)을 제거하여 실리콘 산화질화막(130) 패턴을 형성한다. Referring to FIG. 3D, the polysilicon layer 140 and the silicon oxynitride layer 130 are etched using the second photoresist pattern 170 as a mask, and the polysilicon layer 140 and the second photoresist pattern 170 are removed. The silicon oxynitride layer 130 pattern is formed.

도 3e를 참조하면, 실리콘 산화질화막(130) 패턴을 마스크로 비정질 탄소층(120)을 식각하고, 실리콘 산화질화막(130) 패턴을 제거하여 비정질 탄소층(120) 패턴을 형성한다. Referring to FIG. 3E, the amorphous carbon layer 120 is etched using the silicon oxynitride layer 130 pattern, and the silicon oxynitride layer 130 pattern is removed to form the amorphous carbon layer 120 pattern.

도 3f를 참조하면, 비정질 탄소층(120) 패턴을 마스크로 피식각층(110)을 식각하고, 비정질 탄소층(110)을 제거하여 저장전극 콘택홀(180)을 형성한다. Referring to FIG. 3F, the etching target layer 110 is etched using the amorphous carbon layer 120 pattern as a mask, and the storage electrode contact hole 180 is formed by removing the amorphous carbon layer 110.

여기서, 상기 식각 공정은 습식 식각인 것이 바람직하며, 저장전극 콘택홀(180)은 상기 도 3c의 'D'와 같이 직사각형 형태로 형성되어 Y 축은 기존의 영역을 유지하는 반면, X 축으로는 기존보다 더 넓은 영역을 확보할 수 있게 된다. Here, the etching process is preferably a wet etching, the storage electrode contact hole 180 is formed in a rectangular shape as shown in 'D' of FIG. 3C, the Y axis is maintained in the existing area, while the X axis is existing A wider area can be secured.

본 발명에 따른 반도체 소자의 제조 방법은 X축 방향의 라인/스페이스 패턴이 구비된 제 1 노광 마스크 및 Y축 방향의 라인/스페이스 패턴이 구비되되, 상기 X축 방향의 스페이스 패턴보다 선폭이 큰 스페이스 패턴이 구비된 제 2 노광 마스크를 사용하여 직사각형 모양의 저장전극 콘택홀을 형성함으로써, 기존의 라인형 저장전극 콘택홀보다 장축 영역을 확보할 수 있으며, CMP 공정을 생략하여 공정을 단순화시키는 효과가 있다. In the method of manufacturing a semiconductor device according to the present invention, a first exposure mask having a line / space pattern in an X-axis direction and a line / space pattern in a Y-axis direction are provided, and a space having a larger line width than the space pattern in the X-axis direction is provided. By forming a rectangular storage electrode contact hole using a second exposure mask provided with a pattern, it is possible to secure a longer axis region than the existing line-type storage electrode contact hole, and to simplify the process by omitting the CMP process. have.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.It will be apparent to those skilled in the art that various modifications, additions, and substitutions are possible, and that various modifications, additions and substitutions are possible, within the spirit and scope of the appended claims. As shown in Fig.

Claims (11)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 반도체 기판 상부에 피식각층, 제 1 하드마스크층, 제 2 하드마스크층 및 제 3 하드마스크층을 순차적으로 형성하는 단계;Sequentially forming an etched layer, a first hard mask layer, a second hard mask layer, and a third hard mask layer on the semiconductor substrate; 상기 제 3 하드마스크층을 식각하여 라인 형태의 제 3 하드마스크층 패턴을 형성하는 단계;Etching the third hard mask layer to form a third hard mask layer pattern having a line shape; 상기 제 3 하드마스크층 패턴 및 상기 제 2 하드마스크층 상부에 상기 제 3 하드마스크층 패턴과 수직하게 교차하는 감광막 패턴을 형성하는 단계;Forming a photoresist pattern on the third hard mask layer pattern and the second hard mask layer, the photoresist pattern perpendicularly intersecting with the third hard mask layer pattern; 상기 제 3 하드마스크층 패턴 및 감광막 패턴을 식각 마스크로 상기 제 2 하드마스크층을 식각하여 제 2 하드마스크층 패턴을 형성하는 단계;Etching the second hard mask layer using the third hard mask layer pattern and the photoresist pattern as an etch mask to form a second hard mask layer pattern; 상기 제 3 하드마스크층 패턴 및 상기 감광막 패턴을 제거하는 단계;Removing the third hard mask layer pattern and the photoresist pattern; 상기 제 2 하드마스크층 패턴을 식각 마스크로 상기 제 1 하드마스크층을 식각하여 제 1 하드마스크층 패턴을 형성하는 단계;Etching the first hard mask layer using the second hard mask layer pattern as an etch mask to form a first hard mask layer pattern; 상기 제 2 하드마스크층 패턴을 제거하는 단계; 및Removing the second hard mask layer pattern; And 상기 제 1 하드마스크층 패턴을 식각 마스크로 상기 피식각층을 식각하여 저장전극 콘택홀을 형성하는 단계Forming a storage electrode contact hole by etching the etched layer using the first hard mask layer pattern as an etch mask 를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.Method of manufacturing a semiconductor device comprising a. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.Claim 11 was abandoned upon payment of a setup registration fee. 제 10 항에 있어서, 11. The method of claim 10, 상기 제 1 하드마스크층, 제 2 하드마스크층 및 제 3 하드마스크층은 각각 비정질 탄소층, 실리콘 산화질화막 및 폴리실리콘층을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.And the first hard mask layer, the second hard mask layer, and the third hard mask layer each include an amorphous carbon layer, a silicon oxynitride layer, and a polysilicon layer.
KR1020060002708A 2006-01-10 2006-01-10 Method for manufacturing semiconductor device KR101204916B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060002708A KR101204916B1 (en) 2006-01-10 2006-01-10 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060002708A KR101204916B1 (en) 2006-01-10 2006-01-10 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
KR20070074757A KR20070074757A (en) 2007-07-18
KR101204916B1 true KR101204916B1 (en) 2012-11-26

Family

ID=38500006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060002708A KR101204916B1 (en) 2006-01-10 2006-01-10 Method for manufacturing semiconductor device

Country Status (1)

Country Link
KR (1) KR101204916B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100944348B1 (en) * 2008-05-16 2010-03-02 주식회사 하이닉스반도체 Method for forming semiconductor device

Also Published As

Publication number Publication date
KR20070074757A (en) 2007-07-18

Similar Documents

Publication Publication Date Title
KR100771891B1 (en) Method of forming fine patterns of semiconductor device using double patterning process
JP2009158913A (en) Fine pattern forming method of semiconductor element
CN101211820B (en) Method for fabricating semiconductor device
US20090286396A1 (en) Method for manufacturing a semiconductor device having a stepped through-hole
KR100632653B1 (en) Method for forming bitline in semiconductor device
US7709367B2 (en) Method for fabricating storage node contact in semiconductor device
KR101204916B1 (en) Method for manufacturing semiconductor device
KR20170121565A (en) Method for manufacturing the semiconductor device
KR101138843B1 (en) Semiconductor memory device and method for manufacturing the same
KR101096229B1 (en) Semiconductor device and method for fabricating the same
US7910485B2 (en) Method for forming contact hole using dry and wet etching processes in semiconductor device
KR102008153B1 (en) method for manufacturing the semiconductor device
KR100613392B1 (en) Method for fabricating self aligned contact hole
TWI231954B (en) Method and structure of protecting alignment marks
KR20080000833A (en) Method for manufacturing semiconductor device
KR100597594B1 (en) Method for forming contact plug in semiconductor device
KR100734083B1 (en) A method for forming contact hole of semiconductor device
US20090162794A1 (en) Method for fabricating semiconductor device
US10950443B2 (en) Method for forming patterns
CN111640654B (en) Patterning method and patterning structure
KR100802257B1 (en) Layout of semiconductor device
KR20080000831A (en) Method for manufacturing semiconductor device
KR20060040288A (en) Method for forming semiconductor device
KR100855867B1 (en) Method for manufacturing semiconductor device
KR101090370B1 (en) Method of forming contact hole for semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151020

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171025

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee