KR101202685B1 - Method for fabricating magnetic tunnel junction - Google Patents
Method for fabricating magnetic tunnel junction Download PDFInfo
- Publication number
- KR101202685B1 KR101202685B1 KR1020110025978A KR20110025978A KR101202685B1 KR 101202685 B1 KR101202685 B1 KR 101202685B1 KR 1020110025978 A KR1020110025978 A KR 1020110025978A KR 20110025978 A KR20110025978 A KR 20110025978A KR 101202685 B1 KR101202685 B1 KR 101202685B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- magnetoresistive element
- plasma treatment
- layer
- manufacturing
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
- H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
본 발명은 기판 상에 제1 자성막, 터널절연막 및 제2 자성막이 적층된 자기저항소자층을 형성하는 단계, 상기 자기저항소자층을 패터닝하는 단계, 제1 플라즈마 처리를 하여, 상기 자기저항소자층을 패터닝하는 과정에서 생성된 유기계 폴리머를 제거하는 단계, 제2 플라즈마 처리를 하여, 상기 자기저항소자층을 패터닝하는 과정에서 생성된 금속계 폴리머를 산화시키는 단계 및 산화된 상기 금속계 폴리머를 제거하는 단계를 포함하는 자기저항소자 제조 방법을 제공한다.The present invention provides a method of forming a magnetoresistive element layer in which a first magnetic layer, a tunnel insulating layer, and a second magnetic layer are stacked on a substrate, patterning the magnetoresistive element layer, and subjecting the magnetoresistive element to a first plasma treatment. Removing the organic polymer generated during the patterning of the layer, performing a second plasma treatment to oxidize the metal polymer generated during the patterning of the magnetoresistive element layer, and removing the oxidized metal based polymer. It provides a magnetoresistive device manufacturing method comprising a.
Description
본 발명은 자기저항소자 제조 방법에 관한 것으로, 구체적으로 설명하면 식각 잔류물인 폴리머에 의한 결함을 방지하는 자기저항소자 제조 방법에 관한 것이다.
The present invention relates to a method for manufacturing a magnetoresistive element, and more particularly, to a method for manufacturing a magnetoresistive element for preventing defects caused by polymers as etching residues.
반도체 소자를 대표하는 것은 DRAM과 플래시 메모리 소자이다. DRAM은 데이터 접근이 자유로워 데이터 처리 속도가 빠르고, 플래시 메모리 소자는 데이터를 비휘발하는 장점이 있다. 반면, DRAM은 주기적으로 데이터를 리프레쉬시켜야 하고, 플래시 메모리 소자는 데이터 접근이 용이하지 못하여 데이터 처리 속도가 느리다는 단점도 있다.Representative semiconductor devices are DRAM and flash memory devices. DRAM has the advantage of fast data processing due to free data access, and flash memory devices have non-volatile data. On the other hand, DRAM has to refresh data periodically, and flash memory devices have difficulty in accessing data and thus slow data processing speed.
최근, 반도체 소자 업계에서는 DRAM과 플래시 메모리 소자의 장점만을 취한 새로운 반도체 소자를 생산하기 위해 노력하고 있으며, 결과물로서는 STTRAM(Spin Transfer Torque Random Access Memory)이 개발되었다. STTRAM은 자기저항(magnetoresistance)이라는 양자역학적 효과를 이용한 반도체 소자로서, DRAM의 자유로운 데이터 접근성과 플래시 메모리 소자의 데이터 비휘발성을 고루 갖춘 반도체 소자이다.Recently, in the semiconductor device industry, efforts have been made to produce new semiconductor devices that take advantage of DRAM and flash memory devices, and as a result, Spin Transfer Torque Random Access Memory (STTRAM) has been developed. STTRAM is a semiconductor device that uses a quantum mechanical effect called magnetoresistance, and is a semiconductor device that combines free data access of DRAM and data nonvolatile of flash memory device.
STTRAM은 데이터를 저장하기 위해 자기저항소자(Magnetic Tunnel Junction)를 포함한다. 일반적으로, 두 개의 강자성막의 자화방향(magnetization direction)에 따라 자기저항비(magnetoresistance, MR)가 달라진다. STTRAM은 이와 같은 자기저항비의 변화를 감지하여 자기저항소자에 저장된 데이터가 1 인지 0 인지를 판독한다.STTRAM includes a magnetic tunnel junction to store data. In general, the magnetoresistance (MR) varies depending on the magnetization direction of the two ferromagnetic films. The STTRAM senses such a change in the magnetoresistance ratio and reads whether the data stored in the magnetoresistive element is 1 or 0.
도 1a 및 도 1b는 종래기술에 따른 자기저항소자의 제조 방법을 나타낸 공정 순서도이다.1A and 1B are process flowcharts illustrating a method of manufacturing a magnetoresistive element according to the prior art.
도 1a에 도시된 바와 같이, 소정의 하부층(1)이 형성된 기판 상에, 제1 자성막(2), 터널절연막(3), 제2 자성막(4), 하드마스크막(5), 식각장벽막(6), 반사방지막(7) 및 마스크패턴(8)을 순차적으로 형성한다. 제1 자성막(2)은 자화방향이 고정된 박막으로서, 금속계 강자성막으로 형성된다. 제2 자성막(4)은 전류의 공급 방향에 따라 자화방향이 가변하는 박막으로서, 금속계 강자성막으로 형성된다. 하부층(1)은 자기저항소자를 선택하기 위한 트랜지스터와, 트랜지스터의 접합영역과 자기저항소자를 연결하기 위한 하부전극을 포함한다.As shown in FIG. 1A, a first
도 1b에 도시된 바와 같이, 마스크패턴(8)을 식각장벽으로 식각 공정을 진행하여 자기저항소자(9) 및 하드마스크막 패턴(5A)을 형성한다. 여기서, 하드마스크막 패턴(5A)은 자기저항소자(9)의 상부전극이 된다.As shown in FIG. 1B, the etching process of the mask pattern 8 using the etching barrier is performed to form the magnetoresistive element 9 and the hard mask layer pattern 5A. Here, the hard mask film pattern 5A becomes the upper electrode of the magnetoresistive element 9.
그런데, 위와 같은 자기저항소자의 제조 방법 중 자기저항소자(9)를 식각하는 과정에서 유기계 폴리머(organic polymer)와 금속계 폴리머(metallic polymer)가 발생될 수 있는데, 이 금속계 폴리머는 자기저항소자(9) 내 제1 자성막(2)과 제2 자성막(4)을 전기적으로 연결(short)시키는 원인이 된다. 금속계 폴리머는 제1 자성막(2) 및 제2 자성막(4)에서 기인한다. 금속계 폴리머는 휘발성이 매우 낮아 제거가 힘들며, 습식 세정을 통해 제거하려 해도, 터널절연막(3)이 수분에 쉽게 용해되기 때문에 진행이 용이하지 못하다.
However, in the process of etching the magnetoresistive element 9 of the method of manufacturing a magnetoresistive element as described above, an organic polymer and a metallic polymer may be generated. The first
본 발명은 식각잔류물인 폴리머에 의한 결함을 방지하는 자기저항소자 제조 방법을 제공한다.
The present invention provides a method of manufacturing a magnetoresistive element that prevents defects caused by an etch residue polymer.
본 발명은 기판 상에 제1 자성막, 터널절연막 및 제2 자성막이 적층된 자기저항소자층을 형성하는 단계, 상기 자기저항소자층을 패터닝하는 단계, 제1 플라즈마 처리를 하여, 상기 자기저항소자층을 패터닝하는 과정에서 생성된 유기계 폴리머를 제거하는 단계, 제2 플라즈마 처리를 하여, 상기 자기저항소자층을 패터닝하는 과정에서 생성된 금속계 폴리머를 산화시키는 단계 및 산화된 상기 금속계 폴리머를 제거하는 단계를 포함하는 자기저항소자 제조 방법을 포함한다.
The present invention provides a method of forming a magnetoresistive element layer in which a first magnetic layer, a tunnel insulating layer, and a second magnetic layer are stacked on a substrate, patterning the magnetoresistive element layer, and subjecting the magnetoresistive element to a first plasma treatment. Removing the organic polymer generated during the patterning of the layer, performing a second plasma treatment to oxidize the metal polymer generated during the patterning of the magnetoresistive element layer, and removing the oxidized metal based polymer. It includes a magnetoresistive device manufacturing method comprising a.
본 발명은 식각잔류물인 폴리머를 제거하기 위해 두 번의 플라즈마 처리와 한 번의 세정공정을 진행한다. 첫 번째 플라즈마 처리를 통해 폴리머 내 유기계 폴리머를 제거하고, 두 번째 플라즈마 처리를 통해 폴리머 내 금속계 폴리머를 산화시킨다. 이후, 세정공정을 진행하여 금속계 폴리머까지 제거한다. 결과적으로 폴리머층은 제거된다. 이와 같이, 식각잔류물을 제거하면, 자기저항소자 내 제1 자성막과 제2 자성막간의 전기적 연결도 방지할 수 있고, 이후 박막의 증착도 원활하게 진행할 수 있다. 따라서, 자기저항소자의 자화특성이 저하되는 것을 방지할 수 있고, 나아가 자기저항소자를 포함하는 자기저항 메모리 소자의 동작 신뢰성 및 안정성을 충분히 확보할 수 있다.
In the present invention, two plasma treatments and one cleaning process are performed to remove an etch residue polymer. The first plasma treatment removes the organic polymer in the polymer and the second plasma treatment oxidizes the metal polymer in the polymer. Thereafter, the cleaning process is performed to remove the metal polymer. As a result, the polymer layer is removed. In this way, by removing the etching residue, it is possible to prevent the electrical connection between the first magnetic film and the second magnetic film in the magnetoresistive element, and then the deposition of the thin film may proceed smoothly. Therefore, the magnetization characteristic of the magnetoresistive element can be prevented from being lowered, and further, the operation reliability and stability of the magnetoresistive memory element including the magnetoresistive element can be sufficiently secured.
도 1a 및 도 1b는 종래기술에 따른 자기저항소자의 제조 방법을 나타낸 공정 순서도이다.
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 자기저항소자의 제조 방법을 나타낸 공정순서도이다.1A and 1B are process flowcharts illustrating a method of manufacturing a magnetoresistive element according to the prior art.
2A to 2F are process flowcharts illustrating a method of manufacturing a magnetoresistive element according to an exemplary embodiment of the present invention.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.Hereinafter, the present invention will be described in more detail with reference to Examples. These embodiments are only for illustrating the present invention, and the scope of rights of the present invention is not limited by these embodiments.
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 자기저항소자의 제조 방법을 나타낸 공정순서도이다.2A to 2F are process flowcharts illustrating a method of manufacturing a magnetoresistive element according to an exemplary embodiment of the present invention.
도 2a에 도시된 바와 같이, 소정의 하부층(101)이 형성된 기판 상에 제1 전극막(102)을 형성한다.As shown in FIG. 2A, a
하부층(101)은 자기저항소자를 선택하기 위한 셀 트랜지스터와 셀트랜지스터의 접합영역과 자기저항소자를 연결하기 위한 콘택플러그(contact plug)를 포함한다. 또한, 하부층(101)은 제1 자성막(103)에 전류를 공급하기 위한 전극으로서, 콘택플러그와 전기적으로 연결되는 전극막을 더 포함한다. 제1 전극막은 하부전극(bottom electrode)라고도 한다.The
이어서, 하부층(101) 상에 제1 자성막(102)을 형성한다.Subsequently, the first
제1 자성막(102)은 피닝막(pinning layer)이라 불리우는 반자성막과 핀드막(pinned layer)이라 불리우는 강자성막을 포함한다. 피닝막은 핀드막의 자화방향을 고정시키는 역할을 한다. 이를 위해, 피닝막은 IrMn, PtMn, MnO, MnS, MnTe, MnF2, FeF2, FeCl2, FeO, CoCl2, CoO, NiCl2 및 NiO 중 적어도 어느 하나의 박막으로 형성된다. 핀드막은 피닝막에 의하여 자화방향이 고정된다. 이를 위해 핀드막은 Pt, Fe, Mn, Ru, Co, Ni, Gd, Dy, NiFe, CoFe, MnAs, MnBi, MnSb,CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 및 Y3Fe5O12 중 적어도 어느 하나의 박막으로 형성된다.The first
이어서, 제1 자성막(102) 상에 터널절연막(103)을 형성한다.Subsequently, a
터널절연막(103)은 MgO막 또는 Al2O3막일 수 있다.The tunnel
이어서, 터널절연막(103) 상에 제2 자성막(104)을 형성한다.Next, the second
제2 자성막(104)은 공급되는 전류의 공급 방향에 따라 자화방향이 변화한다. 제2 자성막(104)은 Pt, Fe, Mn, Ru, Co, Ni, Gd, Dy, NiFe, CoFe, MnAs, MnBi, MnSb,CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 및 Y3Fe5O12 중 적어도 어느 하나의 박막으로 형성된다.The magnetization direction of the second
이하부터는, 제1 자성막(102), 터널절연막(103) 및 제2 자성막(104)을 자기저항층이라고 통칭한다.Hereinafter, the first
이어서, 제2 자성막(104) 상에 하드마스크막(105)을 형성한다. Next, a
하드마스크막(105)은 자기저항소자를 보호하고, 상부전극(top electrode)으로 작용한다. 또한, 하드마스크막(105)은 제2 자성막(104), 터널절연막(103), 제1 자성막(102)을 식각하기 위한 식각장벽으로 사용된다. 이를 위해, 하드마스크막(105)은 텅스텐(W)으로 형성한다.The
이어서, 하드마스크막(105) 상에 식각장벽막(106), 반사방지막(107) 및 마스크패턴(108)을 순차적으로 형성한다.Subsequently, the
식각장벽막(106)은 마스크패턴(108)의 식각마진을 보충하기 위한 박막으로서, 마스크패턴(108)만으로는 하드마스크막(105)을 식각할 수 없기 때문에 사용된다. 이를 위해 식각장벽막(106)은 비정질 카본막(a-carbon)으로 형성한다.The
반사방지막(105)은 마스크패턴(108)을 형성하는 과정, 즉 노광과정에서 빛의 반사에 의한 마스크패턴(108)의 형상(profile)변화를 방지한다. 이를 위해 반사방지막(107)은 실리콘질화막(Si3N4)으로 형성한다.The
마스크패턴(108)은 자기저항소자의 형상을 정의하기 위한 박막으로서, 각각의 마스크패턴(108)이 하나의 자기저항소자의 형상을 정의한다. 각각의 마스크패턴(108)은 동일한 크기로 형성된다. 마스크패턴(108)은 포토레지스트(photo-resist)로 형성한다.The
도 2b에 도시된 바와 같이, 마스크패턴(108)을 식각장벽으로 반사방지막(107)과 식각장벽막(106)을 식각한다. 이때, 마스크패턴(108)과 반사방지막(107)은 일부 또는 전부가 손실된다. 필요에 따라 마스크패턴(108)과 반사방지막(107)의 제거 공정을 진행한다.As shown in FIG. 2B, the
이후, 식각된 식각장벽막(106)을 식각장벽으로 하드마스크막(105)을 식각하여 하드마스크막 패턴(105A)을 형성한다. 이때, 식각장벽막(106)은 일부 또는 전부가 손실된다. 필요에 따라 식각장벽막(106)의 제거 공정을 진행한다.Thereafter, the
이어서, 하드마스크막 패턴(105A)을 식각장벽으로 제2 자성막(104), 터널절연막(103) 및 제1 자성막(102)을 식각하여 자기저항소자(MTJ)를 형성한다. 이때의 식각은 Cl2 또는 CH3OH를 이용한 RIE(Reactive ion etch)일 수 있다. Subsequently, the second
제1 자성막(102)과 터널절연막(103) 및 제2 자성막(104)을 식각하는 과정에서 폴리머층(109)이 자기저항소자(MTJ) 상에 축적된다. 폴리머층(109)은 고분자계열의 잔재물로서, 유기계 폴리머와 금속계 폴리머가 혼합된 형태를 갖는다. 특히, 금속계 폴리머는 제1 자성막(102)과 제2 자성막(104)간을 전기적으로 연결(short)시키는 결함을 유발시킨다.The
도 2c에 도시된 바와 같이, 제1 플라즈마 처리(110)를 진행하여, 폴리머층(109) 내 유기계 폴리머를 제거한다.As shown in FIG. 2C, the
제1 플라즈마 처리(110)는 He와 N2가 혼합된 플라즈마를 이용하며, 200~350℃, 200~600W의 RF파워, 1~4Torr의 압력 조건인 챔버 내에서 10~60sec 동안 진행한다. 여기서, RF파워는 He와 N2 가스를 플라즈마화 하기 위해 인가하는 파워(power)이다. 이와 같은 제1 플라즈마 처리(110)를 진행하면, 폴리머층(109) 내 유기계 폴리머가 제거되며, 이에 따라 폴리머층(109)과 자기저항소자(MTJ)간의 접착력이 낮아진다.The
제1 플라즈마 처리(110)의 다른 방법으로서, H2와 N2가 혼합된 플라즈마를 이용하며, 200~350℃, 200~600W의 RF파워, 1~4Torr의 압력 조건인 챔버 내에서 10~60sec 동안 진행한다. 이와 같은 방법으로 제1 플라즈마 처리(110)를 진행해도, 폴리머층(109) 내 유기계 폴리머가 제거되며, 이에 따라 폴리머층(109)과 자기저항소자(MTJ)간의 접착력이 낮아진다.As another method of the
이하부터는, 유기계 폴리머가 제거된 폴리머층(109)의 도면부호를 109A로 변경한다.Hereinafter, the reference numeral of the
도 2d에 도시된 바와 같이, 제2 플라즈마 처리(111)를 진행하여, 폴리머층(109A) 내 금속계 폴리머를 산화시킨다.As shown in FIG. 2D, the
제2 플라즈마 처리(111)는 N2O 플라즈마를 이용하며, 200~350℃, 200~600W의 RF파워, 1~4Torr의 압력 조건인 챔버 내에서 10~60sec 동안 진행한다. 이와 같은 방법으로 제2 플라즈마 처리(110)를 진행하면, 폴리머층(109A)이 산화된다.The
제2 플라즈마 처리(111)의 다른 방법으로서, N2O 와 N2가 혼합된 플라즈마를 이용하며, 200~350℃, 200~600W의 RF파워, 1~4Torr의 압력 조건인 챔버 내에서 10~60sec 동안 진행한다. 이와 같은 방법으로도 폴리머층(109A)는 산화된다.As another method of the
제2 플라즈마 처리(111)의 또 다른 방법으로서, N2O 와 He가 혼합된 플라즈마를 이용하며, 200~350℃, 200~600W의 RF파워, 1~4Torr의 압력 조건인 챔버 내에서 10~60sec 동안 진행한다. 이와 같은 방법으로도 폴리머층(109A)는 산화된다.As another method of the
이하부터는, 산화된 폴리머층(109A)의 도면부호를 109B로 변경한다.Hereinafter, the reference numeral of the oxidized polymer layer 109A is changed to 109B.
도 2e에 도시된 바와 같이, 세정 공정을 진해하여 폴리머층(109B)을 제거한다.As shown in FIG. 2E, the cleaning process is carried out to remove the polymer layer 109B.
세정 공정은 ph7~8인 약알칼리성의 알킬슬폰산(CnHmSO3H, n=4~5, m=n+2)일 수 있는 세정용액(112)을 이용하며, 제2 플라즈마 처리(111)한 후 1시간 이내에 5~10분 동안 진행한다. 제2 플라즈마 처리(111)한 후 1시간 내에 세정 공정을 진행하는 이유는 자연 산화에 의해 폴리머층(109A) 상에 산화막이 형성될 수 있기 때문이다. 또한, ph를 유지하고 금속세정의 보조액으로서 아민(amine)계열의 화합물을 세정용액(112)에 첨가할 수도 있다.The cleaning process uses a
이와 같이 세정 공정을 진행하면, 폴리머층(109B)은 제거된다. 한편, 세정용액(112)으로 인해 터널절연막(103)이 손상될 것이라고 판단할 수 있으나, 알킬슬폰산 내 SO3H기는 터널절연막(103)의 표면층만 용해할 뿐, 터널절연막(103)의 특성을 저하시키지 않으면서, 폴리머층(109B) 내 금속계 이온과 결합(complex)하여 제거된다.When the cleaning process proceeds in this manner, the polymer layer 109B is removed. On the other hand, it can be determined that the
도 2f에 도시된 바와 같이, 자기저항소자(MTJ)를 덮는 캡핑막(113)을 형성한다.As shown in FIG. 2F, a
캡핑막(113)은 수분 또는 대기중의 산소로 인한 자기저항소자(MTJ)의 산화를 방지할 수 있도록 250~350℃의 온도에서 1~2시간 동안 진행하여 형성된다. 캡핑막(113)은 실리콘질화막일 수 있으며, 실리콘질화막은 PECVD(Plasma Enhanced Chemical Vapor Depostion) 또는 HDP(High Density Plasma) 방식으로 형성된다. 캡핑막(113)은 알루미늄산화막(Al2O3)일 수도 있다. 한편, 캡핑막(113)을 PECVD 방식으로 형성할 경우, SiH4, N2, He 가스의 조합으로 진행하며, 이때 N/Si의 조성비는 1.33 이상인 것으로 한다.The
전술한 바와 같은 본 발명의 일실시예에 따른 자기저항소자 제조 방법은 자기저항소자를 형성한 후, 폴리머층(109)을 제거하기 위해 두 번의 플라즈마 처리와 한 번의 세정공정을 진행한다. 첫번째 플라즈마 처리를 통해 폴리머층(109) 내 유기계 폴리머를 제거하고, 두번째 플라즈마 처리를 통해 폴리머층(109) 내 금속계 폴리머를 산화시킨다. 이후, 세정공정을 진행하여 금속계 폴리머까지 제거한다. 결과적으로 폴리머층(109)은 제거된다.In the magnetoresistive device manufacturing method according to the embodiment of the present invention as described above, after forming the magnetoresistive device, two plasma treatments and one cleaning process are performed to remove the
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. Will be apparent to those of ordinary skill in the art.
101: 하부층 102: 제1 자성막
103: 터널절연막 104: 제2 자성막
105: 하드마스크막 106: 식각장벽막
107: 반사방지막 108: 마스크패턴
109, 109A, 109B: 폴리머층 110: 제1 플라즈마 처리
111: 제2 플라즈마 처리 112: 세정액
113: 캡핑막101: lower layer 102: first magnetic film
103: tunnel insulating film 104: second magnetic film
105: hard mask film 106: etching barrier film
107: antireflection film 108: mask pattern
109, 109A, 109B: polymer layer 110: first plasma treatment
111: second plasma treatment 112: cleaning liquid
113: capping film
Claims (9)
상기 자기저항소자층을 패터닝하는 단계;
제1 플라즈마 처리를 하여, 상기 자기저항소자층을 패터닝하는 과정에서 생성된 유기계 폴리머를 제거하는 단계;
제2 플라즈마 처리를 하여, 상기 자기저항소자층을 패터닝하는 과정에서 생성된 금속계 폴리머를 산화시키는 단계; 및
산화된 상기 금속계 폴리머를 제거하는 단계를 포함하며, 상기 제1 플라즈마 처리는 He와 N2가 혼합된 플라즈마를 이용하고, 200~350℃의 온도, 200~600W의 RF파워, 1~4Torr의 압력 조건인 챔버 내에서 10~60sec 동안 진행하는 자기저항소자 제조 방법.
Forming a magnetoresistive element layer in which a first magnetic film, a tunnel insulating film, and a second magnetic film are stacked on a substrate;
Patterning the magnetoresistive element layer;
Removing the organic polymer generated during the patterning of the magnetoresistive element layer by performing a first plasma treatment;
Oxidizing a metal-based polymer generated during the patterning of the magnetoresistive element layer by performing a second plasma treatment; And
And removing the oxidized metal-based polymer, wherein the first plasma treatment uses a mixture of He and N 2 , a temperature of 200 to 350 ° C., an RF power of 200 to 600 W, and a pressure of 1 to 4 Torr. Method of manufacturing a magnetoresistive element that proceeds for 10 ~ 60sec in the chamber which is the condition.
상기 제1 플라즈마 처리는 H2와 N2가 혼합된 플라즈마를 이용하고, 200~350℃의 온도, 200~600W의 RF파워, 1~4Torr의 압력 조건인 챔버 내에서 10~60sec 동안 진행하는 자기저항소자 제조 방법.
The method of claim 1,
The first plasma treatment uses a plasma in which H 2 and N 2 are mixed, and the magnetic process proceeds for 10 to 60 sec in a chamber having a temperature of 200 to 350 ° C., an RF power of 200 to 600 W, and a pressure of 1 to 4 Torr. Method of manufacturing a resistive element.
상기 제2 플라즈마 처리는 N2O 플라즈마를 이용하고, 200~350℃의 온도, 200~600W의 RF파워, 1~4Torr의 압력 조건인 챔버 내에서 10~60sec 동안 진행하는 자기저항소자 제조 방법.
The method of claim 1,
The second plasma treatment using a N 2 O plasma, the magnetoresistive device manufacturing method which proceeds for 10 ~ 60sec in a chamber at a temperature of 200 ~ 350 ℃, RF power of 200 ~ 600W, pressure conditions of 1 ~ 4 Torr.
상기 제2 플라즈마 처리는 N2O 와 N2가 혼합된 플라즈마를 이용하고, 200~350℃의 온도, 200~600W의 RF파워, 1~4Torr의 압력 조건인 챔버 내에서 10~60sec 동안 진행하는 자기저항소자 제조 방법.
The method of claim 1,
The second plasma treatment uses a mixture of N 2 O and N 2 , and proceeds for 10 to 60 sec in a chamber having a temperature of 200 to 350 ° C., an RF power of 200 to 600 W, and a pressure of 1 to 4 Torr. Method of manufacturing magnetoresistive element.
상기 제2 플라즈마 처리는 N2O 와 He가 혼합된 플라즈마를 이용하고, 200~350℃의 온도, 200~600W의 RF파워, 1~4Torr의 압력 조건인 챔버 내에서 10~60sec 동안 진행하는 자기저항소자 제조 방법.
The method of claim 1,
The second plasma treatment is a mixture of N 2 O and He using a plasma, the magnetic proceeds for 10 to 60 seconds in a chamber at a temperature of 200 ~ 350 ℃, RF power of 200 ~ 600W, pressure conditions of 1 ~ 4 Torr Method of manufacturing a resistive element.
상기 금속계 폴리머를 제거하는 단계는 ph7~8인 약알칼리성의 알킬슬폰산으로 진행하는 자기저항소자 제조 방법.
The method of claim 1,
Removing the metal-based polymer is a method of manufacturing a magnetoresistive device proceeding to a weak alkaline alkylsulfonic acid of ph7 ~ 8.
상기 금속계 폴리머를 제거하는 단계는 상기 알킬슬폰산에 아민(amine)계열의 화합물을 첨가하여 진행하는 자기저항소자 제조 방법.
The method of claim 7, wherein
The removing of the metal-based polymer is performed by adding an amine-based compound to the alkylsulfonic acid.
상기 금속계 폴리머를 제거하는 단계는 상기 제2 플라즈마 처리를 진행한 후, 1시간 이내에 5~10분 동안 진행하는 자기저항소자 제조 방법.The method of claim 7, wherein
The removing of the metal-based polymer may be performed for 5 to 10 minutes within 1 hour after the second plasma treatment is performed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110025978A KR101202685B1 (en) | 2011-03-23 | 2011-03-23 | Method for fabricating magnetic tunnel junction |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110025978A KR101202685B1 (en) | 2011-03-23 | 2011-03-23 | Method for fabricating magnetic tunnel junction |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120108296A KR20120108296A (en) | 2012-10-05 |
KR101202685B1 true KR101202685B1 (en) | 2012-11-19 |
Family
ID=47279920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110025978A KR101202685B1 (en) | 2011-03-23 | 2011-03-23 | Method for fabricating magnetic tunnel junction |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101202685B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9318697B2 (en) | 2013-12-24 | 2016-04-19 | Samsung Electronics Co., Ltd. | Methods of detecting an etch by-product and methods of manufacturing a magnetoresistive random access memory device using the same |
US9444033B2 (en) | 2013-09-09 | 2016-09-13 | Samsung Electronics Co., Ltd. | Magnetic memory device and method of manufacturing the same |
US11329219B2 (en) | 2019-08-06 | 2022-05-10 | Samsung Electronics Co., Ltd. | Method of manufacturing a magnetoresistive random access memory device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102411080B1 (en) | 2015-09-02 | 2022-06-21 | 삼성전자주식회사 | Method for forming patterns and method for manufacturing magnetic memory device using the same |
KR102473663B1 (en) | 2015-10-01 | 2022-12-02 | 삼성전자주식회사 | Semiconductor device having a magnetic tunnel junction assembly and Method for fabricating the same |
-
2011
- 2011-03-23 KR KR1020110025978A patent/KR101202685B1/en not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9444033B2 (en) | 2013-09-09 | 2016-09-13 | Samsung Electronics Co., Ltd. | Magnetic memory device and method of manufacturing the same |
US9318697B2 (en) | 2013-12-24 | 2016-04-19 | Samsung Electronics Co., Ltd. | Methods of detecting an etch by-product and methods of manufacturing a magnetoresistive random access memory device using the same |
US11329219B2 (en) | 2019-08-06 | 2022-05-10 | Samsung Electronics Co., Ltd. | Method of manufacturing a magnetoresistive random access memory device |
Also Published As
Publication number | Publication date |
---|---|
KR20120108296A (en) | 2012-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8642358B2 (en) | Method for fabricating magnetic tunnel junction device | |
CN111108618B (en) | Magnetic tunnel junction in memory device and method of forming the same | |
CN108232009B (en) | Method for manufacturing magnetic random access memory | |
KR100943860B1 (en) | Method for forming magnetic tunnel junction cell | |
KR101073132B1 (en) | Method for manufacturing magnetic tunnel junction device | |
US9190608B2 (en) | Method for fabricating semiconductor device having magnetic tunnel junction layer patterned using etching gas containing oxygen | |
US8852762B2 (en) | Magnetic random access memory with synthetic antiferromagnetic storage layers and non-pinned reference layers | |
KR101127766B1 (en) | Method for fabricating magnetic tunnel junction | |
JP2012119564A (en) | Magnetoresistance effect element and method of manufacturing the same | |
CN107623069B (en) | Method for etching magnetic tunnel junction and bottom electrode thereof | |
US8748197B2 (en) | Reverse partial etching scheme for magnetic device applications | |
CN110112288B (en) | Method for preparing magnetic tunnel junction unit array | |
KR101202685B1 (en) | Method for fabricating magnetic tunnel junction | |
CN108232008B (en) | Bottom electrode contact of magnetic random access memory and preparation method thereof | |
US11646069B2 (en) | MRAM semiconductor structure and method of forming the same | |
CN111613719B (en) | Method for manufacturing magnetic random access memory cell array | |
CN111613572A (en) | Method for preparing magnetic random access memory storage unit and peripheral circuit thereof | |
US20120241882A1 (en) | Semiconductor memory device and method for fabricating the same | |
CN109994600B (en) | Method for manufacturing magnetic random access memory | |
US9018720B2 (en) | Semiconductor device and method for fabricating the same | |
US8477531B2 (en) | Spin torque transfer magnetoresistive random access memory in disk base with reduced threshold current | |
CN108735893B (en) | Bottom electrode contact of magnetic random access memory and forming method thereof | |
KR20120094394A (en) | Method for fabicating magnetic tunnel junction | |
KR101222117B1 (en) | Method for fabricating sttram | |
CN111668366B (en) | Top electrode contact of magnetic random access memory and preparation method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20151020 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20161024 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20171025 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |