KR101201324B1 - In-plane switching mode liquid crystal display device - Google Patents

In-plane switching mode liquid crystal display device Download PDF

Info

Publication number
KR101201324B1
KR101201324B1 KR1020050135029A KR20050135029A KR101201324B1 KR 101201324 B1 KR101201324 B1 KR 101201324B1 KR 1020050135029 A KR1020050135029 A KR 1020050135029A KR 20050135029 A KR20050135029 A KR 20050135029A KR 101201324 B1 KR101201324 B1 KR 101201324B1
Authority
KR
South Korea
Prior art keywords
wiring
pixel
electrode
common
pixel electrode
Prior art date
Application number
KR1020050135029A
Other languages
Korean (ko)
Other versions
KR20070071514A (en
Inventor
이재광
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050135029A priority Critical patent/KR101201324B1/en
Publication of KR20070071514A publication Critical patent/KR20070071514A/en
Application granted granted Critical
Publication of KR101201324B1 publication Critical patent/KR101201324B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134372Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명은 드레인 전극과 화소전극이 콘택되는 콘택홀 하부에 공통배선을 연장형성하여 스토리지 커패시턴스를 추가함으로써 소자의 차징(charging) 특성을 향상시키고자 하는 IPS 모드 액정표시소자에 관한 것으로, 기판 상에 수직 교차하여 단위 화소를 정의하는 복수개의 게이트 배선 및 데이터 배선; 상기 게이트 배선 및 데이터 배선의 교차 지점에 형성된 박막트랜지스터; 상기 박막트랜지스터를 포함한 전면에 형성되는 보호막; 상기 보호막 상에서 콘택홀을 통해 상기 박막트랜지스터의 드레인 전극과 콘택되는 복수개의 화소전극; 상기 단위 화소 가장자리에서 상기 게이트 배선과 평행한 상, 하부 배선 및 상기 단위 화소 가장자리에서 상기 데이터 배선과 평행하며, 상기 상, 하부 배선을 연결하는 제 1, 제 2 연결부를 포함하는 공통배선; 및 상기 보호막 상에서 상기 공통배선의 제 1 연결부에 콘택되고 상기 화소전극 사이에 평행하게 형성되는 복수개의 공통전극을 포함하며, 상기 하부 배선은 상기 콘택홀 주변의 드레인 전극 또는 화소전극에 오버랩되며, 상기 상부 배선 및 제 2 연결부는 상기 화소전극과 오버랩된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IPS mode liquid crystal display device for improving charging characteristics of a device by adding a storage capacitance by extending a common wiring under a contact hole where a drain electrode and a pixel electrode contact each other. A plurality of gate lines and data lines that vertically cross and define a unit pixel; A thin film transistor formed at an intersection point of the gate line and the data line; A protective film formed on the entire surface including the thin film transistor; A plurality of pixel electrodes contacting the drain electrode of the thin film transistor through a contact hole on the passivation layer; A common wiring including upper and lower wirings parallel to the gate wiring at the edge of the unit pixel and first and second connecting portions parallel to the data wiring at the edge of the unit pixel and connecting the upper and lower wirings; And a plurality of common electrodes contacting the first connection portion of the common wiring on the passivation layer and formed in parallel between the pixel electrodes, wherein the lower wiring overlaps the drain electrode or the pixel electrode around the contact hole. The upper wiring and the second connection portion overlap the pixel electrode.

IPS, 스토리지 커패시턴스 IPS, storage capacitance

Description

IPS 모드 액정표시소자{IN-PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE}IPS mode liquid crystal display device {IN-PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE}

도 1은 종래 기술에 의한 IPS 모드 액정표시소자의 평면도.1 is a plan view of a conventional IPS mode liquid crystal display device.

도 2는 본 발명에 의한 IPS 모드 액정표시소자의 평면도.2 is a plan view of an IPS mode liquid crystal display device according to the present invention;

도 3은 도 2의 Ⅰ-Ⅰ'선상에서의 절단면도.3 is a cross-sectional view taken along the line II ′ of FIG. 2.

*도면의 주요 부분에 대한 부호설명* Explanation of symbols on the main parts of the drawings

112 : 게이트 배선 112a : 게이트 전극 112: gate wiring 112a: gate electrode

114 : 반도체층 115 : 데이터 배선 114: semiconductor layer 115: data wiring

115a : 소스 전극 115b : 드레인 전극 115a: source electrode 115b: drain electrode

117 : 화소전극 118 : 제 1 콘택홀117: pixel electrode 118: first contact hole

119 : 제 2 콘택홀 124 : 공통전극 119: second contact hole 124: common electrode

125 : 공통배선 125: common wiring

본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 스토리지 커패시턴스를 향상시키고자 하는 IPS 모드(In-plane Switching Mode) 액정표시소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device (LCD), and more particularly, to an in-plane switching mode (IPS) liquid crystal display device for improving storage capacitance.

최근, 액티브 매트릭스 액정표시소자는 그 성능이 급속하게 발전함에 따라, 평판 TV, 휴대용 컴퓨터, 모니터 등에 광범위하게 사용되고 있다.In recent years, active matrix liquid crystal display devices have been widely used in flat panel TVs, portable computers, monitors, and the like, as their performance is rapidly developed.

상기 액티브 매트릭스 액정표시소자 중 트위스티드 네마틱(TN : Twisted Nematic) 방식의 액정표시소자가 주로 사용되고 있는데, 트위스티드 네마틱 방식은 두 기판에 각각 전극을 설치하고 액정 방향자가 90°트위스트 되도록 배열한 다음, 전극에 전압을 가하여 액정 방향자를 구동하는 기술이다.Among the active matrix liquid crystal display devices, twisted nematic (TN) type liquid crystal display devices are mainly used. In the twisted nematic method, electrodes are installed on two substrates and the liquid crystal directors are arranged to be twisted by 90 °. It is a technique of driving a liquid crystal director by applying a voltage to an electrode.

트위스티드 네마틱 방식 액정표시소자는 우수한 콘트라스트(contrast)와 색상 재현성을 제공한다는 이유로 각광받고 있지만, 시야각이 좁다는 고질적인 문제를 안고 있다. Twisted nematic liquid crystal display devices are spotlighted for providing excellent contrast and color reproducibility, but suffer from the chronic problem of narrow viewing angles.

이러한 TN방식의 시야각 문제를 해결하기 위해서, 하나의 기판 상에 두개의 전극을 형성하고 두 전극 사이에서 발생하는 횡전계로 액정의 방향자를 조절하는 IPS 모드가 도입되었다. In order to solve the viewing angle problem of the TN method, an IPS mode in which two electrodes are formed on a single substrate and a transverse electric field generated between the two electrodes is controlled.

이하에서, 첨부된 도면을 참고로 하여 구체적으로 설명하면 다음과 같다. Hereinafter, described in detail with reference to the accompanying drawings as follows.

도 1은 종래 기술에 의한 IPS 모드 액정표시소자의 평면도이다.1 is a plan view of a conventional IPS mode liquid crystal display device.

먼저, 상기 IPS 모드 액정표시소자에는, 도 1에 도시된 바와 같이, 수직 교차하여 단위 화소를 정의하는 게이트 배선(12) 및 데이터 배선(15)과, 상기 게이트 배선 및 데이터 배선의 교차 지점에 형성된 박막트랜지스터(TFT)와, 서로 평행하도록 교차 형성되어 횡전계를 발생시키는 공통전극(25) 및 화소전극(17)이 형성되어 있다.First, as shown in FIG. 1, the IPS mode liquid crystal display device includes a gate line 12 and a data line 15 that vertically intersect to define a unit pixel, and are formed at intersections of the gate line and the data line. A thin film transistor TFT and a common electrode 25 and a pixel electrode 17 are formed to cross each other in parallel to each other to generate a transverse electric field.

이 때, 상기 공통전극(25)은 상기 게이트 배선(12)에 평행하는 공통배선(25)과 일체형으로 형성되어 액티브 영역 외곽에서 전압을 전달받는다. In this case, the common electrode 25 is integrally formed with the common wiring 25 parallel to the gate wiring 12 to receive a voltage outside the active region.

이와같이 IPS 모드 액정표시소자는, 공통전극(24) 및 화소전극(17)을 동일한 기판 상에 형성하고, 상기 2개의 전극 사이에 전압을 걸어 기판에 대해서 수평방향의 횡전계를 발생시킴으로써, 액정 분자를 기판에 대해서 수평을 유지한 상태로 회전시키는 것을 특징으로 한다. As described above, the IPS mode liquid crystal display device forms liquid crystal molecules by forming a common electrode 24 and a pixel electrode 17 on the same substrate and applying a voltage between the two electrodes to generate a horizontal electric field in the horizontal direction with respect to the substrate. It is characterized in that the rotating to the horizontal state with respect to the substrate.

이러한 IPS모드 액정표시소자는, 화소전극(24) 및 공통전극(17)이 데이터 배선 방향으로 배치되는냐 또는 게이트 배선 방향으로 배치되는냐에 따라서 S-IPS(Super-IPS)와 H-IPS(Horizental-IPS)로 구분할 수 있는데, 도 1에 도시된 바와 같이, 화소전극(24) 및 공통전극(17)이 데이터 배선(15) 방향으로 배치되는 것을 S-IPS라고 하고, 도시하지는 않았으나, 화소전극 및 공통전극이 게이트 배선 방향으로 배치되는 H-IPS라고 한다. 상기 H-IPS는 S-IPS 모드의 단점인 휘도 및 응답속도를 개선하기 위해 제안된 것이다. Such an IPS mode liquid crystal display device has an S-IPS (Super-IPS) and an H-IPS (Horizental) depending on whether the pixel electrode 24 and the common electrode 17 are arranged in the data wiring direction or the gate wiring direction. -IPS), as shown in FIG. 1, the pixel electrode 24 and the common electrode 17 are disposed in the direction of the data line 15, and are referred to as S-IPS. And H-IPS in which the common electrode is arranged in the gate wiring direction. The H-IPS is proposed to improve luminance and response speed which are disadvantages of the S-IPS mode.

한편, 화소전극 및 공통전극이 꺽이는 구조를 가질 수 있는데, 도 1에 도시된 바와 같이, 데이터 배선도 화소전극 및 공통전극과 평행하게 꺽이는 구조로 형성된 것을 AS-IPS(Advanced Super-IPS)라고 한다.On the other hand, the pixel electrode and the common electrode may have a structure to be bent, as shown in FIG. 1, the data wiring is formed in a structure that is bent in parallel with the pixel electrode and the common electrode is called AS-IPS (Advanced Super-IPS).

상기와 같은 종래기술에 의한 액정표시소자는 다음과 같은 문제점이 있었다.The liquid crystal display device according to the prior art as described above had the following problems.

즉, 소자의 휘도, 응답속도, 개구율 등을 서로 비교하였을 때, 전극을 세로방향으로 배치한 S-IPS모드, AS-IPS모드보다 전극을 가로방향으로 배치한 H-IPS 모 드가 더 우수하였다. 따라서, 최근에는 H-IPS모드에 대한 연구가 활발히 진행되고 있다.That is, when the luminance, response speed, aperture ratio, and the like of the devices were compared with each other, the H-IPS mode in which the electrodes were disposed in the transverse direction was superior to the S-IPS mode and the AS-IPS mode in which the electrodes were disposed in the vertical direction. Therefore, research on H-IPS mode has been actively conducted in recent years.

그러나, S-IPS 및 AS-IPS는 물론, H-IPS모드 액정표시소자의 경우, Cst(스토리지 커패시턴스)가 낮다는 구조적인 취약점을 가지고 있다. However, the S-IPS and AS-IPS as well as the H-IPS mode liquid crystal display device have a structural weakness of low Cst (storage capacitance).

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 드레인 전극과 화소전극이 콘택되는 콘택홀 하부에 공통배선을 연장형성하여 스토리지 커패시턴스를 추가함으로써 소자의 차징(charging) 특성을 향상시키고자 하는 IPS 모드 액정표시소자를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and extends a common wiring under a contact hole in which a drain electrode and a pixel electrode are contacted to add storage capacitance to improve charging characteristics of the device. An object of the present invention is to provide an IPS mode liquid crystal display device.

상기와 같은 목적을 달성하기 위한 본 발명의 IPS 모드 액정표시소자는 기판 상에 수직 교차하여 단위 화소를 정의하는 복수개의 게이트 배선 및 데이터 배선과, 상기 게이트 배선 및 데이터 배선의 교차 지점에 형성된 박막트랜지스터와, 상기 박막트랜지스터를 포함한 전면에 형성되는 보호막과, 상기 보호막 상에서 콘택홀을 통해 상기 박막트랜지스터의 드레인 전극과 콘택되는 복수개의 화소전극과, 상기 게이트 배선에 평행하고, 상기 콘택홀 하부에까지 연장되어 콘택홀 주변의 드레인 전극 또는 화소전극에 오버랩되는 공통배선과, 상기 보호막 상에서 상기 공통배선에 콘택되고 상기 화소전극 사이에 평행하게 형성되는 복수개의 공통전극을 포함하여 구성되는 것을 특징으로 한다.The IPS mode liquid crystal display device of the present invention for achieving the above object is a plurality of gate wiring and data wiring to define a unit pixel vertically crossing on the substrate, and a thin film transistor formed at the intersection of the gate wiring and the data wiring And a passivation layer formed on the entire surface including the thin film transistor, a plurality of pixel electrodes contacting the drain electrode of the thin film transistor through a contact hole on the passivation layer, parallel to the gate wiring, and extended to the bottom of the contact hole. And a common wiring overlapping the drain electrode or the pixel electrode around the contact hole, and a plurality of common electrodes contacting the common wiring on the passivation layer and formed in parallel between the pixel electrodes.

즉, 본 발명은 게이트 배선에 평행하는 공통배선을 콘택홀 하부에까지 연장형성하여 상기 콘택홀 주변의 드레인 전극 또는 화소전극에 오버랩시킴으로써 스토 리지 커패시턴스를 증가시키고자 하는 것을 특징으로 한다. That is, the present invention is to increase the storage capacitance by extending the common wiring parallel to the gate wiring to the bottom of the contact hole to overlap the drain electrode or the pixel electrode around the contact hole.

이하, 첨부된 도면을 참조하여 본 발명에 의한 IPS 모드 액정표시소자를 상세히 설명하면 다음과 같다.Hereinafter, an IPS mode liquid crystal display device according to the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 의한 IPS 모드 액정표시소자의 평면도이고, 도 3은 도 2의 Ⅰ-Ⅰ'선상에서의 절단면도이다.FIG. 2 is a plan view of an IPS mode liquid crystal display device according to the present invention, and FIG. 3 is a sectional view taken along the line II ′ of FIG. 2.

본 발명에 의한 IPS 모드 액정표시소자의 박막트랜지스터 어레이 기판은, 도 2 및 도 3에 도시된 바와 같이, 일렬로 배치된 복수개의 게이트 배선(112)과, 게이트 절연막(113)을 사이에 두고 게이트 배선에 수직 교차하여 단위 화소를 정의하는 복수개의 데이터 배선(115)과, 상기 단위 화소에는 스위칭 역할을 하는 박막트랜지스터(TFT)와, 상기 박막트랜지스터를 포함한 전면에 형성되는 보호막(116)과, 제 1 콘택홀(118)을 통해 상기 박막트랜지스터의 드레인 전극(115b)에 콘택되는 복수개의 화소전극(117)과, 상기 게이트 배선(112)에 평행하며 상기 제 1 콘택홀 주변부까지 연장되는 공통배선(125)과, 제 2 콘택홀(119)을 통해 상기 공통배선에 콘택되고 상기 화소전극(117) 사이에 평행하게 형성되어 횡전계를 발생시키는 공통전극(124)으로 구성된다. As shown in FIGS. 2 and 3, a thin film transistor array substrate of an IPS mode liquid crystal display device according to the present invention includes a gate having a plurality of gate lines 112 arranged in a line and a gate insulating layer 113 interposed therebetween. A plurality of data lines 115 defining a unit pixel perpendicularly to the wiring, a thin film transistor (TFT) serving as a switching role, a passivation layer 116 formed on the entire surface including the thin film transistor, A plurality of pixel electrodes 117 contacting the drain electrode 115b of the thin film transistor through the first contact hole 118, and a common wiring parallel to the gate wiring 112 and extending to the periphery of the first contact hole ( 125 and a common electrode 124 contacted to the common wiring through the second contact hole 119 and formed in parallel between the pixel electrodes 117 to generate a transverse electric field.

이 때, 상기 박막트랜지스터(TFT)는 상기 게이트 배선(112)에서 분기되는 게이트 전극(112a)과, 상기 게이트 전극(112a)을 포함한 전면에 형성된 게이트 절연막(113)과, 상기 게이트 전극(112a) 상부의 게이트 절연막(113) 상에 형성된 반도체층(114)과, 상기 데이터 배선(115)에서 분기되어 상기 반도체층(114) 양 끝에 각각 형성되는 소스 전극(115a) 및 드레인 전극(115b)의 적층막으로 이루어진다. In this case, the thin film transistor TFT may include a gate electrode 112a branched from the gate line 112, a gate insulating layer 113 formed on the entire surface including the gate electrode 112a, and the gate electrode 112a. A stack of a semiconductor layer 114 formed on the upper gate insulating layer 113 and a source electrode 115a and a drain electrode 115b branched from the data line 115 and formed at both ends of the semiconductor layer 114, respectively. Is made of membrane.

그리고, 상기 공통배선(125)은 상기 게이트 배선(112)과 동일층에 구비되므로, 상기 공통전극(124)은 상기 게이트 절연막(113) 및 보호막(116)을 제거하여 형성된 제 2 콘택홀(119)을 통해 상기 공통배선에 콘택되고, 상기 화소전극(117)은 상기 보호막을 제거하여 형성된 제 1 콘택홀(118)을 통해 상기 박막트랜지스터의 드레인 전극(115b)에 콘택된다. In addition, since the common wiring 125 is provided on the same layer as the gate wiring 112, the common electrode 124 is formed by removing the gate insulating layer 113 and the protective layer 116 from the second contact hole 119. And the pixel electrode 117 are contacted to the drain electrode 115b of the thin film transistor through the first contact hole 118 formed by removing the passivation layer.

상기 화소전극(117) 및 공통전극(124)은 상기 보호막(116) 상의 동일층에 형성되는데, 화소전극(117)과 공통전극(124)을 동일층에 형성하는 경우 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명한 도전물질로 형성한다. 이와같이, 화소전극과 공통전극을 모두 ITO와 같은 투명도전물질로 형성한 구조를 ITO-ITO 전극 구조라 한다.  The pixel electrode 117 and the common electrode 124 are formed on the same layer on the passivation layer 116. When the pixel electrode 117 and the common electrode 124 are formed on the same layer, indium tin oxide (ITO) or It is formed of a transparent conductive material such as indium zinc oxide (IZO). As such, the structure in which both the pixel electrode and the common electrode are made of a transparent conductive material such as ITO is called an ITO-ITO electrode structure.

이와같이 구성된 횡전계방식 액정표시소자는, 상기 공통전극(124)에 Vcom 전압을 인가하고 상기 화소전극(117)에 픽셀전압을 인가하여 두 전극 사이에 수평방향의 전계(E)가 발생하도록 한다. The horizontal field type liquid crystal display device configured as described above applies a Vcom voltage to the common electrode 124 and a pixel voltage to the pixel electrode 117 to generate a horizontal electric field E between the two electrodes.

한편, 상기 게이트 배선에 평행하게 형성된 공통배선은, 화소 가장자리에서 상기 화소전극에 오버랩되어 스토리지 커패시턴스(Cst)를 형성하는데, Vcom 전압이 인가되는 공통배선(125)과, 픽셀 전압이 인가되는 화소전극(117)과, 상기 공통배선 및 화소전극 사이에 구비된 게이트 절연막 및 보호막이 스토리지 커패시터를 구성한다. On the other hand, the common wiring formed parallel to the gate wiring overlaps the pixel electrode at the pixel edge to form a storage capacitance Cst. The common wiring 125 to which the Vcom voltage is applied and the pixel electrode to which the pixel voltage is applied are formed. 117 and a gate insulating film and a protective film provided between the common wiring and the pixel electrode constitute a storage capacitor.

그러나, 공통배선과 화소전극 사이에 구비되는 게이트 절연막 및 보호막 적층막의 두께가 두꺼워 스토리지 커패시턴스를 충분히 확보하기에는 한계가 있다. However, the thickness of the gate insulating film and the protective film laminated film provided between the common wiring and the pixel electrode is so thick that there is a limit to sufficiently secure the storage capacitance.

따라서, 본 발명은 제 1 콘택홀(118) 주변에 드레인 전극과 화소전극이 구비되는바, 상기 공통배선(125)을 제 1 콘택홀 주변부에까지 연장형성하여, 서로 오버랩되는 드레인 전극과 공통배선 사이 또는 화소전극과 공통배선 사이에 스토리지 커패시턴스(Cst')를 추가 형성하는 것을 특징으로 한다.Therefore, according to the present invention, the drain electrode and the pixel electrode are provided around the first contact hole 118, and the common wiring 125 is extended to the periphery of the first contact hole, so that the drain electrode and the common wiring overlap each other. Alternatively, the storage capacitor Cst 'may be further formed between the pixel electrode and the common wiring.

이로써, IPS 모드 액정표시소자의 스토리지 커패시턴스를 증가시킬 수 있게 된다. As a result, the storage capacitance of the IPS mode liquid crystal display device can be increased.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and it is common in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of.

상기와 같은 본 발명에 의한 IPS 모드 액정표시소자는 다음과 같은 효과가 있다.The IPS mode liquid crystal display device according to the present invention as described above has the following effects.

즉, 드레인 전극과 화소전극이 콘택되는 콘택홀 하부에 공통배선을 연장오버랩시켜, 상기 콘택홀 주변의 드레인 전극과 공통배선 사이 또는 화소전극과 공통배선 사이에 스토리지 커패시턴스를 추가형성시킴으로써 소자의 차징(charging) 특성을 향상시킬 수 있다. In other words, the common wiring is extended below the contact hole where the drain electrode and the pixel electrode are contacted, and the storage capacitance is further formed between the drain electrode and the common wiring around the contact hole or between the pixel electrode and the common wiring. charging characteristics can be improved.

Claims (7)

기판 상에 수직 교차하여 단위 화소를 정의하는 복수개의 게이트 배선 및 데이터 배선;A plurality of gate lines and data lines defining unit pixels at vertical crossings on the substrate; 상기 게이트 배선 및 데이터 배선의 교차 지점에 형성된 박막트랜지스터;A thin film transistor formed at an intersection point of the gate line and the data line; 상기 박막트랜지스터를 포함한 전면에 형성되는 보호막;A protective film formed on the entire surface including the thin film transistor; 상기 보호막 상에서 콘택홀을 통해 상기 박막트랜지스터의 드레인 전극과 콘택되는 복수개의 화소전극;A plurality of pixel electrodes contacting the drain electrode of the thin film transistor through a contact hole on the passivation layer; 상기 단위 화소 가장자리에서 상기 게이트 배선과 평행한 상, 하부 배선 및 상기 단위 화소 가장자리에서 상기 데이터 배선과 평행하며, 상기 상, 하부 배선을 연결하는 제 1, 제 2 연결부를 포함하는 공통배선; 및A common wiring including upper and lower wirings parallel to the gate wiring at the edge of the unit pixel and first and second connecting portions parallel to the data wiring at the edge of the unit pixel and connecting the upper and lower wirings; And 상기 보호막 상에서 상기 공통배선의 제 1 연결부에 콘택되고 상기 화소전극 사이에 평행하게 형성되는 복수개의 공통전극을 포함하며,A plurality of common electrodes contacted to the first connection portion of the common wiring on the passivation layer and formed in parallel between the pixel electrodes; 상기 하부 배선은 상기 콘택홀 주변의 드레인 전극 또는 화소전극에 오버랩되며, 상기 상부 배선 및 제 2 연결부는 상기 화소전극과 오버랩되는 것을 특징으로 하는 IPS 모드 액정표시소자.And the lower interconnection overlaps the drain electrode or the pixel electrode around the contact hole, and the upper interconnection and the second connection part overlap the pixel electrode. 제 1 항에 있어서, The method of claim 1, 상기 공통전극 및 화소전극은 동일층에 구비되는 것을 특징으로 하는 IPS 모드 액정표시소자.The common electrode and the pixel electrode are in the same layer, characterized in that the IPS mode liquid crystal display device. 제 2 항에 있어서, The method of claim 2, 상기 공통전극 및 화소전극은 ITO로 형성하는 것을 특징으로 하는 IPS 모드 액정표시소자.And the common electrode and the pixel electrode are formed of ITO. 제 1 항에 있어서, The method of claim 1, 상기 공통배선은 상기 게이트 배선과 동일층에 구비되는 것을 특징으로 하는 IPS 모드 액정표시소자.And wherein the common wiring is on the same layer as the gate wiring. 제 1 항에 있어서, The method of claim 1, 상기 공통전극 및 화소전극은 상기 게이트 배선 방향으로 형성되는 것을 특징으로 하는 IPS 모드 액정표시소자.The common electrode and the pixel electrode are formed in the gate wiring direction. 제 1 항에 있어서, The method of claim 1, 상기 공통전극 및 화소전극은 상기 데이터 배선 방향으로 형성되는 것을 특징으로 하는 IPS 모드 액정표시소자.And the common electrode and the pixel electrode are formed in the data line direction. 삭제delete
KR1020050135029A 2005-12-30 2005-12-30 In-plane switching mode liquid crystal display device KR101201324B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050135029A KR101201324B1 (en) 2005-12-30 2005-12-30 In-plane switching mode liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050135029A KR101201324B1 (en) 2005-12-30 2005-12-30 In-plane switching mode liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20070071514A KR20070071514A (en) 2007-07-04
KR101201324B1 true KR101201324B1 (en) 2012-11-14

Family

ID=38506633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050135029A KR101201324B1 (en) 2005-12-30 2005-12-30 In-plane switching mode liquid crystal display device

Country Status (1)

Country Link
KR (1) KR101201324B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9229275B2 (en) 2013-09-05 2016-01-05 Samsung Display Co., Ltd. Display panel and display apparatus including the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101254828B1 (en) * 2007-10-05 2013-04-15 엘지디스플레이 주식회사 Liquid crystal display device
KR101536128B1 (en) * 2008-12-09 2015-07-27 엘지디스플레이 주식회사 In-Plane Switching mode Liquid crystal display device
CN111679526B (en) * 2020-06-24 2021-05-28 武汉华星光电技术有限公司 Display panel and display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005338264A (en) * 2004-05-25 2005-12-08 Hitachi Displays Ltd Liquid crystal display

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005338264A (en) * 2004-05-25 2005-12-08 Hitachi Displays Ltd Liquid crystal display

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9229275B2 (en) 2013-09-05 2016-01-05 Samsung Display Co., Ltd. Display panel and display apparatus including the same

Also Published As

Publication number Publication date
KR20070071514A (en) 2007-07-04

Similar Documents

Publication Publication Date Title
JP4543006B2 (en) Liquid crystal display element and manufacturing method thereof
KR100617040B1 (en) The in-plane switching mode liquid crystal display device and method for fabricating the same
US7940359B2 (en) Liquid crystal display comprising a dielectric layer having a first opening surrounding a patterned structure and exposing a portion of a first pixel electrode and a second pixel electrode formed on the dielectric layer
US8576365B2 (en) Display panel
US7688411B2 (en) Multi-domain liquid crystal display device
KR20080003078A (en) Liquid crystal display device and and method for fabricating the same
KR101298424B1 (en) Liquid crystal display of fringe field switching type
JP2001174818A (en) Liquid crystal display device
JP2009186869A (en) Liquid crystal display device
KR20060134717A (en) In-plane switching mode liquid crystal display device
US9865201B2 (en) Pixel structure, display panel, display device and method of fabricating the pixel structure
TWI536086B (en) Pixel structure
JP2008262006A (en) Active matrix substrate and liquid crystal panel
US8773604B2 (en) Horizontal electric field type liquid crystal display wherein a pixel common electrode is contacted with a common electrode pattern in a non-display pixel area where a width of a gate line narrows
KR101201324B1 (en) In-plane switching mode liquid crystal display device
KR20120130582A (en) An array substrate for In-Plane switching mode LCD
US7116388B2 (en) Liquid crystal display panel having inter-digital electrodes
KR101296621B1 (en) Liquid Crystal Display Device And Method For Fabricating The Same
KR100698060B1 (en) The in-plane switching mode liquid crystal display device
KR102302886B1 (en) Horizontal electric field type liquid crystal display device
US7768609B2 (en) Pixel structure for a display device having a common line with a capacitor portion that extends diagonally to the pixel electrode edge and is also perpendicular to the alignment direction
KR20060078712A (en) In-plain switching liquid crystal display device
KR100268008B1 (en) Liquid crystal display device
KR101297737B1 (en) Liquid crystal display
KR101830240B1 (en) in-plane switching mode liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 7