KR101196403B1 - Integrator with current sharing, Sigma-delta analog digital converter with current sharing, Sensor device with current sharing - Google Patents
Integrator with current sharing, Sigma-delta analog digital converter with current sharing, Sensor device with current sharing Download PDFInfo
- Publication number
- KR101196403B1 KR101196403B1 KR1020100060057A KR20100060057A KR101196403B1 KR 101196403 B1 KR101196403 B1 KR 101196403B1 KR 1020100060057 A KR1020100060057 A KR 1020100060057A KR 20100060057 A KR20100060057 A KR 20100060057A KR 101196403 B1 KR101196403 B1 KR 101196403B1
- Authority
- KR
- South Korea
- Prior art keywords
- current
- amplifier
- sampling
- sampling capacitor
- capacitor unit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
전류 공유 방식의 적분기, 전류 공유 방식의 시그마 델타 아날로그 디지털 변환기 및 전류 공유 방식의 센서 장치가 개시된다. 본 발명의 일 실시 예에 따른 전류 공유 방식의 적분기는 적분 주기마다 최초 입력신호를 샘플링한 제1 입력신호를 출력하는 제1 샘플링 커패시터부; 상기 제1 샘플링 커패시터부가 샘플링 주기에 있을 때, 제1 신호를 샘플링한 제2 입력신호를 출력하는 제2 샘플링 커패시터부; 상기 제1 입력신호에 따라 적분된 상기 제1 신호를 상기 제2 샘플링 커패시터부에 인가하는 제1 증폭부; 상기 제2 입력신호에 따라 적분된 제2 신호를 출력하는 제2 증폭부; 및 상기 제1 샘플링 커패시터부의 적분 주기에 상기 제1 증폭부에 공유 전류를 인가하고, 상기 제1 샘플링 커패시터부의 샘플링 주기에 상기 제2 증폭부에 상기 공유 전류를 인가하는 전류 스위칭부를 포함한다. 본 발명의 실시 예들에 따르면, 적분기에 사용되는 증폭기에서 성능은 유지하되 전체 사용 전류량을 기존의 절반 수준으로 줄일 수 있으므로, 고효율의 고성능, 저전력 기기를 제작할 수 있게 한다.Disclosed are a current sharing integrator, a current sharing sigma delta analog-to-digital converter, and a current sharing sensor device. Integrator of the current sharing method according to an embodiment of the present invention includes a first sampling capacitor unit for outputting a first input signal sampled the first input signal at each integration period; A second sampling capacitor unit configured to output a second input signal obtained by sampling the first signal when the first sampling capacitor unit is in a sampling period; A first amplifier unit applying the first signal integrated in accordance with the first input signal to the second sampling capacitor unit; A second amplifier configured to output a second signal integrated according to the second input signal; And a current switching unit configured to apply a shared current to the first amplifier unit in an integration period of the first sampling capacitor unit, and apply the shared current to the second amplifier unit in a sampling period of the first sampling capacitor unit. According to embodiments of the present invention, while maintaining the performance in the amplifier used in the integrator can reduce the total amount of current used to half the existing level, it is possible to manufacture a high-efficiency, high-performance, low-power device.
Description
본 발명은 반도체 집적회로의 저전력 설계에 관한 것으로, 특히, 전류 공유 방식의 적분기, 전류 공유 방식의 시그마 델타 아날로그 디지털 변환기 및 전류 공유 방식의 센서 장치에 관한 것이다.BACKGROUND OF THE
디지털 방식의 신호처리는 아날로그 방식에 비하여 저장 및 처리가 용이하고 잡음에 강한 특성을 가지기 때문에 안정적인 시스템 구현에 중요한 역할을 한다. 최근 휴대용 기기의 수요가 증가하면서 사용 시간의 연장을 위해 저전력 회로 개발에 대한 필요성이 강조되고 있다. 또한 환경오염에 대한 인식이 고조되면서, 에너지의 소모를 줄이는 친환경적인 기술 개발도 요구되고 있다. 제품의 성능은 향상 또는 유지하면서, 소비전력은 줄여야 하는 기술적 과제에 직면하게 된다.Digital signal processing plays an important role in stable system implementation because it is easy to store and process and has noise resistance characteristics compared to analog method. Recently, as the demand for portable devices increases, the necessity of developing low power circuits to prolong the use time is emphasized. In addition, as environmental awareness increases, environmentally friendly technologies are required to reduce energy consumption. The technical challenge is to reduce power consumption while improving or maintaining the performance of the product.
예를 들어, 시그마 델타 아날로그 디지털 변환기는 적분기(integrator)와 양자화기(quantizer)만으로 구성된 간단한 구조의 데이터 변환기로 주변의 잡음 및 환경의 변화에 의한 영향을 적게 받으며, 오버샘플링 (over-sampling)과 노이즈 쉐이핑 (noise shaping)을 이용하여 고해상도의 출력을 얻을 수 있다. 그런데, 적분기의 구현에 사용되는 증폭기는 다른 회로에 비해 많은 전력을 소모한다. 이러한 전력 소모는 적분기를 사용하는 각종 변환기 및 센서의 응용에서 한계로 작용한다.For example, a sigma delta analog-to-digital converter is a simple data converter consisting only of an integrator and a quantizer, which is less affected by ambient noise and environmental changes, and over-sampling and Noise shaping can be used to obtain high resolution output. However, the amplifier used to implement the integrator consumes more power than other circuits. This power consumption is a limitation in the application of various transducers and sensors using integrators.
보다 구체적으로 설명하면, 증폭기는 도 1처럼 각각의 증폭기를 동작시킬 독립적인 전류 바이어스를 전달받아 동작한다. 두 개의 증폭기 중 Amp1을 구동하기 위해 IAMP1'의 전류를 사용하고, Amp2를 구동하기 위해 IAMP2'의 전류를 사용한다. IAMP1'과 IAMP2'의 전류 중 증폭기가 꺼지지 않게 하는 최소 전류량을 각각 IDC1과 IDC2라 하고 남는 여분의 전류량을 ISC라고 정의하면, 두 개의 증폭기를 구동하기 위해 필요한 총 전류는 수학식 1과 같다. More specifically, the amplifier operates by receiving an independent current bias to operate each amplifier as shown in FIG. The current of IAMP1 'is used to drive Amp1, and the current of IAMP2' is used to drive Amp2. IAMP1 if defined as for the amplifier of the current-spare current la at least the amount of current I DC1 and I DC2, respectively, and left to not turn off the "and IAMP2 'I SC, the total current required to drive the two amplifiers equation (1) and same.
IAMP1'와 IAMP2'에서 동일한 값의 ISC를 얻을 수 있도록 IDC1이나 IDC2는 최소 전류량보다 더 큰 값을 사용하는 것도 가능하다. 이때 만일 ISC가 IDC1과 IDC2보다 매우 크다면 전체 전류량은 2ISC로 정리된다.It is also possible for I DC1 or I DC2 to use a value greater than the minimum current so that the same value of I SC can be obtained at IAMP1 'and IAMP2'. If I SC is much larger than I DC1 and I DC2 , then the total amount of current is summed up as 2I SC .
따라서, 종래의 적분기는 지속적으로 ISC의 2배가 되는 전류가 필요로 한다.Thus, conventional integrators require a current that is doubling the I SC .
본 발명이 이루고자 하는 첫 번째 기술적 과제는 고효율의 고성능, 저전력의 특성을 가지는 전류 공유 방식의 적분기를 제공하는 데 있다.The first technical problem to be achieved by the present invention is to provide an integrator of the current sharing method having high efficiency, high performance, low power characteristics.
본 발명이 이루고자 하는 두 번째 기술적 과제는 고효율의 고성능, 저전력의 특성을 가지는 전류 공유 방식의 시그마 델타 아날로그 디지털 변환기를 제공하는 데 있다.A second technical problem to be achieved by the present invention is to provide a current-sharing sigma delta analog-to-digital converter having high efficiency, high performance, and low power.
본 발명이 이루고자 하는 세 번째 기술적 과제는 고효율의 고성능, 저전력의 특성을 가지는 전류 공유 방식의 센서 장치를 제공하는 데 있다.The third technical problem to be achieved by the present invention is to provide a current sharing type sensor device having high efficiency, high performance and low power characteristics.
상기의 첫 번째 기술적 과제를 이루기 위하여, 본 발명의 일 실시 예에 따른 전류 공유 방식의 적분기는 적분 주기마다 최초 입력신호를 샘플링한 제1 입력신호를 출력하는 제1 샘플링 커패시터부; 상기 제1 샘플링 커패시터부가 샘플링 주기에 있을 때, 제1 신호를 샘플링한 제2 입력신호를 출력하는 제2 샘플링 커패시터부; 상기 제1 입력신호에 따라 적분된 상기 제1 신호를 상기 제2 샘플링 커패시터부에 인가하는 제1 증폭부; 상기 제2 입력신호에 따라 적분된 제2 신호를 출력하는 제2 증폭부; 및 상기 제1 샘플링 커패시터부의 적분 주기에 상기 제1 증폭부에 공유 전류를 인가하고, 상기 제1 샘플링 커패시터부의 샘플링 주기에 상기 제2 증폭부에 상기 공유 전류를 인가하는 전류 스위칭부를 포함한다.In order to achieve the first technical problem, an integrator of the current sharing method according to an embodiment of the present invention includes a first sampling capacitor unit for outputting a first input signal sampled the first input signal at each integration period; A second sampling capacitor unit configured to output a second input signal obtained by sampling the first signal when the first sampling capacitor unit is in a sampling period; A first amplifier unit applying the first signal integrated in accordance with the first input signal to the second sampling capacitor unit; A second amplifier configured to output a second signal integrated according to the second input signal; And a current switching unit configured to apply a shared current to the first amplifier unit in an integration period of the first sampling capacitor unit, and apply the shared current to the second amplifier unit in a sampling period of the first sampling capacitor unit.
상기의 두 번째 기술적 과제를 이루기 위하여, 본 발명의 일 실시 예에 따른 전류 공유 방식의 시그마 델타 아날로그 디지털 변환기는 적분 주기마다 최초 입력신호를 샘플링한 제1 입력신호를 출력하는 제1 샘플링 커패시터부; 상기 제1 샘플링 커패시터부가 샘플링 주기에 있을 때, 제1 신호를 샘플링한 제2 입력신호를 출력하는 제2 샘플링 커패시터부; 상기 제1 입력신호에 따라 적분된 상기 제1 신호를 상기 제2 샘플링 커패시터부에 인가하는 제1 증폭부; 상기 제2 입력신호에 따라 적분된 제2 신호를 출력하는 제2 증폭부; 상기 제1 샘플링 커패시터부의 적분 주기에 상기 제1 증폭부에 공유 전류를 인가하고, 상기 제1 샘플링 커패시터부의 샘플링 주기에 상기 제2 증폭부에 상기 공유 전류를 인가하는 전류 스위칭부; 및 상기 제2 증폭부에서 증폭된 제2 신호를 클록 신호에 따라 디지털 신호로 변환하는 비교기를 포함한다.In order to achieve the second technical problem, a sigma delta analog-to-digital converter of the current sharing method according to an embodiment of the present invention comprises: a first sampling capacitor unit for outputting a first input signal sampling the first input signal at each integration period; A second sampling capacitor unit configured to output a second input signal obtained by sampling the first signal when the first sampling capacitor unit is in a sampling period; A first amplifier unit applying the first signal integrated in accordance with the first input signal to the second sampling capacitor unit; A second amplifier configured to output a second signal integrated according to the second input signal; A current switching unit applying a shared current to the first amplifying unit in an integration period of the first sampling capacitor unit and applying the shared current to the second amplifying unit in a sampling period of the first sampling capacitor unit; And a comparator for converting the second signal amplified by the second amplifier into a digital signal according to a clock signal.
상기의 세 번째 기술적 과제를 이루기 위하여, 본 발명의 일 실시 예에 따른 전류 공유 방식의 센서 장치는 외부 자극을 감지하여 아날로그 신호를 생성하는 아날로그 센서; 적분 주기마다 상기 아날로그 신호로부터 샘플링된 제1 입력신호를 출력하는 제1 샘플링 커패시터부; 상기 제1 샘플링 커패시터부가 샘플링 주기에 있을 때, 제1 신호를 샘플링한 제2 입력신호를 출력하는 제2 샘플링 커패시터부; 상기 제1 입력신호에 따라 적분된 상기 제1 신호를 상기 제2 샘플링 커패시터부에 인가하는 제1 증폭부; 상기 제2 입력신호에 따라 적분된 제2 신호를 출력하는 제2 증폭부; 상기 제1 샘플링 커패시터부의 적분 주기에 상기 제1 증폭부에 공유 전류를 인가하고, 상기 제1 샘플링 커패시터부의 샘플링 주기에 상기 제2 증폭부에 상기 공유 전류를 인가하는 전류 스위칭부; 및 상기 제2 증폭부에서 증폭된 제2 신호를 클록 신호에 따라 디지털 신호로 변환하는 비교기를 포함한다.In order to achieve the third technical problem, a current sharing type sensor device according to an embodiment of the present invention includes an analog sensor for generating an analog signal by sensing an external stimulus; A first sampling capacitor unit outputting a first input signal sampled from the analog signal at each integration period; A second sampling capacitor unit configured to output a second input signal obtained by sampling the first signal when the first sampling capacitor unit is in a sampling period; A first amplifier unit applying the first signal integrated in accordance with the first input signal to the second sampling capacitor unit; A second amplifier configured to output a second signal integrated according to the second input signal; A current switching unit applying a shared current to the first amplifying unit in an integration period of the first sampling capacitor unit and applying the shared current to the second amplifying unit in a sampling period of the first sampling capacitor unit; And a comparator for converting the second signal amplified by the second amplifier into a digital signal according to a clock signal.
본 발명의 실시 예들에 따르면, 적분기에 사용되는 증폭기에서 성능은 유지하되 전체 사용 전류량을 기존의 절반 수준으로 줄일 수 있으므로, 고효율의 고성능, 저전력 기기를 제작할 수 있게 한다.According to embodiments of the present invention, while maintaining the performance in the amplifier used in the integrator can reduce the total amount of current used to half the existing level, it is possible to manufacture a high-efficiency, high-performance, low-power device.
도 1은 일반적인 증폭기의 블록도이다.
도 2는 본 발명의 일 실시 예에 따른 전류 공유 방식의 적분기의 블록도이다.
도 3은 본 발명의 일 실시 예에 따른 전류 공유 증폭기의 블록도이다.
도 4는 도 3의 전류 공유 증폭기에 대한 예시적인 회로도이다.
도 5a는 도 4에서 Q1 페이즈일 때의 등가회로를 도시한 것이다.
도 5b는 도 4에서 Q2 페이즈일 때의 등가회로를 도시한 것이다.
도 6은 본 발명의 일 실시 예에 따른 전류 공유 방식의 시그마 델타 아날로그 디지털 변환기의 블록도이다.
도 7은 도 6의 시그마 델타 아날로그 디지털 변환기를 사용하는 전류 공유 방식의 센서 장치의 블록도이다.1 is a block diagram of a general amplifier.
2 is a block diagram of an integrator of a current sharing scheme according to an embodiment of the present invention.
3 is a block diagram of a current sharing amplifier according to an embodiment of the present invention.
4 is an exemplary circuit diagram for the current sharing amplifier of FIG. 3.
FIG. 5A shows an equivalent circuit in the Q1 phase of FIG. 4.
FIG. 5B shows an equivalent circuit in the Q2 phase of FIG. 4.
6 is a block diagram of a sigma delta analog-to-digital converter of the current sharing method according to an embodiment of the present invention.
FIG. 7 is a block diagram of a current sharing sensor device using the sigma delta analog-digital converter of FIG. 6.
이하에서는 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나, 다음에 예시하는 본 발명의 실시 예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시 예에 한정되는 것은 아니다.Hereinafter, with reference to the drawings will be described a preferred embodiment of the present invention. However, embodiments of the present invention illustrated below may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below.
본 발명의 실시 예들은 반 클록 딜레이(Half Delay) 차이로 동작하는 적분기의 응용에 관한 것이다. 적분기는 홀드모드(Hold Mode)와 적분모드(Integration Mode)로 동작을 하는데, 홀드모드는 적분모드에 비해서 빠른 동작을 요구하지 않기 때문에 비교적 적은 전류를 사용하여 동작시킬 수 있다. 그러므로 홀드모드인 적분기에는 증폭기의 동작을 유지시킬 적은 전류가 사용되고, 나머지 적분기는 적분모드이기 때문에 두 증폭기 사이의 공유 전류가 사용되므로, 전체적으로 전류의 양을 줄이면서 적분기를 구현할 수 있다. 이하에서는 홀드 모드는 샘플링 주기, 적분 모드는 적분 주기로 부르기로 한다.Embodiments of the present invention relate to the application of an integrator that operates with a half clock delay difference. The integrator operates in hold mode and integration mode. Since the integrator does not require fast operation as compared to the integral mode, it can be operated using a relatively small current. Therefore, the integrator in the hold mode uses less current to maintain the operation of the amplifier, while the remaining integrator is in the integrating mode, so the shared current between the two amplifiers is used, thereby reducing the overall amount of integrator. In the following description, the hold mode is called a sampling period, and the integration mode is called an integration period.
도 2는 본 발명의 일 실시 예에 따른 전류 공유 방식의 적분기의 블록도이다.2 is a block diagram of an integrator of a current sharing scheme according to an embodiment of the present invention.
제1 샘플링 커패시터부(110)는 적분 주기마다 최초 입력신호를 샘플링한 제1 입력신호를 출력한다. 제1 샘플링 커패시터부(110)는 샘플링 주기에 최초 입력신호를 샘플링 커패시터(미도시)에 샘플링한다. 전류 공유 증폭기(130)에는 제1 샘플링 커패시터부(110)의 샘플링 동작을 위해 필요한 최소한의 전류가 공급된다.The first
제2 샘플링 커패시터부(120)는 제1 샘플링 커패시터부(110)가 샘플링 주기에 있을 때, 제1 신호를 샘플링한 제2 입력신호를 출력한다. 제2 샘플링 커패시터부(120)는 제1 샘플링 커패시터부(110)가 적분 주기에 있을 때, 제1 신호를 샘플링한다.The second
전류 공유 증폭기(130)는 제1 입력신호를 기존에 홀드하고 있던 전압에 더한 제1 신호를 제2 샘플링 커패시터부(120)에 인가한다. 또한, 전류 공유 증폭기(130)는 제2 샘플링 커패시터부(120)의 제2 입력신호를 기존에 홀드하고 있던 전압에 더한 제2 신호를 출력한다.The current sharing amplifier 130 applies the first signal to the second
CI1, CI2는 홀드모드 동작을 위한 커패시터이다.CI1 and CI2 are capacitors for hold mode operation.
도 3은 본 발명의 일 실시 예에 따른 전류 공유 증폭기의 블록도이다.3 is a block diagram of a current sharing amplifier according to an embodiment of the present invention.
도 2의 전류 공유 증폭기(130)는 제1 증폭부(Amp1), 제2 증폭부(Amp2), 전류 스위칭부(131)를 포함한다. 제1 증폭부(Amp1)는 제1 신호를 증폭하여 제2 입력신호에 인가한다. 제2 증폭부(Amp2)는 제2 신호를 증폭하여 출력한다. The current sharing amplifier 130 of FIG. 2 includes a first amplifier Amp1, a second amplifier Amp2, and a
도 3의 전류 공유 증폭기는 각 증폭부의 동작을 유지하기 위한 기본 전류(각각 IDC1과 IDC2) 외에 2개의 증폭기 사이에 위치한 공유 전류(ISC)를 스위치의 연결에 따라 한 쪽의 증폭기에 인가하는 방식으로 바이어스를 추가로 전달 받는다. In the current sharing amplifier of FIG. 3, in addition to the basic currents (I DC1 and I DC2 , respectively) for maintaining the operation of each amplifier, a shared current (I SC ) located between two amplifiers is applied to one amplifier according to the connection of the switch. Receive additional bias.
전류 스위칭부(131)는 제1 샘플링 커패시터부(110)의 적분 주기에 제1 증폭부(Amp1)에 공유 전류(ISC)를 인가하고, 제1 샘플링 커패시터부(110)의 샘플링 주기에 제2 증폭부(Amp2)에 공유 전류(ISC)를 인가한다. 전류 스위칭부(131)는 제1 샘플링 커패시터부(110)의 샘플링 주기에 제1 증폭부(Amp1)에 제1 기본 전류(IDC1)를 인가하고, 제1 샘플링 커패시터부(110)의 적분 주기에 제2 증폭부(Amp2)에 제2 기본 전류(IDC2)를 인가한다.The
전류 스위칭부(131)는 도 3에 도시된 바와 같이, 공유 전류(ISC)를 공급하는 공유 전류원을 제1 증폭부(Amp1) 또는 제2 증폭부(Amp2) 중 어느 하나에 주기적으로 연결시키는 하나 이상의 스위치(Q1, Q2)를 포함한다. 여기서, 스위치(Q1, Q2)들은 클록 발생기에 게이트단이 연결된 트랜지스터일 수 있다.As illustrated in FIG. 3, the
Q1 페이즈(Q1 스위치가 닫히고(short) Q2 스위치가 열린(open) 상태)에 제1 증폭부(Amp1)에는 IDC1, 제2 증폭부(Amp2)에는 ISC+IDC2의 전류가 흐르고, Q2 페이즈(Q1 스위치가 열리고(open) Q2 스위치가 닫힌(short) 상태)에 제1 증폭부(Amp1)에는 ISC+IDC1, 제2 증폭부(Amp2)에는 IDC2의 흐른다. 도 3의 전류 공유 증폭기는 두 개의 증폭부가 ISC만큼의 전류를 공용한다.In the Q1 phase (Q1 switch is closed and Q2 switch is open), the current of I DC1 flows in the first amplifier Amp1, I SC + I DC2 flows in the second amplifier Amp2, and Q2 In a phase (Q1 switch is open and Q2 switch is closed), I SC + I DC1 flows to the first amplifier Amp1 and I DC2 flows to the second amplifier Amp2. In the current sharing amplifier of FIG. 3, two amplifiers share a current equal to I SC .
제1 증폭부(Amp1)가 사용하는 전류를 IAMP1라 하고 제2 증폭부(Amp2)가 사용하는 전류를 IAMP2라 가정하면 도 3에서 사용하는 전류의 량은 수학식 3과 같이 계산 된다. Assuming that the current used by the first amplifier Amp1 is IAMP1 and the current used by the second amplifier Amp2 is IAMP2, the amount of current used in FIG. 3 is calculated as shown in
ISC가 IDC1과 IDC2보다 매우 크다면 전체 전류량은 수학식 4와 같이 ISC로 볼 수 있다.If I SC is much larger than I DC1 and I DC2 , the total amount of current can be seen as I SC as shown in Equation 4.
그러므로 기존 증폭기에 비해 도 3의 전류 공유 증폭기는 전체적으로 ISC만큼의 전류를 줄 일 수 있다.Therefore, compared with the conventional amplifier, the current sharing amplifier of FIG. 3 can reduce the current as much as I SC as a whole.
도 4는 도 3의 전류 공유 증폭기에 대한 예시적인 회로도이다.4 is an exemplary circuit diagram for the current sharing amplifier of FIG. 3.
도 4에 표기된 M3, M2, M1, M0는 각 트랜지스터의 사이즈이고, 그 앞에 표기된 숫자는 배수를 의미한다. 도 4의 전류 공유 증폭기는 기본 전류와 공유 전류의 양을 1:9로 정하였다. 공유 전류 통로는 두 증폭부 사이에 위치하며, 서로 겹치지 않는 페이즈 (non-overlapping phase)인 Q1, Q2에 맞춰 동작하는 스위치에 의해 증폭부와 연결된다. 추가된 스위치로 인한 부정합 문제를 최대한 줄이기 위해 바이어스 전류의 양을 고려하여 항상 닫혀있는 스위치를 증폭부에 추가하였다. 증폭부마다 전류 통로를 따로 만들지 않고, 두 개의 증폭기가 공유하도록 하여서 저면적 설계가 가능하다.M3, M2, M1, and M0 shown in FIG. 4 are the size of each transistor, and the number indicated before it means a multiple. In the current sharing amplifier of FIG. 4, the amounts of the basic current and the shared current are set to 1: 9. The shared current path is located between the two amplifiers, and is connected to the amplifiers by switches operating in accordance with the non-overlapping phases Q1 and Q2. To minimize the mismatch caused by the added switch, a closed switch was always added to the amplifier considering the amount of bias current. Instead of creating a separate current path for each amplifier, two amplifiers can be shared, allowing for a low-area design.
본 발명의 일 실시 예에 따른 전류 공유 증폭기(130)는 적분기가 적은 전류만으로도 동작이 가능한 홀드 모드일 때에만 전류의 양을 줄이고, 적분 모드일 때는 증폭기에 공유 전류를 추가로 인가하여 큰 전류가 흐르게 한다. The current sharing amplifier 130 according to an embodiment of the present invention reduces the amount of current only in the hold mode in which the integrator can operate with only a small current, and in the integrated mode, additional current is applied to the amplifier to increase the large current. Let it flow
도 5a는 도 4에서 Q1 페이즈일 때의 등가회로를 도시한 것이다.FIG. 5A shows an equivalent circuit in the Q1 phase of FIG. 4.
이 경우에는 제1 증폭부(INN1, INP1, OUTN1, OUTP1에 해당하는 증폭기)가 샘플링 주기이고, 제2 증폭부(INN2, INP2, OUTN2, OUTP2에 해당하는 증폭기)는 적분 주기로 동작한다. 그러므로 증폭부 사이의 공유 전류가 스위치에 의해서 제2 증폭부로 연결된다. 그 결과 제2 증폭부의 트랜지스터 M3, M2, M1, 2M0는 공유 전류 통로의 트랜지스터 9M3, 9M2, 9M1, 18M0와 병렬로 연결되면서 10M3, 10M2, 10M1, 20M0처럼 동작하게 된다. 반대로 제1 증폭부는 공유 전류 통로와 연결이 되지 않기 때문에 M3, M2, M1, 2M0로 동작한다. 그래서 제2 증폭부가 제1 증폭부에 비해서 10배만큼 더 큰 전류를 전달 받게 된다. In this case, the first amplifiers (INN1, INP1, OUTN1, OUTP1, the amplifier corresponding to the OUTP1) is a sampling period, the second amplifier (INN2, INP2, OUTN2, OUTP2, the amplifier corresponding to) operates in the integration period. Therefore, the shared current between the amplifiers is connected to the second amplifier by the switch. As a result, the transistors M3, M2, M1, and 2M0 of the second amplifier are connected in parallel with the transistors 9M3, 9M2, 9M1, and 18M0 of the shared current path, and operate like 10M3, 10M2, 10M1, and 20M0. On the contrary, since the first amplifier is not connected to the shared current path, the first amplifier operates as M3, M2, M1, and 2M0. Thus, the second amplifying unit receives a current 10 times larger than that of the first amplifying unit.
도 5b는 도 4에서 Q2 페이즈일 때의 등가회로를 도시한 것이다.FIG. 5B shows an equivalent circuit in the Q2 phase of FIG. 4.
회로의 동작원리는 이전 페이즈와 동일하지만 공유 전류는 제1 증폭부에 연결이 되면서 큰 전류가 흐르는 부분에서 차이가 있다.The operation principle of the circuit is the same as in the previous phase, but the shared current is different in the portion where the large current flows as it is connected to the first amplifier.
보다 구체적으로 예를 들어, 도 4의 회로를 이용하여 증폭기의 기본 전류를 5μA, 공유 전류를 5μA를 사용하도록 설계하는 경우, 즉 기본 전류와 공유 전류의 비를 1:1로 설계하는 경우, 총 30μA로 두 개의 증폭기를 만들 수 있다. 만일 두 증폭기를 보통의 방식으로 설계한다면, 한 개의 증폭기에 20μA씩, 총 40μA의 전류를 사용해야 한다. 따라서, 도 4에서 기본 전류와 공유 전류의 비가 1:1인 경우에는 기존보다 25%의 전류를 절감할 수 있다. 만일 기본 전류와 공유 전류의 차이를 크게 한다면 더 많은 전류를 절약할 수 있다.More specifically, for example, when the circuit of FIG. 4 is designed to use the base current of the amplifier 5 μA and the share current 5 μA, that is, when the ratio of the base current and the shared current is 1: 1, the total Two amplifiers can be made with 30μA. If the two amplifiers are designed in the usual way, a total of 40μA of current should be used for one amplifier, 20μA. Therefore, in the case where the ratio of the basic current and the shared current is 1: 1 in FIG. 4, it is possible to save 25% of the current. If the difference between the base current and the shared current is large, more current can be saved.
본 발명의 일 실시 예에 따른 전류 공유 증폭기는 두 개의 증폭부가 하나의 모듈을 구성하고 전류를 공유하면서 동작한다. 두 개 이상의 증폭기가 필요하더라도, 짝수 개의 증폭기를 두 개씩 묶어서 복수의 전류 공유 증폭기를 구성할 수 있다.The current sharing amplifier according to an embodiment of the present invention operates while two amplifiers constitute one module and share current. Even if two or more amplifiers are required, a plurality of current sharing amplifiers may be configured by grouping two even amplifiers.
도 6은 본 발명의 일 실시 예에 따른 전류 공유 방식의 시그마 델타 아날로그 디지털 변환기의 블록도이다.6 is a block diagram of a sigma delta analog-to-digital converter of the current sharing method according to an embodiment of the present invention.
도 6은 본 발명의 일 실시 예에 따른 전류 공유 방식의 적분기가 시그마 델타 아날로그 디지털 변환기에 사용되는 예를 보여주지만, 응용 분야를 설명하기 위한 예시 일뿐, 본 발명의 기술적 보호 범위가 여기에 한정되는 것은 아니다.FIG. 6 shows an example in which an integrator of the current sharing scheme according to an embodiment of the present invention is used in a sigma delta analog-digital converter, but is only an example for explaining an application field, and the technical protection scope of the present invention is limited thereto. It is not.
제1 샘플링 커패시터부(110)는 적분 주기마다 최초 입력신호를 샘플링한 제1 입력신호를 출력한다. 제1 샘플링 커패시터부(110)는 샘플링 주기에 최초 입력신호를 샘플링 커패시터(미도시)에 샘플링한다. The first
제2 샘플링 커패시터부(120)는 제1 샘플링 커패시터부(110)가 샘플링 주기에 있을 때, 제1 신호를 샘플링한 제2 입력신호를 출력한다. 제2 샘플링 커패시터부(120)는 제1 샘플링 커패시터부(110)가 적분 주기에 있을 때, 제1 신호를 샘플링한다.The second
전류 공유 증폭기(130)는 제1 입력신호를 기존에 홀드하고 있던 전압에 더한 제1 신호를 제2 샘플링 커패시터부(120)에 인가한다. 또한, 전류 공유 증폭기(130)는 제2 샘플링 커패시터부(120)의 제2 입력신호를 기존에 홀드하고 있던 전압에 더한 제2 신호를 출력한다.The current sharing amplifier 130 applies the first signal to the second
비교기(140)는 전류 공유 증폭기(130)에서 증폭된 제2 신호를 클록 신호에 따라 디지털 신호로 변환한다. The comparator 140 converts the second signal amplified by the current sharing amplifier 130 into a digital signal according to the clock signal.
도 7은 도 6의 시그마 델타 아날로그 디지털 변환기를 사용하는 전류 공유 방식의 센서 장치의 블록도이다.FIG. 7 is a block diagram of a current sharing sensor device using the sigma delta analog-digital converter of FIG. 6.
아날로그 센서(200)는 외부 자극을 감지하여 아날로그 신호를 생성한다. 아날로그 센서(200)는 압력 센서(예를 들어, 타이어 공기압 감지 센서), 온도 센서, 진동 센서 등일 수 있다. 또는 아날로그 센서(200)는 마이크에 내장되는 마이크 센서가 될 수도 있다. 본 발명의 일 실시 예에 따른 전류 공유 방식의 시그마 델타 아날로그 디지털 변환기는 각종의 센서와 결합하여 여러 응용 예를 가질 수 있다.The analog sensor 200 detects an external stimulus and generates an analog signal. The analog sensor 200 may be a pressure sensor (eg, tire air pressure sensor), a temperature sensor, a vibration sensor, or the like. Alternatively, the analog sensor 200 may be a microphone sensor embedded in the microphone. The sigma delta analog-to-digital converter of the current sharing method according to an embodiment of the present invention may have various applications in combination with various sensors.
제1 샘플링 커패시터부(110)는 적분 주기마다 아날로그 신호로부터 샘플링된 제1 입력신호를 출력한다. 제1 샘플링 커패시터부(110)는 샘플링 주기에 아날로그 신호를 샘플링 커패시터(미도시)에 샘플링한다. The first
제2 샘플링 커패시터부(120)는 제1 샘플링 커패시터부(110)가 샘플링 주기에 있을 때, 제1 신호를 샘플링한 제2 입력신호를 출력한다. 제2 샘플링 커패시터부(120)는 제1 샘플링 커패시터부(110)가 적분 주기에 있을 때, 제1 신호를 샘플링한다.The second
전류 공유 증폭기(130)는 제1 입력신호를 기존에 홀드하고 있던 전압에 더한 제1 신호를 제2 샘플링 커패시터부(120)에 인가한다. 또한, 전류 공유 증폭기(130)는 제2 샘플링 커패시터부(120)의 제2 입력신호를 기존에 홀드하고 있던 전압에 더한 제2 신호를 출력한다.The current sharing amplifier 130 applies the first signal to the second
비교기(140)는 전류 공유 증폭기(130)에서 증폭된 제2 신호를 클록 신호에 따라 디지털 신호로 변환한다. 이때 출력되는 디지털 신호는 아날로그 센서(200)에서 생성된 아날로그 신호에 대응되는 신호이다.The comparator 140 converts the second signal amplified by the current sharing amplifier 130 into a digital signal according to the clock signal. At this time, the output digital signal is a signal corresponding to the analog signal generated by the analog sensor 200.
본 발명은 도면에 도시된 일 실시 예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시 예의 변형이 가능하다는 점을 이해할 것이다. 그리고, 이와 같은 변형은 본 발명의 기술적 보호범위 내에 있다고 보아야 한다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해서 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and variations may be made therefrom. And, such modifications should be considered to be within the technical protection scope of the present invention. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
Claims (10)
상기 제1 샘플링 커패시터부가 샘플링 주기에 있을 때, 제1 신호를 샘플링한 제2 입력신호를 출력하는 제2 샘플링 커패시터부;
상기 제1 입력신호에 따라 적분된 상기 제1 신호를 상기 제2 샘플링 커패시터부에 인가하는 제1 증폭부;
상기 제2 입력신호에 따라 적분된 제2 신호를 출력하는 제2 증폭부; 및
상기 제1 샘플링 커패시터부의 적분 주기에 상기 제1 증폭부에 공유 전류를 인가하고, 상기 제1 샘플링 커패시터부의 샘플링 주기에 상기 제2 증폭부에 상기 공유 전류를 인가하는 전류 스위칭부를 포함하고,
상기 전류 스위칭부는 상기 제1 증폭부에 제1 기본 전류를 인가하고, 상기 제2 증폭부에 제2 기본 전류를 인가하는 것을 특징으로 하는, 전류 공유 방식의 적분기.A first sampling capacitor unit configured to output a first input signal obtained by sampling the first input signal inputted at each integration period;
A second sampling capacitor unit configured to output a second input signal obtained by sampling the first signal when the first sampling capacitor unit is in a sampling period;
A first amplifier unit applying the first signal integrated in accordance with the first input signal to the second sampling capacitor unit;
A second amplifier configured to output a second signal integrated according to the second input signal; And
A current switching unit configured to apply a shared current to the first amplifier unit in an integration period of the first sampling capacitor unit, and apply the shared current to the second amplifier unit in a sampling period of the first sampling capacitor unit,
And the current switching unit applies a first basic current to the first amplifier and a second basic current to the second amplifier.
상기 전류 스위칭부는
상기 공유 전류를 공급하는 공유 전류원을 상기 제1 증폭부 또는 상기 제2 증폭부 중 어느 하나에 주기적으로 연결시키는 하나 이상의 스위치를 포함하는 것을 특징으로 하는, 전류 공유 방식의 적분기.The method of claim 1,
The current switching unit
And at least one switch periodically connecting a shared current source for supplying the shared current to either the first amplifier or the second amplifier.
상기 스위치는
클록 발생기에 게이트단이 연결된 트랜지스터인 것을 특징으로 하는, 전류 공유 방식의 적분기. The method of claim 3,
The switch is
An integrator with a current sharing scheme, characterized in that the transistor is connected to a gate terminal of the clock generator.
상기 제2 샘플링 커패시터부는
상기 제1 샘플링 커패시터부가 적분 주기에 있을 때, 상기 제1 신호를 샘플링하여 상기 제2 입력신호를 생성하는 것을 특징으로 하는, 전류 공유 방식의 적분기.The method according to claim 1,
The second sampling capacitor unit
And when the first sampling capacitor unit is in an integration period, sample the first signal to generate the second input signal.
상기 제1 샘플링 커패시터부는
샘플링 주기에 상기 최초 입력신호를 샘플링 커패시터에 샘플링하는 것을 특징으로 하는, 전류 공유 방식의 적분기.The method according to claim 1,
The first sampling capacitor unit
And integrating said first input signal into a sampling capacitor during a sampling period.
상기 제1 샘플링 커패시터부가 샘플링 주기에 있을 때, 제1 신호를 샘플링한 제2 입력신호를 출력하는 제2 샘플링 커패시터부;
상기 제1 입력신호에 따라 적분된 상기 제1 신호를 상기 제2 샘플링 커패시터부에 인가하는 제1 증폭부;
상기 제2 입력신호에 따라 적분된 제2 신호를 출력하는 제2 증폭부;
상기 제1 샘플링 커패시터부의 적분 주기에 상기 제1 증폭부에 공유 전류를 인가하고, 상기 제1 샘플링 커패시터부의 샘플링 주기에 상기 제2 증폭부에 상기 공유 전류를 인가하는 전류 스위칭부; 및
상기 제2 증폭부에서 증폭된 제2 신호를 클록 신호에 따라 디지털 신호로 변환하는 비교기를 포함하고,
상기 전류 스위칭부는 상기 제1 증폭부에 제1 기본 전류를 인가하고, 상기 제2 증폭부에 제2 기본 전류를 인가하는 것을 특징으로 하는, 전류 공유 방식의 시그마 델타 아날로그 디지털 변환기.A first sampling capacitor unit configured to output a first input signal obtained by sampling the first input signal inputted at each integration period;
A second sampling capacitor unit configured to output a second input signal obtained by sampling the first signal when the first sampling capacitor unit is in a sampling period;
A first amplifier unit applying the first signal integrated in accordance with the first input signal to the second sampling capacitor unit;
A second amplifier configured to output a second signal integrated according to the second input signal;
A current switching unit applying a shared current to the first amplifying unit in an integration period of the first sampling capacitor unit and applying the shared current to the second amplifying unit in a sampling period of the first sampling capacitor unit; And
A comparator for converting the second signal amplified by the second amplifier into a digital signal according to a clock signal,
The current switching unit applies a first basic current to the first amplifier, and a second basic current to the second amplifier, characterized in that the sigma delta analog-to-digital converter of the current sharing method.
상기 전류 스위칭부는
상기 공유 전류를 공급하는 공유 전류원을 상기 제1 증폭부 또는 상기 제2 증폭부 중 어느 하나에 주기적으로 연결시키는 하나 이상의 스위치를 포함하는 것을 특징으로 하는, 전류 공유 방식의 시그마 델타 아날로그 디지털 변환기.The method of claim 7, wherein
The current switching unit
And at least one switch for periodically connecting a shared current source for supplying the shared current to either the first amplifier or the second amplifier.
적분 주기마다 상기 아날로그 신호로부터 샘플링된 제1 입력신호를 출력하는 제1 샘플링 커패시터부;
상기 제1 샘플링 커패시터부가 샘플링 주기에 있을 때, 제1 신호를 샘플링한 제2 입력신호를 출력하는 제2 샘플링 커패시터부;
상기 제1 입력신호에 따라 적분된 상기 제1 신호를 상기 제2 샘플링 커패시터부에 인가하는 제1 증폭부;
상기 제2 입력신호에 따라 적분된 제2 신호를 출력하는 제2 증폭부;
상기 제1 샘플링 커패시터부의 적분 주기에 상기 제1 증폭부에 공유 전류를 인가하고, 상기 제1 샘플링 커패시터부의 샘플링 주기에 상기 제2 증폭부에 상기 공유 전류를 인가하는 전류 스위칭부; 및
상기 제2 증폭부에서 증폭된 제2 신호를 클록 신호에 따라 디지털 신호로 변환하는 비교기를 포함하고,
상기 전류 스위칭부는 상기 제1 증폭부에 제1 기본 전류를 인가하고, 상기 제2 증폭부에 제2 기본 전류를 인가하는 것을 특징으로 하는, 전류 공유 방식의 센서 장치.An analog sensor for sensing an external stimulus and generating an analog signal;
A first sampling capacitor unit outputting a first input signal sampled from the analog signal at each integration period;
A second sampling capacitor unit configured to output a second input signal obtained by sampling the first signal when the first sampling capacitor unit is in a sampling period;
A first amplifier unit applying the first signal integrated in accordance with the first input signal to the second sampling capacitor unit;
A second amplifier configured to output a second signal integrated according to the second input signal;
A current switching unit applying a shared current to the first amplifying unit in an integration period of the first sampling capacitor unit and applying the shared current to the second amplifying unit in a sampling period of the first sampling capacitor unit; And
A comparator for converting the second signal amplified by the second amplifier into a digital signal according to a clock signal,
And the current switching unit applies a first basic current to the first amplifier and a second basic current to the second amplifier.
상기 전류 스위칭부는
상기 공유 전류를 공급하는 공유 전류원을 상기 제1 증폭부 또는 상기 제2 증폭부 중 어느 하나에 주기적으로 연결시키는 하나 이상의 스위치를 포함하는 것을 특징으로 하는, 전류 공유 방식의 센서 장치.
The method of claim 9,
The current switching unit
And at least one switch for periodically connecting a shared current source for supplying the shared current to either the first amplifier or the second amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100060057A KR101196403B1 (en) | 2010-06-24 | 2010-06-24 | Integrator with current sharing, Sigma-delta analog digital converter with current sharing, Sensor device with current sharing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100060057A KR101196403B1 (en) | 2010-06-24 | 2010-06-24 | Integrator with current sharing, Sigma-delta analog digital converter with current sharing, Sensor device with current sharing |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110139930A KR20110139930A (en) | 2011-12-30 |
| KR101196403B1 true KR101196403B1 (en) | 2012-10-30 |
Family
ID=45505241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100060057A KR101196403B1 (en) | 2010-06-24 | 2010-06-24 | Integrator with current sharing, Sigma-delta analog digital converter with current sharing, Sensor device with current sharing |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101196403B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10461771B2 (en) * | 2018-03-20 | 2019-10-29 | Texas Instruments Incorporated | Sigma-delta analog-to-digital converter with multiple counters |
-
2010
- 2010-06-24 KR KR1020100060057A patent/KR101196403B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110139930A (en) | 2011-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chen et al. | A micro-power two-step incremental analog-to-digital converter | |
| Zhu et al. | A 6-to-10-Bit 0.5 V-to-0.9 V Reconfigurable 2 MS/s Power Scalable SAR ADC in 0.18$\mu {\rm m} $ CMOS | |
| US10033402B2 (en) | Low power analog to digital converter | |
| Christen | A 15-bit 140-$\mu $ W Scalable-Bandwidth Inverter-Based $\Delta\Sigma $ Modulator for a MEMS Microphone With Digital Output | |
| Peluso et al. | A 1.5-V-100-/spl mu/W/spl Delta//spl Sigma/modulator with 12-b dynamic range using the switched-opamp technique | |
| Pena-Perez et al. | A 88-dB DR, 84-dB SNDR very low-power single op-amp third-order $\Sigma\Delta $ Modulator | |
| CN105301284B (en) | A kind of low power consumption digital accelerometer interface circuit system | |
| Liang et al. | A frequency-scalable 15-bit incremental ADC for low power sensor applications | |
| KR20130092479A (en) | System and method for a pcm interface for a capacitive signal source | |
| KR101196403B1 (en) | Integrator with current sharing, Sigma-delta analog digital converter with current sharing, Sensor device with current sharing | |
| Lv et al. | A low-power second-order sigma-delta modulator for MEMS digital geophones | |
| Christen | A 15bit 140μW scalable-bandwidth inverter-based audio ΔΣ modulator with> 78dB PSRR | |
| Fazli Yeknami et al. | A 2.1 μW 80 dB SNR DT ΔΣ modulator for medical implant devices in 65 nm CMOS | |
| KR20130054588A (en) | Sigma-delta analog-digital converter using analog reset circuit for improving the sampling accuracy | |
| WO2014156180A1 (en) | Signal output circuit | |
| Liu et al. | A low power dissipation high-speed CMOS image sensor with column-parallel sigma–delta ADCs | |
| Pertijs et al. | A sigma-delta modulator with bitstream-controlled dynamic element matching | |
| CN116260467A (en) | Modulator for high-precision low-power consumption A/D converter | |
| Hwang et al. | A compact 87.1-dB DR bandwidth-scalable delta-sigma modulator based on dynamic gain-bandwidth-boosting inverter for audio applications | |
| Benvenuti et al. | A 0.3 V 15 nW 69 dB SNDR Inverter-Based Δ∑ Modulator in 0.18 μm CMOS | |
| Temes | Incremental and extended-range data converters | |
| JP2020174303A (en) | Da conversion device | |
| Saeed et al. | Design of a high precision CMOS programmable gain and data rate delta sigma ADC | |
| Li et al. | A 10-kHz BW 104.3-dB DR discrete-time delta-sigma modulator with ring-amplifier-based integrator | |
| Cho et al. | Analysis of memory effect in amplifier-shared discrete-time sigma-delta modulators |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20151012 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20161005 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20181204 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20200225 Year of fee payment: 8 |