KR101195499B1 - 소프트 결정 강화 - Google Patents

Abstract

소프트 결정들 및 하드 결정들이 수신 신호로부터 도출되고, 소프트 결정이 하드 결정들을 이용하여 수정됨으로써 강화되는, 비터비 트렐리스 처리 기술이 제공된다. 수신 신호의 비트에 대한 로그 우도비는 비트가 제 1 상태를 갖는 결정과 연관되는 후보 메트릭들을 그룹짓고, 비트가 제 2 상태를 갖는 결정과 연관된 후보 메트릭들을 그룹짓고, 상기 그룹들에 대한 각 함수를 적용하고, 함수 값들의 차를 계산함으로써 도출될 수 있다.

로그 우도비, 후보 메트릭, 비터비 트렐리스 처리, 역추적, 지연확산

Description

소프트 결정 강화{Soft decision enhancement}

이동 통신 시스템들에서, 전송기와 수신기 사이의 전송 링크는 다수의 장애를 겪는다. 두 가지의 이러한 효과들은 열적인 노이즈(thermal noise) 및 다중경로 패이딩(multipath fading)이다.

다중경로 패이딩은 채널의 지연 확산(delay spread)이 변조 기간보다 크면 수신기에서 심볼간 간섭(Intersymbol Interference: ISI)을 일으킬 수 있다('디지털 통신(Digital Communications)', Proakis, 2nd Edition, McGraw-Hill). 그러므로, 주어진 전파 환경에서, ISI는 전송속도가 증가함에 따라 더 많은 문제가 된다. 매체(medium)를 높은 데이터율 서비스들로 제공하는 것을 목표로 하는 통신 시스템들에서, ISI의 존재는 전송 링크의 처리량(throughput)을 심각하게 제한할 수 있고, 사용자가 경험하는 서비스 품질을 열화시킨다.

일부 디지털 통신 시스템들은 또한 설계에 의해 ISI를 도입한다. 이것은 전송된 신호의 분광(spectral) 효율을 개선하는데 사용되는 변조 펄스 형태가 ISI를 생성하는 E-GPRS 시스템의 경우이다. 보다 많은 정보를 위해서는, 3GPP TS 05.04 V8.4.0(2001-11), Technical Specification 3rd Generation Partnership Project; Technical Specification Group GSM/EDGE Radio Access Network; Digital cellular telecommunication system(Phase 2+); Modulation을 참조하자.

시분할 다중 접속(TDMA) 셀룰러 통신 시스템의 사용자가 경험하는 성능 열화의 또 다른 요인은 동일한 캐리어들 또는 인접 캐리어들을 사용하는 시스템에서 다른 사용자들에 의해 발생되는 간섭이다. 각각 공통채널 간섭(co-channel interference) 및 인접 채널 간섭으로 언급되는 이들 간섭 효과들은 셀룰러 시스템의 성능을 상당히 감소시킬 수 있다.

상술한 장애들 모두는 수신기가 전송된 신호가 전달하고자 하는 정보를 신뢰할 만하게 복구시키는 것을 어렵게 하여, 수신 신호들을 복조하기 위해 수신기들에서 복잡한 알고리즘을 사용하게 한다. 이러한 알고리즘의 구현 복잡성은 전체 실리콘 다이 크기(silicon die size), 프로세서 속도, 전력 소비, 및 메모리 요구사항들의 관점에서 디지털 수신기에 상당한 영향을 미친다. 그러므로, 양호한 전송 링크 성능을 제공하는 효과적인 수신기 아키텍처의 사용이 상당히 중요하다.

통신 링크의 신뢰도를 개선하기 위해서, FEC(Forward Error Correction) 코딩이 전송 신호에 임베딩될 수 있다. FEC 코딩 동작은 전송 신호에 대한 용장(redundancy)을 도입하고, 이러한 용장은 수신기에 의해 생성된 전송 데이터의 추정치들의 정확도를 개선하기 위해 수신기에 사용될 수 있다. 그러므로, 전송된 신호에서의 FEC 코딩이 가장 유익하도록 하기 위해서는, 이러한 신호가 수신기 내의 FEC 디코딩 처리에 의해 가장 잘 해석될 수 있는 포맷으로 수신기에 의해 복조 되는 것이 중요하다. 다수의 이러한 수신기들이 과거에 제안되었다. 예를 들어, '심볼 에러율을 최소화하기 위한 선형 코드들의 최적 디코딩(Optimal decoding of linear codes for minimizing symbol error rate)', L. Bahl, J.Cocke, F. Jelinek, J. Raviv, IEEE Trans. on Information Theory, Volume:20, March 1974; '소프트 결정 출력들을 갖는 비터비 알고리즘 및 그 응용들(A Viterbi algorithm with soft-decision outputs and its applications)', J. Hagenauer, P. Hoeher, GLOBECOM'89, Dallas, November 1989; 'On the equivalence between SOVA and Max-Log MAP decoding', M.P.C. Fossorier, F. Burkert, S. Lin and J. Hagenauer, IEEE Communications Letters, vol.2, no.5, May 1998; '연결 코드들에서의 소프트 정보(Soft information in concatenated codes', B. Rislow, T. Maseng, O. Trandem, IEEE Trans. on Communications, Vol.44, Issue 3, March 1996; 및 '주파수 선택 패이딩 채널들 상의 TCM : 소프트 출력 확률 등화기들의 비교(TCM on frequency-selective fading channels: a comparison of soft-output probabilistic equalizers), P. Hoeher, GLOBECOM '90., December 1990. 하지만, 이러한 종래 수신기 아키텍처들의 구현 복잡성은 통상적으로 높다.

수신기에 의해 수행되는 계산들을 설명하기 위해서는, 우선 수신기가 관여하는 전송 링크의 모델을 제시하는 것이 필요하다. 적절한 모델이 도 1에 제시되며, 구체적으로 이하에서 설명된다. 이 모델은 정보가 연속 스트림으로서 보다는 비트들의 블록들로 전송되는 것을 가정한다. 하지만, 본 명세서에서 이후에 설명되는 발명은 두 가지의 전송 타입들에 적용가능한 것임에 유의해야 한다.

이 모델에 따라, 전송 블록 {u_k}_k∈(1,...K) 은 K 정보 비트들 u_k∈{0,1}로 이뤄진다. 전송 신뢰도를 개선하기 위해서 이러한 비트들에 에러 방지가 부가된다. 에러 방지 코딩 유닛(101)은 D(여기서 D > K) 정보 비트들 d_k∈{0,1}로 이뤄진 전송 블록 {d_k}_{k∈(1,...,D)}을 블록 {u_k}_{k∈(1,...,K)} 으로부터 생성한다. 정보 비트들 d_k는 M 비트들의 C 세트들(이것은 일반성(generality)의 손실없이 D=M×C로 가정될 수 있음)로 그룹화된다. 이들 세트들 각각은 △_k로 표시될 수 있고, 여기서 △_k = {d_M×k,...,d_(M×k)+(M-1)}.

M 정보 비트들의 각 세트 △_k는 복소 평면 상에 M 비트들의 세트들을 매핑(map)하는 변조 방식(modulation scheme) M을 사용하여 복소 평면 상에서 변조된다. 이 매핑은 변조 유닛(102)에 의해 수행된다. 예를 들어, 8PSK 변조의 경우에, 변조(M)는 아래와 같이 표현될 수 있다.

상기 수식에 의해 설명되는 8PSK 변조의 약간 변형된 버전은 E-GPRS 시스템에 사용된다.

M 정보 비트들의 세트{d_M×k,...,d_(M×k)+(M-1)}는 아래의 수식에서 설명되는 1대1 함수(D)를 사용하여 계산된 단일의 십진수 i{0≤i≤2^M-1}로 특유하게 식별될 수 있다.

이 수식은 세트 {0,...,2^M-1)에서의 특유한 값으로 세트 △_k에서의 M 2진 값들을 매핑한다. i의 주어진 값에 대한 상기 수식을 증명하는 정보 비트들 d_b(b∈{0,...,M})의 세트는 D_b ^-1(i)(b∈{0,...,M)로 표시될 수 있다.

전송 블록을 나타내는 C 변조 심볼들은 공중을 통해 전송되고, 처리시에 전파 채널(103)에 의해 왜곡된다. 전파 채널에 대해 메모리를 갖는 일반적인 모델을 가정하면, 수신기의 입력에서의 샘플들 {s_k}_{k∈(1,...,C)}은 다음과 같이 표현될 수 있다.

여기서, c_k = M(△_k) 및 ξ_k는 k 번째 변조 심볼이 전송될 때 전파 채널의 상태(메모리)를 나타낸다. 송신기 및/또는 수신기에 의해 수행되는 필터링은 전파 채널 모델에 포함될 수 있음을 유의하자. 전파 채널을 모델링하는데 사용되는 매핑들(F 및 S)은 시간에 따라 변할 수 있다. 하지만, 표기를 단순화하기 위해, 본 명세서에서는, 이들 매핑들이 시간에 의존하지 않는 것으로 가정한다. 하지만, 여기에서 설명되는 접근법은 시변(time-varying) 채널들에 응용가능하다는 것에 유의하자.

대부분의 경우들에서, 전파 채널 매핑들(F 및 S)은 선형 필터링 동작들로서 모델링될 수 있다.

상기 예에서는, 채널의 메모리가 L 변조 심볼들로 제한된다고 가정한다. 실제로는, 채널 메모리는 무한대일 수 있다. 하지만, 임의의 전력 임계치(T)에 대해, 아래 수식과 같이 되도록, 값(L)을 찾는 것이 일반적으로 가능하다.

그러므로, 잔여 전력이 충분히 낮도록 임계치(T)를 선택함으로써, 채널 메모리가 제한되는 것으로 가정하는 것이 가능하다. 이것이 수행될 때, 채널 매핑은 필터 계수들 {h_i}_{i∈{0,...,L-1}}의 세트만으로 설명될 수 있다.

여기에서 설명되는 모델에서, 보편적으로, 채널 전파를 나타내는 필터는 일반적인 것으로 가정되었다.

전송 심볼들(c_k)을 복원하기 위해서, 수신기는 전파 채널 매핑을 알 필요가 있다. 하지만, 수신기는 일반적으로 전파 채널 상태들에 대한 사전 인식을 갖지 않는다. 그럼에도, 수신기가 진리 값들 대신에 사용될 수 있는 채널 계수들 {h_i}_{i∈{0,...,L-1}}의 추정치들을 생성하는 것이 가능하다. 예를 들어, EGPRS 시스템에서, 전 송 신호는 수신기에 알려진 트레이닝 시퀀스(training sequence)로서 불리는 패턴을 포함하고, 수신기는 전파 채널 상태들의 추정치를 생성하기 위해 이러한 트레이닝 시퀀스를 사용할 수 있다.

신호 {s_k}_{k∈(1,...,C)}는 처리(104)에서 도입되는 부가적인 {n_k}_{k∈(1,...,C)} 노이즈에 의해 손상되므로, 수신기가 전송 정보를 복원하려고 시도하는 심볼들의 블록은 아래와 같이 표현될 수 있다.

수신기의 목적은 아포스테리오리 확률(A-Posteriori probabilities)

(여기서 k는 세트 {1,...,C}에 속하고, R는 세트 {r_k}_{k∈{1,...,C}}를 나타냄)의 세트를 최대화하는 시퀀스

을 생성하는 것이다.

정보 비트들이 값들(0 및 1)을 동일한 확률로 취하는 것으로 가정하면, 최대 아포스테리오리 솔루션은 최대 우도 기준(likelihood criterion)을 달성하는 솔루션이다.

그러므로, 풀(full) 최대 아포스테리오리 수신기는 동시에 에러 정정 코딩 및 변조 방식을 고려함으로써 전송된 비트들의 시퀀스 {u_k}_{k∈(1,...,k)}를 추정한다. 이러한 수신기는 잘 동작하고 전송 링크에 대해 양호한 수율(throughput)을 가능하게 한다. 하지만, 에러 정정 디코딩 및 복조가 동시에 수행되므로, 이러한 수신기의 구현 복잡성은 거의 항상 엄청나다. 그러므로, 하위의 최적 솔루션들(sub-optimum solutions)이 일반적으로 선호된다. 실제적인 솔루션들은 일반적으로 도 2에서와 같이, 에러 정정 디코딩으로부터 복조를 분리한다. 수신 심볼들 {r_k}_{k∈(1,...,C)}의 시퀀스는 전송 코딩된 비트들 {d_k}_{k∈(1,...,D)}의 추정치들

를 계산하기 위해 유닛(201)에 의해 사용된다. 에러 정정 디코딩 유닛(202)은 전송된 언코딩 비트들(transmitted uncoded bits) {u_k}_{k∈(1,...,k)}의 추정치들

을 유도하기 위해서 심볼들

을 사용한다. 에러 정정 디코딩(202)을 위해 사용되는 알고리즘들은 사용되는 입력들의 타입에 의존하는 두 개의 넓은 범위의 클래스들(broad classes)로 분할될 수 있다. 제 1 클래스는 하드 결정 디코딩(hard decision dcoding)을 사용하는 수신기들에 대응한다. 이들 디코딩 기술들은 언코딩된 비트들의 추정치들

을 생성하기 위해서 코딩된 비트들

의 추정치들만을 사용한다. 제 2 클래스는 소프트 결정 디코딩(soft decision decoding)을 사용하는 수신기들에 대응한다. 이들 디코딩 기술은 추정된 비트들

의 시퀀스에 의존할 뿐만 아니라, 이 비트 시퀀스의 신뢰도에 대한 정보를 사용한다. 소프트 결정 디코딩 접근법이 추정된 비트들

의 신뢰도에 대한 정보를 사용하므로, 소프 트 결정 디코딩 수신기들은 일반적으로 하드 결정 디코딩 수신기들보다 더 양호하게 동작한다.

소프트 결정 디코딩 접근법이 사용될 때, 에러 정정 디코딩 유닛(202)에 입력된 정보는 코딩된 비트(dk)에 대해 다음의 수식으로서 표현되는 로그 우도비(Log-Likelihood Ratio: LLR)이다.

부기(side-note)로서, 코딩된 비트들의 추정치들이 아래의 규칙을 사용하여 이들 LLR로부터 생성될 수 있음을 알 수 있다.

λ_k=0인 경우에서는, d_k=0 및 d_k=1이 동일하게 일어날 수 있고, 그러므로 어느 하나의 결정이 행해질 수 있음에 유의하자.

한 측면에 따라, 본 발명은 일련의 비트들을 포함하는 전송 신호에 대응하는 수신 신호를 조작하기 위한 신호 처리 장치로서, 트렐리스(trellis)로 배열된 상태들에 대한 후보 메트릭들(metrics)을 생성하고, 상기 상태들에 대한 메트릭들을 제공하도록 상기 후보 메트릭들 중에서 선택하기 위한 비터비 알고리즘(Viterbi algorithm)을 사용하여 상기 수신 신호를 처리하기 위한 수단, 상기 후보 메트릭들로부터 상기 일련의 비트 중 하나의 비트에 대한 최초 소프트 결정(initial soft decision)을 생성하기 위한 수단, 상기 비트의 수신에 대응하는 메트릭 선택으로부터 상기 비트에 대한 하드 결정을 생성하기 위한 수단, 및 상기 비트에 대한 강화된 소프트 결정(enhanced soft decision)을 생성하기 위해 상기 하드 결정에 의존하는 방식으로 상기 최초 소프트 결정을 수정하기 위한 수단을 포함하되, 상기 최초 소프트 결정을 수정하기 위한 수단은 상기 최초 소프트 결정의 기호(sign)를 수정할 수 있는 것을 특징으로 하는 신호 처리 장치를 제공한다.

상기 측면에 따르면, 본 발명은 또한, 일련의 비트들을 포함하는 전송 신호에 대응하는 수신 신호를 조작하기 위한 신호 처리 방법으로서, 트렐리스로 배열된 상태들에 대한 후보 메트릭들을 생성하고, 상기 상태들에 대한 메트릭들을 제공하도록 후보 메트릭들 중에서 선택하기 위해 비터비 알고리즘을 사용하여 수신 신호를 처리하는 단계, 후보 메트릭들로부터 일련의 비트들 중 하나의 비트에 대한 최초 소프트 결정을 생성하는 단계, 상기 비트의 수신에 대응하는 메트릭 선택으로부터 상기 비트에 대한 하드 결정을 생성하는 단계, 및 상기 비트에 대한 강화된 소프트 결정을 생성하기 위해 하드 결정에 의존하는 방식으로 상기 최초 소프트 결정을 수정하는 단계를 포함하고, 상기 최초 소프트 결정을 수정하는 단계는, 상기 최초 소프트 결정의 기호(sign)가 수정될 수 있는 것을 특징으로 한다.

몇몇 실시예들에서, 최초 소프트 결정은 후보 메트릭들로부터 로그 우드비로서 생성된다.

몇몇 실시예들에서, 하드 결정은, 트렐리스를 통해 메트릭들을 계산할 시에 행해진 메트릭 선택들의 결정 히스토리를 저장하고, 하드 결정을 생성하기 위해 결정 히스토리를 통해 역추적함으로써 생성된다. 역추적 동작은 트렐리스의 일부분만을 처리한 후에 개시될 수 있다.

몇몇 실시예들에서, 메트릭들은 트렐리스를 통한 이동시에 행해진 메트릭 선택들이 트렐리스를 따라 메트릭들을 계산하기 위한 심볼 결정들로서 취급되는 감소된 상태 기술(reduced-state technique)을 이용하여 트렐리스 상태들에 대해 생성되고, 메트릭 선택들 중 하나는 하드 결정을 제공하도록 선택된다. 메트릭 선택은 하드 결정을 복원하기 위해 해석(translation)을 필요로 하는 변조 심볼을 나타낼 수 있다.

몇몇 실시예들에서, 강화된 소프트 결정의 값은 하드 결정의 상태를 조건으로 하는 값들의 그룹으로부터 선택된다.

몇몇 실시예들에서, 강화된 소프트 결정의 값은 최초 소프트 결정의 극성(polarity)을 조건으로 하는 값들의 그룹으로부터 선택된다.

삭제

삭제

트렐리스를 통해 메트릭들을 점진적으로 계산하는데 사용되는 수신 비트들은 전송 신호의 1 비트 이상을 전달하는 변조된 심볼의 일부로서 도달할 수 있다. 이것은 수신 비트들 자체보다는 변조된 심볼들이 트렐리스 메트릭들을 업데이트하는데 사용되는 경우가 될 수 있다.

소프트 결정들 및 메트릭들을 조작하기 위한 본 발명에 따른 루틴들(routines)은 하드웨어에서 구현될 수 있고 또는 적절한 데이터 처리 하드웨어에 의한 수행을 위해 소프트웨어로서 구현될 수 있다. 이들 루틴들은 예를 들어 무선 통신 네트워크의 기지국 또는 이러한 네트워크에서 사용하기 위한 전화기 내에서 구현될 수 있다.

본 발명에 의한 수신 신호의 조작은 신호의 복조 또는 디코딩을 위한 것일 수 있다. 전자의 경우에, 트렐리스 상태들은 채널 메모리에서 심볼들의 가능한 순열들(permutations)에 의해 정의될 수 있다. 후자의 경우에, 트렐리스 상태들은 수신 신호의 생성시에 포함된 콘볼루션 인코더의 일부를 형성하는 메모리 장치에서 심볼들의 가능한 순열들에 의해 정의될 수 있다.

단지 예시로써, 본 발명의 몇몇 실시예들은 첨부된 도면들을 참조하여 이하에서 설명된다.

도 1은 통신 링크의 모델을 도시하는 도면.

도 2는 수신기 아키텍쳐들의 장르(genre)를 도시하는 도면.

도 3은 본 발명의 실시예에 따른 풀(full) 트렐리스 복조기 방식을 도시하는 도면.

도 4는 본 발명의 실시예에 따른 감소된 상태 트렐리스 복조기(reduced-state trellis demodulator) 방식을 도시하는 도면.

도 5는 본 발명에 따른 복조기 방식을 호스팅(hosting)하는데 적합한 수신기 아키텍처를 도시하는 도면.

제안된 수신기 아키텍처는 또한 도 2에 도시된 일반적인 구조를 갖는다. 복조 유닛(201)은 에러 정정 디코딩 유닛(202)에 의해 사용하기 위해, LLR들의 형태로 또는 LLR들의 추정치들로, 소프트 결정들의 스트림을 생성하기 위해 비터비 처리를 사용한다. 비터비 처리에 관련되는 서로 다른 계산들은 상세히 설명되지 않으며, 본 발명의 실시예의 설명을 용이하게 하는 이들 계산들이 이하에 제시된다. 여기에서 사용되는 비터비 처리에 관련되는 상기 계산에 대한 보다 상세한 설명을 위 해서는, 예를 들어 '주파수 선택 패이딩 채널 상의 TCM : 소프트 출력 확률 등화기들의 비교(TCM on frequency-selective fading channels: a comparison of soft-output probabilistic equalizers)', P. Hoeher, GLOBECOM '90., December 1990을 참조하자.

복조 유닛(201)에서 사용되는 비터비 처리의 구현은 우선, 풀 트렐리스(full trellis)의 경우에 대해 설명되고(즉, 서로 다른 채널 탭들(channel taps)과 관련된 전송 비트들에 대한 모든 가설들이 고려됨); 감소된 상태 트렐리스(reduced-state trellis)의 경우는 차후에 설명된다. 풀 트렐리스의 경우에, S로 나타내진 비터비 디코딩을 수행하는데 사용되는 트렐리스에서의 상태들의 수는 2^M×L과 같다. 또한, 트렐리스에서의 주어진 상태는 그것으로 이끄는 2^M개의 "합병 상태들(merging states)"을 갖는다.

심볼(r_k)이 수신될 때, 트렐리스에서의 서로 다른 상태와 연관된 메트릭들은 다음 수식에 따라 업데이트된다.

주어진 변조(M)에 대해, 전송된 정보 심볼들에 대한 가설들의 세트

와 각 상태 인덱스(state index)(m) 사이의 H(m)로 나타내진 1 대 1 관계가 존재한다는 것에 유의하자. H는 상기 세트 {0,...,S-1}로부터의 값을 L-1 복소수들의 세트에서의 값으로 매핑하는 함수이다.

또한, 알고리즘에 의해 생성된 소프트 결정들을 변경하지 않고 이러한 업데이트에 서로 다른 상태들에 대해 일정한 임의의 값을 더하거나 빼는 것이 가능하다는 것에 유의하자. 이러한 접근법은 제안된 수신기 아키텍처가 계산 복잡성을 줄이기 위해 고정점 수 표시(fixed-point number representation)를 사용하여 구현될 때 사용될 수 있다.

후보 메트릭들 χ_m ^k+1(i)은 아래의 반복식(recursive equation)으로, 상태 메트릭들을 사용하여 앞의 반복으로부터 계산된다.

여기에서, p(m,i) {0≤m≤S-1;0≤i≤2^M-1}는 M(D^-1(i))과 동일한 가설 전송 복소 심볼(hypothesis transmitted complex symbol:

)에 대응하는 경로에서 인덱스(m)를 갖는 상태로 이끄는 상기 상태의 인덱스이다.

브랜치 메트릭들(branch metrics)은 아래의 수식을 사용하여 계산된다.

풀 트렐리스 접근법이 사용되므로, 상기한 브랜치 메트릭 계산에 사용되는 가설 샘플들(

)은 브랜치 메트릭이 상호접속하는 상태들 p(m,i) 및 m으로부터 취해진다.

상기 수식에서 설명된 브랜치 메트릭은 다른 방식으로 계산될 수 있음에 유 의하자. 예를 들어, 전송 블록에 영향을 미치는 노이즈의 통계적인 분포의 인지 또는 추정에 기초하여, 브랜치 메트릭의 계산을 수정하는 것이 가능하다.

전송된 비트들 {d_M×(k-L+1),...,d_{M×(k-L+1)+M-1}}의 세트에 대한 LLR는 아래의 수식을 사용하여 계산된다.

비터비 처리를 위해서 위에서 제공된 다양한 계산들은 '주파수 선택 패이딩 채널들 상의 TCM : 소프트 출력 확률 등화기들의 비교(TCM on frequency-selective fading channels: a comparison of soft-output probabilistic equalizers), P. Hoeher, GLOBECOM '90., December 1990에서 제공되는 종래 접근법의 한 가지 가능한 구현에 대응한다. LLR이 계산될 수 있는 방식에 대한 여러 가지 변형예들이 이하에서 설명된다.

LLR λ_M×(k-L+1)+b만을 계산하기 위한 앞의 수식은 디코딩되는 비트(d_b)에 대한 결정들 D_b ^-1(i)= 0 및 D_b ^-1(i) = 1에 대응하는 최대 후보 메트릭들(χ_m ^k+1(i))을 사용한다. LLR는 결정 1에 대응하는 모든 메트릭들을 우선 그룹짓고, 이어서, 결정 0에 대응하는 모든 메트릭들을 그룹짓게 하여, 그 차를 계산함으로써 개선될 수 있다. 이것은 아래의 변형된 수식에서 볼 수 있다.

f는 입력으로서 S×2^M-1 후보 메트릭들을 취하여 단일 값을 돌려(return)주는 함수이다. 비선형 처리 단계는 단순한 합산 보다는 각 그룹 내의 메트릭들의 조합(함수 f를 사용함)을 위해 사용될 수 있다. 메트릭 조합 함수(f)의 한 가지 가능한 구현은 아래와 같다.

여기서, σ는 예컨대 수신 신호에서 노이즈의 전력의 추정치로부터 유도될 수 있는 상수이다. 상기 메트릭 조합 함수의 계산은 아래 수식을 반복적으로 사용함으로써 효율적으로 구현될 수 있음에 유의하자.

log(e^a+e^b) = max(a,b)+log(1+e^{min(a,b)-max(a,b)})

어떤 후보 메트릭들이 수식

(여기서, 0≤m≤S-1)에 따른 상태 메트릭들로 되는지를 선택하는 데 이루어진 결정들은 앞에서 설명한 두 가지 방법들 중 하나를 사용하여 생성된 "최초(initial)" LLR들을 "강화된(enhanced)" LLR들로 수정하는데 사용될 수 있다.

최초 LLR들을 생성하는데 필요한 상태 메트릭들의 계산시에 행해진 결정들은 결정 히스토리에 저장된다. 주어진 상태 메트릭 γ_m(k+1)에 대해, 결정 히스토리에 저장된 정보는 아래 수식에 의해 주어지는 바와 같이, 상기 결정이 대응하는 변조된 심볼(i)이다.

일단 결정 히스토리가 전체 수신 블록 {r_k}_k∈{1,..,C}에 대해 축적(accumulate)되면, 전송된 변조 심볼들의 가장 가능성 있는 시퀀스에 대응하는 경로를 도출하기 위해 결정 히스토리의 도움으로 상기 블록을 나타내는 트렐리스를 통해 역추적하는 것이 가능하다. 각각의 역추적 단계는 전송된 비트들의 세트

의 추정치를 차례로 생성하는 변조된 심볼(c_k)의 추정치를 생성한다. 최초 LLR들은 순방향 계산 단계(forward computation phase)에서 k의 오름차순으로 생성되고, 반면에 역추적 처리 동안, 추정 전송된 비트들

는 k의 내림차순으로 생성되는 것에 유의하자.

트렐리스가 알려진 상태로 종결되면, 역추적 처리는 이러한 알려된 상태로부터 시작하여 수행될 수 있다. 한편, 트렐리스가 상기 상태들 중 임의의 상태에서 동일한 확률들로 끝날 수 있다면, 역추적은 가장 가능성 있는 것으로 상태 메트릭들이 지시하는 상태로부터 수행될 수 있다.

역추적 계산들이 수행되기 전에 전체 버스트(burst)의 트렐리스 처리의 완료를 기다릴 필요가 없다는 것에 또한 유의하자. 역추적 처리는 앞서 언급한 순방향 계산 단계 동안 임의의 지점에서 수행될 수 있다. 역추적 처리가 수행되는 지점의 선택은 메모리 요구사항들이 계산 복잡도에 대해 균형을 이루게 한다.

순방향 단계 동안 계산된 최초 LLR λ_M×(k-L+1)+b 는

로 나타내진 강화된 LLR을 생성하기 위해 역추적 처리로부터 도출된 추정 전송된 비트들

와 조합된다.

최초 LLR 값들을 역추적 동작에 의해 생성된 비트 결정들

과 조합함으로써, 강화된 LLR들은 정확도를 개선한다. 비트 결정들

가 전체 버스트의 처리로부터 생성되므로, 강화된 LLR 값들은 최초 LLR 값이 사용하지 않는 수신 신호에 임베딩된 용장 정보(redundant information)를 사용한다. 더욱이, 역추적 및 LLR 변조 처리들에 의해 야기된 복잡도 및 메모리 요구사항들의 증가는 매우 제한된다.

역추적 처리 동안에 추정된 전송 비트들과 최초 LLR들의 조합을 위해 서로 다른 접근법들이 선택될 수 있다. 두 개의 가능한 접근법들이 이하에서 설명된다.

한가지 접근법에서, 강화된 LLR들은 아래의 규칙을 사용하여 생성된다.

이러한 조합 방법이 사용될 때, 업데이트된 LLR 값들의 기호(sign)는 항상 MLES 솔루션에 대응한다. 그러므로, 제안된 이러한 접근법은 용장이 에러 정정에 의해 제공되지 않거나 거의 제공되지 않을 때 매우 양호한 수행성능을 제공한다. 예를 들어, GPRS 및 E-GPRS 시스템들에서, 에러 정정에 의해 제공된 용장의 수준이 변하고, 이러한 접근법은 약한 전송 모드들이 양호한 수행성능을 갖는 것을 보장한다.

또 다른 접근법에서, 강화된 LLR들은 아래의 규칙을 사용하여 생성된다.

상술한 강화된 LLR들을 생성하는 두 가지 방법들에서, 추정된 비트

와 강화된 LLR들의 부호 사이의 연관 규칙은 수신기에 의해 사용되는 결정 컨벤션(decision convention)을 매칭시키기 위해 변경될 수 있다.

도 3은 최초 LLR들로부터 강화된 LLR들의 생성시에 포함되는 서로 다른 처리 단계들을 제시한다. 상태 메트릭 업데이트 유닛(301)은 상기 상태들로 이끄는 브랜치들(branches)의 후보 메트릭들의 최대치를 사용하여 상태 메트릭들 γ_m(k+1)을 계산한다. 이들 상태 메트릭들의 업데이트 계산의 일부로서, 다양한 후보 메트릭들 χ_m ^k+1(i) 및 서로 다른 최선의 후보 메트릭 인덱스들 Γ_m(k+1)이 앞에서 설명한 바와 같이 생성된다. 후보 메트릭들 χ_m ^k+1(i)은 최초 LLR들λ_M×(k-L+1)+b 을 도출하기 위해 유닛(302)에 의해 사용된다. 일단 계산되면, 최초 LLR들은 LLR 메모리(304)에 저장된다. 유사하게, 브랜치 메트릭 인덱스들 Γ_m(k+1)은 경로 히스토리 결정 메모리(303)에 저장된다. 이어서, 역추적 지점에 도달할 때(예를 들어 전송 블록의 종료시에), 최초 LLR들은, 상술한 규칙들 중 하나를 사용하여, 강화된 LLR들

을 도출하기 위해서 역추적 처리로부터 도출된 결정

과 함께 유닛(305)에서 조합된다. 비록, 하드웨어의 개별 조각으로서 유닛들(301 내지 305)을 이용하는 것이 가능하지만, 유닛들(301,302,305)이 마이크로프로세서와 연관된 단일 메모리에 의해 작동되는 메모리들(303,304)의 기능들을 갖고 마이크로프로세서에 의한 실행을 위해 소프트웨어 요소들로서 구현되는 것이 더 가능성이 있다.

앞서 상술한 바와 같이, 제안된 수신기 아키텍처의 복조 단계는 풀 트렐리스보다는 감소된 상태(reduced-state)의 비터비 처리를 이용할 수 있다. 긴 전파 채널들(여기서 L은 크다) 또는 고차 변조 방법들(high-order modulation schemes)을 이용하는 통신 시스템(즉, M이 큼)에 대해, 풀 트렐리스 접근법의 구현 복잡도는 종종 상당하다. 예를 들어, 8-PSK 변조를 이용하는 E-GPRS 시스템에서, 비교적 낮은 지연 확산을 갖는 채널들에 대해서도, 상태들의 총 수는 이동 수신기에서 효율적으로 구현되는데 너무나 크다. 수신기에서 처리될 상태들의 수를 줄이기 위해서 다른 접근법들이 과거에 제안되었다. 일반적으로, 감소된-상태(reduced-state) 처리로 언급되는 이들 접근법들은 예를 들어, 지연된 결정 피드백 시퀀스 등화기(DDFSE; 예를 들어, 에이. 듀얼-핼렌(A. Duel-Hallen), 씨. 히가드(C. Heegrad)의 '지연된 결정-피드백 시퀀스 추정(Delayed decision-feedback sequence estimation)', IEEE Trans. on Communications, Vol. 37, Issue 5, May 1989를 참조) 및 감소된 상태 시퀀스 추정기(RSSE; 예를 들어, 엠.비. 에유보그루(M.V. Eyuboglu), 에스.유.에이치. 쿼레쉬(S.U.H. Qureshi)의 '심볼간 간섭 채널들의 코딩된 변조를 위한 감소된-상태 시퀀스 추정(Reduced-state sequence estimation for coded modulation of intersymbol interference channels)', IEEE Journals on Selected Areas in Communications, Volume:7, Issue:6, Aug. 1989))을 포함한다.

비트 결정

이 강화된 LLR들을 생성하는데 사용되는 DDFSE 아키텍처가 이하에서 설명된다. 하지만, 전송된 비트들에 대해 하드 결정들을 이용하여 LLR들을 수정하기 위한 이러한 문헌에서 설명되는 방법들의 원리들은, RSSE와 같은, 다른 감소된-상태 비터비 처리 아키텍처들을 이용하여 수신기들에 또한 적용될 수 있음이 이해될 것이다.

DDFSE 수신기 아키텍처에서, 상태 감소(state reduction)는 채널을 두 개의 섹션들로 분할함으로써 달성된다. 채널의 제 1 섹션(길이 L_f를 가짐)은 풀 상태 접근법(full-state approach)과 유사한 방식으로 처리된다. 하지만, 채널의 나머지(길이 L_r를 가짐, L=L_f+L_r)에 대해, 모든 가능한 가설들을 테스트하기보다는, 앞의 결정들로부터 도출된 변조 심볼들이 사용된다. 이 방법을 사용하여, 트렐리스 처리가 수행되는 상태들의 수는 2^M×(L-1)에서 2^M×(Lf-1)로 감소된다. 상태들의 수에 있어서의 이러한 변화를 반영하기 위해, 브랜치 메트릭 계산들은 아래와 같이 변형될 필 요가 있다.

상기 수식으로부터, 제 1 L_f 탭들을 포함하는 계산들이 풀(full) 트렐리스 접근법에서 수행된 것과 동일하다는 것을 볼 수 있다. 하지만, 마지막 L_r 탭들에 대해, 가설 심볼들

는 하드 결정 심볼들

에 의해 교체된다. 이들 하드 결정 심볼들은 후보 메트릭들의 선택 동안 취해진 결정들을 이용하여 생성된다. 하드 결정 심볼들은, 트렐리스에서 각 상태와 연관되고, γ_m(k+1)을 결정할시에 포함된 선택이

를 결정하도록 상태 메트릭들이 업데이트됨에 따라 업데이트된다. 각각의 하드 결정 심볼

는 M 비트 결정들 d_{M ×(k-u+1)+b}｜b∈{0,..,M-1}과 유일하게 연관된다. 브랜치 메트릭들은 최초 LLR들 λ_M×(k-L+1)+b 을 생성하기 위해 초기에 설명된 방법들 중 하나에서 사용된다.

γ_m(k+1)는 어떠한 상태가 가장 수정될 듯한지를 추론하기 위해 모든 m에 대해 비교된다. 하드 결정 심볼들

, 여기서 u∈{L_f,...,L_f + L_r - 1}인 세트는 상기한 상태에 고유하다(inherent). 상기 세트에서의 하드 결정 심볼

는 M 비트 결정 d_{M ×(k-L+1)+b}｜b∈{0,..,M-1}에 대응한다. 이들 비트 결정들은, 비트 결정 들을 최초 LLR 값들과 조합하기 위해 풀 트렐리스 접근법에 사용된 방법들이 DDFSE아키텍춰에서 동일하게 사용될 수 있으므로, 예컨대 상술한 두 개의 규칙들 중 하나를 사용하여 강화된 LLR들

을 도출하기 위해 후보 메트릭들 χ_m ^k+1(i)부터 추정된 최초 LLR들과 조합된다.

앞 문단에서, 세트

의 가장 앞의 항

(여기서 u∈{L_f,...,L_f + L_r - 1})는 강화된 LLR들

을 생성하는데 사용된다. 하드 결정들

의 세트(여기서 u∈{L_f,...,L_f + L_r - 1})는 브랜치 메트릭 계산들을 수행하기 위해 저장될 필요가 있는 가장 작은 하드 결정들의 세트이다. 그러므로, 강화된 LLR들을 생성하기 위해 이 세트로부터 하드 결정들을 사용함으로써, 수신기에 대한 메모리 요구사항들은 최소로 유지된다. 하지만, 수신기에 저장되는 정보의 양을 증가시킴으로써, 오래된 하드 결정 심볼들과 최초 LLR 추정치들을 조합하는 것이 가능하다. 이를 수행함으로써, 강화된 LLR 값들의 정확도는 향상될 수 있다. 하지만, 이것은 강화된 LLR들의 생성 시에 큰 처리 지연을 도입시킨다.

풀 상태와 감소된 상태 수신기 아키텍처들을 위해 수행된 처리 사이의 주요한 차는 하드 결정들이 생성되는 방식에 있다. 풀 트렐리스 수신기 아키텍처에서, 모든 브랜치 메트릭 결정들은, 완전한 전송 블록이 하드 결정들을 도출하기 위해 처리되면 역추적 동작이 수행될 수 있도록 저장된다. 감소된 상태 수신기 아키텍처에서, 하드 결정들은 최초 LLR들이 생성됨에 따라 이용가능하게 되고, 그에 따라, 최초 LLR 생성이 진행중인 동안에 강화된 LLR들이 생성될 수 있다. 이것은 어떠한 명백한 역추적 동작도 감소된 상태 수신기 아키텍처에 대해 요구되지 않는다는 것을 의미한다. 하지만, 가장 가능성 있는 γ_m(k+1)와 연관된 하드 심볼 결정들

의 세트가 부분적인 역추적과 유사하다는 점에 유의하자. 또한, 큰 경로 히스토리 메모리를 필요로 하지 않는다. 최종 L_r 하드 결정 심볼들

만이 각 상태에 대해 저장될 필요가 있다.

하지만, 최종 L_r 결정 심볼들을 넘어 뒤로 연장하는 결정 심볼들의 시퀀스가 각 상태에 대해 저장되는 수신기 아키텍처를 사용하는 것이 가능하다. 이것은 이러한 시퀀스에 의해 나타내진 부분적인 역추적이 시간적으로 먼저 뒤로 연장한다는 것을 의미한다. 공지된 바와 같이, 역추적 동작이 더 뒤로 진행하면 할 수록, 그 결과의 신뢰도는 높아진다. 그러므로, 이러한 시퀀스의 "조기(early)" 종료를 향한 하드 결정 심볼들은 시퀀스가 시간적으로 보다 뒤로 연장할수록 보다 더 신뢰할 수 있게 된다. 그러므로, 하드 심볼 결정들의 시퀀스 길이를 연장시킴으로써, 강화된 LLR들의 생성시에 보다 신뢰할 만한 심볼 결정들을 이용하기 위한 가능성(opportunity)이 생긴다. 하지만, 상태들에 부속된 심볼 결정들의 시퀀스들을 길게 함으로써, 요구된 메모리의 양을 증가시키고, 트렐리스 처리 전 경과하는(elapse) 지연은 주어진 최초 LLR을 강화된 LLR에 적응시키기 위해 요구되는 하드 비트 결정을 생성한다.

도 4는 상술한 DDFSE 아키텍처를 구현하기 위해 사용될 수 있는 감소된 상태 처리를 위한 수신기 아키텍처를 제시한다. 상태들에 부속된 상태 메트릭들 γ_m(k+1) 및 과거의 결정 심볼들

의 세트들은 유닛(401)에 의해 업데이트된다. 상태 메트릭들 업데이트 계산의 일부로서, 서로 다른 후보 메트릭들 χ_m ^k+1(i)이 생성된다. 이들 후보 메트릭들은 초기 LLR들 λ_{M×(k- Lf +1)+b}을 도출하기 위해 유닛(402)에 의해 사용된다. 이들 최초 값들은, 트렐리스 상태가 최상의 메트릭임을 추론하는 것으로부터 얻어진 심볼 결정

과 연관된 비트 결정들과 유닛(403)에서 조합된다. 이 조합의 결과로서, 업데이트된 LLR들

가 생성된다.

감소된 상태 접근법을 위한 제안된 수신기 아키텍처는 최초 LLR들 및 최상의 후보 메트릭 인덱스들 Γ_m(k+1)에 대한 어떠한 메모리 저장도 요구하지 않는다. 제안된 수신기 아키텍처만이 상태 메트릭들(비터비 처리를 위한 경우에서 처럼) 및 과거의 결정 심볼들

에 대해 저장을 요구한다. 각각의 상태에 대해, 맨 뒤의 L_r 결정 심볼들만이 저장될 필요가 있다. 그러므로, 과거의 결정 심볼들의 저장을 위한 전체 메모리 요구사항들은 2^{Lf × Lr ×M} 만큼 작게 감소될 수 있다. 이것은 풀 상태 비터비 처리 아키텍처들을 위해 요구되는 것보다 상당히 낮다.

과거의 결정 심볼들

이 각 트렐리스 상태에 대해 저장되는 방식을 신 중히 선택함으로써, 심플한 비트-시프트(bit-shift) 및 비트-마스크(bit-mask) 동작들만을 사용하여 이들 심볼들의 업데이트를 구현하는 것이 가능하다는 것을 또한 이해할 것이다.

본 명세서의 도입부에서 나타낸 바와 같이, 메트릭들 및 소프트 결정들을 조작하기 위해 본 발명에 따라 설명된 루틴들(routines)은 예컨대, 무선 통신 네트워크의 기지국 또는 이러한 네트워크에서 사용하기 위한 이동 전화기에서 구현될 수 있다. 도 5는 본 발명이 구현될 수 있는 이동 전화기, 기지국, 또는 유사한 수신기를 나타낼 수 있는 일반적인 구조를 도시한다. 수신기(501)는 무선 신호들을 획득하기 위한 안테나(502), RF 섹션(503), 아날로그-디지털 변환(ADC) 섹션(504), 데이터 처리기(505), 및 메모리(506)를 포함한다. 실제로, 수신기는 많은 다른 요소들을 포함하지만, 본 발명을 구현하기 위해 설명을 필요로 하는 것만이 도시된다.

안테나(502)에서 수신된 신호들은 RF 섹션(503)에서 주파수에 있어 다운-컨버트(down-convert)되어 증폭된다. 이어서, 신호들은 ADC 섹션(504)에 의해 디지털 신호들로 변환되어, 처리기(505)로 보내진다. 처리기(505)는 요구된 바와 같은 신호 값들 및 다른 데이터의 저장을 제공하도록 메모리(506)에 의존하여, 획득된 신호들의 정보 페이로드(information payload)를 추출하여 사용하기 위해 필요한 동작을 수행한다. 처리기(505)는 도 3 및 도 4에 설명된 것과 같은, 소프트 결정들 및 메트릭들을 조작하기 위한 본 발명에 따른 상술한 루틴들을 담당한다.

상술한 설명에서, 본 발명은 등화를 구현하는 복조 기술의 환경 내에서 설명되었다. 하지만, 본 발명은 콘볼루션으로 인코딩된 신호들의 디코딩에 동일하게 적 용가능하고, 그 경우에 중심 변화는 각 트렐리스 상태를 정의하는 심볼 메모리가 더 이상 전파 채널 메모리에 무관하고, 대신에 신호의 콘볼루션 코딩을 달성하기 위해 사용되는 메모리 장치와 관련되는 것임이 숙련자들에게는 명백하다.

Claims (18)

1. 일련의 비트들을 포함하는 전송 신호에 대응하는 수신 신호를 조작하기 위한 신호 처리 장치로서,

   트렐리스(trellis)로 배열된 상태들에 대한 후보 메트릭들(metrics)을 생성하고, 상기 상태들에 대한 메트릭들을 제공하도록 상기 후보 메트릭들 중에서 선택을 하기 위해 비터비 알고리즘(Viterbi algorithm)을 사용하여 상기 수신 신호를 처리하기 위한 수단,

   상기 후보 메트릭들로부터 상기 일련의 비트 중 하나의 비트에 대한 최초 소프트 결정(initial soft decision)을 생성하기 위한 수단,

   상기 비트의 수신에 대응하는 메트릭 선택으로부터 상기 비트에 대한 하드 결정(hard decision)을 생성하기 위한 수단, 및

   상기 비트에 대한 강화된 소프트 결정(enhanced soft decision)을 생성하기 위해 상기 하드 결정에 의존하는 방식으로 상기 최초 소프트 결정을 수정하기 위한 수단을 포함하되,

   상기 최초 소프트 결정을 수정하기 위한 수단은 상기 최초 소프트 결정의 기호(sign)를 수정할 수 있는 것을 특징으로 하는 신호 처리 장치.
2. 제 1 항에 있어서, 상기 최초 소프트 결정을 생성하기 위한 수단은 상기 최초 소프트 결정을 나타내도록 상기 후보 메트릭들로부터 로그 우도비(log likelihood ratio)를 결정하기 위한 수단을 포함하는, 신호 처리 장치.
3. 제 1 항 또는 제 2 항에 있어서, 상기 하드 결정을 생성하기 위한 수단은 상기 트렐리스를 통한 메트릭들의 계산시에 행해진 메트릭 선택들의 결정 히스토리(decision history)를 저장하기 위한 수단 및 상기 하드 결정을 생성하기 위해 상기 결정 히스토리를 통해 역추적하기 위한 수단을 포함하는, 신호 처리 장치.
4. 제 1 항 또는 제 2 항에 있어서, 메트릭들을 생성하기 위해 상기 트렐리스를 처리하기 위한 수단은, 상기 트렐리스를 통한 이동시에 행해진 메트릭 선택들이 상기 트렐리스를 따라 메트릭들을 더 계산하기 위한 심볼 결정들로서 취급되는 감소된 상태 기술(reduced-state technique)을 이용하고, 상기 하드 결정을 생성하기 위한 수단은 상기 하드 결정을 제공하기 위해 상기 심볼 결정들 중 하나를 선택하기 위한 수단을 포함하는, 신호 처리 장치.
5. 제 1 항 또는 제 2 항에 있어서, 상기 최초 소프트 결정을 수정하기 위한 수단은, 상기 하드 결정의 상태를 조건으로 하여, 상기 강화된 소프트 결정을 위해 수개의 값들 중 하나를 선택하기 위한 수단을 포함하는, 신호 처리 장치.
6. 제 1 항 또는 제 2 항에 있어서, 상기 최초 소프트 결정을 수정하기 위한 수단은, 상기 최초 소프트 결정의 극성(polarity)을 조건으로 하여, 상기 강화된 소프트 결정을 위해 수개의 값들 중 하나를 선택하기 위한 수단을 포함하는, 신호 처리 장치.
7. 일련의 비트들을 포함하는 전송 신호에 대응하는 수신 신호를 조작하는 신호 처리 방법으로서,

   트렐리스로 배열된 상태들에 대한 후보 메트릭들을 생성하고, 상기 상태들에 대한 메트릭들을 제공하도록 상기 후보 메트릭들 중에서 선택을 하기 위해 비터비 알고리즘을 사용하여 상기 수신 신호를 처리하는 단계,

   상기 후보 메트릭들로부터 상기 일련의 비트 중 하나의 비트에 대한 최초 소프트 결정을 생성하는 단계,

   상기 비트의 수신에 대응하는 메트릭 선택으로부터 상기 비트에 대한 하드 결정을 생성하는 단계, 및

   상기 비트에 대한 강화된 소프트 결정을 생성하기 위해 상기 하드 결정에 의존하는 방식으로 상기 최초 소프트 결정을 수정하는 단계를 포함하고,

   상기 최초 소프트 결정을 수정하는 단계는, 상기 최초 소프트 결정의 기호(sign)가 수정될 수 있는 것을 특징으로 하는, 신호 처리 방법.
8. 제 7 항에 있어서, 상기 최초 소프트 결정을 생성하는 단계는 상기 최초 소프트 결정을 나타내기 위해 상기 후보 메트릭들로부터 로그 우도비를 계산하는 단계를 포함하는, 신호 처리 방법.
9. 제 7 항 또는 제 8 항에 있어서, 상기 하드 결정을 생성하는 단계는, 상기 트렐리스를 통해 메트릭들을 계산할 시에 행해진 메트릭 선택들의 결정 히스토리를 저장하는 단계 및 상기 하드 결정을 생성하기 위해 상기 결정 히스토리를 통해 역추적하는 단계를 포함하는, 신호 처리 방법.
10. 제 7 항 또는 제 8 항에 있어서, 메트릭들을 생성하기 위해 상기 트렐리스를 처리하는 단계는, 상기 트렐리스를 통한 이동시에 행해진 메트릭 선택들이 상기 트렐리스를 따라 메트릭들을 더 계산하기 위한 심볼 결정들로서 취급되는 감소된 상태 기술(reduced-state technique)을 이용하고, 상기 하드 결정을 생성하는 단계는 상기 하드 결정을 제공하기 위해 상기 심볼 결정들 중 하나를 선택하는 단계를 포함하는, 신호 처리 방법.
11. 제 7 항 또는 제 8 항에 있어서, 상기 최초 소프트 결정을 t수정하는 단계는, 상기 하드 결정의 상태를 조건으로 하여, 상기 강화된 소프트 결정을 위해 수개의 값들 중 하나를 선택하는 단계를 포함하는, 신호 처리 방법.
12. 제 7 항 또는 제 8 항에 있어서, 상기 최초 소프트 결정을 수정하는 단계는, 상기 최초 소프트 결정의 극성을 조건으로 하여, 상기 강화된 소프트 결정을 위해 수개의 값들 중 하나를 선택하는 단계를 포함하는, 신호 처리 방법.
13. 삭제
14. 삭제
15. 삭제
16. 제 1 항 또는 제 2 항에 있어서, 상기 신호 처리 장치는, 전화기 또는 기지국인 것을 특징으로 하는 신화 처리 장치.
17. 삭제
18. 삭제

Images