KR101194827B1 - Cording data device and method for processing parallel data - Google Patents

Cording data device and method for processing parallel data Download PDF

Info

Publication number
KR101194827B1
KR101194827B1 KR1020050113581A KR20050113581A KR101194827B1 KR 101194827 B1 KR101194827 B1 KR 101194827B1 KR 1020050113581 A KR1020050113581 A KR 1020050113581A KR 20050113581 A KR20050113581 A KR 20050113581A KR 101194827 B1 KR101194827 B1 KR 101194827B1
Authority
KR
South Korea
Prior art keywords
parallel
data
module
fec
processing module
Prior art date
Application number
KR1020050113581A
Other languages
Korean (ko)
Other versions
KR20070055170A (en
Inventor
김성기
김훈
이한림
황성택
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050113581A priority Critical patent/KR101194827B1/en
Publication of KR20070055170A publication Critical patent/KR20070055170A/en
Application granted granted Critical
Publication of KR101194827B1 publication Critical patent/KR101194827B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words

Abstract

본 발명에 따른 병렬 데이터 처리가 가능한 데이터 부호화 장치 및 방법은 직렬 데이터를 적어도 하나 이상의 병렬 데이터로 분할하여 출력하는 다중화 모듈; 상기 다중화 모듈을 통해 분할된 각각의 병렬 데이터를 각각 병렬 FEC 처리하여 출력하는 병렬 FEC 처리 모듈; 상기 병렬 FEC 처리 모듈로부터 출력되는 각각의 병렬 데이터를 각각 프리코딩하여 출력하는 병렬 프리코딩 처리 모듈; 및 병렬 프리코딩 처리 모듈과 각각 연결되며, 병렬 데이터를 직렬 데이터로 병합시켜 출력하는 역다중화 모듈을 포함하는 것으로, 각각 병렬 구조를 사용할 경우에 비해 다중화/역다중화 구성의 사용 개수를 줄일 수 있을 뿐만 아니라, 외부 제어신호를 사용하여 FEC 기능과 프리코더 기능만을 독립적으로 운영할 수 있게 됨으로서 여러 응용 분야에 사용할 수 있는 것이다.

Figure R1020050113581

A data encoding apparatus and method capable of parallel data processing according to the present invention include a multiplexing module for dividing serial data into at least one parallel data and outputting the divided data; A parallel FEC processing module configured to output parallel FEC processing of each parallel data divided by the multiplexing module; A parallel precoding processing module for precoding and outputting respective parallel data output from the parallel FEC processing module; And a demultiplexing module, which is connected to the parallel precoding processing module and merges and outputs the parallel data into serial data, respectively, to reduce the number of use of the multiplexing / demultiplexing configuration compared to the case of using the parallel structure. In addition, it is possible to operate only the FEC function and the precoder function independently using an external control signal, which can be used for various applications.

Figure R1020050113581

Description

병렬 데이터 처리가 가능한 데이터 부호화 장치 및 방법{Cording data device and method for processing parallel data} Data encoding apparatus and method capable of parallel data processing {Cording data device and method for processing parallel data}

도 1은 본 발명의 일 실시예에 따른 병렬 데이터 처리가 가능한 데이터 부호화 장치를 나타낸 기능블록도. 1 is a functional block diagram showing a data encoding apparatus capable of parallel data processing according to an embodiment of the present invention.

도 2는 본 발명의 다른 실시예에 따른 병렬 데이터 처리가 가능한 데이터 부호화 장치의 구성을 나타낸 기능블록도.2 is a functional block diagram showing a configuration of a data encoding apparatus capable of parallel data processing according to another embodiment of the present invention.

도 3은 본 발명의 따른 병렬 데이터 처리가 가능한 데이터 부호화 방법을 나타낸 플로우차트이다. 3 is a flowchart illustrating a data encoding method capable of parallel data processing according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 다중화 모듈 200 : 병렬 FEC 코딩 모듈100: multiplexing module 200: parallel FEC coding module

300 : 병렬 프리코딩 처리 모듈 400 : 역다중화 모듈300: parallel precoding processing module 400: demultiplexing module

500 : 스위칭모듈 510 : 제 1 스위칭부500: switching module 510: first switching unit

520 : 제 2 스위칭부 530 : 제 3 스위칭부520: second switching unit 530: third switching unit

540 : 제어모듈540: control module

본 발명은 병렬 데이터 처리가 가능한 데이터 부호화 장치 및 방법에 관한 것이다. The present invention relates to a data encoding apparatus and method capable of parallel data processing.

광 전송 속도가 높아짐에 따라 전송 품질을 향상시키기 위해 FEC(Forward Error Correction) 코드의 사용 빈도가 증가하고 있다. As optical transmission speeds increase, the use of forward error correction (FEC) codes is increasing to improve transmission quality.

현재 FEC는 전기적으로 구현되어 있기 때문에 높은 속도의 데이터를 처리하기 위해서는 FEC를 병렬로 구현해야 한다. Because FEC is currently implemented electrically, FEC must be implemented in parallel to process high data rates.

그 뿐만 아니라, 광 전송 속도 또한 높아에 따라 듀오바이너리(Duobinary) 변조, RZ-AMI(Return to Zero - Alternating Mark Inversion) 변조, DPSK(Differential Phase Shift Keying) 변조 및 DQPSK(Differential Quadrature Phase Shift Keying) 변조 방식 사용해야 하고 상기와 같은 특정 변조 방식을 사용하기 위해서는 반드시 프리코더를 사용해야 한다. In addition, as optical transmission rates increase, Duobinary modulation, Return to Zero-Alternating Mark Inversion (RZ-AMI) modulation, Differential Phase Shift Keying (DPSK) modulation, and Differential Quadrature Phase Shift Keying (DQPSK) modulation The precoder must be used in order to use the specific modulation scheme as described above.

그러나, 종래의 FEC 코드 및 프리코더는 데이터의 전송 속도가 높아질 경우 단일 구조로는 많은 양의 데이터를 처리할 수 없기 때문에 병렬 구조를 가져야만 한다. However, the conventional FEC code and precoder should have a parallel structure because a single structure cannot process a large amount of data when the data transmission rate is high.

따라서, 데이터 전송 속도가 높아지게 될 경우, 종래의 FEC 코드 및 프리코더는 직렬 데이터를 병렬 데이터로 변환시켜 주는 다중화 모듈과, 상기 다중화 모듈을 통해 출력되는 병렬 데이터를 각각 처리하기 위한 병렬 구조의 FEC 코드가 각 각 매칭되어 연결되어 있으며, 상기 병렬 구조의 FEC 코드로부터 출력되는 병렬 데이터를 직렬 데이터로 변환시켜 주는 역다중화 모듈로 이루어진 병렬 FEC 모듈과, 직렬 데이터를 병렬 데이터로 변환시켜 주는 다중화 모듈과, 상기 다중화 모듈을 통해 출력되는 병렬 데이터를 각각 프리코딩 하기 위한 병렬 구조의 프리코더가 각각 매칭되어 연결되어 있으며 상기 병렬 구조의 프리코더로부터 출력되는 병렬 데이터를 직렬 데이터로 변환시켜 주는 역다중화 모듈로 이루어진 병렬 프리코딩 처리 모듈을 포함하고 있어야 한다. Therefore, when the data transmission rate is increased, the conventional FEC code and the precoder have a multiplexing module for converting serial data into parallel data, and a parallel structure FEC code for processing parallel data output through the multiplexing module. Are each matched and connected, a parallel FEC module comprising a demultiplexing module for converting parallel data output from the FEC code of the parallel structure into serial data, a multiplexing module for converting serial data into parallel data, Parallel precoders for precoding the parallel data output through the multiplexing module are matched and connected, respectively, and a demultiplexing module for converting the parallel data output from the parallel coder into serial data. It includes a parallel precoding processing module The.

여기서, 종래의 프리코더는 입력 데이터 신호와 XOR 출력 신호를 1 데이터 비트만큼 지연시킨 뒤 XOR시킴으로써 원하는 데이터 신호를 만들게 된다. Here, the conventional precoder produces a desired data signal by delaying the input data signal and the XOR output signal by one data bit and then XORing them.

그러나, 전송 속도가 증가함에 따라서 프리코더의 속도도 동시에 증가되어야 하나, 종래의 프리코더는 XOR 게이트와 이의 출력 신호를 1 데이터 비트만큼 시간 지연 시켜 피드백(Feedback)시켜 주는 구조를 사용하게 되는데, 고속의 데이터 신호의 경우 XOR 로직 게이트 자체의 속도의 한계와 게이트 자체가 1 데이터 비트 이상의 시간 지연을 가지기 때문에 프리코더의 구현이 쉽지 않을 뿐만 아니라, 전기 소자의 속도 한계 때문에 병목현상을 야기할 수 있는 문제점이 있었다. However, as the transmission speed increases, the speed of the precoder must also be increased at the same time. However, the conventional precoder uses a structure in which the XOR gate and its output signal are delayed by one data bit and fed back. Is not only easy to implement the precoder because the speed limit of the XOR logic gate itself and the gate itself has a time delay of more than 1 data bit, but also cause a bottleneck due to the speed limit of the electric element. There was this.

따라서, 종래 프리코더의 속도 한계를 극복하기 위해 병렬처리 기법을 사용한 프리코더를 사용하고 하고 있다. Therefore, in order to overcome the speed limitation of the conventional precoder, a precoder using a parallel processing technique is used.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 고속의 데이터를 처리하기 위해 병렬 구조를 갖는 FEC와 프리코더를 집적시킴과 동시에 독립적인 운영이 가능하도록 해주는 병렬 데이터 처리가 가능한 데이터 부호화 장치 및 방법을 제공하는 데 있다. Accordingly, the present invention is to solve the above-mentioned conventional problems, an object of the present invention is to integrate the FEC and the precoder having a parallel structure to process the high-speed data and at the same time to enable independent operation There is provided a data encoding apparatus and method capable of data processing.

상기한 목적을 달성하기 위한 본 발명에 따른 병렬 데이터 처리가 가능한 데이터 부호화 장치의 일 측면에 따르면, 직렬 데이터를 적어도 하나 이상의 병렬 데이터로 분할하여 출력하는 다중화 모듈; 상기 다중화 모듈을 통해 분할된 각각의 병렬 데이터를 각각 병렬 FEC 처리하여 출력하는 병렬 FEC 처리 모듈; 상기 병렬 FEC 처리 모듈로부터 출력되는 각각의 병렬 데이터를 각각 프리코딩하여 출력하는 병렬 프리코딩 처리 모듈; 및 병렬 프리코딩 처리 모듈과 각각 연결되며, 병렬 데이터를 직렬 데이터로 병합시켜 출력하는 역다중화 모듈을 포함한다. According to an aspect of the data encoding apparatus capable of parallel data processing according to the present invention for achieving the above object, a multiplexing module for dividing the serial data into at least one parallel data; A parallel FEC processing module configured to output parallel FEC processing of each parallel data divided by the multiplexing module; A parallel precoding processing module for precoding and outputting respective parallel data output from the parallel FEC processing module; And a demultiplexing module which is connected to the parallel precoding processing module and merges the parallel data into serial data and outputs the serial data.

또한, 상기 별렬 데이터 처리가 가능한 데이터 부호화 장치는 임의의 제어신호에 따라 상기 병렬 FEC 처리 모듈 또는 상기 병렬 프리코딩 처리 모듈을 선택적으로 스위칭하는 제어모듈을 더 포함한다. The data encoding apparatus capable of processing parallel data may further include a control module for selectively switching the parallel FEC processing module or the parallel precoding processing module according to an arbitrary control signal.

상기한 목적을 달성하기 위한 본 발명에 따른 병렬 데이터 처리가 가능한 데이터 부호화 장치의 다른 측면에 따르면, 직렬 데이터를 적어도 하나 이상의 병렬 데이터로 분할하여 출력하는 다중화 모듈; 상기 다중화 모듈을 통해 분할된 각각의 병렬 데이터를 각각 병렬 FEC 처리하여 출력하는 병렬 FEC 처리 모듈; 상기 병렬 FEC 처리 모듈로부터 출력되는 각각의 병렬 데이터를 각각 프리코딩하여 출력하는 병렬 프리코딩 처리 모듈; 병렬 프리코딩 처리 모듈과 각각 연결되며, 병렬 데이터를 직렬 데이터로 병합시켜 출력하는 역다중화 모듈; 및 상기 다중화 모듈과 병렬 FEC 처리 모듈, 상기 병렬 FEC 처리 모듈과 병렬 프리코딩 처리 모듈, 및 병렬 프리코딩 처리 모듈과 역다중화 모듈을 각각 독립적으로 스위칭하는 스위칭 모듈을 포함하는 것이다. According to another aspect of a data encoding apparatus capable of processing parallel data according to the present invention for achieving the above object, a multiplexing module for dividing serial data into at least one parallel data; A parallel FEC processing module configured to output parallel FEC processing of each parallel data divided by the multiplexing module; A parallel precoding processing module for precoding and outputting respective parallel data output from the parallel FEC processing module; A demultiplexing module each connected to the parallel precoding processing module and outputting merged parallel data into serial data; And a switching module for independently switching the multiplexing module and the parallel FEC processing module, the parallel FEC processing module and the parallel precoding processing module, and the parallel precoding processing module and the demultiplexing module, respectively.

그리고, 상기 스위칭 모듈은 FEC 코딩 제어신호가 수신되면 병렬 데이터를 처리하는 상기 다중화 모듈과 상기 병렬 FEC 처리 모듈을 스위칭하는 한편, FEC 코딩 제어신호가 수신되지 않으면 상기 다중화 모듈을 통해 수신되는 병렬 데이터를 바이패스시키는 제 1 스위칭부; FEC 코딩 제어신호가 수신되면 병렬 데이터를 처리하는 상기 병렬 FEC 처리 모듈과 상기 병렬 프리코딩 처리 모듈을 스위칭하고 FEC 코딩 제어신호가 수신되지 않으면 병렬 데이터를 바이패스시키는 상기 제 1 스위칭부와 스위칭하는 한편, 프리코딩 제어신호가 수신되면 상기 제 1 스위칭부 또는 병렬 FEC 처리 모듈과 상기 병렬 프리코딩 처리 모듈과 스위칭하고 프리코딩 제어신호가 수신되지 않으면 상기 제 1 스위칭부 또는 병렬 FEC 처리 모듈을 바이패스키는 제 2 스위칭부; 및 프리코딩 제어신호가 수신되면 상기 병렬 프리코딩 처리 모듈과 상기 역다중화 모듈을 병렬 구조로 스위칭하는 한편, 프리코딩 제어신호가 수신되지 않으면 상기 제 2 스위칭부와 상기 역다중화 모듈을 병렬 구조로 스위칭하는 제 3 스위칭부포함한다. The switching module switches the multiplexing module and the parallel FEC processing module to process parallel data when an FEC coding control signal is received, and converts the parallel data received through the multiplexing module if the FEC coding control signal is not received. A first switching unit to bypass; Switching the parallel FEC processing module and the parallel precoding processing module which process parallel data when an FEC coding control signal is received, and switching with the first switching unit which bypasses the parallel data when no FEC coding control signal is received; And, when a precoding control signal is received, switches between the first switching unit or the parallel FEC processing module and the parallel precoding processing module, and bypasses the first switching unit or the parallel FEC processing module if a precoding control signal is not received. A second switching unit; And when the precoding control signal is received, switches the parallel precoding processing module and the demultiplexing module into a parallel structure, and when the precoding control signal is not received, switches the second switching unit and the demultiplexing module into a parallel structure. It includes a third switching unit.

또한, 상기 스위칭 모듈은 FEC 코딩 제어신호를 제 1 스위칭부와 제 2 스위칭부로 전송하여, 다중화 모듈로부터 전송되는 병렬 데이터가 상기 병렬 FEC 처리모듈을 통해 각각 코딩되도록 스위칭하는 한편, 프리코딩 제어신호를 제 2 스위칭부와 제 3 스위칭부로 전송하여, 상기 병렬 FEC 처리모듈 또는 제 1 스위칭부로부터 전송되는 병렬 데이터가 상기 병렬 프리코딩 처리모듈을 통해 각각 코딩되도록 스위칭하는 제어모듈을 더 포함한다. In addition, the switching module transmits an FEC coding control signal to the first switching unit and the second switching unit so as to switch parallel data transmitted from the multiplexing module to be coded through the parallel FEC processing module, respectively, and to convert a precoding control signal. The control module may further include a control module which is transmitted to the second switching unit and the third switching unit to switch the parallel data transmitted from the parallel FEC processing module or the first switching unit to be coded through the parallel precoding processing module.

상기한 목적을 달성하기 위한 본 발명에 따른 병렬 데이터 처리가 가능한 데이터 부호화 방법의 일 측면에 따르면, 직렬 데이터를 적어도 하나 이상의 병렬 데이터로 분할하여 출력되는 병렬 데이터를 각각 병렬 FEC(Forward Error Correcting) 처리하여 출력하는 단계와; FEC 처리되어 출력되는 각각의 병렬 데이터를 각각 프리코딩(Pre-cording)한 후 직렬 데이터로 병합시켜 출력하는 단계를 포함한다. According to an aspect of a data encoding method capable of processing parallel data according to the present invention for achieving the above object, parallel FEC (Forward Error Correcting) processing for parallel data output by dividing serial data into at least one parallel data respectively Outputting; Pre-cording each parallel data output by FEC processing and then merging them into serial data and outputting the same.

또한, 상기 데이터 부호화 방법은 FEC 코딩 제어신호 또는 프로코딩 제어신호의 수신에 따라 선택적으로 상기 각각의 제어신호에 대응되는 병렬 FEC 처리 또는 프로코딩을 수행하는 단계를 더 포함한다. The data encoding method may further include selectively performing parallel FEC processing or coding corresponding to each of the control signals according to reception of an FEC coding control signal or a coding control signal.

이하, 본 발명에 따른 병렬 데이터 처리가 가능한 데이터 부호화 장치 및 방법에 대한 바람직한 실시예에 대하여 첨부한 도면을 참조하여 상세하게 살펴보기로 한다. 이 때, 아래에서 설명하는 시스템 구성은 본 발명의 설명을 위해서 인용한 시스템으로써 아래 시스템으로 본 발명을 한정하지 않음을 이 분야의 통상의 지식 을 가진 자라면 이해해야할 것이다. Hereinafter, exemplary embodiments of a data encoding apparatus and method capable of parallel data processing according to the present invention will be described in detail with reference to the accompanying drawings. At this time, it will be understood by those skilled in the art that the system configuration described below is a system cited for the description of the present invention and does not limit the present invention to the following system.

본 발명에 따른 병렬 데이터 처리가 가능한 데이터 부호화 장치의 구성을 나타낸 도면으로서, 본 발명에 따른 병렬 데이터 처리가 가능한 데이터 부호화 장치는 다중화 모듈(100), 병렬 FEC(Forward Error Correcting) 처리 모듈(200), 병렬 프리코딩(Pre-Cording) 처리 모듈(300), 및 역다중화 모듈(400)을 포함한다. As a diagram illustrating a configuration of a data encoding apparatus capable of parallel data processing according to the present invention, a data encoding apparatus capable of parallel data processing according to the present invention includes a multiplexing module 100 and a parallel Forward Error Correcting (FEC) processing module 200. , Parallel pre-coding processing module 300, and demultiplexing module 400.

먼저, 상기 다중화 모듈(100)은 외부로부터 입력되는 직렬 데이터를 적어도 하나 이상의 병렬 데이터로 분할하여 상기 병렬 FEC 처리 모듈(200)로 출력한다. First, the multiplexing module 100 divides serial data input from the outside into at least one or more parallel data and outputs the serial data to the parallel FEC processing module 200.

그러면, 상기 병렬 FEC 처리 모듈(200)은 상기 다중화 모듈(100)을 통해 분할된 각각의 병렬 데이터를 각각 병렬 FEC 처리하여 상기 병렬 프리코딩 처리 모듈(300)로 출력한다. Then, the parallel FEC processing module 200 performs parallel FEC processing on each parallel data divided by the multiplexing module 100 and outputs the parallel data to the parallel precoding processing module 300.

이어서, 상기 병렬 프리코딩 처리 모듈(300)은 상기 병렬 FEC 처리 모듈(200)로부터 출력되는 각각의 병렬 데이터를 각각 프리코딩하여 상기 역다중화 모듈(400)로 출력한다. Subsequently, the parallel precoding processing module 300 precodes each parallel data output from the parallel FEC processing module 200 and outputs the parallel data to the demultiplexing module 400.

그러면, 상기 역다중화 모듈(400)는 병렬 프리코딩 처리 모듈(300)과 각각 연결되며, 병렬 데이터를 직렬 데이터로 병합시켜 출력한다. Then, the demultiplexing module 400 is connected to the parallel precoding processing module 300, respectively, and outputs the parallel data merged into serial data.

도 2는 본 발명에 따른 병렬 데이터 처리가 가능한 데이터 부호화 장치의 구성을 나타낸 도면으로서, 본 발명에 따른 병렬 데이터 처리가 가능한 데이터 부호화 장치는 다중화 모듈(100), 병렬 FEC(Forward Error Correcting) 처리 모듈(200), 병렬 프리코딩(Pre-Cording) 처리 모듈(300), 역다중화 모듈(400) 및 스위 칭 모듈(500)을 포함한다. 2 is a diagram illustrating a configuration of a data encoding apparatus capable of parallel data processing according to the present invention. The data encoding apparatus capable of parallel data processing according to the present invention includes a multiplexing module 100 and a parallel Forward Error Correcting (FEC) processing module. 200, a parallel pre-coding processing module 300, a demultiplexing module 400, and a switching module 500.

상기 다중화 모듈(100)은 직렬 데이터를 적어도 하나 이상의 병렬 데이터로 분할하여 상기 스위칭 모듈(500)을 통해 상기 병렬 FEC 처리 모듈(200)로 출력한다. The multiplexing module 100 divides serial data into at least one parallel data and outputs the serial data to the parallel FEC processing module 200 through the switching module 500.

그리고, 상기 병렬 FEC 처리 모듈(200)은 상기 다중화 모듈(100)을 통해 분할된 각각의 병렬 데이터를 각각 병렬 FEC 처리하여 상기 스위칭 모듈(500)로 출력한다. In addition, the parallel FEC processing module 200 performs parallel FEC processing on each parallel data divided by the multiplexing module 100 and outputs the parallel data to the switching module 500.

또한, 상기 병렬 프리코딩 처리 모듈(300)은 상기 스위칭 모듈(500)을 통해 상기 병렬 FEC 처리 모듈(200)로부터 출력되는 각각의 병렬 데이터를 각각 프리코딩하여 상기 스위칭 모듈(500)로 출력한다. In addition, the parallel precoding processing module 300 precodes each parallel data output from the parallel FEC processing module 200 through the switching module 500 and outputs the parallel data to the switching module 500.

그리고, 상기 역다중화 모듈(400)는 상기 병렬 프리코딩 처리 모듈(300)과 상기 스위칭 모듈(500)에 각각 연결되며, 병렬 데이터를 직렬 데이터로 병합시켜 출력한다. The demultiplexing module 400 is connected to the parallel precoding processing module 300 and the switching module 500, respectively, and outputs the parallel data by merging them into serial data.

또한, 상기 스위칭 모듈(500)은 상기 다중화 모듈(100)와 병렬 FEC 처리 모듈(200), 상기 병렬 FEC 처리 모듈(200)과 병렬 프리코딩 처리 모듈(300), 및 병렬 프리코딩 처리 모듈(300)과 역다중화 모듈(400)을 각각 독립적으로 스위칭하며, 상기 제 1 스위칭부(510), 제 2 스위칭부(520) 및 제 3 스위칭부(530)를 포함한다. In addition, the switching module 500 includes the multiplexing module 100 and the parallel FEC processing module 200, the parallel FEC processing module 200 and the parallel precoding processing module 300, and the parallel precoding processing module 300. ) And the demultiplexing module 400 independently, and include the first switching unit 510, the second switching unit 520, and the third switching unit 530.

상기 스위칭 모듈(500)의 제 1 스위칭부(510)는 상기 다중화 모듈(100)을 통해 수신되는 병렬 데이터를 병렬 구조로 상기 병렬 FEC 처리 모듈(200)로 스위칭하며, 상기 다중화 모듈(100)에 접속하기 위한 입력단(1)과, 상기 병렬 FEC 처리 모 듈(200)에 접속하기 위한 제 1 출력단(2)과, 상기 제 2 스위칭부(520)의 제 2 입력단(3)에 접속하기 위한 제 2 출력단(3)을 구비하고 있다. The first switching unit 510 of the switching module 500 switches the parallel data received through the multiplexing module 100 to the parallel FEC processing module 200 in a parallel structure, and to the multiplexing module 100. An input terminal 1 for connection, a first output terminal 2 for connecting to the parallel FEC processing module 200, and a second input terminal 3 for connecting to the second switching unit 520; 2 output stage 3 is provided.

그리고, 상기 스위칭 모듈(500)의 제 2 스위칭부(520)는 상기 병렬 FEC 처리 모듈(200)과 상기 병렬 프리코딩 처리 모듈(300)을 병렬 구조로 스위칭하는 한편, 상기 제 1 스위칭부(510)와 병렬 구조로 스위칭하며, 상기 병렬 FEC 처리 모듈(200)에 접속하기 위한 제 1 입력단(1)과 상기 제 1 스위칭부(510)의 제 2 출력단(3)과 접속하기 위한 제 2 입력단(3)을 구비하고 있으며, 상기 병렬 프리코딩 처리 모듈(300)과 접속하기 위한 제 1 출력단(2)과 상기 제 3 스위칭부(530)의 제 2 입력단(3)에 접속하기 위한 제 2 출력단(4)을 구비하고 있다. The second switching unit 520 of the switching module 500 switches the parallel FEC processing module 200 and the parallel precoding processing module 300 in a parallel structure, and the first switching unit 510. And a second input terminal (1) for connecting to the first input terminal (1) for connecting to the parallel FEC processing module 200 and the second output terminal (3) of the first switching unit (510). 3) a second output terminal (2) for connecting to the first output terminal (2) for connecting to the parallel precoding processing module (300) and the second input terminal (3) of the third switching unit (530) ( 4) is provided.

또한, 상기 스위칭 모듈(500)의 제 3 스위칭부(530)는 상기 프리코더와 상기 역다중화 모듈(400)을 병렬 구조로 스위칭하는 한편, 상기 제 2 스위칭부(520)와 상기 역다중화 모듈(400)을 병렬 구조로 스위칭하며, 상기 병렬 프리코딩 처리 모듈(300)에 접속하기 위한 제 1 입력단(1)과 상기 제 2 스위칭부(520)의 제 2 출력단(4)에 접속하기 위한 제 2 입력단(3)을 구비하고 있으며, 상기 역다중화 모듈(400)에 접속하기 위한 출력단(2)을 구비하고 있다. In addition, while the third switching unit 530 of the switching module 500 switches the precoder and the demultiplexing module 400 in a parallel structure, the second switching unit 520 and the demultiplexing module ( 400 for switching in a parallel structure, and a second input terminal 1 for connecting to the parallel precoding processing module 300 and a second output terminal 4 for connecting the second switching unit 520. An input terminal 3 is provided, and an output terminal 2 for connecting to the demultiplexing module 400 is provided.

또한, 상기 스위칭 모듈(500)은 FEC 코딩 제어신호를 제 1 스위칭부(510)와 제 2 스위칭부(520)로 전송하여, 상기 다중화 모듈(100)로부터 전송되는 병렬 데이터가 상기 병렬 FEC 처리 모듈(200)을 통해 각각 코딩되도록 스위칭하는 한편, 프리코딩 제어신호를 제 2 스위칭부(520)와 제 3 스위칭부(530)로 전송하여, 상기 병렬 FEC 처리 모듈(200) 또는 제 1 스위칭부(510)로부터 전송되는 병렬 데이터가 상 기 병렬 프리코딩 처리 모듈(300)을 통해 각각 코딩되도록 스위칭하는 제어모듈(540)를 더 포함하고 있다. In addition, the switching module 500 transmits an FEC coding control signal to the first switching unit 510 and the second switching unit 520, so that the parallel data transmitted from the multiplexing module 100 is the parallel FEC processing module. While switching to be coded through the 200, the precoding control signal is transmitted to the second switching unit 520 and the third switching unit 530 so that the parallel FEC processing module 200 or the first switching unit ( It further includes a control module 540 for switching so that the parallel data transmitted from the 510 is coded through the parallel precoding processing module 300, respectively.

상기한 각 구성들에 대한 일반적인 기능 및 각각의 상세한 동작에 대하여는 그 설명을 생략하고, 본 발명에 상응하는 동작 위주로 도 2를 참조하여 그 동작들을 설명하기로 한다. General functions and detailed operations of the above-described elements will be omitted, and the operations will be described with reference to FIG. 2 based on the operation corresponding to the present invention.

먼저, 전송할 데이터를 FEC 및 프리코딩하기 위해서는 상기 제어모듈(540)에서 상기 스위칭 모듈(500)내 제 1 스위칭부(510)와 제 2 스위칭에 FEC 코딩 제어신호를 전송함과 동시에 상기 제 2 스위칭부(520)와 제 3 스위칭부(530)에 프리코딩 제어신호를 전송하여, 상기 제 1 스위칭부(510)의 입력단(1)과 제 1 출력단(2)을 연결시켜 상기 다중화 모듈(100)와 상기 병렬 FEC 처리 모듈(200)을 스위칭하고, 상기 제 2 스위칭부(520)의 제 1 입력단(1)과 제 1 입력단(2)을 연결시켜 상기 병렬 FEC 처리 모듈(200)과 상기 병렬 프리코딩 처리 모듈(300)을 스위칭하며, 상기 제 3 스위칭부(530)의 제 1 입력단(1)과 출력단(2)을 연결시켜 상기 병렬 프리코딩 처리 모듈(300)과 상기 역다중화 모듈(400)을 스위칭시킨다. First, in order to FEC and precode data to be transmitted, the control module 540 transmits an FEC coding control signal to the first switching unit 510 and the second switching in the switching module 500 and simultaneously performs the second switching. The multiplexing module 100 transmits a precoding control signal to the unit 520 and the third switching unit 530 to connect the input terminal 1 and the first output terminal 2 of the first switching unit 510. And switch the parallel FEC processing module 200 and connect the first input terminal 1 and the first input terminal 2 of the second switching unit 520 to the parallel FEC processing module 200 and the parallel free. The coding processing module 300 is switched, and the parallel precoding processing module 300 and the demultiplexing module 400 are connected by connecting the first input terminal 1 and the output terminal 2 of the third switching unit 530. Switch.

이어서, 상기 다중화 모듈(100)은 외부로부터 입력되는 직렬 데이터를 적어도 하나 이상의 병렬 데이터로 분할하여 상기 스위칭 모듈(500)내 제 1 스위칭부(510)를 통해 상기 병렬 FEC 처리 모듈(200)로 출력한다. Subsequently, the multiplexing module 100 divides serial data input from the outside into at least one parallel data and outputs the parallel data to the parallel FEC processing module 200 through the first switching unit 510 in the switching module 500. do.

그러면, 상기 병렬 FEC 처리 모듈(200)은 상기 다중화 모듈(100)을 통해 분할된 각각의 병렬 데이터를 각각 병렬 FEC 처리하여 상기 스위칭 모듈(500)내 제 2 스위칭부(520)를 통해 상기 병렬 프리코딩 처리 모듈(300)로 출력한다. Then, the parallel FEC processing module 200 performs parallel FEC processing on each of the parallel data divided by the multiplexing module 100 and performs the parallel pre-processing through the second switching unit 520 in the switching module 500. Output to the coding processing module 300.

이어서, 상기 병렬 프리코딩 처리 모듈(300)은 상기 병렬 FEC 처리 모듈(200)로부터 출력되는 각각의 병렬 데이터를 상기 스위칭 모듈(500)내 제 2 스위칭부(520)를 통해 입력받아 각각 프리코딩하여 상기 스위칭 모듈(500)내 제 3 스위칭부(530)를 통해 상기 역다중화 모듈(400)로 출력한다. Subsequently, the parallel precoding processing module 300 receives each parallel data output from the parallel FEC processing module 200 through the second switching unit 520 in the switching module 500 and precodes the respective parallel data. The third switch 530 in the switching module 500 outputs the demultiplexing module 400.

그러면, 상기 스위칭 모듈(500)내 제 3 스위칭부(530)를 통해 병렬 프리코딩 처리 모듈(300)과 각각 연결된 상기 역다중화 모듈(400)는 상기 병렬 프리코딩 처리 모듈(300)로부터 상기 제 3 스위칭부(530)를 통해 수신되는 병렬 데이터를 직렬 데이터로 병합시켜 외부로 출력한다. Then, the demultiplexing module 400, which is connected to the parallel precoding processing module 300 through the third switching unit 530 in the switching module 500, respectively, from the parallel precoding processing module 300 to the third. Parallel data received through the switching unit 530 is merged into serial data and output to the outside.

한편, 전송할 데이터를 FEC 코더만 처리하기 위해서는 상기 제어모듈(540)에서 상기 스위칭 모듈(500)내 제 1 스위칭부(510)와 제 2 스위칭에 FEC 코딩 제어신호를 전송하고, 상기 제 2 스위칭부(520)와 제 3 스위칭부(530)에 프리코딩 제어신호를 전송하지 않는다. Meanwhile, in order to process only the FEC coder to transmit data, the control module 540 transmits an FEC coding control signal to the first switching unit 510 and the second switching in the switching module 500, and the second switching unit. The precoding control signal is not transmitted to the 520 and the third switching unit 530.

그러면, 상기 제 1 스위칭부(510)의 입력단(1)과 제 1 출력단(2)이 연결되어 상기 다중화 모듈(100)와 상기 병렬 FEC 처리 모듈(200)은 스위칭되고, 상기 제 2 스위칭부(520)의 제 1 입력단(1)과 제 2 출력단(4)이 스위칭되고 상기 제 2 스위칭부(520)의 제 2 출력단(4)과 상기 제 3 스위칭부(530)의 제 2 입력단(3)이 연결되어 상기 병렬 FEC 처리 모듈(200)과 상기 병렬 프리코딩 처리 모듈(300)을 스위칭하지 않고 상기 제 2 스위칭부(520)와 상기 제 3 스위칭부(530)를 스위칭한다. Then, the input terminal 1 and the first output terminal 2 of the first switching unit 510 are connected so that the multiplexing module 100 and the parallel FEC processing module 200 are switched and the second switching unit ( The first input terminal 1 and the second output terminal 4 of the 520 is switched, the second output terminal 4 of the second switching unit 520 and the second input terminal 3 of the third switching unit 530. The connection switches the second switch 520 and the third switch 530 without switching the parallel FEC processing module 200 and the parallel precoding processing module 300.

그러면, 상기 다중화 모듈(100)은 외부로부터 입력되는 직렬 데이터를 적어도 하나 이상의 병렬 데이터로 분할하여 상기 스위칭 모듈(500)내 제 1 스위칭부(510)를 통해 상기 병렬 FEC 처리 모듈(200)로 출력한다. Then, the multiplexing module 100 divides serial data input from the outside into at least one parallel data and outputs the parallel data to the parallel FEC processing module 200 through the first switching unit 510 in the switching module 500. do.

이어서, 상기 병렬 FEC 처리 모듈(200)은 상기 다중화 모듈(100)을 통해 분할된 각각의 병렬 데이터를 각각 병렬 FEC 처리하여 상기 스위칭 모듈(500)내 제 2 스위칭부(520)로 전송한다. Subsequently, the parallel FEC processing module 200 performs parallel FEC processing on each parallel data divided by the multiplexing module 100 and transmits the parallel data to the second switching unit 520 in the switching module 500.

그러면, 상기 제 2 스위칭부(520)는 상기 병렬 프리코더 모듈(300)과 연결되어 있지 않기 때문에 스위칭된 상기 제 3 스위칭0부(530)로 FEC 코딩된 병렬 데이터를 출력한다. Then, since the second switching unit 520 is not connected to the parallel precoder module 300, the second switching unit 520 outputs FEC-coded parallel data to the switched third switching unit 530.

그러면, 상기 역다중화 모듈(400)는 상기 제 3 스위칭부(530)를 통해 수신되는 병렬 데이터를 직렬 데이터로 병합시켜 외부로 출력한다. Then, the demultiplexing module 400 merges the parallel data received through the third switching unit 530 into serial data and outputs the serial data.

반면에, 전송할 데이터를 프리코딩만 하기 위해서는 상기 제어모듈(540)에서 상기 스위칭 모듈(500)내 제 1 스위칭부(510)와 제 2 스위칭에 FEC 코딩 제어신호를 전송하지 않고 상기 제 2 스위칭부(520)와 제 3 스위칭부(530)에만 프리코딩 제어신호를 전송한다. On the other hand, in order to precode only the data to be transmitted, the second switching unit without transmitting the FEC coding control signal to the first switching unit 510 and the second switching in the switching module 500 in the control module 540. Only the 520 and the third switching unit 530 transmit the precoding control signal.

이에, 상기 제 1 스위칭부(510)의 입력단(1)이 제 2 출력단(3)과 연결되어 상기 다중화 모듈(100)와 상기 병렬 FEC 처리 모듈(200)은 스위칭되지 않고 상기 제 1 스위칭부(510)와 상기 제 2 스위칭부(520)가 스위칭된다. Accordingly, the input terminal 1 of the first switching unit 510 is connected to the second output terminal 3 so that the multiplexing module 100 and the parallel FEC processing module 200 are not switched and the first switching unit ( 510 and the second switching unit 520 is switched.

그리고, 상기 제 2 스위칭부(520)의 제 2 입력단(3)과 제 1 입력단(2)이 연 결되어 상기 제 1 스위칭부(510)와 상기 병렬 프리코딩 처리 모듈(300)이 스위칭된다. In addition, the second input unit 3 and the first input terminal 2 of the second switching unit 520 are connected to switch the first switching unit 510 and the parallel precoding processing module 300.

또한, 상기 제 3 스위칭부(530)의 제 1 입력단(1)과 출력단(2)이 연결되어 상기 병렬 프리코딩 처리 모듈(300)과 상기 역다중화 모듈(400)이 스위칭된다. In addition, the first input terminal 1 and the output terminal 2 of the third switching unit 530 are connected to switch the parallel precoding processing module 300 and the demultiplexing module 400.

상기에서와 같이 연결된 상태에서 상기 다중화 모듈(100)은 외부로부터 입력되는 직렬 데이터를 적어도 하나 이상의 병렬 데이터로 분할하여 스위칭된 상기 제 1 스위칭부(510)로 출력한다. In the connected state as described above, the multiplexing module 100 divides serial data input from the outside into at least one parallel data and outputs the divided data to the switched first switching unit 510.

그러면, 상기 제 1 스위칭부(510)는 상기 다중화 모듈(100)을 통해 분할된 각각의 병렬 데이터를 상기 스위칭 모듈(500)내 제 2 스위칭부(520)를 통해 상기 병렬 프리코딩 처리 모듈(300)로 출력한다. Then, the first switching unit 510 transmits each of the parallel data divided by the multiplexing module 100 through the second switching unit 520 in the switching module 500 to the parallel precoding processing module 300. )

이어서, 상기 병렬 프리코딩 처리 모듈(300)은 상기 다중화로부터 출력되는 각각의 병렬 데이터를 상기 스위칭 모듈(500)내 제 2 스위칭부(520)를 통해 입력받아 각각 프리코딩하여 상기 스위칭 모듈(500)내 제 3 스위칭부(530)를 통해 상기 역다중화 모듈(400)로 출력한다. Subsequently, the parallel precoding processing module 300 receives each parallel data output from the multiplexing through the second switching unit 520 in the switching module 500 and precodes the respective parallel data. Output to the demultiplexing module 400 through the third switching unit 530.

그러면, 상기 스위칭 모듈(500)내 제 3 스위칭부(530)를 통해 병렬 프리코딩 처리 모듈(300)과 각각 연결된 상기 역다중화 모듈(400)는 상기 병렬 프리코딩 처리 모듈(300)로부터 상기 제 3 스위칭부(530)를 통해 수신되는 병렬 데이터를 직렬 데이터로 병합시켜 외부로 출력한다. Then, the demultiplexing module 400, which is connected to the parallel precoding processing module 300 through the third switching unit 530 in the switching module 500, respectively, from the parallel precoding processing module 300 to the third. Parallel data received through the switching unit 530 is merged into serial data and output to the outside.

그러면, 상기와 같은 구성을 가지는 본 발명에 따른 일 실시예를 갖는 병렬 데이터 처리가 가능한 데이터 부호화 방법에 대해 도 3을 참조하여 설명하기로 한다. Next, a data encoding method capable of parallel data processing having an embodiment according to the present invention having the above configuration will be described with reference to FIG. 3.

먼저, 직렬 데이터를 적어도 하나 이상의 병렬 데이터로 분할하여 출력되는 병렬 데이터를 각각 병렬 FEC(Forward Error Correcting) 처리하여 출력한다(S1). First, parallel data output by dividing serial data into at least one parallel data is output by processing parallel forward error correction (FEC), respectively (S1).

이어서, FEC 처리되어 출력되는 각각의 병렬 데이터를 각각 프리코딩(Pre-cording)한 후 직렬 데이터로 병합시켜 출력한다(S2). Subsequently, the respective parallel data outputs by FEC processing are respectively pre-coded, merged into serial data, and output (S2).

이 때, 임의의 제어신호에 따라 상기 병렬 프리코딩 처리 모듈 또는 상기 병렬 프리코딩 처리 모듈을 선택적으로 바이패스시킨다(S3). 즉, FEC 코딩 제어신호가 수신되면 상기 병렬 FEC 처리 모듈(200)을 동작시키고, 프리코딩 제어신호가 수신되면 상기 병렬 프리코딩 처리 모듈(300)을 동작시킨다. 만약, 두 제어신호 중 하나 만이 수신되면 제어신호가 수신되지 않은 병렬 FEC 처리 모듈(200) 또는 병렬 프리코딩 처리 모듈(300)은 바이패스시킨다. At this time, the parallel precoding processing module or the parallel precoding processing module is selectively bypassed according to an arbitrary control signal (S3). That is, when the FEC coding control signal is received, the parallel FEC processing module 200 is operated. When the precoding control signal is received, the parallel precoding processing module 300 is operated. If only one of the two control signals is received, the parallel FEC processing module 200 or the parallel precoding processing module 300 which does not receive the control signal bypasses.

이상에서 본 발명은 기재된 구체적인 실시예에 대해서만 상세히 설명하였지만 본 발명의 기술 사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be construed as limiting the scope of the invention as defined by the appended claims. .

상술한 바와 같이 본 발명에 의한 병렬 데이터 처리가 가능한 데이터 부호화 장치 및 방법에 의하면, 데이터를 고속으로 송/수신하기 위해 병렬 구조의 FEC와 프리코더를 하나의 칩에 집적시킴으로써, 각각 병렬 구조를 사용할 경우에 비해 다중화/역다중화 구성의 사용 개수를 줄일 수 있을 뿐만 아니라, 외부 제어신호를 사용하여 FEC 기능과 프리코더 기능만을 독립적으로 운영할 수 있게 됨으로서 여러 응용 분야에 사용할 수 있는 뛰어난 효과가 있다. As described above, according to the data encoding apparatus and method capable of parallel data processing according to the present invention, in order to transmit / receive data at high speed, the parallel structure is used by integrating the parallel FEC and the precoder on one chip. Compared to the case, the number of multiplex / demultiplex configurations can be reduced, and the external control signal can be used to independently operate only the FEC function and the precoder function, which can be used for various applications.

Claims (8)

직렬 데이터를 적어도 하나 이상의 병렬 데이터로 분할하여 출력하는 다중화 모듈; A multiplexing module for dividing serial data into at least one parallel data and outputting the divided data; 상기 다중화 모듈을 통해 분할된 각각의 병렬 데이터를 각각 병렬 FEC(Forward Error Correcting) 처리하여 출력하는 병렬 FEC 처리 모듈; A parallel FEC processing module configured to output parallel FEC (forward error correcting) processing for each parallel data divided by the multiplexing module; 상기 병렬 FEC 처리 모듈로부터 출력되는 각각의 병렬 데이터를 각각 프리코딩(Pre-cording)하여 출력하는 병렬 프리코딩 처리 모듈; 및 A parallel precoding processing module for pre-coding each parallel data output from the parallel FEC processing module and outputting the respective parallel data; And 병렬 프리코딩 처리 모듈과 각각 연결되며, 병렬 데이터를 직렬 데이터로 병합시켜 출력하는 역다중화 모듈을 포함하는 병렬 데이터 처리가 가능한 데이터 부호화 장치. And a demultiplexing module which is connected to the parallel precoding processing module and merges the parallel data into serial data and outputs the serial data. 제 1항에 있어서, The method of claim 1, 상기 데이터 부호화 장치는, The data encoding apparatus, 임의의 제어신호에 따라 상기 병렬 프리코딩 처리 모듈 또는 상기 병렬 프리코딩 처리 모듈을 선택적으로 바이패스시키는 제어모듈을 더 포함하는 병렬 데이터 처리가 가능한 데이터 부호화 장치. And a control module for selectively bypassing the parallel precoding processing module or the parallel precoding processing module according to an arbitrary control signal. 직렬 데이터를 적어도 하나 이상의 병렬 데이터로 분할하여 출력하는 다중화 모듈; A multiplexing module for dividing serial data into at least one parallel data and outputting the divided data; 상기 다중화 모듈을 통해 분할된 각각의 병렬 데이터를 각각 병렬 FEC(Forward Error Correcting) 처리하여 출력하는 병렬 FEC 처리 모듈; A parallel FEC processing module configured to output parallel FEC (forward error correcting) processing for each parallel data divided by the multiplexing module; 상기 병렬 FEC 처리 모듈로부터 출력되는 각각의 병렬 데이터를 각각 프리코딩(Pre-cording)하여 출력하는 병렬 프리코딩 처리 모듈; A parallel precoding processing module for pre-coding each parallel data output from the parallel FEC processing module and outputting the respective parallel data; 병렬 프리코딩 처리 모듈과 각각 연결되며, 병렬 데이터를 직렬 데이터로 병합시켜 출력하는 역다중화 모듈; 및 A demultiplexing module each connected to the parallel precoding processing module and outputting merged parallel data into serial data; And 임의의 제어신호에 따라 병렬 FEC 처리 모듈, 병렬 프리코딩 처리 모듈을 스위칭하거나 바이패스시키는 스위칭 모듈을 포함하는 병렬 데이터 처리가 가능한 데이터 부호화 장치. And a switching module that switches or bypasses the parallel FEC processing module and the parallel precoding processing module according to an arbitrary control signal. 제 3항에 있어서, The method of claim 3, 상기 스위칭 모듈은, The switching module, FEC 코딩 제어신호가 수신되면 병렬 데이터를 처리하는 상기 다중화 모듈과 상기 병렬 FEC 처리 모듈을 스위칭하는 한편, FEC 코딩 제어신호가 수신되지 않으면 상기 다중화 모듈을 통해 수신되는 병렬 데이터를 바이패스시키는 제 1 스위칭부; A first switching for switching the multiplexing module and the parallel FEC processing module to process parallel data when an FEC coding control signal is received, and bypassing the parallel data received through the multiplexing module if no FEC coding control signal is received part; FEC 코딩 제어신호가 수신되면 병렬 데이터를 처리하는 상기 병렬 FEC 처리 모듈과 상기 병렬 프리코딩 처리 모듈을 스위칭하고 FEC 코딩 제어신호가 수신되지 않으면 병렬 데이터를 바이패스시키는 상기 제 1 스위칭부와 스위칭하는 한편, Switching the parallel FEC processing module and the parallel precoding processing module which process parallel data when an FEC coding control signal is received, and switching with the first switching unit which bypasses the parallel data when no FEC coding control signal is received; , 프리코딩 제어신호가 수신되면 상기 제 1 스위칭부 또는 병렬 FEC 처리 모듈과 상기 병렬 프리코딩 처리 모듈과 스위칭하고 프리코딩 제어신호가 수신되지 않으면 상기 제 1 스위칭부 또는 병렬 FEC 처리 모듈을 바이패스키는 제 2 스위칭부; 및 When the precoding control signal is received, the first switching unit or the parallel FEC processing module and the parallel precoding processing module are switched. If the precoding control signal is not received, the bypass key switches the first switching unit or the parallel FEC processing module. A second switching unit; And 프리코딩 제어신호가 수신되면 상기 병렬 프리코딩 처리 모듈과 상기 역다중화 모듈을 병렬 구조로 스위칭하는 한편, 프리코딩 제어신호가 수신되지 않으면 상기 제 2 스위칭부와 상기 역다중화 모듈을 병렬 구조로 스위칭하는 제 3 스위칭부를 포함하는 병렬 데이터 처리가 가능한 데이터 부호화 장치. When the precoding control signal is received, the parallel precoding processing module and the demultiplexing module are switched in a parallel structure, and when the precoding control signal is not received, the second switching unit and the demultiplexing module are switched in a parallel structure. A data encoding apparatus capable of parallel data processing comprising a third switching unit. 제 4항에 있어서, 5. The method of claim 4, 상기 스위칭 모듈은, The switching module, FEC 코딩 제어신호를 제 1 스위칭부와 제 2 스위칭부로 전송하여, 다중화 모듈로부터 전송되는 병렬 데이터가 상기 병렬 FEC 처리모듈을 통해 각각 코딩되도록 스위칭하는 제어모듈을 더 포함하는 병렬 데이터 처리가 가능한 데이터 부호화 장치. And a control module for transmitting the FEC coding control signal to the first switching unit and the second switching unit so as to switch the parallel data transmitted from the multiplexing module to be coded through the parallel FEC processing module, respectively. Device. 제 5 항에 있어서, The method of claim 5 , wherein 상기 제어모듈은, The control module, 프리코딩 제어신호를 제 2 스위칭부와 제 3 스위칭부로 전송하여, 상기 병렬 FEC 처리모듈 또는 제 1 스위칭부로부터 전송되는 병렬 데이터가 병렬 프로코딩 처리모듈을 통해 각각 코딩되도록 스위칭하는 병렬 데이터 처리가 가능한 데이터 부호화 장치. By transmitting the precoding control signal to the second switching unit and the third switching unit, parallel data processing for switching so that parallel data transmitted from the parallel FEC processing module or the first switching unit can be coded through the parallel coding processing module, respectively. Data encoding device. 직렬 데이터를 적어도 하나 이상의 병렬 데이터로 분할하여 출력되는 병렬 데이터를 각각 병렬 FEC(Forward Error Correcting) 처리하여 출력하는 단계; Dividing the serial data into at least one parallel data and outputting the parallel data output by performing parallel forward error correction (FEC) processing; FEC 처리되어 출력되는 각각의 병렬 데이터를 각각 프리코딩(Pre-cording)한 후 직렬 데이터로 병합시켜 출력하는 단계를 포함하는 병렬 데이터 처리가 가능한 데이터 부호화 방법. A data encoding method capable of parallel data processing, comprising: pre-coding each parallel data output by FEC processing and merging them into serial data and outputting the serial data. 제 7항에 있어서, 8. The method of claim 7, 상기 데이터 부호화 방법은, The data encoding method, FEC 코딩 제어신호 또는 프로코딩 제어신호의 수신에 따라 선택적으로 상기 각각의 제어신호에 대응되는 병렬 FEC 처리 또는 프로코딩을 수행하는 단계를 더 포함하는 병렬 데이터 처리가 가능한 데이터 부호화 장치. And performing parallel FEC processing or coding corresponding to each of the control signals selectively in response to receiving an FEC coding control signal or a coding control signal.
KR1020050113581A 2005-11-25 2005-11-25 Cording data device and method for processing parallel data KR101194827B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050113581A KR101194827B1 (en) 2005-11-25 2005-11-25 Cording data device and method for processing parallel data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050113581A KR101194827B1 (en) 2005-11-25 2005-11-25 Cording data device and method for processing parallel data

Publications (2)

Publication Number Publication Date
KR20070055170A KR20070055170A (en) 2007-05-30
KR101194827B1 true KR101194827B1 (en) 2012-10-25

Family

ID=38276749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050113581A KR101194827B1 (en) 2005-11-25 2005-11-25 Cording data device and method for processing parallel data

Country Status (1)

Country Link
KR (1) KR101194827B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135985A (en) 1996-10-31 1998-05-22 Nec Corp Parallel-type error detection circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135985A (en) 1996-10-31 1998-05-22 Nec Corp Parallel-type error detection circuit

Also Published As

Publication number Publication date
KR20070055170A (en) 2007-05-30

Similar Documents

Publication Publication Date Title
US5200979A (en) High speed telecommunication system using a novel line code
RU2320090C2 (en) Method for transmitting optical signals multiplexed by polarization
JP5425212B2 (en) Differential code optical transmitter / receiver
EP1830532B1 (en) Precoding circuit and precoding-multiplexing circuit for realizing very high transmission rate in optical fiber communication
EP2843854B1 (en) Method, transmitter and receiver device for transmitting a binary digital transmit signal over an optical transmission link
CN102089992A (en) Digital equalizer for high-speed serial communications
US20090110111A1 (en) Signal processing apparatus, signal transmitting system, and signal processing method
US5255111A (en) Full-duplex optical transmission system
WO2017180122A1 (en) Optical receivers
US7962043B2 (en) Multichannel optical transport network skew control
US9236946B2 (en) Method and apparatus for performing data rate conversion and phase alignment
KR101194827B1 (en) Cording data device and method for processing parallel data
JP5049198B2 (en) Optical transmission system
CN107852246B (en) Digital signal processing device and optical transceiver
WO2008066694A2 (en) Encoding and decoding architecture and method for pipelining encoded data or pipelining with a look-ahead strategy
JP2006270735A (en) Code conversion circuit
CN110635847B (en) Optical network device and optical module
US7057538B1 (en) 1/N-rate encoder circuit topology
KR102096295B1 (en) Multi-rate data processing method and apparatus
EP4239911A1 (en) Flexible rate passive optical network incorporating the use of delay modulation
EP2341642A1 (en) Method for transmitting data on an optical channel
EP2252024B1 (en) Swap tolerant coding and decoding circuits and methods
WO2005011193A1 (en) Device for implementing a rnc using lvds
WO2010119499A1 (en) Optical transmitting/receiving system, optical transmitting/receiving apparatus and optical transmitting/receiving method
KR20000040531A (en) High-speed physical chip system for ieee 1394 serial bus interface and method transmitting and receiving data of the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee