KR101193343B1 - 역률 개선 회로 및 이를 포함하는 전원 공급 장치 - Google Patents

역률 개선 회로 및 이를 포함하는 전원 공급 장치 Download PDF

Info

Publication number
KR101193343B1
KR101193343B1 KR1020100109210A KR20100109210A KR101193343B1 KR 101193343 B1 KR101193343 B1 KR 101193343B1 KR 1020100109210 A KR1020100109210 A KR 1020100109210A KR 20100109210 A KR20100109210 A KR 20100109210A KR 101193343 B1 KR101193343 B1 KR 101193343B1
Authority
KR
South Korea
Prior art keywords
voltage
terminal
output
output voltage
circuit
Prior art date
Application number
KR1020100109210A
Other languages
English (en)
Other versions
KR20120047563A (ko
Inventor
김태성
이주호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100109210A priority Critical patent/KR101193343B1/ko
Priority to US13/052,790 priority patent/US20120112712A1/en
Publication of KR20120047563A publication Critical patent/KR20120047563A/ko
Application granted granted Critical
Publication of KR101193343B1 publication Critical patent/KR101193343B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • H05B45/3725—Switched mode power supply [SMPS]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

본 발명은 역률 개선 회로 및 이를 포함하는 전원 공급 장치를 공개한다. 상기 전원 공급 장치는 입력 신호에서 노이즈를 제거하는 EMI 필터, 상기 입력 신호를 정류하여 출력하는 정류 회로 및 에너지를 저장하고 방출하는 에너지 저장 수단에 의해 출력 전압을 생성하되 구동 신호의 듀티 비에 따라 출력 전압의 크기를 가변하고 상기 출력 전압의 변화에 따라 상기 구동 신호의 듀티 비를 제어하며, 제1 임계 전압을 이용하여 상기 출력 전압의 과전압 상태를 판단하되 상기 제1 임계 전압보다 낮게 설정된 제2 임계 전압을 이용하여 상기 출력 전압이 과전압 상태로 판단되기 전에 상기 출력 전압의 크기를 조절하는 역률 개선 회로를 포함한다. 상기 전원 공급 장치는 출력 전압이 오버 슈팅되어 과전압 상태로 판단되기 전에 출력 전압의 크기를 조절함으로써 과전압 상태에서 PWM펄스의 차단으로 인해 유발되는 EMI필터의 소음을 방지할 수 있다.

Description

역률 개선 회로 및 이를 포함하는 전원 공급 장치{POWER FACTOR CORRECTION CIRCUIT AND POWER SUPPLY HAVING THE SAME}
본 발명은 역률 개선 회로 및 이를 포함하는 전원 공급 장치에 관한 것으로, 특히, 출력 전압의 과전압 상태에 따른 동작 중단에 의해 유발되는 소음 발생을 사전에 방지할 수 있는 역률 개선 회로 및 이를 포함하는 전원 공급 장치에 관한 것이다.
최근, 플라즈마 디스플레이 장치(Plasma Display Panel), 액정 디스플레이 장치(Liquid Crystal Display: LCD) 및 발광다이오드(Light emitting Diode: LED) 디스플레이 장치 등 다양한 디스플레이 장치들이 개발되어 보급되고 있는데, 이 중 발광 다이오드 디스플레이 장치는 안정적이고 효율성이 좋은 직류전원(DC)을 사용하며, 발열량이 매우 적고, 소비 전력이 낮다는 장점으로 인해 그 사용이 더욱 늘어나고 있다. 발광다이오드는 양 단에 인가된 전압에 의해 빛을 발산하는 소자로, 일정한 발광다이오드에서 발산하는 빛이 일정한 휘도를 유지하기 위해서는 발광다이오드의 양 단에 정전압이 안정적으로 인가되어야 한다. 따라서, 발광 다이오드 디스플레이 장치는 정전압을 공급하는 스위칭 모드 전원 공급 장치(Switching Mode Power Supply: SMPS)를 구비한다.
스위칭 모드 전원 공급 장치는 PWM(Pulse Width Modulation) 펄스의 듀티 비에 의해 승압 또는 감압을 제어하기 위한 스위칭 소자의 스위칭 시간을 제어함으로써, 원하는 레벨의 출력전압을 생성하는 장치로, 소형으로 제작 가능하고 가볍다는 장점으로 인해 널리 사용되고 있다. 스위칭 모드 전원 공급 장치는 출력전압의 변화를 지속적으로 감시하여 출력전압의 변화에 따라 PWM 펄스의 듀티 비를 가변함으로써, 출력전압을 일정 레벨로 유지한다.
한편, 스위칭 모드 전원 공급 장치는 내부적으로 과전압 레벨이 설정되어 있는데, 만일, 출력 전압이 오버 슈팅(over-shooting)되어 과전압 레벨 이상이 되는 경우 스위칭 모드 전원 공급 장치는 PWM 펄스를 차단하여 스위칭 소자의 동작을 중단시킨다. 이때, PWM 펄스 차단에 따라 입력 전류가 갑자기 0이 되는 급격한 변동이 발생하게 되며, 이러한 입력 전류의 급격한 변동은 스위칭 모드 전원 공급 장치에 구비되는 EMI 필터에 기계적인 소음을 유발하는 문제점이 있었다.
본 발명의 실시 예들은 출력 전압의 과전압 상태에 따른 동작 중단으로 인해 유발되는 EMI필터의 기계적 소음을 방지할 수 있는 수단을 제공하고자 한다.
상기 과제를 해결하기 위한 본 발명의 실시 예에 따른 역률 개선 회로는 스위치가 제1 상태인 경우 입력 전류에 의해 에너지를 저장하고, 상기 스위치가 제2 상태인 경우 저장된 에너지를 이용하여 출력 전압의 레벨을 변화시키는 에너지 저장 수단을 구비하며, 상기 스위치의 제1 상태 및 제2 상태는 구동 신호의 듀티 비에 따라 제어되는 컨버터, 상기 출력 전압의 변화에 따라 상기 구동 신호의 듀티 비를 조절하며, 상기 출력 전압을 피드백받아 제1 임계 전압을 이용하여 상기 출력 전압의 과전압 여부를 판단하는 콘트롤러 및 상기 제1 임계 전압보다 낮게 설정되는 제2 임계 전압을 이용하여 상기 출력 전압이 과전압으로 판단되기 전에 상기 출력 전압의 레벨을 낮추기 위해 상기 콘트롤러를 제어하여 상기 스위치의 제1 상태 구간을 줄이는 전압 조절 회로를 포함한다.
또한, 상기 과제를 해결하기 위한 본 발명의 실시 예에 따른 역률 개선 회로는 구동 신호의 듀티 비에 따라 전압 레벨이 가변되는 출력 전압을 생성하는 컨버터, 상기 출력 전압의 제1 분배 전압을 제1 단자를 통해 피드백받아 상기 제1 분배 전압과 기준 전압 사이의 전압 차에 상응하는 비교 신호를 생성하여 제2 단자를 통해 출력하되 상기 비교 신호의 크기에 따라 상기 구동 신호의 듀티 비를 조절하고, 상기 출력 전압의 제2 분배 전압을 제3 단자를 통해 피드백받아 제1 임계 전압을 이용하여 상기 출력 전압의 과전압 여부를 판단하며, 제4 단자를 통해 기준 전압을 출력하는 콘트롤러 및 상기 제1 임계 전압보다 낮은 제2 임계 전압을 설정하고, 상기 제2 분배 전압이 상기 제2 임계 전압 이상이 되면, 상기 제2 단자를 통해 상기 비교 신호의 크기를 감소시키는 전압 조절 회로를 포함한다.
또한, 상기 과제를 해결하기 위한 본 발명의 실시 예에 따른 전원 공급 장치는 입력 신호에서 노이즈를 제거하는 EMI 필터, 상기 입력 신호를 정류하여 출력하는 정류 회로 및 에너지를 저장하고 방출하는 에너지 저장 수단에 의해 출력 전압을 생성하되 구동 신호의 듀티 비에 따라 출력 전압의 크기를 가변하고 상기 출력 전압의 변화에 따라 상기 구동 신호의 듀티 비를 제어하며, 제1 임계 전압을 이용하여 상기 출력 전압의 과전압 상태를 판단하되 상기 제1 임계 전압보다 낮게 설정된 제2 임계 전압을 이용하여 상기 출력 전압이 과전압 상태로 판단되기 전에 상기 출력 전압의 크기를 조절하는 역률 개선 회로를 포함한다.
본 발명의 실시 예는 출력 전압이 과전압 상태로 판단되기 전에 출력 전압을 미리 조절함으로써, 출력 전압의 과전압 상태 판단에 따른 PWM 펄스의 차단으로 인해 유발되는 EMI 필터의 소음 발생을 방지할 수 있다.
도1은 본 발명의 실시 예에 따른 전원 공급 장치를 도시한 도면이다.
도2는 도1의 전압 조절 회로를 도시한 회로도이다.
도3은 전원 공급 장치에 전압 조절 회로가 없는 경우의 입력 전류의 변화를 시뮬레이션한 파형도이다.
도4는 전원 공급 장치에 전압 조절 회로가 있는 경우의 입력 전류의 변화를 시뮬레이션한 파형도이다.
이하, 도면을 참조하여 본 발명의 구체적인 실시형태를 설명하기로 한다. 그러나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다.
본 발명을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명의 기술적 사상은 청구범위에 의해 결정되며, 이하의 실시예는 본 발명의 기술적 사상을 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 효율적으로 설명하기 위한 일 수단일 뿐이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시 예들에 따른 전원 공급 장치를 설명하면 다음과 같다.
도1은 본 발명의 실시 예에 따른 전원 공급 장치를 도시한 도면이다.
본 발명의 실시 예에 따른 전원 공급 장치(100)는 도1에 도시된 바와 같이, EMI필터(102), 정류 회로(104) 및 역률 개선 회로(106)를 포함한다.
먼저, EMI필터(102)는 전원 공급 장치(100)에 입력되는 교류 입력 신호에서 노이즈를 제거한다. 정류 회로(104)는 입력되는 교류 입력 신호를 정류하여 직류 신호로 변환시켜 출력한다. 도1에서는 정류 회로(104)에 브릿지 전파 정류회로가 적용된 것으로 도시하였지만, 다른 정류회로를 사용할 수도 있다.
역률 개선 회로(106)는 콘트롤러 칩(108), 컨버터(110), 전압 분배 회로(112) 및 전압 조절 회로(114)를 포함한다. 여기서, 콘트롤러 칩(108)으로 텍사스 인스트루먼트(Texas Instruments) 사에서 제조되는 UCC28061 칩을 도시하였으나, 이는 실시 예일 뿐이며 본 발명의 기술 사상은 UCC28061 칩에만 한정되는 것은 아니다.
이와 같이 구성된 역률 개선 회로(106)의 동작을 구체적으로 살펴보면 다음과 같다.
콘트롤러 칩(108)은 GDA단자 및 GDB단자를 통해 게이트 구동 신호를 출력하여 컨버터(110)의 트랜지스터(T1,T2)들을 턴-온 또는 턴-오프시킨다. 게이트 구동 신호는 일정한 듀티 비를 갖는 PWM 펄스 신호이며, 듀티 비(duty ratio)는 게이트 구동 신호의 1주기에 대한 하이 레벨 구간의 비율을 가리킨다. 컨버터(110)는 게이트 구동 신호의 듀티 비에 따라 인덕터(L1,L2)의 기전력을 가변시켜 입력 전압보다 높은 레벨을 갖는 PFC전압(V_PFC)을 생성한다.
이와 같은 컨버터(110)의 동작을 게이트 구동 신호의 하이 레벨 구간과 로우 레벨 구간에 따라 구분하여 설명하면 다음과 같다.
먼저, 게이트 구동 신호가 하이 레벨로 활성화되면, 트랜지스터(T1,T2)는 각각 턴-온 상태가 되고, 입력 전류는 각각 인덕터(L1,L2)들과 트랜지스터(T1,T2)들을 경유하여 흐르게 된다. 이때, 인덕터(L1,L2)에는 전류가 자기 에너지로 변환되어 저장된다. 인덕터(L1,L2)에 저장되는 에너지는 게이트 구동 신호의 활성화 구간에 따라 달라진다.
다음, 게이트 구동 신호가 로우 레벨로 비활성화되면, 트랜지스터(T1,T2)는 각각 턴-오프 상태가 되고, 인덕터(L1,L2)에 저장되어 있는 에너지에 의해 기전력이 발생하고, 다이오드(D1,D2)를 통해 전류가 흐르게 된다. 이때, 커패시터(C1) 양 단에는 PFC전압(V_PFC)이 생성된다. PFC전압(V_PFC)의 크기는 인덕터(L1,L2)에 저장되어 있는 에너지의 크기에 따라 달라진다.
즉, 게이트 구동 신호의 듀티 비를 증가시키면 인덕터(L1,L2)에 저장되는 에너지가 증가하므로, PFC전압(V_PFC)도 더 커지게 된다. 반면, 게이트 구동 신호의 듀티 비를 감소시키면 인덕터(L1,L2)에 저장되는 에너지도 감소하므로, PFC전압(V_PFC)도 작아지게 된다.
콘트롤러 칩(108)은 출력 전압인 PFC전압(V_PFC)에 따라 게이트 구동 신호의 듀티 비를 조절한다. 즉, 콘트롤러 칩(108)은 PFC전압(V_PFC)이 커지면 게이트 구동 신호의 듀티 비를 낮추고, PFC전압(V_PFC)이 작아지면 게이트 구동 신호의 듀티 비를 높여 PFC전압(V_PFC)을 일정한 레벨로 유지한다. 구체적으로 살펴보면, 콘트롤러 칩(108)은 PFC전압(V_PFC)을 저항(Ra,Rb)들에 의해 전압 분배한 분배 전압(C노드의 전압)과 기준 전압(VREF) 사이의 전압 차에 따라 게이트 구동 신호의 듀티 비를 조절한다. 도면에 도시하진 않았지만, 콘트롤러 칩(108)은 내부에 오차 증폭기(error amplifier)를 구비하며, 오차 증폭기를 통해 분배 전압(C노드의 전압)과 기준 전압(VREF) 사이의 전압 차에 상응하는 크기를 갖는 COMP 신호를 생성하고, 이 COMP 신호의 크기에 대응하여 게이트 구동 신호의 듀티 비를 조절한다. 여기서, 기준 전압(VREF)은 5.82V～6.18V 사이의 값이며, 통상, 6V로 설정되는 상수값이다. 결과적으로, 콘트롤러 칩(108)은 가변하는 PFC전압(V_PFC)에 따라 게이트 구동 신호의 듀티 비를 조절하게 된다.
이와 같이, 콘트롤러 칩(108)에 UCC28061 칩이 아니라 다른 칩이 사용되는 경우 PFC전압(V_PFC)을 피드백받기 위한 단자가 VSENSE단자가 아니라 해당 칩의 스펙에 따라 달라질 수 있으며, 기준 전압(VREF)의 크기도 해당 칩의 스펙에 따라 달라질 수 있음은 자명하다.
한편, 콘트롤러 칩(108)에는 PFC전압(V_PFC)의 과전압 여부를 감시하기 위해 임계 전압이 설정되어 있는데, 콘트롤러 칩(108)이 과전압 감지를 실패하는 경우를 대비하여 2개의 임계 전압들이 설정된다. 콘트롤러 칩(108)은 임계 전압이 서로 다르게 설정되는 VSENSE단자와 HVSEN단자를 통해 각각 PFC전압(V_PFC)을 감시하여 PFC전압(V_PFC)의 과전압 여부를 판단한다. 여기서, 과전압 감지를 위해 VSENSE단자와 HVSEN단자, 2개를 사용하는 것은 UCC28061 칩의 특성이며, 과전압 감지를 위한 단자가 하나만 설정된 칩이 콘트롤러 칩(108)으로 사용될 수도 있다.
Figure 112010072067715-pat00001
Figure 112010072067715-pat00002
콘트롤러 칩(108)은 PFC전압(V_PFC)을 그대로 피드백받는 것이 아니라, PFC전압(V_PFC)의 분배 전압 형태로 피드백받아, 이를 제1 임계 전압(V_OVP1) 및 제2 임계 전압(V_OVP2)과 비교함으로써, PFC전압(V_PFC)의 과전압 여부를 판단한다. 콘트롤러 칩(108)은 VSENSE단자에 인가되는 PFC전압(V_PFC)의 분배 전압(C노드의 전압)이 수학식 1에 의해 구해지는 제1 임계 전압(V_OVP1) 이상이거나 HVSEN단자에 인가되는 전압이 PFC전압(V_PFC)의 분배 전압(B노드의 전압)이 수학식 2에 의해 구해지는 제2 임계 전압(V_OVP2) 이상일 때 PFC전압(V_PFC)을 과전압 상태로 판단한다. 일단, PFC전압(V_PFC)이 과전압 상태로 판단되면, 콘트롤러 칩(108)은 게이트 구동 신호를 차단하여 컨버터(110)를 비활성화한다. 한편, HVSEN단자와 VSENSE단자에 각각 인가되는 PFC전압(V_PFC)의 분배 전압들이 모두 정상 범위로 돌아오면, 콘트롤러 칩(108)은 게이트 구동 신호를 다시 발생시켜 컨버터(110)를 활성화한다. 여기서, 4.87V는 HVSEN단자를 통한 과전압 감지를 위해 칩 설계상 원래 설정된 값이며, 6.45V는 VSENSE단자를 통한 과전압 감지를 위해 칩 설계상 원래 설정된 값이다. 그러나, 수학식 1과 2에 도시된 바와 같이, 제1 임계 전압(V_OVP1)은 HVSEN단자와 연결되는 저항(Ra,Rb) 값들에 의해 달라지고, 제2 임계 전압(V_OVP2)은 VSENSE단자와 연결되는 저항(Rc,Rd) 값들에 의해 달라진다.
한편, 수학식 1과 수학식 2에서 사용된 상수인 4.87V 및 6.45V는 UCC28061 칩 설계 시 설정된 값이므로, 본 발명의 콘트롤러 칩(108)에 다른 칩을 사용하는 경우에는 해당 칩의 설계 시 설정된 값을 수학식 1과 수학식 2에 대입해야 한다.
한편, 역률 개선 회로(106)는 스위칭 효율을 높이기 위해 영 전압 스위칭 동작을 구현할 수 있는데, 이는 일정 시간 동안 인덕터(L1,L2)에 저장되는 전류량을 증가시킨 후 저장된 전류가 0이 될 때까지 트랜지스터(T1,T2)를 턴-오프하여 커패시터(C1)에 저장되는 PFC전압(V_PFC)을 증가시키고, 다시 인덕터(L1,L2)에 전류를 저장하는 단계를 반복하는 것이다. 이때, 콘트롤러 칩(108)은 인덕터(L1,L2)들의 자기장 변화에 따라 전류가 생성되는 인덕터(L3,L4)들로부터 유입되는 전류를 ZCDA단자와 ZCDB단자로 입력받아 인덕터(L1,L2)의 전류 상태를 판단할 수 있다.
도2는 도1의 전압 조절 회로를 도시한 회로도이다.
본 발명의 전압 조절 회로(114)는 도2에 도시된 바와 같이, 2개의 비교기(202,204)를 내장한 구동칩(200) 및 갭(gap) 유지부(206)를 포함한다. 도2에서는 구동칩(200)에 내장된 2개의 비교기(202,204)들 중 하나만 사용되고 있다.
도2를 참조하면, 비교기(202)의 비반전 입력단은 구동칩(200)의 5번 핀과 연결되고, 반전 입력단은 구동칩(200)의 6번 핀과 연결되며, 출력단은 7번 핀과 연결된다. 또한, 비교기(202)는 8번 핀을 통해 기준 전압(VREF)을 인가받아 +전원으로 사용하며, 4번 핀을 통해 접지 전압을 인가받아 -전원으로 사용한다.
한편, 기준 전압(VREF)이 출력되는 VREF단자와 접지단 사이에는 저항(R1,R2)들이 직렬 연결되고, 저항(R1)과 저항(R2) 사이의 A노드(A)는 구동칩(200)의 5번 핀을 통해 비교기(202)의 비반전 입력단과 연결된다. 그리고, 구동칩(200)의 6번 핀과 7번 핀 사이에는 저항(R3)이 연결되고, 구동칩(200)의 7번 핀과 COMP신호가 출력되는 COMP단자 사이에는 갭 유지부(206)가 연결된다. 갭 유지부(206)는 COMP단자에 양극(애노드)이 연결되고 구동칩(200)의 7번 핀에 음극(캐소드)이 연결되는 다이오드(D3,D4)들로 구성되며, 이 다이오드(D3,D4)들은 병렬로 연결된다.
이와 같이 구성된 전압 조절 회로(114)는 원하는 PFC전압(V_PFC)보다는 크고 제1 임계 전압(V_OVP1)과 제2 임계 전압(V_OVP2)보다는 작은 값을 갖는 제3 임계 전압을 갖는다. 전압 조절 회로(114)는 PFC전압(V_PFC)이 오버 슈팅되어 제3 임계 전압 이상이 되는 경우 콘트롤러 칩(108)의 COMP신호의 전압을 감소시켜 게이트 구동 신호의 듀티 비를 줄임으로써, PFC전압(V_PFC)의 상승을 저지하여 PFC전압(V_PFC)이 원하는 전압 레벨로 유지되도록 한다. 즉, 전압 조절 회로(114)는 PFC전압(V_PFC)이 제1 임계 전압(V_OVP1) 또는 제2 임계 전압(V_OVP2)에 도달하기 전에 전압 레벨을 조절함으로써, 과전압 상태에 도달하는 것을 방지한다.
이하, 전압 조절 회로(114)에서 제3 임계 전압을 설정하는 방법을 살펴보면 다음과 같다.
Figure 112010072067715-pat00003
수학식 3과 같이, 전압 조절 회로(114)에 설정되는 제3 임계 전압은 원하는 PFC전압(V_PFC) 이상이고 제2 임계 전압(V_OVP2) 이하의 범위에서 설정되어야 한다. 이 경우에 콘트롤러 칩(108)이 PFC전압(V_PFC)을 과전압 상태로 판단하기 전에 PFC전압(V_PFC)의 전압 레벨을 조절할 수 있게 된다. 여기서, 제2 임계 전압(V_OVP2)은 제1 임계 전압(V_OVP1)과 동일하거나 작은 값을 갖는다.
Figure 112010072067715-pat00004
Figure 112010072067715-pat00005
Figure 112010072067715-pat00006
전압 조절 회로(114)가 COMP신호의 전압을 끌어내리기 시작하는 동작점은 B노드 전압(V_B)과 A노드 전압(V_A)이 동일해지는 시점이다. 이는 수학식 4와 같이 표현되며, A노드(A)에 의해 설정되는 제3 임계 전압(V_OVP3)은 수학식 5로 표현된다.
한편, PFC전압(V_PFC)은 저항(Rc,Rd)들에 의한 전압 분배로 수학식 6과 같이 정의될 수 있다.
이와 같이, 수학식 1, 수학식 2, 수학식 5 및 수학식 6에서 각각 제1 임계 전압(V_OVP1), 제2 임계 전압(V_OVP2), 제3 임계 전압(V_OVP3) 및 PFC전압(V_PFC)을 정의하였으므로, 이들을 수학식 3에 대입하면 수학식 7 및 수학식 8이 도출된다.
Figure 112010072067715-pat00007
Figure 112010072067715-pat00008
수학식 8을 보면, A노드 전압(V_A)은 B노드 전압(V_B) 이상이면서 4.87V 이하에서 설정되어야 함을 알 수 있다.
Figure 112010072067715-pat00009
한편, A노드 전압(V_A)은 수학식 9에 의해 정의될 수 있으며, 수학식 8과 9에 의해 수학식 10이 유도될 수 있다. A노드 전압(V_A)을 결정하는 저항(R1,R2)들은 위의 수학식 8,9,10에 의해 설정될 수 있다.
제3 임계 전압(V_OVP3)은 A노드 전압(V_A)에 의해 설정되며, 비교기(202)의 비반전 입력단에 입력되는 기준 전압으로 사용된다. 따라서, 비교기(202)는 6번 핀을 통해 반전 입력단에 입력되는 PFC전압(V_PFC)의 분배 전압과 비반전 입력단에 입력되는 제3 임계 전압(V_OVP3)을 비교하여 +전압 또는 -전압을 출력하게 된다.
PFC전압(V_PFC)의 분배 전압과 제3 임계 전압(V_OVP3)의 비교 결과에 따라 전압 조절 회로(114)의 동작을 구분하여 설명하면 다음과 같다.
먼저, PFC전압(V_PFC)의 분배 전압이 제3 임계 전압(V_OVP3)보다 작을 경우 비교기(202)는 구동칩(200)의 7번 핀을 통해 +전압을 출력한다. 비교기(202)는 기준 전압(VREF)을 +전원으로 인가받아 동작하므로, 약 6V 정도의 전압이 출력된다. 이때, COMP단자와 구동칩(200)의 7번 핀 사이에 연결되는 갭 유지부(206) 사이에는 역 바이어스가 걸리게 되어 갭 유지부(206)에는 전류가 흐르지 않게 된다. 즉, 전압 조절 회로(114)는 동작하지 않는다.
한편, PFC전압(V_PFC)의 분배 전압이 제3 임계 전압(V_OVP3) 이상일 경우 비교기(202)는 구동칩(200)의 7번 핀을 통해 -전압을 출력한다. 비교기(202)는 접지 전압을 -전원으로 인가받아 동작하므로, 접지 전압이 출력된다. 이때, 갭 유지부(206) 사이에는 정 바이어스가 걸리게 되어 전류가 흐르게 되고, 콘트롤러 칩(108)의 COMP단자의 전위가 낮아진다. 이에 따라, COMP신호의 전압 레벨이 낮아지므로, 콘트롤러 칩(108)은 COMP신호에 대응하여 게이트 구동 신호의 듀티 비를 낮추게 되어 PFC전압(V_PFC)의 상승이 저지된다. 즉, 전압 조절 회로(114)는 콘트롤러 칩(108)을 제어하여 PFC전압(V_PFC)의 전압 레벨을 조절하게 된다.
이와 같이, 전압 조절 회로(114)는 PFC전압(V_PFC)을 일정 레벨 강하시킨 분배 전압을 통해 PFC전압(V_PFC)의 레벨 변화를 감시하며, 이 분배 전압이 제3 임계 전압(V_OVP3) 이상으로 올라가는 경우 콘트롤러 칩(108)을 제어하여 PFC전압(V_PFC)을 조절함으로써, PFC전압(V_PFC)의 추가 상승을 저지한다. 따라서, PFC전압(V_PFC)이 오버 슈팅되어 콘트롤러 칩(108)에 의한 과전압 상태로 진입하기 전에 PFC전압(V_PFC)의 전압 레벨을 조절함으로써, 콘트롤러 칩(108)의 동작에 의해 유발될 수 있는 EMI 필터의 소음을 사전에 방지할 수 있게 된다.
한편, 전압 조절 회로(114)는 HVSEN단자의 전위가 0.8V 이하로 떨어지는 것을 방지하기 위해 갭 유지부(206)를 구비한다. 만일, HVSEN단자가 0.8V 이하로 떨어지는 경우 콘트롤러 칩(108)은 정상 동작을 중단하고 테스트 모드로 진입하게 된다. 즉, HVSEN단자가 0.8V 이상 유지되어야 UCC28061 칩은 노멀 모드를 유지하여 정상 동작할 수 있게 된다.
갭 유지부(206)는 COMP단자와 구동칩(202)의 7번 핀 사이를 최소 0.8V, 즉, UCC28061 칩이 노멀 모드를 유지하기 위해 기 설정된 HVSEN단자의 최소 전압 이상으로 유지함으로써, HVSEN단자가 0.8V 이하로 떨어지는 것을 방지할 수 있다.
전압 조절 회로(114)는 PFC전압(V_PFC)의 분배 전압이 제3 임계 전압(V_OVP3)보다 작은 경우 갭 유지부(206)에 역 바이어스를 걸고, PFC전압(V_PFC)의 분배 전압이 제3 임계 전압(V_OVP3) 이상인 경우 갭 유지부(206)에 정 바이어스를 걸어 COMP단자와 구동칩(202)의 7번 핀 사이에 약 0.8V 이상의 갭이 유지되도록 한다. 이에 따라, 전압 조절 회로(114)는 갭 유지부(206)에 의해 동작 상태에 상관없이 HVSEN단자가 0.8V 이하로 떨어져 콘트롤러 칩(108)이 테스트 모드로 진입하는 것을 방지한다.
도3은 전원 공급 장치에 전압 조절 회로가 없는 경우의 입력 전류의 변화를 시뮬레이션한 파형도이고, 도4는 전원 공급 장치에 전압 조절 회로가 있는 경우의 입력 전류의 변화를 시뮬레이션한 파형도이다.
먼저, 전원 공급 장치에 전압 조절 회로가 없는 경우를 살펴보면 다음과 같다.
도3의 박스 부분(X1)에 도시된 바와 같이, PFC전압이 순간적으로 오버 슈팅되어 콘트롤러 칩에 설정된 임계 전압을 넘어서게 되면, 콘트롤러 칩은 과전압 상태로 판단하여 게이트 구동 신호를 차단한다. 이에 따라, 입력 전류가 0가 되므로, 입력 전류는 급격한 변동을 일으키게 된다. 이때, 전원 공급 장치의 EMI 필터는 입력 전류의 급격한 변동에 의해 기계적인 소음을 발생시킬 수 있다.
다음, 전원 공급 장치에 전압 조절 회로가 있는 경우를 살펴보면 다음과 같다.
도4의 박스 부분(X2)에 도시된 바와 같이, PFC전압이 오버 슈팅될 때 전압 조절 회로는 콘트롤러 칩에 설정된 임계 전압까지 상승하기 전에 이를 감지하여 콘트롤러 칩을 제어하여 PFC전압의 상승을 중지시킨다. 따라서, PFC전압이 어느 정도 상승하다가 멈추고 다시 하강하며, 콘트롤러 칩이 게이트 구동 신호를 차단하는 것을 방지하므로, 도3과 비교하여 입력 전류가 0이 되면서 급격한 변동을 일으키는 부분이 사라진 것을 확인할 수 있다.
상기한 바와 같이, 본 발명의 콘트롤러 칩(108)은 HVSEN단자와 VSENSE단자를 PFC전압(V_PFC)의 과전압 여부를 판단하여, PFC전압(V_PFC)이 과전압으로 판단되는 경우 컨버터(110)의 동작을 중단시킴으로써, 입력 전류의 급격한 변동을 유발할 수 있다. 그러나, 전압 조절 회로(114)가 PFC전압(V_PFC)의 과전압 상태 전에 이를 감지하여 콘트롤러 칩(108)을 제어하여 PFC전압(V_PFC)을 낮춤으로써, PFC전압(V_PFC)의 과전압 상태에서 콘트롤러 칩(108)에 의해 유발될 수 있는 EMI필터의 소음을 사전에 방지할 수 있다.
또한, 전압 조절 회로(114)는 내부에 구비되는 갭 유지부(206)에 의해 HVSEN단자가 0.8V 이하로 떨어지는 것을 방지하여 콘트롤러 칩(108)이 테스트 모드로 진입하는 것을 방지한다.
한편, 상술한 본 발명의 실시 예에 따른 콘트롤러 칩(108)은 TI의 UCC28061가 적용되는 것을 예로 한 것이다. 따라서, UCC28061 칩 대신 다른 칩을 본 발명의 콘트롤러 칩(108)으로 적용한다면, 상기 수학식들에는 해당 칩의 스펙에 정의된 값들이 대신 적용하여야 한다. 또한, 본 발명의 목적을 달성하기 위해 UCC28061 칩의 COMP단자, HVSEN단자, VSENSE단자 등과 동일한 기능을 하는 해당 칩의 단자들을 도1 및 도2에 따라 구성할 수 있을 것이다.
이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다.
그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 전원 공급 장치 102: EMI 필터
104: 정류 회로 106: 역률 개선 회로
108: 콘트롤러 칩 110: 컨버터
112: 전압 분배 회로 114: 전압 조절 회로
200: 구동칩 202,204: 비교기
206: 갭 유지부

Claims (20)

  1. 스위치가 제1 상태인 경우 입력 전류에 의해 에너지를 저장하고, 상기 스위치가 제2 상태인 경우 저장된 에너지를 이용하여 출력 전압의 레벨을 변화시키는 에너지 저장 수단을 구비하며, 상기 스위치의 제1 상태 및 제2 상태는 구동 신호의 듀티 비에 따라 제어되는 컨버터;
    상기 출력 전압의 변화에 따라 상기 구동 신호의 듀티 비를 조절하며, 상기 출력 전압을 피드백받아 제1 임계 전압을 이용하여 상기 출력 전압의 과전압 여부를 판단하는 콘트롤러; 및
    상기 제1 임계 전압보다 낮게 설정되는 제2 임계 전압을 이용하여 상기 출력 전압이 과전압으로 판단되기 전에 상기 출력 전압의 레벨을 낮추기 위해 상기 콘트롤러를 제어하여 상기 스위치의 제1 상태 구간을 줄이는 전압 조절 회로;
    를 포함하는 역률 개선 회로.
  2. 제 1 항에 있어서, 상기 제2 임계 전압은 상기 출력 전압의 원하는 레벨 값과 상기 제1 임계 전압 사이의 범위에서 설정되는, 역률 개선 회로.
  3. 제 1 항에 있어서, 상기 콘트롤러는
    상기 출력 전압의 제1 분배 전압과 기준 전압 사이의 전압 차에 상응하는 비교 신호를 출력하고, 상기 비교 신호의 크기에 대응하여 상기 구동 신호의 듀티 비를 조절하는, 역률 개선 회로.
  4. 제 3 항에 있어서, 상기 전압 조절 회로는
    상기 출력 전압의 제2 분배 전압이 상기 제2 임계 전압 이상이 되면 상기 비교 신호의 크기를 감소시키는, 역률 개선 회로.
  5. 제 4 항에 있어서, 상기 콘트롤러는
    상기 제1 분배 전압을 입력받는 제1 단자와, 상기 비교 신호를 출력하는 제2 단자와, 상기 제2 분배 전압을 입력받는 제3 단자와, 상기 기준 전압을 출력하는 제4 단자를 포함하는, 역률 개선 회로.
  6. 제 5 항에 있어서, 상기 전압 조절 회로는
    상기 제1 단자와 접지단 사이에 직렬 연결된 제1 저항과 제2 저항 사이의 제1 노드와 연결되는 비반전 입력단과, 상기 제3 단자와 연결되는 반전 입력단과, 상기 제2 단자와 연결되는 출력단을 구비하며, 상기 반전 입력단과 출력단 사이에 제3 저항이 연결되는 비교기; 및
    상기 비교기의 출력단과 상기 제2 단자 사이에 연결되고, 상기 콘트롤러가 노멀 모드를 유지하기 위해 기 설정된 제3 단자의 최소 전압 이상의 전압 차를 형성하는 갭 유지부;
    를 포함하는 역률 개선 회로.
  7. 제 6 항에 있어서, 상기 갭 유지부는
    상기 제2 단자에 양극이 연결되고 상기 비교기의 출력단에 음극이 연결되는 적어도 하나의 다이오드로 구성되는, 역률 개선 회로.
  8. 구동 신호의 듀티 비에 따라 전압 레벨이 가변되는 출력 전압을 생성하는 컨버터;
    상기 출력 전압의 제1 분배 전압을 제1 단자를 통해 피드백받아 상기 제1 분배 전압과 기준 전압 사이의 전압 차에 상응하는 비교 신호를 생성하여 제2 단자를 통해 출력하되 상기 비교 신호의 크기에 따라 상기 구동 신호의 듀티 비를 조절하고, 상기 출력 전압의 제2 분배 전압을 제3 단자를 통해 피드백받아 제1 임계 전압을 이용하여 상기 출력 전압의 과전압 여부를 판단하며, 제4 단자를 통해 기준 전압을 출력하는 콘트롤러; 및
    상기 제1 임계 전압보다 낮은 제2 임계 전압을 설정하고, 상기 제2 분배 전압이 상기 제2 임계 전압 이상이 되면, 상기 제2 단자를 통해 상기 비교 신호의 크기를 감소시키는 전압 조절 회로;
    를 포함하는 역률 개선 회로.
  9. 제 8 항에 있어서, 상기 제2 임계 전압은 상기 출력 전압의 원하는 레벨과 상기 제1 임계 전압 사이의 범위에서 설정되는, 역률 개선 회로.
  10. 제 8 항에 있어서, 상기 전압 조절 회로는
    상기 콘트롤러의 제4 단자와 접지단 사이에 직렬로 연결되는 제1 저항과 제2 저항 사이의 제1 노드가 비반전 입력단에 연결되고, 상기 제3 단자가 반전 입력단에 연결되며, 상기 제2 단자가 출력단에 연결되고, 상기 반전 입력단과 출력단 사이에 제3 저항이 연결되는 비교기; 및
    상기 비교기의 출력단과 상기 콘트롤러의 제2 단자 사이에 연결되고, 상기 비교기의 출력에 상관없이 상기 콘트롤러의 노멀 모드를 유지하기 위해 기 설정된 제3 단자의 최소 전압 이상의 전압 차를 형성하는 갭 유지부;
    를 포함하는 역률 개선 회로.
  11. 제 10 항에 있어서, 상기 갭 유지부는 상기 비교기의 출력에도 상기 기 설정된 제3 단자의 최소 전압 이상의 전압 차를 유지하여 상기 제3 단자의 전위가 상기 기설정된 최소 전압 이상이 유지되도록 하는, 역률 개선 회로.
  12. 제 11 항에 있어서, 상기 갭 유지부는
    상기 제2 단자에 양극이 연결되고, 상기 비교기의 출력단에 음극이 연결되는 적어도 하나의 다이오드를 포함하는, 역률 개선 회로.
  13. 입력 신호에서 노이즈를 제거하는 EMI 필터;
    상기 입력 신호를 정류하여 출력하는 정류 회로; 및
    에너지를 저장하고 방출하는 에너지 저장 수단에 의해 출력 전압을 생성하되 구동 신호의 듀티 비에 따라 출력 전압의 크기를 가변하고 상기 출력 전압의 변화에 따라 상기 구동 신호의 듀티 비를 제어하며, 제1 임계 전압을 이용하여 상기 출력 전압의 과전압 상태를 판단하되 상기 제1 임계 전압보다 낮게 설정된 제2 임계 전압을 이용하여 상기 출력 전압이 과전압 상태로 판단되기 전에 상기 출력 전압의 크기를 조절하는 역률 개선 회로;
    를 포함하는 전원 공급 장치.
  14. 제 13 항에 있어서, 상기 역률 개선 회로는
    상기 출력 전압의 변화에 따라 상기 구동 신호의 듀티 비를 조절하며, 상기 출력 전압의 제1 분배 전압이 상기 제1 임계 전압 이상이 되면 상기 출력 전압을 과전압 상태로 판단하는 콘트롤러; 및
    상기 출력 전압의 제2 분배 전압이 상기 제1 임계 전압보다 낮게 설정되는 제2 임계 전압 이상이 되면 상기 콘트롤러를 제어하여 상기 구동 신호의 듀티 비를 조절하는 전압 조절 회로;
    를 포함하는 전원 공급 장치.
  15. 제 13 항 또는 제 14 항에 있어서, 상기 제2 임계 전압은 상기 출력 전압의 원하는 레벨과 상기 제1 임계 전압 사이의 범위에서 설정되는, 전원 공급 장치.
  16. 제 14 항에 있어서, 상기 콘트롤러는
    상기 출력 전압의 제1 분배 전압과 기준 전압 사이의 전압 차에 상응하는 비교 신호를 출력하고, 상기 비교 신호의 크기에 대응하여 상기 구동 신호의 듀티 비를 조절하는, 전원 공급 장치.
  17. 제 16 항에 있어서, 상기 전압 조절 회로는
    상기 출력 전압의 제2 분배 전압이 상기 제2 임계 전압 이상이 되면 상기 비교 신호의 크기를 감소시키는, 전원 공급 장치.
  18. 제 16 항에 있어서, 상기 콘트롤러는
    상기 제1 분배 전압을 입력받는 제1 단자와, 상기 비교 신호를 출력하는 제2 단자와, 상기 제2 분배 전압을 입력받는 제3 단자와, 상기 기준 전압을 출력하는 제4 단자를 포함하는, 전원 공급 장치.
  19. 제 18 항에 있어서, 상기 전압 조절 회로는
    상기 제1 단자와 접지단 사이에 직렬 연결된 제1 저항과 제2 저항 사이의 제1 노드와 연결되는 비반전 입력단과, 상기 제3 단자와 연결되는 반전 입력단과, 상기 제2 단자와 연결되는 출력단을 구비하며, 상기 반전 입력단과 출력단 사이에 제3 저항이 연결되는 비교기; 및
    상기 비교기의 출력단과 상기 제2 단자 사이에 연결되고, 상기 콘트롤러가 노멀 모드를 유지하기 위해 기 설정된 제3 단자의 최소 전압 이상의 전압 차를 형성하는 갭 유지부;
    를 포함하는 전원 공급 장치.
  20. 제 19 항에 있어서, 상기 갭 유지부는
    상기 제2 단자에 양극이 연결되고 상기 비교기의 출력단에 음극이 연결되는 적어도 하나의 다이오드로 구성되는, 전원 공급 장치.
KR1020100109210A 2010-11-04 2010-11-04 역률 개선 회로 및 이를 포함하는 전원 공급 장치 KR101193343B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100109210A KR101193343B1 (ko) 2010-11-04 2010-11-04 역률 개선 회로 및 이를 포함하는 전원 공급 장치
US13/052,790 US20120112712A1 (en) 2010-11-04 2011-03-21 Power factory correction circuit and power supply having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100109210A KR101193343B1 (ko) 2010-11-04 2010-11-04 역률 개선 회로 및 이를 포함하는 전원 공급 장치

Publications (2)

Publication Number Publication Date
KR20120047563A KR20120047563A (ko) 2012-05-14
KR101193343B1 true KR101193343B1 (ko) 2012-10-19

Family

ID=46019002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100109210A KR101193343B1 (ko) 2010-11-04 2010-11-04 역률 개선 회로 및 이를 포함하는 전원 공급 장치

Country Status (2)

Country Link
US (1) US20120112712A1 (ko)
KR (1) KR101193343B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102307007B (zh) * 2011-09-13 2013-11-06 矽力杰半导体技术(杭州)有限公司 基于主从交错式临界导通模式的pfc控制电路及其控制方法
WO2014013407A1 (en) * 2012-07-16 2014-01-23 Koninklijke Philips N.V. Driver device and driving method for driving a load, in particular a light unit including controlling input supply current to meet predefined conditions
KR102097411B1 (ko) 2012-08-14 2020-04-07 삼성디스플레이 주식회사 전압 발생기 및 그것을 포함하는 표시 장치
CN102931847B (zh) * 2012-09-29 2015-07-22 福建捷联电子有限公司 一种具有功率因数校正功能的反激式电源
KR101517396B1 (ko) * 2014-11-28 2015-05-06 강원대학교산학협력단 수산기발생장치의 전원 이중 제어 장치
CN105071652B (zh) * 2015-09-22 2018-02-02 广东志高暖通设备股份有限公司 一种控制Boost型PFC电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5894214A (en) * 1997-11-20 1999-04-13 Lucent Technologies Inc. Dual-output boost converter having enhanced input operating range

Also Published As

Publication number Publication date
KR20120047563A (ko) 2012-05-14
US20120112712A1 (en) 2012-05-10

Similar Documents

Publication Publication Date Title
US7550934B1 (en) LED driver with fast open circuit protection, short circuit compensation, and rapid brightness control response
US8456096B2 (en) Thermally controlled driver/switching regulator, and methods of controlling and/or regulating a driver and/or switching regulator
US9155156B2 (en) Electronic circuits and techniques for improving a short duty cycle behavior of a DC-DC converter driving a load
US8427069B2 (en) Current-regulated power supply with soft-start protection
US7034607B2 (en) Switching constant-current power device
KR101193343B1 (ko) 역률 개선 회로 및 이를 포함하는 전원 공급 장치
US9055646B2 (en) Light emitting device driver circuit and control method thereof
US20070170874A1 (en) Light emitting diode drive apparatus
US20130107585A1 (en) Power Converter System with Synchronous Rectifier Output Stage and Reduced No-Load Power Consumption
KR20110017784A (ko) Ｌｅｄ 발광 장치
US20100084991A1 (en) Dimming Control Circuit
JP2005160178A (ja) 電源回路及びそれを用いた電子機器
JP2006271194A (ja) 電力コンバータからの出力電流を調整するための方法および装置
US9107271B2 (en) LED driving circuit
KR20080079775A (ko) 엘이디 백라이트 구동회로
KR20120080907A (ko) Ｌｅｄ 발광 장치
TW201434344A (zh) 發光二極體驅動裝置
JP2016072245A (ja) ダイレクトｌｅｄ駆動装置
CN106233605B (zh) 功耗减小的mosfet驱动器
KR20130017024A (ko) Ｌｅｄ 발광 장치 및 그 구동 방법
JP2016067120A (ja) 電源装置および照明装置
JP2014216320A (ja) 光源を駆動する回路および方法
JP4558001B2 (ja) 電源回路
CN112350582A (zh) 用于控制电源的方法和电路
JP2011187205A (ja) 調光制御装置、及び、調光制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee