KR101189164B1 - Nitride light emitting device and method of nitride semiconductor - Google Patents

Nitride light emitting device and method of nitride semiconductor Download PDF

Info

Publication number
KR101189164B1
KR101189164B1 KR20070095287A KR20070095287A KR101189164B1 KR 101189164 B1 KR101189164 B1 KR 101189164B1 KR 20070095287 A KR20070095287 A KR 20070095287A KR 20070095287 A KR20070095287 A KR 20070095287A KR 101189164 B1 KR101189164 B1 KR 101189164B1
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
nitride
manufacturing
light emitting
emitting device
Prior art date
Application number
KR20070095287A
Other languages
Korean (ko)
Other versions
KR20090030016A (en
Inventor
최재완
문용태
김진교
오태건
Original Assignee
엘지이노텍 주식회사
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사, 엘지전자 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR20070095287A priority Critical patent/KR101189164B1/en
Publication of KR20090030016A publication Critical patent/KR20090030016A/en
Application granted granted Critical
Publication of KR101189164B1 publication Critical patent/KR101189164B1/en

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 질화물계 발광 소자 및 그 질화물 반도체의 제조방법에 관한 것으로 특히, 발광 소자의 제작 공정과 그 특성을 개선할 수 있는 질화물계 발광 소자 및 그 질화물 반도체의 제조방법에 관한 것이다. 이러한 본 발명은, 질화물 반도체의 제조방법에 있어서, 기판 상에 직접 800 내지 1100 ℃의 온도에서 제1전도성 질화물 반도체층을 성장시키는 단계를 포함하여 구성되는 것을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nitride-based light emitting device and a method of manufacturing the nitride semiconductor thereof, and more particularly, to a manufacturing method of a light emitting device and a nitride-based light emitting device and a method of manufacturing the nitride semiconductor capable of improving the characteristics thereof. The present invention is characterized in that it comprises a step of growing a first conductive nitride semiconductor layer at a temperature of 800 to 1100 ℃ directly on the substrate in the manufacturing method of the nitride semiconductor.

LED, 질화물, HVPE, 발광 소자, 반도체. LED, nitride, HVPE, light emitting device, semiconductor.

Description

질화물계 발광 소자 및 그 질화물 반도체의 제조방법{Nitride light emitting device and method of nitride semiconductor}Nitride light emitting device and method of manufacturing nitride semiconductor thereof

본 발명은 질화물계 발광 소자 및 그 질화물 반도체의 제조방법에 관한 것으로 특히, 발광 소자의 제작 공정과 그 특성을 개선할 수 있는 질화물계 발광 소자 및 그 질화물 반도체의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nitride-based light emitting device and a method of manufacturing the nitride semiconductor thereof, and more particularly, to a manufacturing method of a light emitting device and a nitride-based light emitting device and a method of manufacturing the nitride semiconductor capable of improving the characteristics thereof.

발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화 된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다.Light Emitting Diodes (LEDs) are well-known semiconductor light emitting devices that convert current into light.In 1962, red LEDs using GaAsP compound semiconductors were commercialized, along with GaP: N series green LEDs. It has been used as a light source for display images of electronic devices, including.

이러한 LED에 의해 방출되는 광의 파장은 LED를 제조하는데 사용되는 반도체 재료에 따른다. 이는 방출된 광의 파장이 가전자대(valence band) 전자들과 전도대(conduction band) 전자들 사이의 에너지 차를 나타내는 반도체 재료의 밴드갭(band-gap)에 따르기 때문이다. The wavelength of light emitted by such LEDs depends on the semiconductor material used to make the LEDs. This is because the wavelength of the emitted light depends on the band-gap of the semiconductor material, which represents the energy difference between the valence band electrons and the conduction band electrons.

질화 갈륨 화합물 반도체(Gallium Nitride: GaN)는 높은 열적 안정성과 폭넓은 밴드갭(0.8 ~ 6.2eV)을 가지고 있어, LED를 포함한 고출력 전자부품 소자 개발 분야에서 많은 주목을 받아왔다. Gallium nitride compound semiconductors (Gallium Nitride (GaN)) have high thermal stability and wide bandgap (0.8 to 6.2 eV), which has attracted much attention in the development of high-power electronic components including LEDs.

이에 대한 이유 중 하나는 GaN이 타 원소들(인듐(In), 알루미늄(Al) 등)과 조합되어 녹색, 청색 및 백색광을 방출하는 반도체 층들을 제조할 수 있기 때문이다.One reason for this is that GaN can be combined with other elements (indium (In), aluminum (Al), etc.) to produce semiconductor layers that emit green, blue and white light.

이와 같이 방출 파장을 조절할 수 있기 때문에 특정 장치 특성에 맞추어 재료의 특징들에 맞출 수 있다. 예를 들어, GaN를 이용하여 광기록에 유익한 청색 LED와 백열등을 대치할 수 있는 백색 LED를 만들 수 있다. In this way, the emission wavelength can be adjusted to match the material's characteristics to specific device characteristics. For example, GaN can be used to create a white LED that can replace the blue LEDs and incandescent lamps that are beneficial for optical recording.

이러한 GaN 계열 물질의 이점들로 인해, GaN 계열의 LED 시장이 급속히 성장하고 있다. 따라서, 1994년에 상업적으로 도입한 이래로 GaN 계열의 광전자장치 기술도 급격히 발달하였다. Due to the advantages of these GaN-based materials, the GaN-based LED market is growing rapidly. Therefore, since commercial introduction in 1994, GaN-based optoelectronic device technology has rapidly developed.

상술한 바와 같은 GaN 계열 물질을 이용한 LED의 휘도 또는 출력은 크게, 활성층의 구조, 빛을 외부로 추출할 수 있는 광추출 효율, LED 칩의 크기, 램프 패키지 조립 시 몰드(mold)의 종류 및 각도, 형광물질 등에 의해서 좌우된다.The brightness or output of the LED using the GaN-based material as described above is large, the structure of the active layer, the light extraction efficiency to extract light to the outside, the size of the LED chip, the type and angle of the mold (mold) when assembling the lamp package , Fluorescent material and the like.

한편, 이러한 GaN 계열 반도체 성장이 다른 Ⅲ-Ⅴ족 화합물 반도체보다 어려운 이유 중에 하나는 고품질의 기판, 즉, GaN, InN, AlN 등의 물질의 웨이퍼가 존재하지 않기 때문이다.On the other hand, one of the reasons why the growth of GaN-based semiconductors is more difficult than other III-V compound semiconductors is that there are no high-quality substrates, that is, wafers made of materials such as GaN, InN, and AlN.

따라서 사파이어와 같은 이종 기판 위에 LED 구조를 성장하게 되며, 이때 많은 결함이 발생하게 되고, 이러한 결함들은 LED 성능에 큰 영향을 미치게 된다. Therefore, the LED structure is grown on a heterogeneous substrate such as sapphire, and many defects are generated, and these defects have a great influence on the LED performance.

본 발명이 이루고자 하는 기술적 과제는, 기판 상에 버퍼층 없이 고온에서 성장되는 고품질의 질화물 반도체를 포함하는 질화물계 발광 소자 및 그 질화물 반도체의 제조방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a nitride based light emitting device including a high quality nitride semiconductor grown at a high temperature without a buffer layer on a substrate, and a method of manufacturing the nitride semiconductor.

상기 기술적 과제를 이루기 위한 제1관점으로서, 본 발명은, 질화물 반도체의 제조방법에 있어서, 기판 상에 직접 800 내지 1100 ℃의 온도에서 제1전도성 질화물 반도체층을 성장시키는 단계를 포함하여 구성되는 것을 특징으로 한다.As a first aspect for achieving the above technical problem, the present invention, in the method for manufacturing a nitride semiconductor, comprising the step of growing a first conductive nitride semiconductor layer directly on the substrate at a temperature of 800 to 1100 ℃ It features.

상기 기술적 과제를 이루기 위한 제2관점으로서, 본 발명은, 질화물 반도체의 제조방법에 있어서, 3/5족 원소를 이용하여 폭이 0.1 ㎛ 이상인 평탄한 계단 구조(terrace)를 갖는 표면 특성을 가지는 질화물 반도체를 기판 상에 직접 성장시키는 단계를 포함하여 구성되는 특징으로 한다.As a second aspect for achieving the above technical problem, the present invention relates to a nitride semiconductor having a flat stepped structure having a width of 0.1 μm or more using a Group 3/5 element in a method of manufacturing a nitride semiconductor. It characterized in that it comprises a step of growing directly on the substrate.

상기 기술적 과제를 이루기 위한 제3관점으로서, 본 발명은, 상술한 방법으로 제조되는 질화물 반도체를 포함하는 질화물계 발광 소자로 구성되는 것을 특징으로 한다.As a third aspect for achieving the above technical problem, the present invention is characterized by comprising a nitride-based light emitting device comprising a nitride semiconductor manufactured by the above-described method.

본 발명은 저온에서 스트레스 흡수층 혹은 버퍼층을 형성하지 않고, 고온에서 직접 양질의 박막을 성장시킬 수 있고, 따라서 저온 버퍼층을 제작하는 공정을 제거할 수 있어서, 박막 성장 공정을 간편화할 수 있으며, 결국 양질의 박막을 제 작하는 시간과 비용을 크게 절약할 수 있는 효과가 있다.The present invention can grow a high quality thin film directly at a high temperature without forming a stress absorbing layer or a buffer layer at a low temperature, thereby eliminating the process of manufacturing a low temperature buffer layer, thereby simplifying the thin film growth process, and eventually There is an effect that can greatly save the time and cost of producing a thin film.

이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다. While the invention is susceptible to various modifications and alternative forms, specific embodiments thereof are shown by way of example in the drawings and will herein be described in detail. Rather, the intention is not to limit the invention to the particular forms disclosed, but rather, the invention includes all modifications, equivalents and substitutions that are consistent with the spirit of the invention as defined by the claims.

동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 도면들에서 층들 및 영역들의 치수는 명료성을 위해 과장되어있다. 또한 여기에서 설명되는 각 실시예는 상보적인 도전형의 실시예를 포함한다.Like reference numerals denote like elements throughout the description of the drawings. In the drawings the dimensions of layers and regions are exaggerated for clarity. In addition, each embodiment described herein includes an embodiment of a complementary conductivity type.

층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다. 표면과 같은 구성 요소의 일부가 '내부(inner)'라고 표현된다면 이것은 그 요소의 다른 부분들 보다도 소자의 외측으로부터 더 멀리 있다는 것을 의미한다고 이해할 수 있을 것이다. It will be appreciated that when an element such as a layer, region or substrate is referred to as being present on another element "on," it may be directly on the other element or there may be an intermediate element in between . If a part of a component, such as a surface, is expressed as 'inner', it will be understood that this means that it is farther from the outside of the device than other parts of the element.

나아가 '아래(beneath)' 또는 '중첩(overlies)'과 같은 상대적인 용어는 여기에서는 도면에서 도시된 바와 같이 기판 또는 기준층과 관련하여 한 층 또는 영역과 다른 층 또는 영역에 대한 한 층 또는 영역의 관계를 설명하기 위해 사용될 수 있다. Furthermore, relative terms such as "beneath" or "overlies" refer to the relationship of one layer or region to one layer or region and another layer or region with respect to the substrate or reference layer, as shown in the figures. Can be used to describe.

이러한 용어들은 도면들에서 묘사된 방향에 더하여 소자의 다른 방향들을 포함하려는 의도라는 것을 이해할 수 있을 것이다. 마지막으로 '직접(directly)'라는 용어는 중간에 개입되는 어떠한 요소가 없다는 것을 의미한다. 여기에서 사용되는 바와 같이 '및/또는'이라는 용어는 기록된 관련 항목 중의 하나 또는 그 이상의 어느 조합 및 모든 조합을 포함한다.It will be understood that these terms are intended to include other directions of the device in addition to the direction depicted in the figures. Finally, the term 'directly' means that there is no element in between. As used herein, the term 'and / or' includes any and all combinations of one or more of the recorded related items.

비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할것이다. Although the terms first, second, etc. may be used to describe various elements, components, regions, layers, and / or regions, such elements, components, regions, layers, and / or regions It will be understood that it should not be limited by these terms.

이러한 용어들은 단지 다른 영역, 층 또는 지역으로부터 어느 하나의 요소, 성분, 영역, 층 또는 지역들을 구분하기 위해 사용되는 것이다. 따라서 아래에서 논의된 제1 영역, 층 또는 지역은 제2 영역, 층 또는 지역이라는 명칭으로 될 수 있다.These terms are only used to distinguish one element, component, region, layer or region from another region, layer or region. Thus, the first region, layer or region discussed below may be referred to as the second region, layer or region.

본 발명의 실시예들은 예를 들어, 사파이어(Al2O3)계 기판과 같은 비도전성 기판상에 형성된 질화갈륨(GaN)계 발광 소자를 참조하여 설명될 것이다. 그러나 본 발명은 이러한 구조에 한정되는 것은 아니다. Embodiments of the present invention will be described with reference to a gallium nitride (GaN) based light emitting device formed on a nonconductive substrate such as, for example, a sapphire (Al 2 O 3 ) based substrate. However, the present invention is not limited to this structure.

본 발명의 실시예들은 도전성 기판을 포함하여 다른 기판을 사용할 수 있다. 따라서 GaP 기판상의 AlGaInP 다이오드, SiC 기판상의 GaN 다이오드, SiC 기판상의 SiC 다이오드, 사파이어 기판상의 SiC 다이오드, 및/또는 GaN, SiC, AlN, ZnO 및/ 또는 다른 기판상의 질화물계 다이오드 등의 조합이 포함될 수 있다. 더구나 본 발명은 활성영역은 다이오드 영역의 사용에 한정되는 것은 아니다. 또한 활성영역의 다른 형태들이 본 발명의 일부 실시예들에 따라서 사용될 수도 있다.Embodiments of the invention may use other substrates, including conductive substrates. Thus, combinations of AlGaInP diodes on GaP substrates, GaN diodes on SiC substrates, SiC diodes on SiC substrates, SiC diodes on sapphire substrates, and / or nitride based diodes on GaN, SiC, AlN, ZnO and / or other substrates may be included. have. Moreover, the present invention is not limited to the use of the diode region. Other forms of active area may also be used in accordance with some embodiments of the present invention.

HVPE(hydride vapor phase epitaxy) 시스템을 이용하는 질화물 반도체의 형성 방법은, 금속 Ⅲ족 원소와 또 다른 관을 통해 V족 원소를 포함하는 기체를 소스로 이용하여 기판에서 반도체가 형성되도록 하는 시스템을 이용한다.A method of forming a nitride semiconductor using a hydride vapor phase epitaxy (HVPE) system uses a system in which a semiconductor is formed on a substrate using a gas containing a group V element through a metal III group element and another tube as a source.

질화물 반도체(AlxInyGa1 -x- yN) 성장에 있어서 가장 큰 난제 중 하나는 기판으로 사용되는 사파이어와 질화물 반도체 사이의 격자 상수 및 열팽창 계수의 큰 차이점 때문에 평평한 질화물 반도체 박막을 성장하는데 큰 어려움이 있다는 것이다.One of the biggest challenges in the growth of nitride semiconductors (Al x In y Ga 1 -x- y N) is the growth of flat nitride semiconductor thin films due to the large differences in lattice constants and thermal expansion coefficients between sapphire and nitride semiconductors used as substrates. There is a big difficulty.

따라서 응력 완화(strain accommodation)를 위하여 저온 버퍼층의 성장하는 것이 반드시 필요한 과정이었다. 이러한 저온 버퍼층의 성장과 함께 사파이어 기판의 질화(nitridation)는 결정성과 표면 형상을 개선할 수 있다.Therefore, the growth of the low temperature buffer layer was a necessary process for stress accommodation. Nitriding of the sapphire substrate with the growth of the low temperature buffer layer may improve crystallinity and surface shape.

이러한 두 가지 과정은 GaN을 포함하는 질화물 반도체의 이종 성장을 위한 핵화 위치(nucleation sites)들을 효율적으로 제공할 수 있고 고품질 질화물 반도체 박막을 성장함에 있어서 필수적인 것으로 고려되고 있었다. 이하, 질화물 반도체의 일례로 질화갈륨(GaN)을 예로 들어 설명한다.These two processes were considered to be able to efficiently provide nucleation sites for heterogeneous growth of nitride semiconductors including GaN and to be essential for growing high quality nitride semiconductor thin films. Hereinafter, gallium nitride (GaN) will be described as an example of a nitride semiconductor.

버퍼층 상에 성장된 GaN 박막에서 핵화된 섬(nucleated island)들은 크기가 자라게 되고 이러한 섬들이 서로 합쳐지는 과정에서 에지형 관통 전위(edge-type treading dislocation)의 발생에 의해 방향성이 일부 정렬된다.In the GaN thin film grown on the buffer layer, nucleated islands grow in size and are partially aligned by the generation of edge-type treading dislocations in the process of combining these islands with each other.

이러한 섬들이 합쳐지는 과정에서 도메인 틸팅(tilting)이 관여되지 않기 때문에, 각각의 섬들의 평평한 상측 표면(flattop)은 방해받지 않는 것으로 기대되고 즉각적인 표면 평탄화(smoothing)는 보통 잘 관찰되지 않는다.Since no domain tilting is involved in the process of merging these islands, the flat top of each island is expected to be unobstructed and immediate surface smoothing is usually not well observed.

상술한 바와 같이, 저온 핵화층 없이 GaN 박막을 직접 성장하는 것은 실현성이 낮으나 최근 버퍼층 없이 고품질 GaN 박막을 성장하는 것이 보고되고 있다.As described above, the direct growth of the GaN thin film without the low temperature nucleation layer is not practical, but recently it has been reported to grow a high quality GaN thin film without the buffer layer.

버퍼층 상에 성장되는 GaN 박막의 표면 형상 전개(surface morphology evolution) 및 응력 완화는 중요하고 또한 충분히 이해되고 있으나, 저온 핵화층 없이 박막을 성장함에 있어서는 이제까지 상술한 표면 형상 전개 및 응력 완화에 대하여 간과되어 왔고 아직 충분한 연구가 이루어지지 않았다.Surface morphology evolution and stress relaxation of the GaN thin film grown on the buffer layer are important and well understood, but the growth of the thin film without the low temperature nucleation layer has been overlooked with respect to the surface shape development and stress relaxation described above. There has been not enough research yet.

본 발명에서는 저온 핵화층(버퍼층)이 없는 상태에서 GaN 박막을 성장하는 경우의 표면 형상 전개 및 응력 완화에 대한 연구 결과를 포함한다.The present invention includes the results of surface shape development and stress relaxation when the GaN thin film is grown in the absence of a low temperature nucleation layer (buffer layer).

표면 형상 전개는 저온 버퍼층 상에 성장되는 경우와 상당히 다른 모습이 관찰된다. 표면 형상 전개를 결정함에 있어서, 섬들이 합쳐지는 과정에서 발생하는 관통 전위의 형태는 매우 중요한 역할을 하는 것으로 밝혀졌다. 매우 흥미롭게도, 핵화된 섬들이 합쳐지기 전에 이미 응력이 충분히 완화된 것으로 관찰되었다.Surface shape development is observed to be significantly different than when grown on a low temperature buffer layer. In determining the surface shape development, it has been found that the shape of the penetrating dislocation occurring in the process of combining islands plays a very important role. Very interestingly, it was observed that the stress had already been sufficiently relaxed before the nucleated islands merged.

<실시예><Examples>

본 발명의 실시예에서는 도 1에서 도시하는 바와 같이, HVPE(hydride vapor phase epitaxy) 시스템을 이용하였고, Ⅲ족 원소는 Ga 금속을 사용하고, V족 원소로는 NH3를 사용하여서 질화갈륨(GaN)을 포함하는 질화물 반도체(AlxInyGa1 -x- yN)를 성장시킨다. Ga 금속의 캐리어 가스는 불활성 기체가 사용될 수 있고, 그 외에 N2, H2, Argon 가스 등을 사용하여 질화갈륨을 제조할 수 있다.In the exemplary embodiment of the present invention, as shown in FIG. 1, a hydride vapor phase epitaxy (HVPE) system is used, a Ga group is used as the Group III element, and NH 3 is used as the Group V element. ) And a nitride semiconductor (Al x In y Ga 1- x- y N) is grown. Inert gas may be used as the carrier gas of Ga metal, and gallium nitride may be manufactured using N 2 , H 2 , Argon gas, or the like.

이때, 5개의 도가니에 의하여 가열되는 수평 수정 반응로(10)가 구비된다. c-평면의 사파이어 기판(100)은 M-평면(10

Figure 112007067894487-pat00001
0) 방향으로 0.3°어긋나게 잘린 기판을 이용하였고, 캐리어(carrier) 가스로는 N2 가스가 이용되었다. At this time, a horizontal crystal reactor 10 is heated by five crucibles. The c-plane sapphire substrate 100 has an M-plane (10
Figure 112007067894487-pat00001
Substrate cut by 0.3 ° in the direction of 0) was used, and N 2 gas was used as a carrier gas.

이러한 반응로(10)에는 상술한 Ga를 포함하는 용기(20)와 연결되는 Ga의 캐리어 가스의 이동로인 제1연결관(30)과, NH3 가스의 이동로인 제2연결관(40)이 연결된다. 이러한 연결관(30, 40)이 연결된 반응로(10)의 타측에는 배기구(50)가 구비된다.The reactor 10 includes a first connecting pipe 30 which is a moving path of a carrier gas of Ga connected to the vessel 20 including Ga and a second connecting pipe 40 which is a moving path of an NH 3 gas. ) Is connected. An exhaust port 50 is provided at the other side of the reactor 10 to which the connection pipes 30 and 40 are connected.

사파이어 기판(100)과 두 개의 갈륨(Ga) 용기(20)는 각각 1050 ℃(또는 1100 ℃) 및 850 ℃로 가열되었고, NH3 및 HCl의 흐름률은 각각 3 SLM(standard liter per minute)과 40 SCCM(standard cubic centimeter per minute at STM)으로 설정하였다.The sapphire substrate 100 and the two gallium (Ga) vessels 20 were heated to 1050 ° C. (or 1100 ° C.) and 850 ° C., respectively, and the flow rates of NH 3 and HCl were 3 standard liter per minute (SLM) and 40 SCCM (standard cubic centimeter per minute at STM).

도가니의 각 지역은 균일한 온도로 유지되었고, 기판(100)은 수정 로드 암에 의하여 성장부로 장입된다. 샘플의 온도는 샘플 홀더 하부에 위치하는 써모 커플(thermo-couple)에 의하여 정확하게 측정될 수 있다. Each region of the crucible was maintained at a uniform temperature, and the substrate 100 was charged to the growth section by a quartz rod arm. The temperature of the sample can be accurately measured by a thermo-couple located under the sample holder.

기판(100)은 낮은 열용량을 가지므로 장입 되자마자 4분 이내에 빠르게 온도가 성장 온도로 상승한다. 혼합된 소스 가스는 가스 밸브에 의하여 가변 시간 간격 으로 제어될 수 있다. 그러나 본 실시예에서는 밸브들은 동시에 열리도록 제어되었다.Since the substrate 100 has a low heat capacity, the temperature quickly rises to the growth temperature within 4 minutes as soon as it is charged. The mixed source gas may be controlled at variable time intervals by a gas valve. However, in this embodiment the valves were controlled to open at the same time.

실제로는, 밸브가 열린 후에 각 반응 가스가 반응로에 유입되는 시간이 서로 다르므로 Ga보다 NH3 가스가 23초(또는 30초) 먼저 공급되도록 밸브를 제어하였다.In practice, the valves were controlled so that NH 3 gas was supplied 23 seconds (or 30 seconds) before Ga, because the time taken for each reaction gas to enter the reactor after the valve was different.

본 실시예에서, 소스 가스는 높은 온도에서 공급되므로 저온 핵화층은 어떤 형태로든 존재하지 않을 수 있다.In this embodiment, the source gas is supplied at a high temperature so the low temperature nucleation layer may not be present in any form.

본 실시예의 결과를 얻기 위하여 HCl과 NH3 가스의 밸브를 동시에 제어하는 것이 중요할 수 있다. 밸브를 동시에 제어하지 않으면 표면 형태가 달라질 수 있다. 성장을 마친 후 샘플은 수정 로딩 암을 이용하여 꺼낸다.It may be important to simultaneously control the valves of HCl and NH 3 gas to obtain the results of this example. If the valves are not controlled simultaneously, the surface shape can vary. After growth, the sample is taken out using a quartz loading arm.

포항 가속기 실험실에 있는 광원의 3C2 빔 라인에서 X 선 회절 측정을 수행하였다.X-ray diffraction measurements were performed on the 3C2 beamline of the light source in the Pohang Accelerator Laboratory.

도 2 내지 도 13은 성장 시간의 변화에 따른 GaN 표면의 SEIs(secondary electron images) 이미지이다. 도 2는 성장 시간이 5초인 상태의 이미지이고, 도 3은 10초, 도 4는 15초, 도 5는 30초, 도 6은 45초, 도 7은 1분, 도 8은 1분 30초, 도 9는 2분, 도 10은 3분, 도 11은 4분, 도 12는 5분, 및 도 13은 10분으로 성장 시간을 조절한 상태의 이미지를 나타내고 있다.2 to 13 are secondary electron images (SEIs) images of the GaN surface with the growth time. 2 is an image with a growth time of 5 seconds, FIG. 3 is 10 seconds, FIG. 4 is 15 seconds, FIG. 5 is 30 seconds, FIG. 6 is 45 seconds, FIG. 7 is 1 minute, and FIG. 8 is 1 minute 30 seconds. 9 shows an image in which the growth time is adjusted to 2 minutes, 10 minutes to 3 minutes, FIG. 11 to 4 minutes, FIG. 12 to 5 minutes, and FIG. 13 to 10 minutes.

성장 시간에 따른 GaN 박막의 표면을 살펴 보면, 일정 시간이 지난 후에 매끈한 표면을 얻을 수 있음을 보여주고 있다. 초기 단계에서는 핵화 알갱이(섬)들이 다수 발생하지만, 시간이 지나면서 이것들이 합쳐지고, 5 내지 10 분 정도의 시간 이 지난 후 스스로 매끈한 표면이 형성됨을 볼 수 있다. Looking at the surface of the GaN thin film with growth time, it can be seen that a smooth surface can be obtained after a certain time. In the early stages, a large number of nucleated grains (islands) occur, but they can be merged over time and form a smooth surface on their own after 5 to 10 minutes.

이러한 일련의 이미지들로부터 다음과 같은 주목할 만한 사항이 있다.From this series of images there are some notable things:

첫째, 초기에 평평한 상면을 가지는 핵화된 섬들이 융합되나, 표면은 즉시 부드러워지지는 않는다. 다른 표면 형태의 수차례의 과정을 거쳐야 계단형 구조(terrace-and-step structure)가 얻어진다. 반면, 버퍼층 상에서 성장된 박막에서 융합된 섬들은 거의 즉각적으로 평평한 표면이 된다.First, nucleated islands with initially flat tops are fused, but the surface is not immediately smoothed. Several steps of different surface morphologies result in a race-and-step structure. On the other hand, fused islands in thin films grown on the buffer layer almost immediately become flat surfaces.

이는 도 14에 나타난 원자 힘 현미경(atomic force microscopy) 사진에서 알 수 있듯이, 10분 이상 성장되어 평탄한 표면을 갖는 시료의 경우, 기판의 미스컷 정도에 따라 약간씩의 차이가 있기는 하지만 보통 0.1 ㎛ 이상의 폭을 갖는 평탄한 계단형 구조(terrace)가 형성되었음을 알 수 있다.As can be seen from the atomic force microscopy image shown in FIG. 14, in the case of a sample having a flat surface grown for 10 minutes or more, it is usually 0.1 μm although there is a slight difference depending on the degree of miscutting of the substrate. It can be seen that a flat stepped terrace having the above width is formed.

둘째, 도 4에서 도 8에 이르는 중간 과정 동안 피라미드형 섬들이 형성되고 표면의 거칠기가 크게 증가한다. 도 2와, 도 4 내지 도 8에서 관찰되는 섬들의 형상을 주목하면 다음과 같은 다른 점을 알 수 있다. 즉, 도 2에서는 섬들이 육각기둥형(여기에 첨부되지 않는 평면도를 통하여 명확히 알 수 있다.)이나 도 4 내지 도 8에서는 피라미드형으로 나타난다.Second, pyramidal islands are formed and the surface roughness is greatly increased during the intermediate process from FIG. 4 to FIG. 8. Referring to Figure 2 and the shape of the islands observed in Figures 4 to 8 can be seen the following differences. That is, in FIG. 2, the islands are hexagonal columns (which can be clearly seen through a plan view not attached here) or pyramids in FIGS. 4 to 8.

섬 형상의 변화는 반응 가스들의 가스 혼합 과정에 의한 변화하는 V/Ⅲ 비율에 의한 것으로 이해될 수 있다.The change in island shape can be understood to be due to the changing V / III ratio due to the gas mixing process of the reaction gases.

도 15는 실제 NH3와 GaCl의 공급 주기를 나타내고 있다. 상술한 바와 같이, NH3는 GaCl보다 23초 빨리 반응로에 다다른다. 도 15에서 가스의 공급은 계단형 함 수 형태로 나타내었으나, NH3 가스 밸브가 닫힌 후에도 반응로에는 어떤 시간 동안 잔여 가스가 있게 된다.15 shows the actual supply cycle of NH 3 and GaCl. As mentioned above, NH 3 reaches the reactor 23 seconds faster than GaCl. In FIG. 15, the gas supply is shown in a stepped function form, but there is residual gas in the reactor for some time even after the NH 3 gas valve is closed.

결과적으로 처음 세 가지 샘플에서, NH3 와 GaCl은 완전히 섞이지 않고 부분적으로 혼합된다. 반응로 내에서의 NH3의 일정한 소멸시간을 고려한다면, 도 2의 5초 동안 성장시킨 샘플의 V/Ⅲ 비율은 도 4의 15초 성장시킨 샘플의 경우보다 작다.As a result, in the first three samples, NH 3 and GaCl are partially mixed rather than completely mixed. Considering the constant disappearance time of NH 3 in the reactor, the V / III ratio of the sample grown for 5 seconds in FIG. 2 is smaller than that for the sample grown for 15 seconds in FIG.

높은 성장 온도와 낮은 V/Ⅲ 비율이 HVPE에서 측면 성장률을 증가시킨다는 것이 보고되고 있다. 그리고 섬 형상의 변화는 V/Ⅲ 비율에 대한 측면 성장 의존성에 좌우된다.It has been reported that high growth temperatures and low V / III ratios increase the lateral growth rate in HVPE. And the change in island shape depends on the lateral growth dependence on the V / III ratio.

이때, NH3 가스를 30초 정도 먼저 주입하거나, GaCl와 NH3 가 동시에 기판에 도달하여도 GaN 박막의 표면 형상에는 큰 차이가 없다. At this time, even if NH 3 gas is first injected for about 30 seconds, or GaCl and NH 3 simultaneously reach the substrate, there is no significant difference in the surface shape of the GaN thin film.

버퍼층 상에서 GaN 박막을 성장시키는 경우에 관찰되는 표면 형상의 다양한 전개는 도 3 및 도 4의 단계에서 핵화된 섬의 융합에 대하여 급격하게 표면이 부드러워지지 않는다는 것으로 특징지어질 수 있다.The various developments of the surface shape observed when growing a GaN thin film on the buffer layer may be characterized by the fact that the surface does not suddenly become smooth for the fusion of the nucleated islands in the steps of FIGS. 3 and 4.

도 16에서 도시하는 바와 같이, (002) 샘플의 반치폭(FWHM; full width at half maximum)은 10초 성장시킨 샘플에서 최대로 나타나며 점차로 감소한다. 그러나 (102)의 경우에는 단순 감소한다.As shown in FIG. 16, the full width at half maximum (FWHM) of the (002) sample is the maximum in the sample grown for 10 seconds and gradually decreases. However, in the case of 102 it simply decreases.

도 2, 도 3, 및 도 16으로부터 알 수 있는 바와 같이, (002) 샘플의 브래그(Bragg) 피크의 반치폭은 스크류형(screw type) 또는 혼합형(mixed type) 관통 전위에 민감하고, (102) 샘플의 브래그 피크의 반치폭은 스크류형 또는 에지형(edge type) 관통 전위에 민감하기 때문에 스크류형 또는 혼합형 관통 전위의 밀도는 핵화된 섬들이 융합될 때 크게 증가하나, 에지형 관통 전위는 증가되지 않는다.As can be seen from FIGS. 2, 3, and 16, the half width of the Bragg peak of the (002) sample is sensitive to screw or mixed type penetration potential, and (102) Since the half width of the Bragg peak of the sample is sensitive to the screw or edge type penetration potential, the density of the screw or mixed penetration potential increases greatly when the nucleated islands are fused, but the edge type penetration potential does not increase. .

따라서 섬 융합에 표면이 급격히 부드러워지지 않는 것은 표면이 도메인 틸팅이 일어날 때 영향받을 수 있으므로 스크류형 또는 혼합형 관통 전위의 급격한 증가에 의하여 도메인 틸팅에 기여할 수 있다.Therefore, the inability to sharply surface in island fusion may contribute to domain tilting by a sharp increase in screw-type or mixed penetration potential since the surface may be affected when domain tilting occurs.

반면, 버퍼층 상에 성장된 GaN 박막에 대하여, 섬들이 융합될 때의 꼬임에 의하여 에지형 관통 전위가 주로 형성된다. 이 경우에 초기 핵화된 섬들의 평평한 상측 표면은 크게 영향받지 않고 융합은 급격히 평평한 표면으로 이어진다.On the other hand, for GaN thin films grown on the buffer layer, edge-type through dislocations are mainly formed by twisting when islands are fused. In this case the flat upper surface of the initial nucleated islands is not significantly affected and the fusion leads to a sharply flat surface.

한편, 추가적인 버퍼층이 없이도 응력이 완화되는 것과 얼마나 많이 완화되는지 알아보기로 하자.On the other hand, let's take a look at how stress is relaxed and how much is relaxed without additional buffer layer.

X 선 회절 측정으로부터 초기에 핵화된 섬들의 응력은 섬들이 융화되기도 전에 완전히 완화된다(5초 성장시킨 핵화된 섬들의 높이는 대략 20 nm이다.).The stress of initially nucleated islands from X-ray diffraction measurements is fully relaxed before the islands are fused (the height of the nucleated islands grown for 5 seconds is approximately 20 nm).

도 17로부터, 계면 근처에서는 크게 무질서한 층이 형성되고, 따라서 의도적인 버퍼층이 삽입되지 않아도 효과적으로 응력이 완화됨을 알 수 있다.It can be seen from FIG. 17 that a highly disordered layer is formed near the interface, and thus stress is effectively alleviated even if no intentional buffer layer is inserted.

저온 버퍼층 상에 성장시킨 박막과는 달리, 섬들이 융화될 때 표면이 급격하게 부드러워지는 것이 관찰되지 않으며, 반면, 표면 형상 전개에 있어서 3차원 섬들이 계단식 구조(terrace-and-step structure)로 되는 몇몇의 중간 단계를 통하여 전개된다.Unlike a thin film grown on a low temperature buffer layer, no sharp softening of the surface is observed when the islands fuse, whereas the three-dimensional islands become a terrace-and-step structure in surface shape development. It develops through several intermediate stages.

섬 융합시 발생하는 많은 수의 스크류형 또는 혼합형 관통 전위가 표면 형상의 지역적 전개에 중요한 역할을 하는 것으로 보인다.The large number of screw or mixed penetration potentials occurring during island fusion appears to play an important role in the regional development of surface features.

동시에 형성되는 무질서한 층들에 의하여 응력은 핵화된 섬들이 융합되기 전에 완전히 완화된다.With disordered layers formed simultaneously, the stress is fully relaxed before the nucleated islands are fused.

이와 같이 형성되는 GaN 반도체층은, 도 18에서와 같이, 발광 소자의 구조로 제작되기 위하여 n-형 도펀트를 포함하여 n-형 반도체층(110)으로 형성될 수 있다. The GaN semiconductor layer formed as described above may be formed of the n-type semiconductor layer 110 including an n-type dopant to be manufactured as a light emitting device, as shown in FIG. 18.

이러한 기판(100) 상에 직접 형성되는 n-형 반도체층(110)은 0.1 내지 5 ㎛의 두께를 가질 수 있고, 이러한 n-형 반도체층(110) 상에는 활성층(120)과 p-형 반도체층(130)을 포함할 수 있다.The n-type semiconductor layer 110 formed directly on the substrate 100 may have a thickness of 0.1 to 5 μm, and the active layer 120 and the p-type semiconductor layer are formed on the n-type semiconductor layer 110. 130 may be included.

한편, 이러한 발광 소자 구조는 그 위치를 달리할 수 있다. 즉, p-형 반도체층(130)이 먼저 형성되고, 그 이후에 활성층(120)과 n-형 반도체층(110)이 형성될 수도 있다.On the other hand, such a light emitting device structure may have a different position. That is, the p-type semiconductor layer 130 may be formed first, and then the active layer 120 and the n-type semiconductor layer 110 may be formed.

이와 같이 형성되는 발광 소자 구조는 추후 적절한 과정을 통하여 전극이 형성되어 발광 소자로 이용될 수 있다. 이러한 발광 소자 구조는 측면형, 수직형, 또는 플립칩 본딩되는 구조를 모두 가질 수 있다.The light emitting device structure formed as described above may be used as a light emitting device by forming an electrode through an appropriate process later. Such a light emitting device structure may have a side, vertical, or flip chip bonded structure.

상기 실시예는 본 발명의 기술적 사상을 구체적으로 설명하기 위한 일례로서, 본 발명은 상기 실시예에 한정되지 않으며, 다양한 형태의 변형이 가능하고, 이러한 기술적 사상의 여러 실시 형태는 모두 본 발명의 보호범위에 속함은 당연하다.The above embodiment is an example for explaining the technical idea of the present invention in detail, and the present invention is not limited to the above embodiment, various modifications are possible, and various embodiments of the technical idea are all protected by the present invention. It belongs to the scope.

도 1은 HVPE 시스템을 나타내는 개략도이다.1 is a schematic diagram illustrating an HVPE system.

도 2 내지 도 13은 각각 성장 시간을 달리하여 성장된 GaN 박막의 표면을 나타내는 이미지이다.2 to 13 are images showing the surface of the GaN thin film grown with different growth times, respectively.

도 14는 10분 성장된 GaN 박막의 표면을 나타내는 사진이다.14 is a photograph showing the surface of a GaN thin film grown for 10 minutes.

도 15는 HVPE 시스템에서 소스 가스의 공급 기간을 나타내는 그래프이다.15 is a graph showing the supply period of the source gas in the HVPE system.

도 16은 성장 시간에 따른 박막의 반치폭을 나타내는 그래프이다.16 is a graph showing the full width at half maximum of a thin film with growth time.

도 17은 GaN 박막의 계면을 나타내는 이미지이다.17 is an image showing the interface of the GaN thin film.

도 18은 발광 소자 구조의 일례를 나타내는 단면도이다.18 is a cross-sectional view showing an example of a light emitting element structure.

Claims (9)

질화물 반도체의 제조방법에 있어서,In the method of manufacturing a nitride semiconductor, 어느 하나의 결정면에 대하여 어긋나게 잘린 사파이어 기판 상에 직접 800 내지 1100 ℃의 온도에서 3/5족 원소를 이용하여 폭이 0.1 ㎛ 이상인 평탄한 계단 구조(terrace)를 갖는 표면 특성을 가지며, 응력이 완화된 제1전도성의 질화물 반도체층을 성장시키는 단계를 포함하여 구성되는 것을 특징으로 하는 질화물 반도체의 제조방법.On the sapphire substrate cut off against any one of the crystal planes, using a Group 3/5 element at a temperature of 800 to 1100 ° C., it has a surface characteristic having a flat step structure having a width of 0.1 μm or more and stress relief. A method of manufacturing a nitride semiconductor, comprising the step of growing a first conductive nitride semiconductor layer. 제 1항에 있어서, 상기 질화물 반도체층의 성장은, HVPE 법으로 성장되는 것을 특징으로 하는 질화물 반도체의 제조방법.The method of manufacturing a nitride semiconductor according to claim 1, wherein the nitride semiconductor layer is grown by HVPE. 제 1항에 있어서, 상기 질화물 반도체층은, n-형 반도체층인 것을 특징으로 하는 질화물 반도체의 제조방법.The method of manufacturing a nitride semiconductor according to claim 1, wherein the nitride semiconductor layer is an n-type semiconductor layer. 제 1항에 있어서, 상기 질화물 반도체층의 두께는, 0.1 내지 5 ㎛인 것을 특징으로 하는 질화물 반도체의 제조방법.The method of manufacturing a nitride semiconductor according to claim 1, wherein the nitride semiconductor layer has a thickness of 0.1 to 5 m. 제 1항에 있어서, 상기 질화물 반도체층을 성장시키는 단계는,The method of claim 1, wherein the growing of the nitride semiconductor layer, 상기 기판 상에 핵화 알갱이들을 형성하는 단계; 및Forming nucleation grains on the substrate; And 상기 핵화 알갱이들이 응력이 완전히 완화된 상태로 합쳐져서 평탄화되도록 하는 단계를 포함하는 것을 특징으로 하는 질화물 반도체의 제조방법.And nucleating the granules in a state in which stress is completely relaxed to planarize. 제 1항에 있어서, 상기 사파이어 기판은, M-평면 방향으로 0.3°어긋나게 잘린 C-평면 사파이어 기판인 것을 특징으로 하는 질화물 반도체의 제조방법.The method of manufacturing a nitride semiconductor according to claim 1, wherein the sapphire substrate is a C-plane sapphire substrate which is cut 0.3 degrees apart in the M-plane direction. 제 1항에 있어서, 상기 질화물 반도체를 성장시키는 소스는, NH3 및 GaCl를 이용하는 것을 특징으로 하는 질화물 반도체의 제조방법.The method of claim 1, wherein the source of growing the nitride semiconductor is NH 3 and GaCl. 제 1항에 있어서, 상기 어긋나게 잘린 사파이어 기판은 계단형 형상의 표면을 가지는 것을 특징으로 하는 질화물 반도체의 제조방법.The method of manufacturing a nitride semiconductor according to claim 1, wherein the sapphire substrate which is misaligned has a stepped surface. 제 1항 내지 제 8항의 방법으로 성장된 질화물 반도체를 포함하는 질화물계 발광 소자.A nitride based light emitting device comprising a nitride semiconductor grown by the method of claim 1.
KR20070095287A 2007-09-19 2007-09-19 Nitride light emitting device and method of nitride semiconductor KR101189164B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20070095287A KR101189164B1 (en) 2007-09-19 2007-09-19 Nitride light emitting device and method of nitride semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20070095287A KR101189164B1 (en) 2007-09-19 2007-09-19 Nitride light emitting device and method of nitride semiconductor

Publications (2)

Publication Number Publication Date
KR20090030016A KR20090030016A (en) 2009-03-24
KR101189164B1 true KR101189164B1 (en) 2012-10-10

Family

ID=40696486

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20070095287A KR101189164B1 (en) 2007-09-19 2007-09-19 Nitride light emitting device and method of nitride semiconductor

Country Status (1)

Country Link
KR (1) KR101189164B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020047127A1 (en) * 1997-11-18 2002-04-25 Technologies & Devices Int.'s Inc. P-N homojunction-based structures utilizing HVPE grown III-V compound layers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020047127A1 (en) * 1997-11-18 2002-04-25 Technologies & Devices Int.'s Inc. P-N homojunction-based structures utilizing HVPE grown III-V compound layers

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
T. B. Wei 등, "Cathodoluminescence and Raman research of V-shape inverted pyramid in HVPE grown GaN film", Materials Letters, 2007. 1. 4.

Also Published As

Publication number Publication date
KR20090030016A (en) 2009-03-24

Similar Documents

Publication Publication Date Title
Cao et al. Blue and near-ultraviolet light-emitting diodes on free-standing GaN substrates
US8148712B2 (en) Group III nitride compound semiconductor stacked structure
US6943095B2 (en) Low defect density (Ga, A1, In) N and HVPE process for making same
Zhang et al. A review of GaN-based optoelectronic devices on silicon substrate
JP3550070B2 (en) GaN-based compound semiconductor crystal, growth method thereof and semiconductor substrate
CA2884169C (en) Aluminum nitride substrate and group-iii nitride laminate
TWI221638B (en) Group III nitride semiconductor crystal, production method thereof and group III nitride semiconductor epitaxial wafer
EP2477236A1 (en) Nitride semiconductor multilayer structure, method for producing same, and nitride semiconductor light-emitting element
US7855386B2 (en) N-type group III nitride semiconductor layered structure
WO2010025153A1 (en) Nitride crystal with removable surface layer and methods of manufacture
KR101178505B1 (en) Substrate for semiconductor device and method for manufacturing the same
US9318660B2 (en) Methods of growing nitride semiconductors and methods of manufacturing nitride semiconductor substrates
KR101189164B1 (en) Nitride light emitting device and method of nitride semiconductor
Jiang et al. GaN LEDs on Si Substrate
CN105633232B (en) A kind of GaN base LED epitaxial structure and preparation method thereof with GaN buffer layer substrate
KR100834698B1 (en) Method of forming gan layer and gan substrate manufactured using the same
Wu et al. Investigation of a GaN nucleation layer on a patterned sapphire substrate
CN115377265B (en) Method for growing semi-polar (11-22) surface gallium nitride on silicon substrate
CN117153974B (en) LED epitaxial wafer, preparation method thereof and LED
Zhang et al. The InGaN material system and blue/green emitters
KR101282774B1 (en) Nitride based light emitting diode and method of manufacturing the same
Reilly Device-Oriented Low Temperature Metalorganic Chemical Vapor Deposition of III-N Materials
Jing et al. The growth and characterization of GaN films on cone-shaped patterned sapphire by MOCVD
WO2015050350A1 (en) Method for preparing transition substrate, transition substrate prepared thereby, and method for preparing semiconductor device by using same
KR20060133279A (en) Gallium nitride based compound semiconductor device and forming method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150904

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160905

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170905

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180910

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190916

Year of fee payment: 8