KR101188034B1 - Transformer - Google Patents

Transformer Download PDF

Info

Publication number
KR101188034B1
KR101188034B1 KR1020100089025A KR20100089025A KR101188034B1 KR 101188034 B1 KR101188034 B1 KR 101188034B1 KR 1020100089025 A KR1020100089025 A KR 1020100089025A KR 20100089025 A KR20100089025 A KR 20100089025A KR 101188034 B1 KR101188034 B1 KR 101188034B1
Authority
KR
South Korea
Prior art keywords
conductive line
harmonic
substrate
inductor
circumferential direction
Prior art date
Application number
KR1020100089025A
Other languages
Korean (ko)
Other versions
KR20120026857A (en
Inventor
원준구
김기중
김윤석
최재혁
송영진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100089025A priority Critical patent/KR101188034B1/en
Publication of KR20120026857A publication Critical patent/KR20120026857A/en
Application granted granted Critical
Publication of KR101188034B1 publication Critical patent/KR101188034B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/34Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/38Auxiliary core members; Auxiliary coils or windings
    • H01F27/385Auxiliary core members; Auxiliary coils or windings for reducing harmonics
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00Circuit arrangements for ac mains or ac distribution networks
    • H02J3/01Arrangements for reducing harmonics or ripples
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/0115Frequency selective two-port networks comprising only inductors and capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

트랜스포머가 개시된다. 트랜스포머는 기판의 둘레방향을 따라 배치되며, 양단이 각각 + 신호 및 - 신호의 입력단으로 제공되는 적어도 하나의 제1 도전선로와, 기판의 둘레방향을 따라 적어도 하나의 제1 도전선로에 근접하게 형성되어 적어도 하나의 제1 도전선로와 전자기적 결합을 이루며, 일단이 그라운드(GND)에 연결되는 하나의 제2 도전선로와, 제2 도전선로의 일단 및 타단 사이에 형성되어 제2 도전선로에서 출력되는 신호의 하모닉 성분을 제거하는 하모닉 제거부를 포함하며, 하모닉 제거부는, 기판의 둘레방향을 따라 제2 도전선로와 근접하게 형성된 인덕터를 포함하고, 기판의 둘레방향을 따라 제2 도전선로에 흐르는 전류의 방향과 인덕터에 흐르는 전류의 방향이 동일하도록 함으로써, 2차 권선과 하모닉 제거부의 인덕터 사이의 신호 상쇄를 억제하여 출력파워와 효율을 증가시킬 수 있다.Transformers are disclosed. The transformer is disposed along the circumferential direction of the substrate, and is formed adjacent to at least one first conductive line at both ends provided as input terminals of a + signal and a-signal, and at least one first conductive line along the circumferential direction of the substrate. To form an electromagnetic coupling with the at least one first conductive line, the second conductive line having one end connected to the ground GND, and formed between one end and the other end of the second conductive line and being output from the second conductive line. A harmonic removing unit for removing the harmonic component of the signal, wherein the harmonic removing unit includes an inductor formed adjacent to the second conductive line along the circumferential direction of the substrate, and a current flowing in the second conductive line along the circumferential direction of the substrate; By suppressing the signal cancellation between the secondary winding and the inductor of the harmonic rejection part, the direction of the current and the current flowing through the inductor are the same. It may increase the rate.

Description

트랜스포머{TRANSFORMER}Transformers {TRANSFORMER}

본 발명은, 트랜스포머에 관한 것으로서, 더욱 상세하게는 출력단에 하모닉 제거부를 포함하는 트랜스포머의 2차 권선에 흐르는 전류의 방향과 하모닉 제거부의 인덕터에 흐르는 전류의 방향을 동일하게 함으로써 2차 권선과 하모닉 제거부의 인덕터 사이의 신호 상쇄를 억제하여 출력파워와 효율을 증가시키기 위한 트랜스포머에 관한 것이다.The present invention relates to a transformer, and more particularly, to the secondary winding and the harmonic by making the direction of the current flowing through the secondary winding of the transformer including the harmonic rejection at the output terminal the same as the direction of the current flowing through the inductor of the harmonic rejection. The present invention relates to a transformer for increasing output power and efficiency by suppressing signal cancellation between inductors of a canceling unit.

일반적으로, 휴대폰 등의 이동통신 단말기에서의 송신단에는 송신신호의 전력을 증폭하기 위한 전력증폭기가 사용되는데, 이 전력증폭기는 적절한 전력으로 송신신호를 증폭하여야 한다. 전력증폭기의 출력 전력을 조절하는 방법으로는, 전력증폭기의 출력단에 트랜스포머를 통해 출력 신호의 일부를 검출하여 이 신호를 쇼트키 다이오드를 이용하여 DC 전류로 변환한 후, 비교기를 통해 기준전압과 비교하는 클로즈 루프(closed loop)방식과, 전력증폭기에 인가되는 전압이나 전류를 센싱(sensing)하여 전력을 조절하는 오픈 루프(open loop) 방식이 있다.In general, a power amplifier for amplifying the power of a transmission signal is used in a transmitting terminal of a mobile communication terminal such as a cellular phone, and the power amplifier must amplify the transmission signal with an appropriate power. As a method of controlling the output power of the power amplifier, a part of the output signal is detected through a transformer at the output terminal of the power amplifier, the signal is converted into a DC current using a Schottky diode, and then compared with a reference voltage through a comparator. There is a closed loop method and an open loop method of controlling power by sensing a voltage or a current applied to the power amplifier.

상기 클로즈 루프(closed loop) 방식은 전통적으로 사용되던 방식으로 정교한 전력제어가 가능하다는 장점이 있는 반면, 회로 구현의 복잡성과, 커플러에 의한 손실로 인해 증폭기의 효율을 나쁘게 하는 단점이 있다. 그리고, 상기 오픈 루프(Open loop) 방식은 회로의 구현이 간단하여, 현재 많이 사용되는 방법이지만, 전력의 조절이 정교하지 못하다는 단점이 있다.While the closed loop method has the advantage of enabling sophisticated power control in a conventionally used method, there is a disadvantage in that the efficiency of the amplifier is degraded due to the complexity of the circuit implementation and the loss caused by the coupler. In addition, the open loop method is simple to implement a circuit. However, the open loop method has a disadvantage in that power control is not precisely controlled.

최근에는 클로즈 루프(closed loop) 방식에서 사용되는 부품들이 IC화로 되면서 회로의 구현이 간단해지고 있으며, 또한 제어칩(control chip)의 성능이 좋아져, 사용되는 방향성 결합기의 커플링(coupling)값이 크게 낮아져서, 방향성 결합기에 의한 손실이 크게 줄어들었다. 특히, 램핑 프로파일(ramping profile)이 중요시되는 GSM 통신 방식에서는 정교한 전력 제어가 가능한 클로즈 루프(closed loop) 방식이 적용되고 있다.Recently, as the parts used in the closed loop method are integrated into ICs, the circuit implementation becomes simpler, and the performance of the control chip is improved, and the coupling value of the directional coupler used is greatly increased. As a result, the losses due to the directional coupler were greatly reduced. In particular, in the GSM communication method in which a ramping profile is important, a closed loop method capable of precise power control is applied.

이러한 전력 증폭기의 출력을 제어하는 트랜스포머를 효과적으로 구현하기 위한 연구가 계속되고 있으나, 트랜스포머의 구현시 출력신호에서 하모닉 성분이 발생되는 문제점이 있다. 따라서, 이러한 하모닉 성분의 제거를 위해 트랜스포머의 출력단에는 인덕터와 커패시터로 이루어진 하모닉 제거부가 연결되어 있다.Research into effective implementation of the transformer for controlling the output of such a power amplifier continues, but there is a problem that the harmonic component is generated in the output signal when the transformer is implemented. Therefore, in order to remove such harmonic components, a harmonic rejection unit consisting of an inductor and a capacitor is connected to an output terminal of the transformer.

하지만, 기존 하모닉 제거부의 경우 트랜스포머의 2차측에 흐르는 전류의 방향과 하모닉 제거부의 인덕터에 흐르는 전류의 방향을 고려하지 않아 출력 파워와 효율이 감소되는 문제점이 있었다.However, the conventional harmonic elimination unit has a problem in that the output power and efficiency are reduced by not considering the direction of the current flowing in the secondary side of the transformer and the direction of the current flowing in the inductor of the harmonic elimination unit.

본 발명은 상기 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은, 2차 권선과 하모닉 제거부의 인덕터 사이의 신호 상쇄를 억제하여 출력파워와 효율을 증가시킬 수 있는 트랜스포머를 제공하는데 있다.The present invention has been made to solve the above problems, and an object of the present invention is to provide a transformer that can increase the output power and efficiency by suppressing signal cancellation between the secondary winding and the inductor of the harmonic rejection unit.

상기의 목적을 달성하기 위하여 본 발명에 따른 트랜스포머는, 기판의 둘레방향을 따라 배치되며, 양단이 각각 + 신호 및 - 신호의 입력단으로 제공되는 적어도 하나의 제1 도전선로와, 기판의 둘레방향을 따라 적어도 하나의 제1 도전선로에 근접하게 형성되어 적어도 하나의 제1 도전선로와 전자기적 결합을 이루며, 일단이 그라운드(GND)에 연결되는 하나의 제2 도전선로와, 제2 도전선로의 일단 및 타단 사이에 형성되어 제2 도전선로에서 출력되는 신호의 하모닉 성분을 제거하는 하모닉 제거부를 포함하며, 하모닉 제거부는, 기판의 둘레방향을 따라 2 도전선로와 근접하게 형성된 인덕터를 포함하고, 기판의 둘레방향을 따라 제2 도전선로에 흐르는 전류의 방향과 인덕터에 흐르는 전류의 방향이 동일하도록 구성된다.In order to achieve the above object, a transformer according to the present invention is disposed along a circumferential direction of a substrate, and at least one first conductive line provided at both ends of an input terminal of a + signal and a-signal, respectively, and a circumferential direction of the substrate. Accordingly, the second conductive line is formed to be close to the at least one first conductive line to form an electromagnetic coupling with the at least one first conductive line, one end of which is connected to the ground GND, and one end of the second conductive line. And a harmonic removing unit formed between the other ends and removing harmonic components of the signal output from the second conductive line, wherein the harmonic removing unit includes an inductor formed in proximity to the two conductive lines along the circumferential direction of the substrate, The direction of the current flowing in the second conductive line and the direction of the current flowing in the inductor are the same along the circumferential direction.

하모닉 제거부는, 인덕터에 직렬 연결된 커패시터를 더 포함하며, 기 설정된 주파수 대역에서 제2 도전선로에서 출력되는 신호의 3차 하모닉 성분을 제거할 수 있다.The harmonic removing unit may further include a capacitor connected in series with the inductor, and may remove the third harmonic component of the signal output from the second conductive line in the preset frequency band.

본 발명에 따르면, 출력단에 하모닉 제거부를 포함하는 트랜스포머의 2차 권선에 흐르는 전류의 방향과 하모닉 제거부의 인덕터에 흐르는 전류의 방향을 동일하게 함으로써 2차 권선과 하모닉 제거부의 인덕터 사이의 신호 상쇄를 억제하여 출력파워와 효율을 증가시킬 수 있다.According to the present invention, the signal cancellation between the secondary winding and the inductor of the harmonic elimination part by making the direction of the current flowing through the secondary winding of the transformer including the harmonic elimination part at the output terminal the same as the direction of the current flowing through the inductor of the harmonic elimination part. By suppressing the output power and efficiency can be increased.

도 1은 본 발명의 일실시 형태에 따른 트랜스포머의 회로도이다.
도 2는 본 발명의 일 실시예에 따른 트랜스포머의 평면도이다.
도 3은 본 발명의 일 실시예에 따른 트랜스포머의 출력파워를 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 트랜스포머의 효율을 도시한 도면이다.
1 is a circuit diagram of a transformer according to an embodiment of the present invention.
2 is a plan view of a transformer according to an embodiment of the present invention.
3 is a diagram showing an output power of a transformer according to an embodiment of the present invention.
4 is a diagram illustrating the efficiency of a transformer according to an embodiment of the present invention.

이하 첨부된 도면을 참조하여 본 발명에 대하여 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1은, 본 발명의 일실시 형태에 따른 트랜스포머의 회로도로, 1차측(110), 2차측(120) 및 하모닉 제거부(130)를 포함할 수 있다.
1 is a circuit diagram of a transformer according to an embodiment of the present invention, and may include a primary side 110, a secondary side 120, and a harmonic removing unit 130.

도 1을 참조하면, 1차측(110)의 제1 도전선로는 양단이 각각 + 신호 및 - 신호의 입력단으로 제공되는 복수개의 제1 도전선로를 포함할 수 있다. 본 실시형태에서는 2개의 제1 도전선로(111, 112)를 포함할 수 있다. 2개의 제1 도전선로(111, 112) 각각의 양단(111a, 111b)(112a, 112b)은 전력 증폭기(PA)에 연결될 수 있다. 본 실시형태의 트랜스포머에서는, 제1 도전선로(111, 112)가 이동통신 단말기에 사용되는 CMOS 타입으로 구현된 전력 증폭기에 연결될 수 있다.
Referring to FIG. 1, the first conductive line of the primary side 110 may include a plurality of first conductive lines provided at both ends thereof as input terminals of a + signal and a-signal, respectively. In the present embodiment, two first conductive lines 111 and 112 may be included. Both ends 111a and 111b and 112a and 112b of each of the two first conductive lines 111 and 112 may be connected to the power amplifier PA. In the transformer of the present embodiment, the first conductive lines 111 and 112 can be connected to a power amplifier implemented in a CMOS type used in a mobile communication terminal.

2차측(120)의 제2 도전선로(121)는, 적어도 하나의 제1 도전선로(111, 112)에 근접하게 형성되어 적어도 하나의 제1 도전선로(111, 112)와 전자기적 결합을 이루며, 일단(121b)이 그라운드(GND)에 연결될 수 있다.
The second conductive line 121 of the secondary side 120 is formed to be close to the at least one first conductive line 111 and 112 to form an electromagnetic coupling with the at least one first conductive line 111 and 112. One end 121b may be connected to the ground GND.

하모닉 제거부(130)는, 제2 도전선로(121)의 일단(121a) 및 타단(121b) 사이에 형성되며, 제2 도전선로(121)와 병렬로 연결될 수 있다. 하모닉 제거부(130)는 기설정된 주파수 대역에서, 제2 도전선로(121)에서 출력되는 신호의 3차 하모닉 성분을 감소시키는 역할을 할 수 있다. 본 실시형태에서는, GSM 850 대역에서 제2 도전선로(121)에서 출력되는 신호의 3차 하모닉 성분을 감소시키도록 인덕터(L) 및 캐패시터(C)를 직렬로 연결하여 하모닉 제거부(130)를 형성할 수 있다. 상기 기능을 만족시키는 한 하모닉 제거부(130)의 회로 구성은 다양하게 구현될 수 있다.
The harmonic removing unit 130 may be formed between one end 121a and the other end 121b of the second conductive line 121 and may be connected in parallel with the second conductive line 121. The harmonic removing unit 130 may serve to reduce the third harmonic component of the signal output from the second conductive line 121 in the preset frequency band. In the present embodiment, the harmonic rejection unit 130 is connected by connecting the inductor L and the capacitor C in series so as to reduce the third harmonic component of the signal output from the second conductive line 121 in the GSM 850 band. Can be formed. As long as the function satisfies the above functions, the circuit configuration of the harmonic removing unit 130 may be variously implemented.

도 2는, 본 발명의 실시예에 따른 트랜스포머의 평면도이다.2 is a plan view of a transformer according to an embodiment of the present invention.

도 1 및 도 2를 참조하면, 본 실시형태에 따른 트랜스포머는, 적층기판에 형성된 제1 도전선로(111, 112), 제2 도전선로(121) 및 하모닉 제거부(L, C)를 포함할 수 있다.1 and 2, the transformer according to the present embodiment may include first conductive lines 111 and 112, second conductive lines 121, and harmonic removing parts L and C formed in a laminated substrate. Can be.

적층기판은 복수개의 층을 갖는 유전체 기판일 수 있다. 본 실시형태에서는 제1 도전선로(111, 112)와 제2 도전선로(121)가 서로 직접 접촉되지 않도록 적층기판의 상면 및 상면과 다른 층에 형성되고 비아홀(v)을 통해 연결될 수 있다. 적층기판으로는 고주파용 기판이 사용될 수 있다.
The laminated substrate may be a dielectric substrate having a plurality of layers. In the present exemplary embodiment, the first conductive lines 111 and 112 and the second conductive lines 121 may be formed on a different layer from the upper surface and the upper surface of the laminated substrate so that the first conductive lines 111 and 112 and the second conductive line 121 do not directly contact each other, and may be connected through the via holes v. A high frequency substrate may be used as the laminated substrate.

제1 도전선로(111, 112)는, 기판의 둘레방향을 따라 형성되며, 양단(111a, 111b)(112a, 112b)이 각각 + 신호 및 - 신호의 입력단으로 제공될 수 있다. 복수 개의 제1 도전선로(111,112)의 일부는 기판의 상면에 형성되고 나머지 일부는 기판의 상면과 다른 층에 형성되어 비아홀(v)을 통해 연결될 수 있다. 2개의 제1 도전선로 각각(111, 112)의 양단(111a, 111b)(112a, 112b)은 전력 증폭기(PA)에 연결될 수 있다. 본 실시형태의 트랜스포머에서는, 제1 도전선로(111, 112)가 이동통신 단말기에 사용되는 CMOS 타입으로 구현된 전력 증폭기에 연결될 수 있다.
The first conductive lines 111 and 112 are formed along the circumferential direction of the substrate, and both ends 111a and 111b and 112a and 112b may be provided as input terminals of a + signal and a-signal, respectively. A portion of the plurality of first conductive lines 111 and 112 may be formed on the upper surface of the substrate, and the remaining portion may be formed on a different layer from the upper surface of the substrate to be connected through the via hole v. Both ends 111a and 111b and 112a and 112b of the two first conductive lines 111 and 112 may be connected to the power amplifier PA. In the transformer of the present embodiment, the first conductive lines 111 and 112 can be connected to a power amplifier implemented in a CMOS type used in a mobile communication terminal.

제2 도전선로(121)는, 기판의 둘레방향을 따라 제1 도전선로(111, 112) 각각에 근접하게 형성되며, 2개의 제1 도전선로(111, 112)와 전자기적 결합을 이루며, 일단(121b)이 그라운드(GND)에 연결될 수 있다. 또한, 제2 도전선로(121)는 2 개의 제1 도전선로(111, 112) 각각에 대해 전자기적 결합을 일으키도록 2 개의 제1 도전선로(111, 112) 각각의 사이에 배치될 수 있다. 제2 도전선로(121)는, 적어도 하나의 제1 도전선로(111, 112)와 직접 연결되지 않도록 그 일부는 기판의 상면에 형성되고, 나머지 일부는 기판의 상면과 다른 층에 형성되어 비아홀(v)을 통해 연결될 수 있다.
The second conductive line 121 is formed to be close to each of the first conductive lines 111 and 112 in the circumferential direction of the substrate, and forms an electromagnetic coupling with the two first conductive lines 111 and 112. 121b may be connected to the ground GND. In addition, the second conductive line 121 may be disposed between each of the two first conductive lines 111 and 112 to cause electromagnetic coupling to each of the two first conductive lines 111 and 112. Part of the second conductive line 121 is formed on the upper surface of the substrate so that the second conductive line 121 is not directly connected to the at least one first conductive line 111 and 112, and the other part is formed on a layer different from the upper surface of the substrate to form a via hole ( v) can be connected.

하모닉 제거부(130)는, 제2 도전선로(121)의 일단(121a) 및 타단(121b) 사이에 형성되며, 제2 도전선로(121)와 병렬로 연결될 수 있다. 하모닉 제거부(130)는 기설정된 주파수 대역에서, 제2 도전선로(121)에서 출력되는 신호의 3차 하모닉 성분을 감소시키는 역할을 할 수 있다. 본 실시형태에서는, GSM 850 대역에서 제2 도전선로(121)에서 출력되는 신호의 3차 하모닉 성분을 감소시키도록 인덕터(L) 및 캐패시터(C)를 직렬로 연결하여 하모닉 제거부(130)를 형성할 수 있다. 상기 기능을 만족시키는 한 하모닉 제거부(130)의 회로 구성은 다양하게 구현될 수 있다.The harmonic removing unit 130 may be formed between one end 121a and the other end 121b of the second conductive line 121 and may be connected in parallel with the second conductive line 121. The harmonic removing unit 130 may serve to reduce the third harmonic component of the signal output from the second conductive line 121 in the preset frequency band. In the present embodiment, the harmonic rejection unit 130 is connected by connecting the inductor L and the capacitor C in series so as to reduce the third harmonic component of the signal output from the second conductive line 121 in the GSM 850 band. Can be formed. As long as the function satisfies the above functions, the circuit configuration of the harmonic removing unit 130 may be variously implemented.

특히 본 발명에 의하면, 인덕터(L)는 기판의 둘레방향을 따라 2 도전선로(121)와 근접하게 형성된다. 또한, 인덕터(L)에 흐르는 전류의 방향(210)이 제2 도전선로(121)에 흐르는 전류의 방향(200)과 기판의 둘레방향을 따라 동일하도록 인덕터(L)가 형성될 수 있다. 이와 같이 인덕터를 형성함으로써, 인덕터(L)와 제2 도전선로(121)간 전류의 방향이 달라짐으로 인해 생기는 간섭을 제거하여 출력 파워와 효율을 증가시킬 수 있는 효과가 있다.
In particular, according to the present invention, the inductor L is formed close to the two conductive lines 121 in the circumferential direction of the substrate. In addition, the inductor L may be formed such that the direction 210 of the current flowing through the inductor L is the same along the direction 200 of the current flowing through the second conductive line 121 and the circumferential direction of the substrate. By forming the inductor as described above, the output power and efficiency can be increased by eliminating interference caused by the change in the direction of the current between the inductor L and the second conductive line 121.

하모닉 제거부(130)를 구성하는 인덕터 성분(L)은 기판상에 도전 패턴을 형성하거나 도전성 와이어로 구현될 수 있다. 또한, 하모닉 제거부(130)를 구성하는 캐패시터 성분(C)은 기판의 서로 다른 층에 중첩되는 도전패턴을 형성함으로써 구현될 수 있다.
The inductor component L constituting the harmonic removing unit 130 may form a conductive pattern on the substrate or be formed of a conductive wire. In addition, the capacitor component C constituting the harmonic removing unit 130 may be implemented by forming a conductive pattern overlapping different layers of the substrate.

또한, 본 실시형태에서는, 2 개의 제1 도전선로(111, 112)의 일영역에 각각 전원공급용 패드(A, B)가 형성될 수 있다. 전원 공급용 패드(A, B) 각각은 제1 도전선로(111, 112)에 각각 전원을 공급하기 위한 단자로 제공될 수 있다. 전원 공급용 패드(A, B)가 형성되는 위치는 각각의 제1 도전선로(111, 112)에서 전기적인 RF 스윙 전위가 0 V 인 위치가 될 수 있다. CMOS 전력 증폭기에서는 DC 적인 그라운드가 없기 때문에 AC 적인 그라운드를 사용하는데, RF 스윙 전위가 0 V 가 의미하는 바는 상기 AC 적인 그라운드를 의미하는 것이다. In addition, in the present embodiment, power supply pads A and B may be formed in one region of the two first conductive lines 111 and 112, respectively. Each of the power supply pads A and B may be provided as a terminal for supplying power to the first conductive lines 111 and 112, respectively. The positions at which the power supply pads A and B are formed may be positions where the electrical RF swing potential is 0 V in each of the first conductive lines 111 and 112. In the CMOS power amplifier, since there is no DC ground, AC ground is used. An RF swing potential of 0 V means AC ground.

본 실시형태와 같이 전원 공급용 패드를 제1 도전선로상에 직접 형성함으로써 전원 공급용 패드를 형성하기 위한 별도의 도선을 형성하지 않아도 되므로,다른 도선에 의해 발생될 수 있는 원하지 않는 전자기적 결합을 방지할 수 있다.
Since the pad for power supply is formed directly on the first conductive line as in the present embodiment, it is not necessary to form a separate conductor for forming the pad for power supply, thereby eliminating unwanted electromagnetic coupling that may be generated by other conductors. It can prevent.

한편, 도 3은 본 발명의 일 실시예에 따른 트랜스포머의 출력파워를 도시한 도면이며, 도 4는 본 발명의 일 실시예에 따른 트랜스포머의 효율을 도시한 도면이다. 도면부호 300a 및 301a는 기판의 둘레방향을 따라 인덕터(L)에 흐르는 전류의 방향(210)이 제2 도전선로(121)에 흐르는 전류의 방향(200)과 다른 경우의 출력 파워와 효율을 각각 도시한 것이며, 도면부호 300b 및 301b는 기판의 둘레방향을 따라 인덕터(L)에 흐르는 전류의 방향(210)이 제2 도전선로(121)에 흐르는 전류의 방향(200)과 동일한 경우의 출력 파워와 효율을 각각 도시한 것이다.On the other hand, Figure 3 is a view showing the output power of the transformer according to an embodiment of the present invention, Figure 4 is a view showing the efficiency of the transformer according to an embodiment of the present invention. Reference numerals 300a and 301a denote output power and efficiency when the direction 210 of the current flowing in the inductor L along the circumferential direction of the substrate is different from the direction 200 of the current flowing in the second conductive line 121, respectively. The reference numerals 300b and 301b denote output power when the direction 210 of the current flowing in the inductor L along the circumferential direction of the substrate is the same as the direction 200 of the current flowing in the second conductive line 121. And efficiency respectively.

도 3에 도시된 바와 같이, 기판의 둘레방향을 따라 인덕터(L)에 흐르는 전류의 방향(210)이 제2 도전선로(121)에 흐르는 전류의 방향(200)과 동일한 경우(300b)에, 출력 파워가 더욱 증가됨을 알 수 있다.As shown in FIG. 3, when the direction 210 of the current flowing in the inductor L along the circumferential direction of the substrate is the same as the direction 200 of the current flowing in the second conductive line 121 (300b), It can be seen that the output power is further increased.

마찬가지로, 도 4에 도시된 바와 같이, 기판의 둘레방향을 따라 인덕터(L)에 흐르는 전류의 방향(210)이 제2 도전선로(121)에 흐르는 전류의 방향(200)과 동일한 경우(300b), 효율이 더욱 증가됨을 알 수 있다.
Similarly, as shown in FIG. 4, when the direction 210 of the current flowing in the inductor L along the circumferential direction of the substrate is the same as the direction 200 of the current flowing in the second conductive line 121 (300b). As a result, it can be seen that the efficiency is further increased.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.It is intended that the invention not be limited by the foregoing embodiments and the accompanying drawings, but rather by the claims appended hereto. It will be apparent to those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. something to do.

100: 트랜스포머의 회로도
110: 1차측
111, 112: 제1 도전선로
120: 2차측
121: 제2 도전선로
130: 하모닉 제거부
Vdd: 전원전압
A, B: 전원 공급용 패드
100: Schematic diagram of the transformer
110: primary side
111, 112: first conductive line
120: secondary
121: second conductive line
130: harmonic removal unit
Vdd: Supply Voltage
A, B: power supply pad

Claims (3)

기판의 둘레방향을 따라 배치되며, 양단이 각각 + 신호 및 - 신호의 입력단으로 제공되는 적어도 하나의 제1 도전선로;
상기 기판의 둘레방향을 따라 상기 적어도 하나의 제1 도전선로에 근접하게 형성되어 상기 적어도 하나의 제1 도전선로와 전자기적 결합을 이루며, 일단이 그라운드(GND)에 연결되는 하나의 제2 도전선로; 및
상기 제2 도전선로의 일단 및 타단 사이에 형성되어 상기 제2 도전선로에서 출력되는 신호의 하모닉 성분을 제거하는 하모닉 제거부를 포함하며,
상기 하모닉 제거부는, 상기 기판의 둘레방향을 따라 상기 2 도전선로와 근접하게 형성된 인덕터를 포함하며,
상기 기판의 둘레방향을 따라 상기 제2 도전선로에 흐르는 전류의 방향과 상기 인덕터에 흐르는 전류의 방향이 동일한 것을 특징으로 하는 트랜스포머.
At least one first conductive line disposed along the circumferential direction of the substrate and having both ends provided as input terminals of a + signal and a-signal, respectively;
One second conductive line which is formed close to the at least one first conductive line along the circumferential direction of the substrate to form an electromagnetic coupling with the at least one first conductive line, and one end thereof is connected to the ground GND. ; And
A harmonic removing unit formed between one end and the other end of the second conductive line to remove harmonic components of a signal output from the second conductive line;
The harmonic removing unit includes an inductor formed close to the two conductive lines in the circumferential direction of the substrate.
And a current flowing through the second conductive line along the circumferential direction of the substrate and a current flowing through the inductor are the same.
제1항에 있어서,
상기 하모닉 제거부는,
상기 인덕터에 직렬 연결된 커패시터를 더 포함하는 것을 특징으로 하는 트랜스포머.
The method of claim 1,
The harmonic removing unit,
The transformer further comprises a capacitor connected in series with the inductor.
제2항에 있어서,
상기 하모닉 제거부는,
기 설정된 주파수 대역에서 상기 제2 도전선로에서 출력되는 신호의 3차 하모닉 성분을 제거하는 것을 특징으로 하는 트랜스포머.
The method of claim 2,
The harmonic removing unit,
And a third harmonic component of the signal output from the second conductive line in a preset frequency band.
KR1020100089025A 2010-09-10 2010-09-10 Transformer KR101188034B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100089025A KR101188034B1 (en) 2010-09-10 2010-09-10 Transformer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100089025A KR101188034B1 (en) 2010-09-10 2010-09-10 Transformer

Publications (2)

Publication Number Publication Date
KR20120026857A KR20120026857A (en) 2012-03-20
KR101188034B1 true KR101188034B1 (en) 2012-10-05

Family

ID=46132537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100089025A KR101188034B1 (en) 2010-09-10 2010-09-10 Transformer

Country Status (1)

Country Link
KR (1) KR101188034B1 (en)

Also Published As

Publication number Publication date
KR20120026857A (en) 2012-03-20

Similar Documents

Publication Publication Date Title
US8610494B1 (en) Low power active filter
TWI402866B (en) Suspension inductor devices
JP2011159953A (en) Electronic circuit and electronic device
TWI590268B (en) Amplifier circuit
GB2456065A (en) A compact integrated impedance-matching output transformer with multiple primary windings connected in parallel
KR100968969B1 (en) Transformer
KR101046026B1 (en) Transformer
KR20120016428A (en) Communication circuit for reducing crosstalk
KR101141471B1 (en) Transformer
US20240106405A1 (en) Inductive-capacitive filters and associated systems and methods
US9472333B2 (en) Planar type transformer and switching power supply circuit
JP2019198033A (en) Noise filter
KR101188034B1 (en) Transformer
JP2003087074A (en) Laminated filter
JP5381732B2 (en) High frequency amplifier
US11121676B1 (en) Methods and circuits for harmonic suppression
CN104378863A (en) Power Supply Device and Illumination Device
JP2006186620A (en) Line filter
KR101079428B1 (en) Integrated passive device and ipd transformer
KR100936005B1 (en) Integrated passive device
KR101328329B1 (en) Electro-magnetic interference filter
KR20130033159A (en) Cmos power amplifier using power combiner
US11831290B2 (en) Inductive-capacitive filters and associated systems and methods
JP6461405B2 (en) Signal transmission system and signal transmission method
JP2016213344A (en) Noise suppressing component

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 8