KR101186865B1 - Liquid crystal display panel - Google Patents
Liquid crystal display panel Download PDFInfo
- Publication number
- KR101186865B1 KR101186865B1 KR1020050052751A KR20050052751A KR101186865B1 KR 101186865 B1 KR101186865 B1 KR 101186865B1 KR 1020050052751 A KR1020050052751 A KR 1020050052751A KR 20050052751 A KR20050052751 A KR 20050052751A KR 101186865 B1 KR101186865 B1 KR 101186865B1
- Authority
- KR
- South Korea
- Prior art keywords
- liquid crystal
- gate
- common electrode
- color filter
- electrode
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
- G02F1/13398—Spacer materials; Spacer properties
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 공통전압을 안정적으로 유지시킬 수 있는 액정표시패널에 관한 것으로, 본 발명에 따른 액정표시패널은, 화상표시부가 정의된 어레이 기판 및 컬러필터 기판; 상기 어레이 기판 상에 제 1 방향으로 배열된 복수의 게이트라인; 상기 게이트라인과 수직으로 교차하여 복수의 화소를 정의하는 복수의 데이터라인; 상기 게이트라인과 데이터라인의 교차영역에 형성되어 상기 화소를 스위칭하는 스위칭소자; 상기 컬러필터 기판 상에 형성된 공통전극; 상기 화상표시부의 외곽을 따라 형성되고, 상기 공통전극과 전기적으로 접속되는 실패턴; 및 게이트라인 및 데이터라인의 일측에 각각 연결되어, 상기 게이트라인 및 데이터라인에 신호를 전달하는 게이트 패드부 및 데이터 패드부; 상기 게이트라인 및 데이터라인과 상기 게이트패드부 및 데이터패드부를 각각 연결시키는 링크부; 및 상기 어레이 기판 및 컬러필터 기판 사이에 형성된 액정층을 포함하여 구성되며, 상기 실패턴의 일부가 상기 링크부와 중첩되며, 공통전극은 상기 링크부와 실패턴이 중첩되는 영역을 제외한 컬러필터 기판 상에 형성되는 것을 특징으로 한다The present invention relates to a liquid crystal display panel capable of stably maintaining a common voltage. The liquid crystal display panel according to the present invention includes an array substrate and a color filter substrate in which an image display unit is defined; A plurality of gate lines arranged in a first direction on the array substrate; A plurality of data lines crossing the gate lines perpendicularly to define a plurality of pixels; A switching element formed at an intersection of the gate line and the data line to switch the pixel; A common electrode formed on the color filter substrate; A failure turn formed along the periphery of the image display unit and electrically connected to the common electrode; A gate pad part and a data pad part connected to one side of the gate line and the data line, respectively, to transfer signals to the gate line and the data line; A link unit connecting the gate line and the data line to the gate pad unit and the data pad unit, respectively; And a liquid crystal layer formed between the array substrate and the color filter substrate, wherein a part of the fail turn overlaps the link part, and the common electrode is a color filter substrate except for a region where the link part and the fail turn overlap. Characterized in that formed on
액정표시소자, 실패턴, 도전성 입자, 공통전극 LCD, Fail Turn, Conductive Particles, Common Electrode
Description
도 1은 일반적인 액정표시패널의 단면을 나타내는 도면.1 is a cross-sectional view of a general liquid crystal display panel.
도 2a 및 2b는 본 발명의 제 1 실시예에 따른 액정표시패널의 평면 및 단면을 나타내는 도면.2A and 2B are views showing a plane and a cross section of a liquid crystal display panel according to a first embodiment of the present invention.
도 3a 및 3b는 본 발명의 제 2 실시예에 따른 액정표시패널의 평면 및 단면을 나타내는 도면.3A and 3B illustrate a plan view and a cross section of a liquid crystal display panel according to a second embodiment of the present invention.
***도면의 주요 부호에 대한 설명****** Description of the major symbols in the drawings ***
20a: 화소전극 20b, 120b, 220b: 공통전극20a:
133, 233: 링크부 135, 235: 화상표시부133, 233:
150, 250: 실패턴 150a, 250a: 도전성 입자150, 250: failure turn 150a, 250a: conductive particles
본 발명은 액정표시패널에 관한 것으로, 특히, 공통전압을 안정적으로 유지시킬 수 있는 액정표시패널에 관한 것이다.The present invention relates to a liquid crystal display panel, and more particularly, to a liquid crystal display panel capable of stably maintaining a common voltage.
최근의 정보화 사회에서 평판표시장치는 시각정보 전달매체로서 그 중요성이 한층 강조되고 있다. 이러한 평판표시장치가 향후 주요한 위치를 점하기 위해서는 저소비전력화, 박형화, 경량화, 고화질화 등의 요건을 충족해야 한다. 현재 평판표시장치(Flat Panel Display; FPD)의 주력 제품인 액정표시소자(Liquid Crystal Display; LCD)는 디스플레이의 이러한 조건들을 만족시킬 수 있는 성능뿐만 아니라 양산성까지 갖추었기 때문에, 이를 이용한 각종 신제품 창출이 급속도로 이루어지고 있으며 기존의 브라운관(Cathode Ray Tube; CRT)을 점진적으로 대체할 수 있는 핵심부품 산업으로서 자리 잡았다.In the recent information society, the importance of the flat panel display as a visual information transmission medium is emphasized. In order for such a flat panel display device to occupy a major position in the future, it is necessary to satisfy requirements such as low power consumption, thinness, light weight, and high quality. Liquid crystal display (LCD), the flagship product of flat panel display (FPD), has not only the ability to satisfy these conditions of display but also mass production, so it is not easy to create various new products. It is rapidly becoming a core component industry that can gradually replace the existing cathode ray tube (CRT).
일반적으로, 액정표시소자는 매트릭스(matrix) 형태로 배열된 액정셀들에 화상정보에 따른 데이터신호를 개별적으로 공급하여, 상기 액정셀들의 광투과율을 조절함으로써 원하는 화상을 표시할 수 있도록 한 표시장치이다.In general, a liquid crystal display device displays a desired image by individually supplying data signals according to image information to liquid crystal cells arranged in a matrix, thereby adjusting a light transmittance of the liquid crystal cells. to be.
이를 위하여, 액정표시소자는 액정셀들이 매트릭스 형태로 배열되는 액정표시패널과, 액정표시패널을 구동하기 위한 구동회로부를 구비하게 된다. 액정표시패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마련된다. 통상, 화소전극은 어레이 기판 상에 액정셀별로 형성되는 반면, 공통전극은 컬러필터 기판의 전면에 일체화되어 형성된다. 화소전극들 각각은 스위칭 소자로 사용되는 박막 트랜지스터(thin film transistor)에 접속되어, 박막 트랜지스터를 통해 공급되는 데이터신호에 따라 공통전극과 함께 액정셀을 구동하게 된다.To this end, the liquid crystal display device includes a liquid crystal display panel in which liquid crystal cells are arranged in a matrix, and a driving circuit unit for driving the liquid crystal display panel. The liquid crystal display panel is provided with pixel electrodes and a common electrode for applying an electric field to each of the liquid crystal cells. In general, the pixel electrode is formed for each liquid crystal cell on the array substrate, while the common electrode is integrally formed on the front surface of the color filter substrate. Each of the pixel electrodes is connected to a thin film transistor used as a switching element, and drives the liquid crystal cell together with the common electrode according to a data signal supplied through the thin film transistor.
도 1은 통상적으로 사용되는 액정표시패널을 나타내는 단면도로서, 도면에 도시된 바와 같이, 종래의 액정표시패널은 서로 대향하는 컬러필터 기판(15)과 어레이 기판(10)을 구비한다.FIG. 1 is a cross-sectional view of a liquid crystal display panel which is commonly used. As shown in the drawing, a conventional liquid crystal display panel includes a
어레이 기판(10)의 표시영역(A)에는 박막 트랜지스터와, 상기 박막 트랜지스 터에 접속되는 화소전극(20a)이 형성되고, 컬러필터 기판(15)의 표시영역(A)에는 블랙 매트릭스(22), 컬러필터(24) 및 공통전극(20b)이 형성된다. 그리고, 어레이 기판(10)과 컬러필터 기판(15)의 표시영역(A) 사이에는 액정이 주입된다.A thin film transistor and a
박막 트랜지스터는 게이트라인(미도시)에 접속되는 게이트전극(16a), 데이터라인(미도시)에 접속되는 소스전극(8a), 및 드레인 컨택홀(5)을 통해 화소전극(20a)에 접속되는 드레인전극(8b)을 구비한다. 또한, 박막 트랜지스터는 소스전극(8a)과 드레인전극(8b) 간에 도통채널을 형성하기 위한 반도체(14a) 및 오믹컨택층(14b)을 더 구비한다. 이러한 박막 트랜지스터는 게이트라인으로부터의 게이트신호에 응답하여 데이터라인(미도시)으로부터의 데이터신호를 선택적으로 화소전극(20a)에 공급한다.The thin film transistor is connected to the
화소전극(20a)은 데이터라인과 게이트라인에 의해 분할된 셀 영역에 위치하며, 광투과율이 높은 투명 전도성 물질로 이루어진다. 화소전극(20a)은 어레이 기판(10) 전면에 도포되는 보호막(18) 상부에 형성되며, 보호막(18)을 관통하는 드레인 컨택홀(5)을 통해 드레인전극(5b)과 전기적으로 접속된다. 이러한 화소전극(20a)은 박막 트랜지스터를 경유하여 공급되는 데이터신호에 의해 컬러필터 기판(15)에 형성되는 공통전극(20b)과 전위차를 발생시키기 된다. 이 전위차에 의해 어레이 기판(10)과 컬러필터 기판(15) 사이에 위치하는 액정은 유전율이방성에 기인하여 회전하게 된다. 이렇게 회전되는 액정에 의해 광원으로부터 화소전극(20a)을 경유하여 컬러필터 기판(15) 쪽으로 투과되는 광량이 조절된다.The
컬러필터 기판(15)의 표시영역에 형성되는 블랙 매트릭스(22)는 인접한 액정 셀들 사이에 형성되어 자신에게 입사되는 빛을 흡수하고, 컬러필터(24)는 적색, 녹색 및 청색광 중 어느 하나를 투과시키고, 그 외의 파장대역을 가지는 빛을 흡수하여 원하는 색을 표시하게 된다. 그리고, 공통전극(20b)은 공통전압이 인가되어 어레이 기판(10) 상에 형성되는 화소전극(20a)과 전위차를 발생시키게 된다.The black matrix 22 formed in the display area of the
어레이 기판(10)의 비표시영역(B)에는 금속전극(11a) 및 신호전극(11b)이 형성되고, 컬러필터 기판(15) 상에 형성되는 공통전극(20b) 사이에 전도성 은도트(Ag dotting, 50)가 형성된다. 이러한 은도트(50)의 일측부는 어레이 기판(10) 상에 형성된 신호전극(11b)과 접촉되고, 타측부가 컬러필터 기판(15) 상에 형성된 공통전극(20b)과 접촉되어 외부로부터 금속전극(11a)으로 공급되는 공통전압을 신호전극(11b), 은도트(50)를 거쳐 공통전극(20b)으로 공급하게 된다.In the non-display area B of the
그런데, 이와 같은 은도트(50)는 끈끈한 점액 상태에서 도팅(dotting)이 이루어지므로, 균일하게 도팅되기가 쉽지 않으며, 은 도팅 상태가 좋지 못할 경우, 공통전극(20b) 및 신호전극(11b) 사이에서의 접촉력이 떨어져, 접촉 저항을 증가시키게 된다.However, since the
따라서, 이와 같은 문제를 해결하고자, 금속전극(11a) 상부에 다수의 공통컨택홀(11c)을 형성하고, 신호전극(11b)에 요철을 부여함으로써, 은도트(50)와의 접착력을 증가시켜 공통전압 접촉저항을 감소시키고자 하였다.Therefore, in order to solve such a problem, a plurality of
그러나, 은도트(50)의 타측부와 접촉되는 공통전극(20b)은 평탄한 형태로 설계되어 있으므로 은도트(50)와의 접착력이 상대적으로 약하여 공통전압 접촉저항을 증가시키게 된다. 다시 말해서, 컬러필터 기판(15)에 형성되는 공통전극(20b)과 은 도트(50)와의 접촉면적이 좁기 때문에 은도트(50)를 통해 공통전극(20b)으로부터 공통전압을 공급시 공통전압 접촉저항이 증가하게 된다. 이에 따라, 안정적으로 공통전압을 공급할 수 없으므로 화질을 저하시키는 문제점이 있다.However, since the
따라서, 상기와 같은 문제점을 해결하기 위해, 본 발명은 종래 실패턴 내에 복수의 도전성 입자를 형성함으로써, 컬러필터 기판 상의 공통전극에 안정적으로 공통전압을 공급할 수 있는 액정표시패널을 제공함을 목적으로 한다.Accordingly, to solve the above problems, an object of the present invention is to provide a liquid crystal display panel which can stably supply a common voltage to a common electrode on a color filter substrate by forming a plurality of conductive particles in a conventional failure turn. .
또한, 본 발명은 컬러필터 기판 상의 공통전극을 특정 형태로 패터닝함으로써, 공통전압 이외의 어떠한 외부신호도 공통전극에 인가되지 않도록 하여, 이러한 외부신호에 의해 화면 구동에 이상이 발생하는 것을 방지하는 할 수 있는 액정표시패널을 제공함을 또 다른 목적으로 한다.In addition, the present invention by patterning the common electrode on the color filter substrate in a specific form, so that no external signal other than the common voltage is applied to the common electrode, it is possible to prevent an abnormal occurrence in the screen drive by such an external signal. Another object of the present invention is to provide a liquid crystal display panel.
또한, 이를 통해 도전성 입자를 포함하는 실패턴이 어레이 기판 상의 어떠한 전극과도 중첩될 수 있도록 어레이 기판 설계의 제약을 감소시킴으로써, 생산성을 향상시킬 수 있는 액정표시패널을 제공함을 또 다른 목적으로 한다.In addition, it is another object of the present invention to provide a liquid crystal display panel which can improve productivity by reducing the constraint of the array substrate design so that the failure turn including the conductive particles may overlap any electrode on the array substrate.
따라서, 상기와 같은 목적을 이루기 위해, 본 발명에 따른 액정표시패널은, 화상표시부가 정의된 어레이 기판 및 컬러필터 기판; 상기 어레이 기판 상에 제 1 방향으로 배열된 복수의 게이트라인; 상기 게이트라인과 수직으로 교차하여 복수의 화소를 정의하는 복수의 데이터라인; 상기 게이트라인과 데이터라인의 교차영역에 형성되어 상기 화소를 스위칭하는 스위칭소자; 상기 컬러필터 기판 상에 형성된 공통전극; 상기 화상표시부의 외곽을 따라 형성되고, 상기 공통전극과 전기적으로 접속되는 실패턴; 및 게이트라인 및 데이터라인의 일측에 각각 연결되어, 상기 게이트라인 및 데이터라인에 신호를 전달하는 게이트 패드부 및 데이터 패드부; 상기 게이트라인 및 데이터라인과 상기 게이트패드부 및 데이터패드부를 각각 연결시키는 링크부; 및 상기 어레이 기판 및 컬러필터 기판 사이에 형성된 액정층을 포함하여 구성되며, 상기 실패턴의 일부가 상기 링크부와 중첩되며, 공통전극은 상기 링크부와 실패턴이 중첩되는 영역을 제외한 컬러필터 기판 상에 형성되는 것을 특징으로 한다.Accordingly, in order to achieve the above object, the liquid crystal display panel according to the present invention includes an array substrate and a color filter substrate in which an image display unit is defined; A plurality of gate lines arranged in a first direction on the array substrate; A plurality of data lines crossing the gate lines perpendicularly to define a plurality of pixels; A switching element formed at an intersection of the gate line and the data line to switch the pixel; A common electrode formed on the color filter substrate; A failure turn formed along the periphery of the image display unit and electrically connected to the common electrode; A gate pad part and a data pad part connected to one side of the gate line and the data line, respectively, to transfer signals to the gate line and the data line; A link unit connecting the gate line and the data line to the gate pad unit and the data pad unit, respectively; And a liquid crystal layer formed between the array substrate and the color filter substrate, wherein a part of the fail turn overlaps the link part, and the common electrode is a color filter substrate except for a region where the link part and the fail turn overlap. It is characterized in that formed on the phase.
삭제delete
삭제delete
삭제delete
그리고, 본 발명의 액정표시패널은 상기 어레이 기판 상에 형성되어 상기 공통전극과 함께 전계를 발생시키는 화소전극을 더 포함하여 구성된다.The liquid crystal display panel of the present invention further includes a pixel electrode formed on the array substrate to generate an electric field together with the common electrode.
상기 스위칭소자는 박막 트랜지스터로서, 상기 게이트라인의 일부로 형성되는 게이트전극; 상기 데이터라인의 일부로 형성되는 소스전극; 및 상기 소스전극과 소정간격 이격되어 대향되며, 드레인컨택홀을 통해 상기 화소전극에 접속되는 드레인전극을 포함하여 구성된다.The switching element is a thin film transistor, the gate electrode formed as part of the gate line; A source electrode formed as part of the data line; And a drain electrode spaced apart from the source electrode by a predetermined interval and connected to the pixel electrode through a drain contact hole.
그리고, 본 발명의 액정표시패널은 상기 어레이 기판의 결과물 상부에 보호막을 더 포함하여 구성되며, 상기 보호막 상부에서 상기 게이트라인, 데이터라인 및 스위칭 소자에 대응되는 영역에 투명 도전체층을 더 포함하여 형성될 수 있다.In addition, the liquid crystal display panel of the present invention further includes a protective film on the resultant of the array substrate, and further includes a transparent conductor layer on an area corresponding to the gate line, the data line and the switching element on the protective film. Can be.
또한, 상기 공통전극 및 화소전극은 ITO(Indium Tin Oxide)와 IZO(Indium Zinc Oxide)와 ITZO(Indium Tin Zinc Oxide) 및 TO(Tin Oxide)로 구성된 군에서 선택된 적어도 하나의 물질로 형성될 수 있다.In addition, the common electrode and the pixel electrode may be formed of at least one material selected from the group consisting of indium tin oxide (ITO), indium zinc oxide (IZO), indium tin zinc oxide (ITZO), and tin oxide (TO). .
이하, 상기와 같이 구성되는 본 발명의 액정표시패널을 도면을 참조하여 상세히 설명한다.Hereinafter, the liquid crystal display panel of the present invention configured as described above will be described in detail with reference to the accompanying drawings.
먼저, 도 2a는 본 발명의 제 1 실시예에 따른 액정표시패널의 구조를 개략적으로 도시한 것으로, 도면에 도시된 바와 같이, 본 발명의 액정표시패널은 서로 대향하는 어레이 기판(110) 및 컬러필터 기판(115)과 상기 어레이 기판(110)과 컬러필터 기판(115) 사이의 이격공간에 형성되는 액정층(미도시)으로 구성된다.First, FIG. 2A schematically illustrates a structure of a liquid crystal display panel according to a first embodiment of the present invention. As shown in the drawing, the liquid crystal display panel of the present invention may be arranged with an
상기 어레이 기판(110) 및 컬러필터 기판(115)에는 화소들이 매트릭스 형태로 배열되어 화상을 표시하는 화상표시부(135)가 형성되는데, 상기 화상표시부(135)는 어레이 기판(110)과 컬러필터 기판(115)을 합착시켜 주는 실패턴(150)의 내부로 그 영역이 정의된다.In the
그리고, 상기 어레이 기판(110)의 화상표시부(135) 내에는 제 1 방향으로 배열되는 복수의 게이트라인(116)이 형성되고, 상기 게이트라인(116)과 수직으로 교차하여 복수의 화소를 정의하는 복수의 데이터라인(117)이 형성된다.In the
그리고, 상기 컬러필터 기판(115)과 중첩되지 않는 어레이 기판(110)의 가장자리 영역에는, 상기 게이트라인(116)들과 접속되는 게이트패드부(131)와, 데이터라인(117)들과 접속되는 데이터패드부(132)가 형성된다. 상기 게이트패드부(131)는 게이트 구동부(미도시)로부터 공급되는 주사신호를 화소부(135)의 게이트라인(116)들에 공급하고, 데이터패드부(132)는 데이터 구동부(미도시)로부터 공급되는 화상 정보를 화소부(135)의 데이터라인(117)들에 공급한다.The
이때, 상기 게이트패드부(131) 및 데이터패드부(132)는 링크부(133)를 통해 게이트라인(116) 및 데이터라인(117)에 연결되며, 상기 링크부(133)는 상기 실패턴(150)의 일부와 중첩된다.In this case, the
그리고, 상기 어레이 기판(110)에는 화상정보가 인가되는 데이터라인(117)들과 주사신호가 인가되는 게이트라인(116)들이 서로 교차하도록 배열되어 상기 데이터라인(117)들과 게이트라인(116)들에 의해 구획되는 영역에 각각 스위칭소자(미도시)와 화소전극(미도시)이 구비된다.In addition, the
이때, 상기 스위칭소자는 박막 트랜지스터로서, 상기 게이트라인의 일부로 형성되는 게이트전극과, 상기 데이터라인의 일부로 형성되는 소스전극, 및 상기 소스전극과 소정간격 이격되어 대향되며, 드레인컨택홀을 통해 화소전극에 접속되는 드레인전극을 포함하여 구성되어, 상기 화소전극에 데이터신호를 전달한다.In this case, the switching element is a thin film transistor, the gate electrode formed as part of the gate line, the source electrode formed as part of the data line, and the source electrode and are spaced apart from the predetermined interval, and the pixel electrode through the drain contact hole And a drain electrode connected to the pixel electrode to transmit a data signal to the pixel electrode.
또한, 도면에는 도시하지 않았지만, 상기 컬러필터 기판(115)에는 블랙매트릭스(black matrix)에 의해 화소별로 도포된 컬러필터들과, 상기 어레이 기판(110)에 형성된 화소전극의 상대전극인 공통전극이 구비된다.Although not shown in the drawing, the
따라서, 상기 화소전극에 데이터신호가 인가되고, 상기 공통전극에 공통전압이 인가되면, 상기 화소전극과 공통전극 사이에서 전계가 발생되어, 어레이 기판(110)과 컬러필터 기판(115) 사이에 형성되는 액정을 구동한다.Therefore, when a data signal is applied to the pixel electrode and a common voltage is applied to the common electrode, an electric field is generated between the pixel electrode and the common electrode to be formed between the
한편, 본 발명의 실패턴(150)은 내부에 복수의 도전성 입자를 포함한 상태로 화상표시부(135)의 외곽을 따라 형성되어, 상기 공통전극에 전기적으로 접속되며, 상기 공통전극에 공통전압을 인가하게 된다. 이때, 상기 실패턴(150)은 적어도 일측이 어레이 기판(110)의 외곽에 배치되는 적어도 하나의 공통전압 인가용 패드(135)와 접속되어, 공통전압을 인가받게 된다.On the other hand, the
도 2b는 도 2a의 I-I'에 대한 단면도로서, 도면에 도시된 바와 같이, 어레이 기판(110) 상에는 공통전압 인가용 패드로부터 연장되는 금속전극(135a)이 형성되고, 그 상부에 게이트 절연막(112) 및 보호막(118)을 관통하는 공통컨택홀이 형성되며, 상기 공통컨택홀을 포함하는 보호막(118) 상부에 투명도전층(140)이 적층된다. 그리고, 컬러필터 기판(115) 상에 형성되는 공통전극(120b)과 어레이 기판(110)의 금속전극(135a) 사이에 도전성 입자(150a)들이 배치된다. 이러한 도전성 입자(150a)를 포함하는 실패턴(150)의 일측부는 어레이 기판(110) 상에 형성된 금속전극(135a)과 소통되고, 타측부가 컬러필터 기판(115) 상에 형성된 공통전극(120b)과 접촉되어 외부로부터 금속전극(135a)으로 공급되는 공통전압을 투명도전체(140), 도전성 입자(150a)를 거쳐 공통전극(120b)으로 공급하게 된다.FIG. 2B is a cross-sectional view taken along line II ′ of FIG. 2A, and as shown in the drawing, a
이렇듯, 공통전압을 공급받은 공통전극(120b)은 데이터신호를 인가받는 화소전극과 함께 전계를 발생시키게 된다.As such, the
이와 같이 본 발명은 실패턴 내에 복수의 도전성 입자를 형성함으로써, 컬러필터 기판 상의 공통전극에 안정적으로 공통전압을 공급할 수 있도록 한다.As described above, the present invention forms a plurality of conductive particles within the failure turn, thereby stably supplying the common voltage to the common electrode on the color filter substrate.
한편, 복수의 도전성 입자(150a)을 포함하는 본 발명의 제 1 실시예에 따른 실패턴(150)은 복수의 게이트라인 및 데이터라인과 복수의 게이트 패드 및 데이터 패드를 각각 연결시키는 링크부(133)와 소정 영역이 중첩되도록 형성된다.On the other hand, the
그런데, 상기와 같은 구성에서는 링크부(133) 상부에 배치되는 도전성 입자(150a)에 데이터신호 등의 외부신호가 인가될 수 있고, 이로 인해, 공통전압 이외의 외부신호가 공통전극(120b)에 전달되어, 신호 간섭을 유발함으로써, 화면 구동에 이상이 발생될 수 있게 된다.However, in the above configuration, an external signal such as a data signal may be applied to the
더욱이, 링크부(133)에 근접한 정전기 방지회로(미도시)등의 박막 트랜지스터가 도전성 입자를 포함하는 실패턴과 접촉하는 경우, 정전기 등의 노이즈가 도전성 입자를 통해 컬러필터 기판(115) 상의 공통전극(120b)으로 전달될 수 있다.Furthermore, when a thin film transistor such as an antistatic circuit (not shown) adjacent to the
따라서, 본 발명의 제 2 실시예에 따른 액정표시소자에서는 실패턴 내의 도전성 입자를 통해 컬러필터 기판 상의 공통전극으로 외부신호가 인가되는 것을 방지하기 위해 실패턴과 링크부가 중첩되는 구간에 대응되는 공통전극을 제거함으로써, 특히, 링크부 상부에서 발생되는 외부신호가 공통전압에 신호간섭을 일으키는 것을 방지한다.Therefore, in the liquid crystal display according to the second exemplary embodiment of the present invention, in order to prevent an external signal from being applied to the common electrode on the color filter substrate through the conductive particles in the failed turn, the common part corresponding to the section where the failed turn and the link part overlap each other. By removing the electrodes, in particular, the external signal generated on the upper portion of the link portion is prevented from causing signal interference to the common voltage.
도 3a는 본 발명에 따른 제 2 실시예의 액정표시패널을 나타낸 도면으로서, 공통전극 및 실패턴이 형성된 컬러필터 기판을 그 하부에서 바라본 평면도이다. 제 2 실시예의 구성은 제 1 실시예와 유사하므로, 차이점 및 그 효과를 중심으로 상술할 것이다.FIG. 3A illustrates a liquid crystal display panel according to a second exemplary embodiment of the present invention, which is a plan view of a color filter substrate on which a common electrode and a failure turn are formed. Since the configuration of the second embodiment is similar to that of the first embodiment, the following description will focus on the differences and the effects thereof.
도면에 도시되지는 않았지만, 제 2 실시예의 액정표시패널은 서로 대향하는 어레이 기판(미도시) 및 컬러필터 기판(215)과 상기 어레이 기판과 컬러필터 기판(215)의 이격공간에 형성되는 액정층(미도시)으로 구성된다.Although not shown in the drawings, the liquid crystal display panel of the second embodiment is a liquid crystal layer formed in a space between the array substrate (not shown) and the
상기 어레이 기판 및 컬러필터 기판(215)에는 화소들이 매트릭스 형태로 배열되어 화상을 표시하는 화상표시부(235)가 형성되는데, 상기 화상표시부(235)는 어레이 기판과 컬러필터 기판(215)을 합착시켜 주는 실패턴(250)의 내부로 그 영역이 정의된다.In the array substrate and the
그리고, 상기 어레이 기판의 화상표시부 내에는 제 1 방향으로 배열되는 복수의 게이트라인(미도시)이 형성되고, 상기 게이트라인과 수직으로 교차하여 복수의 화소를 정의하는 복수의 데이터라인(미도시)이 형성된다.A plurality of gate lines (not shown) arranged in a first direction are formed in the image display unit of the array substrate, and a plurality of data lines (not shown) defining vertically crossing the gate lines. Is formed.
그리고, 상기 컬러필터 기판(215)과 중첩되지 않는 어레이 기판의 가장자리 영역에는, 상기 화상표시부의 게이트라인들과 접속되는 게이트패드부(미도시) 및 데이터라인들과 접속되는 데이터패드부(미도시)가 형성된다. 상기 게이트패드부는 게이트 구동부(미도시)로부터 공급되는 주사신호를 화소부의 게이트라인들에 공급하고, 데이터패드부는 데이터 구동부(미도시)로부터 공급되는 화상정보를 화상표시부의 데이터라인들에 공급한다.In addition, a gate pad portion (not shown) connected to gate lines of the image display portion and a data pad portion (not shown) are connected to edge regions of the array substrate not overlapping the color filter substrate 215. ) Is formed. The gate pad unit supplies a scan signal supplied from a gate driver (not shown) to the gate lines of the pixel unit, and the data pad unit supplies image information supplied from a data driver (not shown) to the data lines of the image display unit.
이때, 상기 게이트패드부 및 데이터패드부는 링크부를 통해 게이트라인 및 데이터라인에 연결되는데, 상기 링크부는 상기 실패턴(250)의 일부와 중첩되어 형성된다.In this case, the gate pad part and the data pad part are connected to the gate line and the data line through the link part, and the link part overlaps with a part of the
그리고, 상기 어레이 기판에는 데이터라인들과 게이트라인들에 의해 구획되는 영역에 각각 스위칭소자(미도시)와 화소전극(미도시)이 구비된다.The array substrate is provided with a switching element (not shown) and a pixel electrode (not shown) in regions partitioned by data lines and gate lines, respectively.
이때, 상기 스위칭소자는 박막 트랜지스터로서, 상기 게이트라인의 일부로 형성되는 게이트전극과, 상기 데이터라인의 일부로 형성되는 소스전극, 및 상기 소 스전극과 소정간격 이격되어 대향되며, 드레인컨택홀을 통해 화소전극에 접속되는 드레인전극을 포함하여 구성되어, 상기 화소전극에 데이터신호를 전달한다.In this case, the switching element is a thin film transistor, the gate electrode formed as part of the gate line, the source electrode formed as part of the data line, and the source electrode and are spaced apart from each other by a predetermined distance, the pixel through the drain contact hole And a drain electrode connected to the electrode to transmit a data signal to the pixel electrode.
또한, 도면에는 도시하지 않았지만, 상기 컬러필터 기판(215)에는 블랙매트릭스(black matrix)에 의해 화소별로 도포된 컬러필터들과, 상기 어레이 기판에 형성된 화소전극의 상대전극인 공통전극(220b)이 구비된다.Although not shown in the drawings, the
따라서, 상기 화소전극에 데이터신호가 인가되고, 상기 공통전극(220b)에 공통전압이 인가되면, 상기 화소전극과 공통전극(220b) 사이에서 전계가 발생되어, 어레이 기판과 컬러필터 기판(215) 사이에 형성되는 액정을 구동한다.Therefore, when a data signal is applied to the pixel electrode and a common voltage is applied to the
이때, 상기 공통전극(220b)은 실패턴(250) 내부의 도전성 입자들에 전기적으로 접속되어, 상기 도전성 입자를 통해 공통전압을 인가받게 되며, 상기 실패턴(250)은 적어도 일측이 어레이 기판의 외곽에 배치되는 적어도 하나의 공통전압 인가용 패드(미도시)와 접속되어, 공통전압을 인가받게 된다.In this case, the
한편, 본 발명의 공통전극(220b)은 링크부로부터 발생되는 외부 신호가 실패턴(250)내의 도전성입자를 통해 공통전극(220b)으로 전달되는 것을 방지하기 위해 링크부와 실패턴(250)이 중첩되는 영역 상의 공통전극(220b)을 제거한다.On the other hand, the
도 3b는 도 3a의 II-II'선에 대한 단면도로서, 도 3a의 컬러필터 기판(215)과 이에 대응되는 어레이 기판(210)의 단면을 함께 도시한 것이다.FIG. 3B is a cross-sectional view taken along the line II-II 'of FIG. 3A and illustrates a cross-sectional view of the
도면에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 어레이 기판(210)에는 게이트절연막(212)이 적층되고, 그 상부에 데이터라인(미도시)과 데이터 패드(미도시)를 연결시키는 링크부(233a)가 형성된다. 그리고, 상기 링크부(233a)를 포함하는 어레이 기판(210) 전면에 보호막(218) 및 투명도전층(240)이 형성된다.As shown in the figure, a
그리고, 상기 어레이 기판(210)과 이에 대응되는 컬러필터 기판(215) 사이에는 도전성입자(250a)를 포함하는 실패턴(250)이 형성된다.A
한편, 어레이기판(210)의 링크부(233a)에 대응하는 영역의 컬러필터 기판(215)의 공통전극(220b)은 패터닝되어, 이 영역에서 실패턴(250)과 공통전극(220b)이 접촉하지 않게 되므로, 상기 링크부(233a)로부터 인가되는 외부신호에 의한 신호 간섭을 받지 않게 된다.Meanwhile, the
결국, 본 발명은 공통전극(220b)을 패터닝하여 외부 신호가 인가되는 것을 최소화 함으로써, 외부신호에 의해 공통전압이 왜곡되는 것을 방지한다.As a result, the present invention prevents the common voltage from being distorted by the external signal by minimizing the application of the external signal by patterning the
즉, 외부신호에 영향을 받는 도전성 입자들과 공통전극이 접촉되는 것을 방지하여, 데이터 신호 또는 정전기 등의 노이즈가 도전성 입자들을 통해 공통전극에 인가되는 것을 방지함으로써, 공통전압을 안정적으로 유지하고, 화면 구동을 정상화한다. 또한, 공통전극이 실패턴 내의 도전성 입자들과 접촉되지 못하도록 패터닝됨으로써, 어레이 기판의 설계에 제약을 없에고, 액정표시패널의 생산성을 향상시키게 되는 것이다.That is, by preventing the contact between the conductive particles affected by the external signal and the common electrode, by preventing noise such as data signals or static electricity from being applied to the common electrode through the conductive particles, the common voltage is stably maintained. Normalize screen operation. In addition, since the common electrode is patterned so as not to contact the conductive particles in the failure turn, there is no restriction in design of the array substrate and the productivity of the liquid crystal display panel is improved.
이상에서 기술된 실시예들은 본 발명을 설명하기 위해 예시된 것으로, 본 발명의 권리 범위를 한정하는 것은 아니다.The embodiments described above are illustrated to illustrate the present invention, but do not limit the scope of the present invention.
따라서, 본 발명의 권리의 범위는 상술한 상세한 설명에 의해 결정되는 것이 아니라 첨부한 특허청구범위에 의해 결정되어야만 할 것이다.Accordingly, the scope of the invention should be determined by the appended claims rather than by the foregoing description.
따라서, 상기한 바와 같이, 본 발명은 컬러필터 상의 공통전극을 패터닝하여, 외부신호에 영향을 받는 도전성 입자들과 공통전극이 접촉되는 것을 방지함으로써, 공통전압을 안정적으로 유지하고, 화면 구동을 정상화한다.Therefore, as described above, the present invention patterns the common electrode on the color filter, thereby preventing the conductive particles and the common electrode from being affected by the external signal, thereby maintaining the common voltage stably and normalizing the screen driving. do.
또한, 이를 통해 도전성 입자를 포함하는 실패턴이 어레이 기판 상의 어떠한 전극과도 중첩될 수 있도록 어레이 기판 설계의 제약을 감소시킴으로써, 액정표시패널의 생산성을 향상시킬 수 있다.In addition, by reducing the constraints of the array substrate design so that the failure turn including the conductive particles may overlap any electrode on the array substrate, productivity of the liquid crystal display panel may be improved.
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050052751A KR101186865B1 (en) | 2005-06-18 | 2005-06-18 | Liquid crystal display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050052751A KR101186865B1 (en) | 2005-06-18 | 2005-06-18 | Liquid crystal display panel |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060132414A KR20060132414A (en) | 2006-12-21 |
KR101186865B1 true KR101186865B1 (en) | 2012-10-02 |
Family
ID=37811981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050052751A KR101186865B1 (en) | 2005-06-18 | 2005-06-18 | Liquid crystal display panel |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101186865B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102335564B1 (en) * | 2015-02-27 | 2021-12-03 | 엘지디스플레이 주식회사 | A display panel and methode of manufacturing of the same |
KR102358139B1 (en) * | 2015-06-30 | 2022-02-03 | 엘지디스플레이 주식회사 | A display panel |
JP7382215B2 (en) | 2019-12-11 | 2023-11-16 | 株式会社ジャパンディスプレイ | display device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002258321A (en) * | 2001-02-28 | 2002-09-11 | Hitachi Ltd | Liquid crystal display device |
-
2005
- 2005-06-18 KR KR1020050052751A patent/KR101186865B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002258321A (en) * | 2001-02-28 | 2002-09-11 | Hitachi Ltd | Liquid crystal display device |
Also Published As
Publication number | Publication date |
---|---|
KR20060132414A (en) | 2006-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10642118B2 (en) | Display substrate and display device | |
KR101427708B1 (en) | Liquid crystal display panel | |
JP4386862B2 (en) | Liquid crystal display device and manufacturing method thereof | |
KR100510566B1 (en) | In-plane switching mode liquid crystal display device | |
KR100372533B1 (en) | Liquid crystal display device and method of manufacturing the same | |
US10670932B2 (en) | Array substrate comprising a conductive layer directly contacting a first protrusion and a second protrusion that respectively protrude from a scanning line and a metal line and display device having the same | |
JP4060310B2 (en) | Liquid crystal display device and manufacturing method thereof | |
KR20060046241A (en) | Liquid crystal display device | |
US10324345B2 (en) | Display device and display substrate | |
KR20120080885A (en) | Liquid crystal display | |
US9933671B2 (en) | Array substrate, manufacturing method thereof and display device | |
KR100652049B1 (en) | Liquid crystal display device | |
US7098970B2 (en) | Liquid crystal display device and its manufacturing method | |
KR101186865B1 (en) | Liquid crystal display panel | |
KR100473588B1 (en) | array panel for liquid crystal display devices | |
KR20080048266A (en) | Liquid crystal display | |
KR20190031390A (en) | Display device | |
KR102081604B1 (en) | Array substrate for liquid crystal display device | |
KR101363670B1 (en) | Liquid crystal display device and method of manufacturing the same | |
KR20050000447A (en) | liquid crystal display devices | |
KR20070082756A (en) | Liquid crystal display | |
CN114578624B (en) | Array substrate and display panel | |
US20200272000A1 (en) | Display apparatus | |
KR20080087507A (en) | Liquid crystal display device and fabricating method thereof | |
KR20040026978A (en) | Array Panel used for a Liquid Crystal Display Device having a Repair Structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150818 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160816 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170816 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180816 Year of fee payment: 7 |