KR101183300B1 - 액정표시소자 - Google Patents

액정표시소자 Download PDF

Info

Publication number
KR101183300B1
KR101183300B1 KR1020050046941A KR20050046941A KR101183300B1 KR 101183300 B1 KR101183300 B1 KR 101183300B1 KR 1020050046941 A KR1020050046941 A KR 1020050046941A KR 20050046941 A KR20050046941 A KR 20050046941A KR 101183300 B1 KR101183300 B1 KR 101183300B1
Authority
KR
South Korea
Prior art keywords
substrate
spacer
gate
liquid crystal
drain electrode
Prior art date
Application number
KR1020050046941A
Other languages
English (en)
Other versions
KR20060125111A (ko
Inventor
우철민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050046941A priority Critical patent/KR101183300B1/ko
Publication of KR20060125111A publication Critical patent/KR20060125111A/ko
Application granted granted Critical
Publication of KR101183300B1 publication Critical patent/KR101183300B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13396—Spacers having different sizes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정의 부피팽창에 의한 중력불량을 방지하기 위한 액정표시소자에 관한 것으로, 제1기판 및 제2기판; 상기 제1기판 상에 제1방향으로 배열된 복수의 게이트라인; 상기 게이트라인과 수직으로 교차하여 복수의 화소영역을 정의하는 복수의 데이터라인; 상기 게이트라인과 데이터라인의 교차영역에 배치되며, 게이트전극, 반도체층, 소스전극 및 드레인전극으로 구성된 박막트랜지스터; 상기 화소영역에 형성되며, 상기 드레인전극에 전기적으로 접속하는 화소전극; 상기 드레인전극과 화소전극의 접속영역에 형성된 제1스페이서; 상기 게이트라인 상에 형성된 제2스페이서; 및 상기 제1 및 제2스페이서에 의해 이격된 제1 및 제2기판 사이에 형성된 액정층을 포함하는 액정표시소자를 제공한다.

Description

액정표시소자{LIQUID CRYSTAL DISPLAY DEVICE}
도 1은 액정표시소자를 개략적으로 나타낸 단면도.
도 2는 본 발명에 의한 액정표시소자를 나타낸 평면도.
도 3은 도 2의 I-I' 및 II-II'의 절단선에 따른 단면도.
*** 도면의 주요부분에 대한 부호의 설명 ***
110: 제1기판 101: 게이트라인;
103: 데이터라인 105a: 소스전극
105b; 드레인전극 105b': 드레인전극 연결패턴
108: 반도체층 107: 화소전극
111: 게이트절연막 113: 보호막
115a: 제1스페이서 115b: 제2스페이서
본 발명은 액정표시소자에 관한 것으로, 특히, 액정의 부피팽창에 의한 중력불량을 방지할 수 있는 액정표시소자에 관한 것이다.
근래, 핸드폰(Mobile Phone), PDA, 노트북컴퓨터와 같은 각종 휴대용 전자기 기가 발전함에 따라 이에 적용할 수 있는 경박단소용의 평판표시장치(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다. 이러한 평판표시장치로는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), FED(Field Emission Display), VFD(Vacuum Fluorescent Display) 등이 활발히 연구되고 있지만, 양산화 기술, 구동수단의 용이성, 고화질의 구현이라는 이유로 인해 현재에는 액정표시소자(LCD)가 각광을 받고 있다.
도 1은 일반적인 액정표시소자의 단면을 개략적으로 나타낸 것이다. 도면에 도시한 바와 같이, 액정표시소자(1)는 하부기판(5)과 상부기판(3) 및 상기 하부기판(5)과 상부기판(3) 사이에 형성된 액정층(7)으로 구성되어 있다. 하부기판(5)은 구동소자 어레이(Array)기판으로써, 도면에는 도시하지 않았지만, 상기 하부기판(5)에는 복수의 화소가 형성되어 있으며, 각각의 화소에는 박막트랜지스터(Thin Film Transistor)와 같은 구동소자가 형성되고, 상부기판(3)은 컬러필터(Color Filter)기판으로써, 실제 칼라를 구현하기 위한 컬러필터층이 형성되어 있다. 또한, 상기 하부기판(5) 및 상부기판(3)에는 각각 화소전극 및 공통전극이 형성되어 있으며 액정층(7)의 액정분자를 배향하기 위한 배향막이 도포되어 있다.
상기 하부기판(5) 및 상부기판(3)은 기판의 외곽에 형성된 실런트(sealant;9)에 의해 합착되며, 이들(상부기판 및 하부기판) 사이에 형성된 스페이서(spacer;8)에 의해 일정한 셀갭을 유지한다. 그리고, 상기 기판들(3,5) 사이에 형성된 액정층(7)이 상기 하부기판(5)에 형성된 구동소자에 의해 액정분자를 구동하여 액정층을 투과하는 광량을 제어함으로써 정보를 표시하게 된다.
상기와 같이 구성된 액정표시소자는 하부기판(5)에 구동소자를 형성하는 구동소자 어레이기판공정에 의해서 형성되고, 상기 상부기판(3)은 컬러필터를 형성하는 컬러필터기판공정에 의해서 형성된다. 이후에, 스페이서 및 실런트형성공정을 통해 액정표소자가 완성된다.
구동소자 어레이기판공정은 하부기판(5)상에 배열되어 화소영역을 정의하는 복수의 게이트라인(Gate Line) 및 데이터라인(Date Line)을 형성하고 상기 화소영역 각각에 상기 게이트라인과 데이터라인에 접속되는 구동소자인 박막트랜지스터를 형성한 후, 박막트랜지스터에 접속되어 박막트랜지스터를 통해 신호가 인가됨에 따라 액정층을 구동하는 화소전극을 형성함으로써 이루어진다.
또한, 컬러필터기판공정은 상부기판(3)에 블랙매트릭스를 형성한 후, 그 상부에 컬러필터를 형성한 다음, 공통전극을 형성함으로써 이루어진다.
그리고, 상기 스페이서는 볼(ball) 또는 컬럼(colum)으로 형성할 수 있으며, 상기 볼스페이서는 산포방식에 의해 형성되고, 상기 칼럼스페이서는 기판에 유기 고분자 물질을 증착 또는 코팅한 후, 이를 선택적으로 제거하는 사진식각공정에 의해 형성된다. 그러나, 산포방식은 빛이 투과하는 화소영역에도 스페이서가 존재하기 때문에 액정의 배향을 방해하고 개구율을 저하시키게 된다. 따라서, 이를 개선하기 위하여, 원하는 위치에 패터닝된 스페이서를 형성하는 컬럼 스페이서가 제안되고 있다.
아울러, 셀 갭이 낮고 대면적인 액정표시소자일 경우에는, 컬럼 스페이서를 주로 사용한다. 이것은 볼스페이서를 4～5㎛의 크기 이하로 제작하기는 어렵고 대 면적에 적용할 경우 셀갭의 균일성을 확보하기 어렵기 때문이다.
컬럼 스페이서는 하부기판 또는 상부기판 상에 감광성수지막을 소정 두께로 도포하고, 경화시킨 후, 포토레지스트 공정에 의해, 기판의 임의의 위치에 형성한다. 이때, 컬럼 스페이서는 블랙매트릭스가 형성된 영역에 위치하며, 동일한 높이를 가지고 균일하게 형성된다.
그러나, 상부기판(3)과 하부기판(5)의 합착시 가해지는 압력과 액정을 진공 주입할 때 작용하는 압력 등에 의해 스페이서(8)가 눌려 액정패널의 중앙부분의 셀 갭이 작아지게 된다. 특히, 대면적의 액정표시장치를 제조할 때에 이러한 현상이 두드러지게 발생한다. 반면에, 액정패널의 가장자리에는 형성된 씰런트(9)는 유리섬유(glass fiber)가 포함되어 초기의 셀 갭을 유지하게 되므로 상대적으로 액정패널의 가장자리 영역의 셀갭이 중앙부분에 비해 커지게 된다.
이 상태에서 액정패널의 내부에 형성된 액정층이 온도상승에 의해 부피가 증가하여 액정패널의 셀갭이 스페이서보다 커지게 되면, 상대적으로 셀갭이 높은 액정패널의 가장자리로 액정이 몰리게 되어 중력불량이 나타나게 된다. 즉, 액정이 액정패널의 가장자리로 몰리게 되면 이 부분은 액정의 투과율이 달라져 화면표시 특성이 떨어지게 된다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해서 이루어진 것으로, 본 발명의 목적은 액정층의 부피팽창에 대응하여 액정패널의 중력불량을 개선할 수 있는 액정표시소자를 제공하는 데 있다.
상기한 바와 같은 목적을 달성하기 위한 본 발명은 제1기판 및 제2기판; 상기 제1기판 상에 제1방향으로 배열된 복수의 게이트라인; 상기 게이트라인과 수직으로 교차하여 복수의 화소영역을 정의하는 복수의 데이터라인; 상기 게이트라인과 데이터라인의 교차영역에 배치되며, 게이트전극, 반도체층, 소스전극 및 드레인전극으로 구성된 박막트랜지스터; 상기 화소영역에 형성되며, 상기 드레인전극에 전기적으로 접속하는 화소전극; 상기 게이트라인 상에 형성된 제1스페이서; 상기 드레인전극과 화소전극의 접속영역에 형성된 제2스페이서; 및 상기 제1 및 제2스페이서에 의해 이격된 제1 및 제2기판 사이에 형성된 액정층을 포함하는 액정표시소자를 제공한다. 이때, 상기 제2스페이서는 설정된 셀갭을 유지하며, 상기 제1스페이서는 팽창된 액정층의 셀갭을 유지하게 된다.
상기 제1스페이서와 대응하는 제1기판에는, 제1기판 상에 형성된 게이트패턴과, 상기 게이트패턴 상에 형성된 게이트절연막과, 상기 게이트절연막 상에 형성된 드레인전극과, 상기 드레인전극 상에 형성된 보호막 및 상기 보호막 상에 형성된 화소전극을 포함하며, 상기 제1스페이서와 대응하는 제1기판에는, 제1기판 상에 형성된 게이트라인과, 상기 게이트라인 상에 형성된 게이트절연막과, 상기 게이트절연막 상에 형성된 보호막 및 상기 보호막 상에 형성된 화소전극을 포함한다.
그리고, 상기 제2기판은, 종횡으로 배열되어 복수의 화소를 정의하는 블랙매트릭스; 각 화소영역에 형성된 컬러필터; 및 상기 컬러필터 상에 형성된 공통전극을 포함하여 구성된다. 이때, 상기 제1 및 제2스페이서는 제2기판 상에 형성되어 있으며, 제1기판 상에 형성될 수도 있다.
상기한 바와 같이, 본 발명은 단차가 서로 다른 위치에 스페이서를 형성함으로써, 액정표시소자의 중력불량을 해결한다. 액정은 일정온도(약 50℃) 이상에서 부피가 팽창하기 때문에, 실내온도 상태에서 액정패널 내부에 적당량의 액정을 주입한다 하더라도, 온도가 상승하게 되면 액정이 팽창하여 원래의 셀갭보다 두꺼워지게 된다. 이에따라, 스페이서의 높이보다 액정패널의 셀갭이 높아지게되고, 액정은 중력방향으로 쏠리게 됨으로써 중력불량을 발생하게 되는데, 액정의 팽창을 고려하여 스페이서를 만들어주게 되면, 고온에서의 액정이 중력방향으로 쏠리는 것을 방지할 수가 있다. 다시말해, 고온에서의 패턴의 높이가 상대적으로 높은 영역에 형성된 스페이서는 액정이 중력방향으로 쏠리는 것을 방지해주는 역할을 한다.
본 발명에서 상대적으로 단차가 낮은 게이트라인 영역에 형성된 제2스페이서는 설정된 셀갭을 유지하며, 드레인전극과 화소전극의 접속영역에 형성된 제2스페이서는 고온(50℃ 이상)에서 셀갭을 유지하여 액정이 중력방향으로 쏠리는 것을 방지한다.
이때, 상기 제1스페이서는 박막트랜지스터 상부에 형성될 수도 있다. 그러나, 본 발명에서는 외부 압력에 의해 제1스페이서가 박막트랜지스터의 반도체층에 손상을 주어 박막트랜지스터의 특성을 저하시킬 수 있기 때문에, 특히, 드레인전극과 화소전극의 접속영역에 제1스페이서를 위치시켜, 외력에 의한 박막트랜지스터의 손상을 방지한다.
이하, 첨부한 도면을 통해 본 발명에 의한 액정표시소자에 대하여 더욱 상세 하게 설명하도록 한다.
도 2는 본 발명에 의한 액정표시소자의 박막트랜지스터 어레이기판의 일부를 나타낸 것이다.
도면에 도시된 바와 같이, 본 발명에 따른 액정표시소자(100)는 투명한 기판(110) 상에 제1방향으로 배열된 복수의 게이트라인(101)과, 상기 게이트라인(101)과 수직으로 배열되어 복수의 화소를 정의하는 복수의 데이터라인(103)과, 상기 게이트라인(101)과 데이터라인(103)의 교차영역에 형성된 박막트랜지스터(TFT)로 구성된다. 상기 박막트랜지스터(TFT)는 게이트라인(101)으로부터 인출된 게이트전극과, 상기 게이트전극 상에 형성된 반도체층(108)과, 상기 반도체층(108) 상에 소정간격 이격되어 형성된 소스전극 및 드레인전극(105a,105b)으로 구성된다.
도면에 상세하게 도시하지는 않았지만, 상기 게이트전극과 반도체층(108) 사이에는 게이트절연막이 기재되어 있으며, 상기 데이터라인(103) 및 소스/드레인전극(105a,105b)를 포함하는 기판 상부에는 보호막(미도시)이 형성되어 있다.
그리고, 상기 화소영역에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같이 투명한 전도성물질로 형성된 화소전극(107)이 형성되어 있으며, 상기 화소전극(107)은 드레인콘택홀(106)을 통해 상기 드레인전극(105b)으로부터 연장된 드레인전극 연장패턴(105b')과 전기적으로 접속한다.
또한, 상기 화소전극(107)은 보호막 상에 형성되며, 게이트라인(101) 상부까지 연장되어 상기 게이트라인(101)과 함께 스토리지커패시터(Cst)를 형성한다.
상기한 바와 같이 구성된 박막트랜지스터 어레이기판은 컬러필터 및 블랙매 트릭스 그리고 공통전극이 형성된 컬러필터기판과 함께 일정한 간격을 두고 합착되는데, 이때, 상기 박막트랜지스터 어레이기판과 컬러필터기판 사이의 일정한 셀갭을 유지시켜주는 스페이서가 형성된다. 그리고, 상기 스페이서는 컬러필터기판 상에 형성된다.
본 발명에서 컬러필터기판에 형성된 스페이서는 박막트랜지스터 어레이기판과 합착이후, 상기 드레인전극 연결패턴(105b')과 대응하는 영역에 배치되는 제1스페이서(115a)와 게이트라인(101)과 대응하는 영역에 배치된 제2스페이서(115b)로 구성된다.
상기 드레인전극 연결패턴(105b')의 형성영역은 게이트라인(101)의 형성영역에 비해 패턴의 단차가 높기 때문에, 상기 제1스페이서(115a)가 배치되는 드레인전극 연결패턴(105b')영역의 박막트랜지스터 어레이기판은 제1스페이서(115a)와 접촉하지만, 제2스페이서(115b)가 배치되는 게이트라인(101) 영역의 박막트랜지스터 어레이기판은 제2스페이서(115b)와 일정간격 거리를 형성하게 된다.
즉, 제1스페이서(115a)가 배치되는 영역의 박막트랜지스터 어레이기판은 게이트패턴, 게이트절연막, 드레인전극 연결패턴등의 패턴이 형성된 반면에, 제2스페이서가 배치되는 영역의 박막트랜지스터 어레이기판은 게이트패턴, 게이트절연막등이 형성되기 때문에, 제1스페이서(115a)에 대응하는 영역에 패턴의 높이가 더 높게 형성된다. 따라서, 제1스페이서(115a)는 박막트랜지스터 어레이기판과 접촉하게 되지만, 제2스페이서(115b)는 제1스페이서(115a) 영역에 추가된 패턴의 두께에 해당하는 공간이 형성된다.
도 3은 도 2의 드레인전극 연결패턴 및 게이트라인의 형성영역의 단면 즉, I-I' 및 II-II'의 단면을 각각 나타낸 것으로, 이를 통해 상기 내용을 좀더 상세하게 설명한다.
도면에 도시된 바와 같이, 박막트랜지스터 어레이기판(110, 이하 제1기판이라함)과 컬러필터기판(120, 이하 제2기판이라함) 사이에 이들의 셀갭을 유지시켜 주는 제1 및 제2스페이서(115a,115b)가 형성되는데, 상기 제1 및 제2스페이서(115a,115b)는 컬러필터기판(120) 상에 형성된다.
상기 제2기판(120)은 컬러필터, 블랙매트릭스 및 공통전극을 포함하고 있으며, 상기 블랙매트릭스는 빛샘을 차단하고, 상기 공통전극은 화소전극(107)과 함께 제1 및 제2기판 사이에 충진된 액정층(130)에 전계를 인가한다.
먼저, I-I'의 단면에 나타낸 바와 같이, 제1스페이서(115a)가 배치된 영역과 대응하는 제1기판(110) 상에는 게이트패턴(101a)과, 게이트절연막(111) 및 드레이전극 연결패턴(105')이 순차적으로 적층되어 있으며, 상기 드레인전극 연결패턴(105b') 상에는 보호막(113) 및 드레인콘택홀(106)을 통해 드레인전극 연결패턴(105b')과 전기적으로 접속하는 화소전극(107)이 형성되어 있다. 이때, 상기 게이트절연막(111) 및 보호막(113)은 기판의 전면에 걸쳐 형성되며, 상기 게이트패턴(101a)은 박막트랜지스터가 형성된 영역과 단차를 맞추어 주기 위해 별도로 형성된 것으로, 게이트라인 및 게이트전극 형성시 함께 형성될 수 있다.
한편, 도면에 나타내지는 않았지만, 상기 게이트절연막(111)과 드레인전극 연결패턴(105b') 사이에 반도체패턴이 개재될 수도 있다.
그리고, 제2기판(120)에 형성된 제1스페이서(115a)는 제1기판 상에 형성된 최상층 패턴과 접촉하게 된다. 화소전극이 최상층으로 도시되어 있으나, 실질적으로, 상기 제1스페이서와 화소전극에는 배향막이 도포되기 때문에, 상기 제1스페이서와 화소전극의 표면에 형성된 배향막이 맞닿게 된다.
또한, II-II'의 단면에 나타낸 바와 같이, 제2스페이서(115b)가 배치된 영역과 대응하는 제1기판(110) 상에는 게이트라인(101)과, 게이트절연막(111) 및 보호막(113)이 순차적으로 적층되어 있으며, 상기 보호막(113) 상에 화소전극(107)이 형성되어 있다. 상기 게이트라인(101) 상에 형성된 화소전극(107)은 이전 도면에 설명한 바와 같이, 스토리지커패시터를 형성하기 위해 의도적으로 게이트라인(101)과 오버랩시켜 형성한 것이다.
이와 같이, 상기 제1스페이서(115a)와 대응하는 제1기판(110) 상에 형성된 패턴들은 제2스페이서(115b)와 대응하는 영역에 비해 드레인전극 연결패턴(105b')이 더 형성되어 있기 때문에, 제2스페이서(115b)는 제1기판(110)의 최상층에 형성된 화소전극(107)과 상기 드레인전극 연결패턴(105b')의 두께만큼의 이격공간(d)이 생기게 된다.
다시말해, 제1스페이서(115a)에 대응하는 제1기판(110) 상에 형성된 패턴의 높이가 더 높게 형성되어 있으며, 이는 50℃ 이상의 고온환경에서 액정이 중력방향으로 쏠리는 것을 방지한다.
따라서, 상기 제2스페이서(115b)는 주로 50℃ 이하의 환경에서 설정된 셀갭을 유지시켜 주는 반면에, 상기 제1스페이서(115a)는 주로 50℃ 이상의 환경에서 액정층의 부피팽창에 의해 늘어난 두 기판(제1 및 제2기판) 사이의 셀갭을 유지시켜 준다.
특히, 중력불량을 방지하기 위해 상기 제1스페이서(115a)는 상기 제2스페이서(115b)가 형성된 영역보다 패턴의 높이가 상대적으로 높게 형성되기만 하면 어느 영역(예를들면, 박막트랜지스터)에도 형성될 수 있다.
그러나, 박막트랜지스터와 대응하는 영역에 제1스페이서(115a)를 형성할 경우, 외력에 의해 제1스페이서(115a)가 박막트랜지스터에 특히, 반도체층에 손상을 줄수가 있다. 따라서, 본 발명에서는 특히 이러한 문제점을 해결할 수 있도록 화소전극과 전기적으로 접속하는 드레인전극 연결패턴과 대응하는 영역에 제1스페이서를 형성하여, 스페이서가 외력에 의해 박막트랜지스터를 손상시키는 것을 방지한다.
상기한 바와 같이, 본 발명은 스페이서의 높이를 다르게 형성함으로써, 중력불량을 방지할 수 있는 액정표시소자를 제공한다. 특히, 본 발명은 설정된 액정패널의 셀갭을 유지시키는 제2스페이서와, 상기 액정패널 내부에 형성된 액정층의 부피 팽창으로 인해 상기 패널의 셀갭이 설정된 셀갭보다 커진 경우, 액정층의 부피팽창 이후, 증가된 액정패널의 셀갭을 유지시킬 수 있는 제1스페이서를 형성함으로써, 액정의 이동을 막아 중력불량을 해결한다.
더욱이, 본 발명은 상기 제1스페이서를 드레인전극 연결패턴과 대응하는 영역에 형성함에 따라, 스페이서가 외력에 의해 박막트랜지스터를 손상시키는 것을 효과적으로 방지한다.
상술한 바와 같이, 본 발명에 의하면, 패턴의 단차가 서로 다른 영역에 스페이서를 각각 형성함으로써, 액정층의 부피팽창에 대응할 수 있도록 한다. 특히, 본 발명은 드레인전극으로부터 연장되어 화소전극과 전기적으로 접속하는 드레인전극 연결패턴과 대응하는 영역에 스페이서를 형성함으로써, 외력에 의한 스페이서의 압력으로부터 박막트랜지스터를 보호하여 액정표시소자의 신뢰도를 향상시킨다.

Claims (8)

  1. 제1기판 및 제2기판;
    상기 제1기판 상에 제1방향으로 배열된 복수의 게이트라인;
    상기 게이트라인과 수직으로 교차하여 복수의 화소영역을 정의하는 복수의 데이터라인;
    상기 게이트라인과 데이터라인의 교차영역에 배치되며, 게이트전극, 반도체층, 소스전극 및 드레인전극으로 구성된 박막트랜지스터;
    상기 화소영역에 형성되며, 상기 게이트라인의 상부까지 연장되어 스토리지 캐패시터를 형성하고, 상기 드레인전극에 전기적으로 접속하는 화소전극;
    상기 제2기판상에 상기 드레인전극과 화소전극의 접속영역에 대향하여 형성된 제1스페이서;
    상기 제2기판상에 상기 게이트라인에 대향하여 상기 스토리지 캐패시터의 상부에 형성된 제2스페이서; 및
    상기 제1 및 제2스페이서에 의해 이격된 제1 및 제2기판 사이에 형성된 액정층을 포함하고,
    상기 제1기판에는,
    상기 제1 스페이서와 대응하는 영역에 상기 게이트라인 및 게이트 전극과 함께 형성되어 상기 박막트랜지스터가 형성된 영역과 단차를 맞추는 게이트패턴;
    상기 게이트패턴 상에 형성된 게이트절연막;
    상기 게이트절연막 상에 형성된 드레인전극으로부터 연장된 드레인전극 연결패턴 ;
    상기 드레인전극 연결패턴 상에 형성된 보호막; 및
    상기 보호막 상에 형성된 화소전극
    을 포함하는 것을 특징으로 하는 액정표시소자.
  2. 제1항에 있어서,
    상기 제1스페이서는 팽창된 액정층의 셀갭을 유지하는 것을 특징으로 하는 액정표시소자.
  3. 제1항에 있어서,
    상기 제2스페이서는 설정된 셀갭을 유지하는 것을 특징으로 하는 액정표시소자.
  4. 삭제
  5. 제1항에 있어서,
    상기 게이트절연막과 드레인전극 연결패턴 사이에 개재된 반도체패턴을 더 포함하여 이루어지는 것을 특징으로 하는 액정표시소자.
  6. 제1항에 있어서,
    상기 제2스페이서와 대응하는 제1기판에는,
    제1기판 상에 형성된 게이트라인;
    상기 게이트라인 상에 형성된 게이트절연막;
    상기 게이트절연막 상에 형성된 보호막; 및
    상기 보호막 상에 형성된 화소전극을 포함하는 것을 특징으로 하는 액정표시소자.
  7. 제1항에 있어서,
    상기 제2기판은,
    종횡으로 배열되어 복수의 화소를 정의하는 블랙매트릭스;
    각 화소영역에 형성된 컬러필터; 및
    상기 컬러필터 상에 형성된 공통전극을 포함하는 것을 특징으로 하는 액정표시소자.
  8. 삭제
KR1020050046941A 2005-06-01 2005-06-01 액정표시소자 KR101183300B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050046941A KR101183300B1 (ko) 2005-06-01 2005-06-01 액정표시소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050046941A KR101183300B1 (ko) 2005-06-01 2005-06-01 액정표시소자

Publications (2)

Publication Number Publication Date
KR20060125111A KR20060125111A (ko) 2006-12-06
KR101183300B1 true KR101183300B1 (ko) 2012-09-14

Family

ID=37729549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050046941A KR101183300B1 (ko) 2005-06-01 2005-06-01 액정표시소자

Country Status (1)

Country Link
KR (1) KR101183300B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141350B2 (en) 2016-05-31 2018-11-27 Boe Technology Group Co., Ltd. Array substrate and display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102107544B1 (ko) * 2012-12-21 2020-05-08 엘지디스플레이 주식회사 액정표시 패널

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141350B2 (en) 2016-05-31 2018-11-27 Boe Technology Group Co., Ltd. Array substrate and display device

Also Published As

Publication number Publication date
KR20060125111A (ko) 2006-12-06

Similar Documents

Publication Publication Date Title
US9638975B2 (en) Method for manufacturing COA liquid crystal panel comprising color resist blocks having first and second intersection zones and COA liquid crystal panel
KR100675635B1 (ko) 대조비가 향상된 횡전계모드 액정표시소자
KR101358223B1 (ko) 배향막과 액정표시소자, 배향막 형성방법 및 액정표시소자 제조방법
US8107048B2 (en) Method of fabricating an array substrate for a liquid crystal display device using a soft mold
KR101288835B1 (ko) 액정표시소자 및 그 제조방법
US20060226426A1 (en) Liquid crystal display device
US9250483B2 (en) Display device and method of manufacturing the same
US9645455B2 (en) Liquid crystal display panel, driving method and fabrication method thereof, and display device
US20160231609A1 (en) Display device
CN103472607A (zh) 显示面板与其制造方法
KR20150026586A (ko) 컬럼스페이서를 구비한 액정표시소자
KR101832270B1 (ko) 액정표시소자 및 그 제조방법
KR100876405B1 (ko) 액정표시소자 제조방법
KR101183300B1 (ko) 액정표시소자
KR20070044918A (ko) 액정패널 및 그 제조방법
KR20080003085A (ko) 횡전계모드 액정표시소자 및 그 제조방법
KR20050061859A (ko) 액정표시소자
KR20080079141A (ko) 이중 컬럼스페이서구조의 액정표시소자 및 그 제조방법
KR100605772B1 (ko) 액정 장치의 제조 방법
KR101140020B1 (ko) 정전기 방지를 위한 액정표시소자 및 그 제조방법
KR101320493B1 (ko) 고개구율 횡전계모드 액정표시소자
KR100885844B1 (ko) 액정표시소자 및 그 제조방법
KR100848553B1 (ko) 게이트패드의 파손이 방지된 액정표시소자 제조방법
US20050151917A1 (en) Display device and fabrication method thereof
KR20160075936A (ko) 배향막 형성 방법 및 표시 패널의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 7