KR101182836B1 - 의사잡음코드 생성장치 및 방법 - Google Patents

Abstract

본 발명은 DSSS(Direct Sequence Spread Spectrum)신호를 기반으로 하는 RFID 시스템에 관한 것으로, 특히 2ⁿ 의사잡음코드(Pseudorandom Noise) 생성장치 및 그 방법에 관한 것으로, 상기 장치는 길이가 2ⁿ-1인 PN 코드를 생성하기 위한 PN코드 생성기와, 상기 PN코드 생성부의 출력 카운트값에 따라 제로비트를 발생시키기 위한 제로비트 발생부와, 상기 PN코드 생성부의 출력에 상기 제로비트를 가산하여 길이가 2ⁿ인 PN코드를 출력하기 위한 가산기를 포함함으로써, 예외처리 비트에 대한 불필요한 하드웨어 처리를 수행하지 않아도 되기 때문에 하드웨어 자원을 절감할 수 있고, 자기 상관 및 상호 상관 특성 모두 이전 길이의 코드와 유사한 특성을 가지는 PN코드를 생성할 수 있는 발명이다.

PN코드, RFID, 제로비트.

Description

의사잡음코드 생성장치 및 방법{METHOD AND APPARATUS FOR GENERATING A PSEUDORANDOM NOISE CODE}

본 발명은 DSSS(Direct Sequence Spread Spectrum)신호를 기반으로 하는 RFID 시스템에 관한 것으로, 특히 2ⁿ 의사잡음코드(Pseudorandom Noise:이하 PN코드라 함) 생성장치 및 그 방법에 관한 것이다.

본 발명은 지식경제부 및 정보통신연구진흥원의 IT성장동력기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다.[과제관리번호:2008-S-040-01, 과제명: 실시간 위치추적 기술개발].

RFID 시스템이 다양한 응용 산업에 확장 적용되려면 RFID 태그 및 리더의 소형화 및 저가화라는 근본적인 문제점을 해결하여야 한다. 이러한 맥락에서 간단하면서도 시스템 성능을 높일 수 있는 기술들이 RFID 시스템에 적용되고 있다.

일례로 DSSS(Direct Sequence Spread Spectrum) 기술을 이용하여 제한된 영역 안에서 사람 또는 사물의 위치를 파악할 수 있는 실시간 위치추적 시스템(Real-Time Locating Systems:RTLS)을 생각할 수 있다. 실시간 위치추적 시스템에서 데이 터는 DSSS에 의해 확산 또는 역확산 과정을 거치게 되는데, 이 과정에서 PN 코드가 필요하게 된다.

PN코드는 최장코드(Maximal sequences or m-sequences)로도 불리우며 일반적으로 선형 피드백 천이 레지스터(Linear Feedback Shift Register: LFSR)에 의해서 생성할 수 있다. PN 코드는 n개의 지연요소 즉, SR(Shift Register)을 가지고 길이가 2ⁿ-1이 되도록 한다(여기서 n은 원시다항식의 차수와도 같다). 주목할 점은 출력코드의 길이가 2ⁿ-1이라는 사실인데, 이는 차수에 상관없이 항상 홀수로 표현되어 하드웨어적 자원을 이용하는데 비효율적이다(하드웨어적 처리는 2ⁿ 단위로 이루어짐). 일례로 ISO/IEC 24730-2에 정의되어 있는 PN 코드 생성기는 길이가 511(2⁹-1)인 코드를 생성한다. 이를 하드웨어적으로 한꺼번에 511개의 PN 코드 비교 로직을 구성하여 처리하면 복잡한 비교 로직을 갖추어야 하므로 단순화된 로직 구성이 필요하다. 단순화된 로직구성의 일례로 511개의 비교 로직 대신에 128개의 비교 로직으로 순환 이동 검사를 한다고 가정하자. 첫 번째부터 128번째까지 128개의 코드(편의상 코드 블록이라 하겠음)를 비교한 후 특정 첫 번째 메모리에 저장하고, 그 다음 129번째부터 256까지 두 번째 코드 블록을 비교한 후 이를 두 번째 메모리에 저장한다. 이와 동일한 방법에 의해 3번째 4번째 코드 블록 각각을 처리하게 된다. 이렇듯 128개의 비교 로직만을 가지고 511개의 PN 코드를 비교하는 것이 511개의 전체 길이를 한꺼번에 비교하기 위해 비교 로직을 구현하는 것보다 더 단순화된 하 드웨어 구성을 갖는다.

그러나, 마지막 4번째 코드 블록의 경우 분할된 코드 길이는 128개가 아니라 127개가 되므로 1비트를 예외적으로 처리해야 하는 불필요한 로직이 필요하게 된다. 따라서 2ⁿ-1 길이를 갖는 PN 코드를 RFID 시스템에 적용하는 것은 태그 또는 리더를 칩으로 구현하여 소형화 및 가격 경쟁력을 높이는데 저해 요인이 될 수 있다.

이에 본 발명은 상술한 문제점을 해결하기 위해 창안된 것으로써, 길이가 2ⁿ-1인 특정 PN 코드 생성기를 통해 얻어진 PN 코드의 마지막에 단순히 제로를 삽입하여 그 길이를 2ⁿ 으로 확장 전송하여 하드웨어 자원을 절감할 수 있고, 자기 상관 및 상호 상관 특성 모두 이전 길이의 코드와 유사한 특성을 가지도록 한 PN 코드 생성장치 및 그 방법을 제공함을 목적으로 한다.

상기 과제를 해결하기 위한 본 발명의 실시예에 따른 PN코드 생성장치는,

길이가 2ⁿ-1인 PN 코드를 생성하기 위한 PN코드 생성기와;

상기 PN코드 생성부의 출력 카운트값에 따라 제로비트를 발생시키기 위한 제로비트 발생부와;

상기 PN코드 생성부의 출력에 상기 제로비트를 가산하여 길이가 2ⁿ인 PN코 드를 출력하기 위한 가산기;를 포함함을 특징으로 한다.

그리고 상기 PN코드 생성기는,

초기값을 저장하기 위한 초기값 저장부와;

상기 초기값과 궤환값을 논리곱 연산하기 위한 논리 소자들을 가지는 논리곱 연산부와;

상기 논리 소자들의 각 출력 비트를 클럭 신호에 따라 순차적으로 쉬프트시키고 상기 궤환값으로도 제공하기 위한 비트 천이부와;

상기 비트 천이부에서 출력되는 비트들 중에서 일부를 배타적 논리합 연산하기 위한 제1배타적 논리합 연산부와;

상기 제1배타적 논리합 연산부에서 출력되는 비트들을 다신 배타적 논리합 연산하고 그 결과를 상기 비트 천이부에서 출력되는 어느 하나의 비트와 배타적 논리합 연산하여 PN코드 생성하는 제2배타적 논리합 연산부;를 포함함을 특징으로 하며,

상기 초기값 저장부에 저장되는 초기값은 0x115, 0x11F, 0x123, 0x131, 0x171, 0x1B5, 0x1D9 중 어느 하나임을 특징으로 한다.

더 나아가 본 발명의 실시예에 따른 직접 시퀀스 확산 스펙트럼(DSSS) 신호를 기반으로 하는 RFID 시스템의 PN코드 생성방법은,

길이가 2ⁿ-1인 PN 코드를 생성하는 단계와;

상기 생성된 PN코드의 마지막에 제로비트를 삽입하는 단계와;

상기 제로비트 삽입에 따라 길이가 2ⁿ인 PN코드를 생성 출력하는 단계;를 포함함을 특징으로 하며,

길이가 2ⁿ-1인 PN 코드를 생성하는 단계는,

초기값을 저장하는 단계와;

저장된 초기값과 궤환값을 논리곱 연산하는 단계와;

논리곱 연산된 각 출력 비트를 클럭신호에 따라 순차적으로 쉬프트시키고 상기 궤환값으로도 제공하는 단계와;

상기 클럭신호에 따라 순차적으로 쉬프트되는 출력 비트중 일부를 배타적 논리합 연산하는 단계와;

상기 배타적 논리합 연산된 결과를 다시 상기 클럭신호에 따라 순차적으로 쉬프트되는 출력 비트중 하나와 배타적 논리합 연산하여 PN코드 생성하는 단계;를 포함함을 특징으로 한다.

상술한 바와 같은 과제 해결수단에 따르면, 본 발명은 특정 PN 코드 생성기를 통해 얻어진 길이가 2ⁿ-1인 PN 코드의 마지막에 제로비트를 삽입하여 그 길이를 2ⁿ 으로 확장함으로써, 예외처리 비트에 대한 불필요한 하드웨어 처리를 수행하지 않아도 되기 때문에 하드웨어 자원을 절감할 수 있고, 자기 상관 및 상호 상관 특성 모두 이전 길이의 코드와 유사한 특성을 가지는 PN코드를 생성할 수 있는 유용 한 발명이다.

이하 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 상세히 설명하기로 한다. 본 발명을 설명함에 있어 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략하기로 한다.

우선 도 1은 본 발명의 실시예에 따른 PN코드 생성장치의 블럭 구성도를 예시한 것이며, 도 2는 도 1중 PN코드 생성기(100)의 블럭 구성도를 예시한 것이다.

도 1에 도시한 바와 같이 본 발명의 실시예에 따라 길이가 2ⁿ인 PN코드를 생성하는 장치는 길이가 2ⁿ-1인 PN 코드를 생성하기 위한 PN코드 생성기(100)와, 상기 PN코드 생성부(100)의 출력 카운트값에 따라 제로비트(zero bit)를 발생시키기 위한 제로비트 발생부(200)와, 상기 PN코드 생성부(100)의 출력에 상기 제로비트를 가산하여 길이가 2ⁿ인 PN코드를 출력하기 위한 가산기(adder)(300)를 포함한다.

한편 상기 PN코드 생성기(100)는 도 2에 도시한 바와 같이 초기값을 저장하기 위한 초기값 저장부(110)와, 상기 초기값과 궤환값을 논리곱 연산하기 위한 논리 소자들을 가지는 논리곱 연산부(120)와, 상기 논리 소자들의 각 출력 비트를 클럭 신호에 따라 순차적으로 쉬프트시키고 상기 궤환값으로도 제공하기 위한 비트 천이부(130)와, 상기 비트 천이부(130)에서 출력되는 비트들 중에서 일부를 배타적 논리합 연산하기 위한 제1배타적 논리합 연산부(140)와, 상기 제1배타적 논리합 연 산부(140)에서 출력되는 비트들을 다신 배타적 논리합 연산하고 그 결과를 상기 비트 천이부(130)에서 출력되는 어느 하나의 비트와 배타적 논리합 연산하여 PN코드 생성하는 제2배타적 논리합 연산부(150)를 포함한다.

이와 같은 PN코드 생성기(100)는 도 3에 도시한 바와 같이 구체적인 논리 회로를 통해 구현될 수 있다.

도 3은 도 2에 도시된 PN코드 생성기(100)의 상세 구성도를 예시한 것으로 길이가 511 또는 2⁹- 1인 경우의 PN코드 생성기(100)의 구성을 도시한 것이다. 도 4 역시 초기값 저장부(110)에 저장되는 초기값만이 다를 뿐 도 3과 동일한 회로 구성을 가지므로, 이하에서는 도 3과 도 4를 동일시하여 그 구성 및 동작을 설명하기로 한다.

도 3을 참조하면, 우선 초기값 저장부(110)는 후술할 복수 개의 기억소자에 대한 초기값을 저장한다. 도 3에서 초기값은 0x1CB를 가정한 경우이며, 상기 기억소자는 후술할 비트 천이부(130)내에서 직렬 연결(cascade)된 플립플롭을 지칭한다. 상기 플립플롭은 1비트의 정보를 보관, 유지할 수 있는 논리회로로서 순차회로의 기본 구성요소이다.

한편 논리곱 연산부(120)는 비트 천이부(130)내에서 직렬 연결된 플립플롭들 중에서 최후단의 플립플롭 출력값과 상기 초기값 저장부(110)에 저장된 초기값 각각을 논리곱 연산하여 출력하기 위한 논리곱 소자로 구현 가능하다. 참고적으로 직렬 연결된 플립플롭들중에서 최전단 플립플롭(D1)은 최전단 플립플롭(D1)의 초기값 에 대한 논리곱 연산부(110)의 출력값을 입력받을 수 있고, 최전단 플립플롭 이외의 플립플롭(D2,..D9)은 각각의 플립플롭의 초기값에 대한 논리곱 연산부(110)의 출력값과 각 플립플롭의 전단에 설치된 플립플롭의 출력값에 대한 배타적 논리합 연산값을 입력받을 수 있다.

즉, 복수개의 플립플롭들(D1,..D9)은 직렬 연결되어 귀환 천이 레지스터(feedback shift register)의 구조를 형성할 수 있다. 이러한 경우, 최전단의 플립플롭(D1)을 제외한 플립플롭들(D2,..D9)은 전단의 플립플롭(D1)의 출력값과 논리곱 연산부(120)의 출력값의 배타적 논리합 연산값을 입력받는데, 이는 플립플롭의 초기값을 반영하기 위함이다. 본 발명의 실시예에 따르면, 비트 천이부(130)는 9개의 플립플롭을 포함하고, 논리곱 연산부(120) 역시 9개의 논리곱 소자를 포함한다. 이는 ISO/IEC 24730-2 또는 18185-5 type B에 따른 RFID 송수신기에 포함되는 PN코드 생성장치의 구조에 대응되는 것이다.

한편 제1배타적 논리합(XOR) 연산부(140)의 XOR게이트(X1)는 플립플롭 D1과 플립플롭 D7의 출력값을 XOR 연산 출력하고, 또 다른 XOR게이트(X2)는 플립플롭 D3와 플립플롭 D8의 출력값을 XOR 연산하여 출력한다. 이들 각각의 XOR 게이트(X1,X2)의 출력값들은 다시 제2배타적 논리합 연산부(150)인 XOR게이트 X3에서 배타적 논리합 연산되고, XOR게이트 X3의 출력값은 플립플롭 D6의 출력값과 XOR 연산되어 PN코드를 구성하는 하나의 비트를 생성하여 출력한다. 참고적으로 제1배타적 논리합 연산부(140)는 PN코드 생성 다항식에 기초하여 2개 이상의 플립플롭이 출력값들을 입력받을 수 있는데, 본 발명의 실시예에 따르면 PN코드 생성 다항식 G(x)는 하기 수학식과 같이 표현될 수 있다. 하기 수학식에서 각 항은 직렬 연결된 플립플롭의 위치를 각각 나타내는 것으로,이는 ISO/IEC 24730-2 또는 18185-5 type B에 따른 RFID 송수신기에 포함되는 PN코드 생성장치의 구조에 따른 것이다.

G(x)=x⁹ + x⁸ + x⁷ + x⁶ + x³ + x + 1

상술한 PN코드 생성기(100)는 선택된 모든 플립플롭들의 출력값들에 대해 제1배타적 논리합 연산부(140)와 제2배타적 논리합 연산부(150)에서 XOR 연산을 수행한다. 이에 따라 PN코드 생성기(100)는 선형적 특성을 가지게 되고, 이에 의해 PN코드 생성기(100)는 런 특성과 천이 및 가산 특성을 만족시키는 길이가 2ⁿ-1인 PN 코드를 생성하게 되는 것이다.

한편 도 4는 도 3에 비해 상호상관 특성이 좋은 PN코드 생성기(100)의 블럭 구성도(길이가 511 또는 2⁹ - 1인 경우)를 도시한 것으로, 도 3에 도시된 PN코드 생성기(100)의 초기값과는 다른 초기값, 즉 Ox1D9를 사용한 경우를 도시한 것이다. 초기값은 0x1D9 외에도 두 상관특성이 좋도록 0x115, 0x11F, 0x123, 0x131, 0x171, 0x1B5 등을 초기값으로 사용할 수 있다.

이상에서 설명한 바와 같이 PN코드 생성기(100)에 의해 길이가 2ⁿ-1인 PN코드가 생성되어 가산기(300)와 제로비트 발생부(200)로 입력되면, 제로비트 발생부(200)에서는 PN코드 생성기(100)의 출력비트를 카운트하여 출력길이가 2ⁿ-1인 마지막 비트에 제로비트를 발생하여 출력한다. 이에 가산기(300)에서는 PN 코드 생성 기(100)에서 출력되는 길이가 2ⁿ-1인 PN코드 마지막에 제로비트를 추가함으로써, 그 길이가 2ⁿ으로 확장된 PN코드가 가산기(300)로부터 최종 출력될 수 있게 되는 것이다.

즉, 본 발명의 실시예에 따른 PN코드 생성장치의 PN코드 생성기(100)는 도 5에 도시한 바와 같이 길이가 2ⁿ - 1인 PN코드를 생성(S1단계)하며, 제로비트 발생부(200)는 PN코드 생성기(100)에 의해 생성된 PN코드의 마지막 비트에서 제로비트를 발생시킴으로써, 가산기(300)는 PN코드 생성기(100)에 의해 생성된 PN코드의 후위에 제로비트를 삽입(S2단계)한다. 이와 같이 제로비트 삽입에 따라 길이가 2ⁿ인 PN코드가 생성 출력(S3단계)될 수 있다.

이상에서 설명한 바와 같이 본 발명의 실시예에 따른 PN코드 생성장치는 길이가 2ⁿ인 PN코드를 생성하므로, 하드웨어적 신호 처리가 2ⁿ 단위로 이루어지는 것을 감안할 때 예외처리 비트에 대한 하드웨어 처리를 수행하지 않아도 되기 때문에 하드웨어 자원을 효율적으로 활용할 수 있는 장점을 가지게 되는 것이다.

또한, 본 발명은 길이가 2ⁿ인 PN 코드를 새로이 찾지 않고 활용 가능한 기존 PN 코드에 간단히 제로비트를 삽입하면 되므로 처리 과정 또한 아주 단순하다. 단, 생성과정이 아무리 간단하더라도 길이가 늘어난 코드의 특성이 이전 코드에 비해 아주 나빠진다면 의미가 없다. 따라서 길이가 2ⁿ으로 늘어난 PN 코드의 자기 상관 및 상호 상관 특성을 늘어나기 전의 코드 특성과 비교해 볼 필요가 있다.

도 6은 본 발명의 실시예에 따른 PN코드 생성장치의 자기상관 특성을 설명하기 위한 도면을 도시한 것이며, 도 7은 본 발명의 실시예에 따른 PN코드 생성장치의 상호상관 특성을 설명하기 위한 도면을 도시한 것이다.

도 6의 (a)는 도 3과 도 4에 제시된 구조로부터 생성된 511 PN 코드의 자기 상관 특성을 나타낸 것이다. 도 6의 (b)는 앞의 과정에서 생성된 PN 코드의 마지막 부분에 제로비트를 삽입하여 512 PN 코드를 생성하였을 경우의 자기 상관 특성을 도시한 것이다. 도 6의 (a)와 (b)를 대비하여 볼때 제로비트를 삽입하여 PN코드의 길이를 확장하더라도 이전 코드의 특성과 유사하다는 것을 알 수 있다. 마찬가지로 도 7의 (a)는 길이가 511 PN 코드의 상호상관 특성을 나타낸 것이며, (b)는 길이가 512 PN 코드의 상호상관 특성을 나타낸 것이다. 도 7의 (a)와 (b)를 대비하여 볼때 PN코드의 길이를 확장하더라도 이전 코드 특성과 유사함을 알 수 있다.

따라서 본 발명은 특정 PN 코드 생성기를 통해 얻어진 길이가 2ⁿ-1인 PN 코드의 마지막에 제로비트를 삽입하여 그 길이를 2ⁿ 으로 확장함으로써, 예외처리 비트에 대한 불필요한 하드웨어 처리를 수행하지 않아도 되기 때문에 하드웨어 자원을 절감할 수 있고, 자기 상관 및 상호 상관 특성 모두 이전 길이의 코드와 유사한 특성을 가지는 PN코드를 생성할 수 있는 유용한 발명이다.

이상 본 발명은 도면에 도시된 실시예들을 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에 통상의 지식을 지닌자라면 이로부터 다양한 변 형 및 균등한 타실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.

도 1은 본 발명의 실시예에 따른 PN코드 생성장치의 블럭 구성 예시도.

도 2는 도 1중 PN코드 생성기(100)의 블럭 구성 예시도.

도 3과 도 4는 도 2에 도시된 PN코드 생성기(100)의 상세 구성 예시도.

도 5는 본 발명의 실시예에 따른 PN코드 생성방법을 설명하기 위한 흐름도.

도 6은 본 발명의 실시예에 따른 PN코드 생성장치의 자기상관 특성을 설명하기 위한 도면.

도 7은 본 발명의 실시예에 따른 PN코드 생성장치의 상호상관 특성을 설명하기 위한 도면.

Claims (7)

1. 직접 시퀀스 확산 스펙트럼(DSSS) 신호를 기반으로 하는 RFID 시스템의 PN코드 생성장치에 있어서,

   초기값과 논리연산 후 산출된 궤환값을 초기값과 논리연산하여, 길이가 2ⁿ-1(n은 원시다항식의 차수)인 PN 코드를 생성하기 위한 PN코드 생성기와;

   상기 PN코드 생성부의 출력 카운트값에 따라 제로비트를 발생시키기 위한 제로비트 발생부와;

   상기 PN코드 생성부의 출력에 상기 제로비트를 가산하여 길이가 2ⁿ인 PN코드를 출력하기 위한 가산기;를 포함함을 특징으로 하는 PN코드 생성장치.
2. 청구항 1에 있어서, 상기 PN코드 생성기는,

   초기값을 저장하기 위한 초기값 저장부와;

   상기 초기값과 궤환값을 논리곱 연산하기 위한 논리 소자들을 가지는 논리곱 연산부와;

   상기 논리 소자들의 각 출력 비트를 클럭 신호에 따라 순차적으로 쉬프트시키고 상기 궤환값으로도 제공하기 위한 비트 천이부와;

   상기 비트 천이부에서 출력되는 비트들 중에서 일부를 배타적 논리합 연산하기 위한 제1배타적 논리합 연산부와;

   상기 제1배타적 논리합 연산부에서 출력되는 비트들을 다신 배타적 논리합 연산하고 그 결과를 상기 비트 천이부에서 출력되는 어느 하나의 비트와 배타적 논리합 연산하여 PN코드 생성하는 제2배타적 논리합 연산부;를 포함함을 특징으로 하는 PN코드 생성장치.
3. 청구항 2에 있어서, 상기 초기값 저장부는 초기값으로 0x115, 0x11F, 0x123, 0x131, 0x171, 0x1B5, 0x1D9 중 어느 하나를 저장함을 특징으로 하는 PN코드 생성장치.
4. 청구항 1에 있어서, 상기 제로비트 발생부는 상기 PN코드 생성부에서 출력되는 길이가 2ⁿ-1인 PN 코드의 마지막 비트에서 제로비트를 발생시킴을 특징으로 하는 PN코드 생성장치.
5. 직접 시퀀스 확산 스펙트럼(DSSS) 신호를 기반으로 하는 RFID 시스템의 PN코드 생성방법에 있어서,

   초기값과 논리연산 후 산출된 궤환값을 초기값과 논리연산하여, 길이가 2ⁿ-1(n은 원시다항식의 차수)인 PN 코드를 생성하는 단계와;

   상기 생성된 PN코드의 마지막에 제로비트를 삽입하는 단계와;

   상기 제로비트 삽입에 따라 길이가 2ⁿ인 PN코드를 생성 출력하는 단계;를 포함함을 특징으로 하는 PN코드 생성방법.
6. 청구항 5에 있어서, 길이가 2ⁿ-1인 PN 코드를 생성하는 단계는,

   초기값을 저장하는 단계와;

   저장된 초기값과 궤환값을 논리곱 연산하는 단계와;

   논리곱 연산된 각 출력 비트를 클럭신호에 따라 순차적으로 쉬프트시키고 상기 궤환값으로도 제공하는 단계와;

   상기 클럭신호에 따라 순차적으로 쉬프트되는 출력 비트중 일부를 배타적 논리합 연산하는 단계와;

   상기 배타적 논리합 연산된 결과를 다시 상기 클럭신호에 따라 순차적으로 쉬프트되는 출력 비트중 하나와 배타적 논리합 연산하여 PN코드 생성하는 단계;를 포함함을 특징으로 하는 PN코드 생성방법.
7. 청구항 6에 있어서, 상기 초기값은 0x115, 0x11F, 0x123, 0x131, 0x171, 0x1B5, 0x1D9 중 어느 하나임을 특징으로 하는 PN코드 생성방법.

Images