KR101178566B1 - Method for manufacturing a semiconductor device - Google Patents

Method for manufacturing a semiconductor device Download PDF

Info

Publication number
KR101178566B1
KR101178566B1 KR1020060022340A KR20060022340A KR101178566B1 KR 101178566 B1 KR101178566 B1 KR 101178566B1 KR 1020060022340 A KR1020060022340 A KR 1020060022340A KR 20060022340 A KR20060022340 A KR 20060022340A KR 101178566 B1 KR101178566 B1 KR 101178566B1
Authority
KR
South Korea
Prior art keywords
trench
insulating film
forming
semiconductor device
film
Prior art date
Application number
KR1020060022340A
Other languages
Korean (ko)
Other versions
KR20070092907A (en
Inventor
고은정
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020060022340A priority Critical patent/KR101178566B1/en
Publication of KR20070092907A publication Critical patent/KR20070092907A/en
Application granted granted Critical
Publication of KR101178566B1 publication Critical patent/KR101178566B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Abstract

본 발명은 반도체 기판의 소정영역에 트랜치를 형성하는 단계; 전체구조상부에 제 1 절연막을 형성하되, 상기 트랜치가 매립되지 않도록 형성하는 단계; 상기 트랜치 내부에 감광막을 형성하는 단계; 상기 제 1 절연막을 소정두께로 식각하는 단계; 및 상기 감광막을 제거한 후 상기 트랜치가 매립되도록 전체구조상부에 제 2 절연막을 형성하는 단계를 포함하는 반도체 소자의 제조 방법을 개시한다.The present invention includes forming a trench in a predetermined region of a semiconductor substrate; Forming a first insulating film on the entire structure, wherein the trench is not buried; Forming a photoresist film in the trench; Etching the first insulating film to a predetermined thickness; And forming a second insulating film on the entire structure such that the trench is embedded after removing the photoresist film.

트랜치(Trench), 감광막(포토레지스트막), DWD(Deposition-Wet Etch-Deposition) 방식 Trench, Photoresist, Deposition-Wet Etch-Deposition (DWD)

Description

반도체 소자의 제조 방법{Method for manufacturing a semiconductor device}Method for manufacturing a semiconductor device

도 1a 내지 도 1c는 본 발명의 실시예에 따른 반도체 소자의 제조 공정을 나타낸 단면도 이다.1A to 1C are cross-sectional views illustrating a process of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 >Description of the Related Art

100, 200 : 반도체 기판 102, 202 : 제 1 절연막         100, 200: semiconductor substrate 102, 202: first insulating film

204 : 감광막(PR) 206 : 제 2 절연막         204: Photosensitive film PR 206: Second insulating film

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 트랜치 표면에 증착된 절연막을 포함한 트랜치에 감광막을 형성한 후, 원활한 갭필 공정을 위한 식각 공정을 실시한 다음 상기 감광막을 제거함으로써, 상기 트랜치 바닥 상부의 절연막에 어택(Attack)이 발생되지 않게 하여 후속 공정에서 균일성을 확보할 수 있는 반도체 소자의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and in particular, after forming a photoresist film in a trench including an insulating film deposited on a trench surface, performing an etching process for a smooth gap fill process, and then removing the photoresist film, The present invention relates to a method of manufacturing a semiconductor device capable of ensuring uniformity in a subsequent process by preventing attack from occurring in the insulating film.

최근, 플래시 메모리 디바이스의 갭필 공정시, 반도체 기판의 일부에 형성된 트랜치를 포함한 전체구조상부에 제 1 절연막을 형성한 후, 갭필 공정이 원활하게 진행될 수 있도록 트랜치 입구의 상기 제 1 절연막의 일부를 식각한 다음, 전체구조상부에 제 2 절연막을 형성하는 방식인 증착-식각-증착(Deposition-Wet Etch-Deposition ; DWD) 방식이 사용되고 있다.Recently, in the gap fill process of a flash memory device, after forming a first insulating film on the entire structure including a trench formed in a part of a semiconductor substrate, a portion of the first insulating film at the inlet of the trench is etched to facilitate the gap fill process. Next, a Deposition-Wet Etch-Deposition (DWD) method, which forms a second insulating film on the entire structure, is used.

도 1 은 종래 반도체 소자의 제조 공정의 문제점을 설명하기 위한 도면 이다. 도 1 을 참조하면, 전술한 증착-식각-증착(DWD) 방식을 적용하여 트랜치가 형성된 반도체 기판(100) 상부에 제 1 절연막(102)을 형성한다. 여기서, 트랜치 입구에 형성된 제 1 절연막(102)의 a 영역에 의해 갭필 공정이 어려워 지기 때문에 a 영역 제거를 위한 습식 식각(Wet Etch) 공정을 실시한다. 다음, 전체구조상부에 제 2 절연막(미도시)을 형성한다.1 is a view for explaining the problem of the manufacturing process of the conventional semiconductor device. Referring to FIG. 1, the first insulating layer 102 is formed on the trench-formed semiconductor substrate 100 by applying the above-described deposition-etch-deposition (DWD) method. Here, since the gap fill process becomes difficult due to the region a of the first insulating layer 102 formed at the trench inlet, a wet etching process for removing the region a is performed. Next, a second insulating film (not shown) is formed on the entire structure.

그러나, 전술한 상기 습식 식각 공정시 트랜치 바닥 상부의 제 1 절연막(102)인 b 영역이 동시에 식각됨으로 인해, 화학적 기계적 연마공정 또는 전면식각공정을 포함한 후속공정에서 균일성(Uniformity) 확보가 용이하지 않은 문제점이 있다.However, in the above-described wet etching process, since the b region, which is the first insulating layer 102 on the upper portion of the trench, is simultaneously etched, it is not easy to secure uniformity in subsequent processes including chemical mechanical polishing or front etching. There is a problem.

본 발명의 목적은 트랜치 표면에 증착된 절연막을 포함한 트랜치에 감광막(PR)을 형성한 후, 원활한 갭필(Gap Fill) 공정을 위한 식각 공정을 실시한 다음 상기 감광막을 제거함으로써, 상기 트랜치 바닥 상부의 절연막에 어택(Attack)이 발생되지 않게 하여 후속 공정에서 균일성(Uniformity)을 확보할 수 있는 반도체 소자의 제조방법을 제공함에 있다.An object of the present invention is to form a photoresist film (PR) in a trench including an insulating film deposited on the trench surface, and then performing an etching process for a smooth gap fill process, and then removing the photoresist film, the insulating film on the bottom of the trench It is to provide a method of manufacturing a semiconductor device that can prevent the attack (attack) to ensure uniformity in the subsequent process.

본 발명의 일 실시예에 따른 반도체 소자의 제조방법은, 반도체 기판의 소정영역에 트랜치를 형성하는 단계; 전체구조상부에 제 1 절연막을 형성하되, 상기 트랜치가 매립되지 않도록 형성하는 단계; 상기 트랜치 내부에 감광막을 형성하는 단계; 상기 제 1 절연막을 소정두께로 식각하는 단계; 및 상기 감광막을 제거한 후 상기 트랜치가 매립되도록 전체구조상부에 제 2 절연막을 형성하는 단계를 포함한다. 상기 감광막은 트랜치 높이로 형성한다. 상기 식각공정은 습식(Wet) 식각공정 이다.A method of manufacturing a semiconductor device according to an embodiment of the present invention includes forming a trench in a predetermined region of a semiconductor substrate; Forming a first insulating film on the entire structure, wherein the trench is not buried; Forming a photoresist film in the trench; Etching the first insulating film to a predetermined thickness; And forming a second insulating film on the entire structure such that the trench is embedded after removing the photoresist film. The photosensitive film is formed at a trench height. The etching process is a wet (wet) etching process.

반도체 기판의 소정영역에 트랜치를 형성한 후, 전체구조상부에 제 1 절연막을 형성하되, 상기 트랜치가 매립되지 않도록 형성하는 단계; 상기 트랜치 내부에 제 1 감광막을 형성하고 상기 제 1 절연막을 소정두께로 식각하는 단계; 상기 제 1 감광막을 제거하여 상기 제 1 절연막을 노출시킨 후, 전체구조상부에 제 2 절연막을 형성하되, 상기 트랜치가 매립되지 않도록 형성하는 단계; 상기 트랜치 내부에 제 2 감광막을 형성하고 상기 제 2 절연막을 소정두께로 식각하는 단계; 상기 제 2 감광막을 제거하여 상기 제 2 절연막을 노출시킨 후, 상기 트랜치가 매립되도록 제 3 절연막을 형성하는 단계를 포함한다.Forming a trench in a predetermined region of the semiconductor substrate, and then forming a first insulating film on the entire structure, wherein the trench is not buried; Forming a first photoresist film in the trench and etching the first insulating film to a predetermined thickness; Removing the first photoresist film to expose the first insulating film, and then forming a second insulating film over the entire structure, wherein the trench is not buried; Forming a second photoresist film in the trench and etching the second insulating film to a predetermined thickness; Removing the second photoresist to expose the second insulating film, and then forming a third insulating film to fill the trench.

상기 제 1 또는 제 2 감광막은 트랜치 높이로 형성한다. 상기 제 1 절연막 또는 제 2 절연막을 소정두께 식각하는 공정은 습식(Wet) 식각공정 이다.The first or second photoresist film is formed at a trench height. The process of etching the first insulating film or the second insulating film by a predetermined thickness is a wet etching process.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 제조 공정을 나 타낸 단면도 이다.2A through 2D are cross-sectional views illustrating a process of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

도 2a를 참조하면, 반도체 기판(200)의 소정영역에 트랜치(Trench)를 형성한다. 여기서, 상기 반도체 기판(200)은 실리콘(Si) 재질의 반도체 기판(200) 자체일 수도 있으나, 낸드 플래시 소자인 경우에는 상부에 터널산화막(미도시), 질화막(미도시)을 포함한 층(Layer)이 형성되어 있을 수도 있다.Referring to FIG. 2A, a trench is formed in a predetermined region of the semiconductor substrate 200. In this case, the semiconductor substrate 200 may be a silicon (Si) semiconductor substrate 200 itself, but in the case of a NAND flash device, a layer including a tunnel oxide film (not shown) and a nitride film (not shown) thereon. ) May be formed.

다음, 트랜치를 포함한 전체구조상부에 제 1 절연막(202)을 형성하되, 트랜치가 완전히 매립되지 않도록 한다. 다음, 트랜치 내부에 감광막(204)을 형성한다.Next, a first insulating film 202 is formed on the entire structure including the trench, but the trench is not completely buried. Next, a photosensitive film 204 is formed in the trench.

상기 감광막(204)은 트랜치 높이만큼 잔류되게 조절하는 것이 바람직한데, 그 이유는 후속 식각공정시 트랜치 바닥 및 측벽에 존재하는 제 1 절연막(202)이 손상됨을 방지하기 위해서 이다.The photoresist layer 204 is preferably adjusted to remain as high as the trench height, in order to prevent damage to the first insulating layer 202 existing in the trench bottom and sidewalls during the subsequent etching process.

도 2b를 참조하면, 습식(Wet) 식각공정을 실시하여 제 1 절연막(202)을 소정두께 식각한다. 이는 트랜치 입구 영역에 형성되어 갭필(Gap-Fill) 공정을 원활하지 않게 하는 제 1 절연막(202)의 일부를 제거하기 위함이다. 여기서 식각공정은 습식(Wet) 식각공정으로 실시하는 것이 바람직하다.Referring to FIG. 2B, the first insulating layer 202 is etched by a predetermined thickness by performing a wet etching process. This is to remove a portion of the first insulating layer 202 formed in the trench inlet region, which makes the gap fill process smooth. In this case, the etching process is preferably performed by a wet etching process.

상기 습식 식각공정 진행시, 트랜치 내부에는 여전히 감광막(204)이 잔류되어 있으므로, 트랜치 바닥을 포함한 트랜치 내부에 형성되어 있는 제 1 절연막(202)은 어택(Attack)을 받지 않는다.During the wet etching process, since the photoresist layer 204 still remains in the trench, the first insulating layer 202 formed in the trench including the bottom of the trench is not subjected to an attack.

도 2c를 참조하면, 트랜치 내부에 잔류되었던 감광막(204)을 제거하여 트랜치 내부의 제 1 절연막(202)을 노출시킨다.Referring to FIG. 2C, the photoresist layer 204 remaining in the trench is removed to expose the first insulating layer 202 in the trench.

도 2d를 참조하면, 트랜치가 완전히 매립되도록 전체구조상부에 제 2 절연막 (206)을 형성한다.Referring to FIG. 2D, a second insulating film 206 is formed over the entire structure so that the trench is completely filled.

전술한 바와 같이, 본 발명은 트랜치 표면에 증착된 제 1 절연막(202)을 포함한 트랜치에 감광막(204)을 형성한 후, 원활한 갭필(Gap Fill) 공정을 위한 식각 공정을 실시한 다음 상기 감광막(204)을 제거함으로써, 상기 트랜치 내부의 제 1 절연막(202)에 어택(Attack)이 발생되지 않게 하여 후속 공정에서 균일성(Uniformity)을 확보할 수 있다. 또한, 본 발명의 일 실시예로 증착-식각-증착(DWD) 방식을 예로 설명하였으나, 증착-식각-증착-식각-증착(DWDWD) 방식에도 적용됨은 자명하다.As described above, the present invention forms a photoresist film 204 in a trench including a first insulating film 202 deposited on the trench surface, and then performs an etching process for a smooth gap fill process, and then the photoresist film 204. ), The attack may not occur in the first insulating layer 202 inside the trench, thereby ensuring uniformity in a subsequent process. In addition, although one example of the deposition-etch-deposition (DWD) method has been described as an embodiment of the present invention, it is obvious that the present invention is also applied to the deposition-etch-deposition-etch-deposition (DWDWD) method.

본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다.Although the present invention has been described with reference to the embodiments illustrated in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible.

따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

본 발명은 트랜치 표면에 증착된 절연막을 포함한 트랜치에 감광막(PR)을 형성한 후, 원활한 갭필(Gap Fill) 공정을 위한 식각 공정을 실시한 다음 상기 감광막을 제거함으로써, 상기 트랜치 바닥 상부의 절연막에 어택(Attack)이 발생되지 않게 하여 후속 공정에서 균일성(Uniformity)을 확보할 수 있다.The present invention forms a photoresist film PR on a trench including an insulating film deposited on the trench surface, and then performs an etching process for a smooth gap fill process, and then removes the photoresist film, thereby attacking the insulating film on the bottom of the trench. It is possible to ensure uniformity in subsequent processes by preventing attack from occurring.

Claims (6)

반도체 기판의 소정영역에 트랜치를 형성하는 단계;Forming a trench in a predetermined region of the semiconductor substrate; 전체구조상부에 제 1 절연막을 형성하되, 상기 트랜치가 매립되지 않도록 형성하는 단계;Forming a first insulating film on the entire structure, wherein the trench is not buried; 상기 트랜치 내부에 감광막을 형성하는 단계;Forming a photoresist film in the trench; 상기 트렌치 입구 영역에 형성된 상기 제1 절연막을 식각하여 노출되는 상기 제1 절연막의 두께를 감소시키는 단계; 및Reducing the thickness of the first insulating layer exposed by etching the first insulating layer formed in the trench inlet region; And 상기 감광막을 제거한 후 상기 트랜치가 매립되도록 전체구조상부에 제 2 절연막을 형성하는 단계;Removing the photoresist layer and forming a second insulating film on the entire structure to fill the trench; 를 포함하는 반도체 소자의 제조 방법.Wherein the semiconductor device is a semiconductor device. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.Claim 2 has been abandoned due to the setting registration fee. 제 1 항에 있어서,The method of claim 1, 상기 감광막은 트랜치 높이로 형성하는 반도체 소자의 제조 방법.The photosensitive film is a semiconductor device manufacturing method of forming a trench height. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.Claim 3 has been abandoned due to the setting registration fee. 제 1 항에 있어서,The method of claim 1, 상기 제1 절연막의 두께를 감소시키는 단계는 습식(Wet) 식각공정으로 실시하는 반도체 소자의 제조 방법.Reducing the thickness of the first insulating film is a method of manufacturing a semiconductor device performed by a wet (Wet) etching process. 반도체 기판의 소정영역에 트랜치를 형성한 후, 전체구조상부에 제 1 절연막을 형성하되, 상기 트랜치가 매립되지 않도록 형성하는 단계;Forming a trench in a predetermined region of the semiconductor substrate, and then forming a first insulating film on the entire structure, wherein the trench is not buried; 상기 트랜치 내부에 제 1 감광막을 형성하고 노출되는 상기 제1 절연막을 식각하여 노출되는 상기 제1 절연막의 두께를 감소시키는 단계;Forming a first photoresist layer in the trench and etching the exposed first insulating layer to reduce a thickness of the exposed first insulating layer; 상기 제 1 감광막을 제거하여 상기 제 1 절연막을 노출시킨 후, 전체구조상부에 제 2 절연막을 형성하되, 상기 트랜치가 매립되지 않도록 형성하는 단계;Removing the first photoresist film to expose the first insulating film, and then forming a second insulating film over the entire structure, wherein the trench is not buried; 상기 트랜치 내부에 제 2 감광막을 형성하고 상기 트렌치 입구 영역에 형성된 상기 제2 절연막을 식각하여 상기 트렌치 입구 영역에 형성된 상기 제2 절연막의 두께를 감소시키는 단계;Forming a second photoresist film in the trench and etching the second insulating film formed in the trench inlet region to reduce the thickness of the second insulating film formed in the trench inlet region; 상기 제 2 감광막을 제거하여 상기 제 2 절연막을 노출시킨 후, 상기 트랜치가 매립되도록 제 3 절연막을 형성하는 단계;Removing the second photosensitive film to expose the second insulating film, and then forming a third insulating film to fill the trench; 를 포함하는 반도체 소자의 제조 방법.Wherein the semiconductor device is a semiconductor device. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.Claim 5 was abandoned upon payment of a set-up fee. 제 4 항 에 있어서,The method of claim 4, 상기 제 1 또는 제 2 감광막은 트랜치 높이로 형성하는 반도체 소자의 제조 방법.The first or second photosensitive film is a method of manufacturing a semiconductor device to form a trench height. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.Claim 6 has been abandoned due to the setting registration fee. 제 4 항에 있어서,The method of claim 4, wherein 상기 제 1 절연막 또는 제 2 절연막의 두께를 감소시키는 단계는 습식(Wet) 식각공정으로 실시하는 반도체 소자의 제조 방법.Reducing the thickness of the first insulating film or the second insulating film is a method of manufacturing a semiconductor device using a wet etching process.
KR1020060022340A 2006-03-09 2006-03-09 Method for manufacturing a semiconductor device KR101178566B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060022340A KR101178566B1 (en) 2006-03-09 2006-03-09 Method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060022340A KR101178566B1 (en) 2006-03-09 2006-03-09 Method for manufacturing a semiconductor device

Publications (2)

Publication Number Publication Date
KR20070092907A KR20070092907A (en) 2007-09-14
KR101178566B1 true KR101178566B1 (en) 2012-08-31

Family

ID=38690061

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060022340A KR101178566B1 (en) 2006-03-09 2006-03-09 Method for manufacturing a semiconductor device

Country Status (1)

Country Link
KR (1) KR101178566B1 (en)

Also Published As

Publication number Publication date
KR20070092907A (en) 2007-09-14

Similar Documents

Publication Publication Date Title
KR100741876B1 (en) Manufacturing method of semiconductor device having trench isolation prevented from divot
KR20160126838A (en) Semiconductor structure and manufacturing method thereof
KR100854870B1 (en) Method of manufacturing a semiconductor device
KR101178566B1 (en) Method for manufacturing a semiconductor device
US7338899B2 (en) Method of forming contact plug in semiconductor device
KR20050028618A (en) Method for forming isolation layer of semiconductor device
KR100971432B1 (en) Method of forming isolation layer for semiconductor device
KR101096217B1 (en) method for improving step coverage of cell and peri region of semiconductor device
KR100829375B1 (en) Formation method of trench in semiconductor device
KR100788588B1 (en) Method for forming Isolation Film of Semiconductor Device
KR101120169B1 (en) Method for manufacturing the semiconductor device
CN116895600A (en) Semiconductor device and manufacturing method thereof
KR101095066B1 (en) Method for manufacturing semiconductor device
KR100984854B1 (en) Method for forming element isolation layer of semiconductor device
KR100645177B1 (en) Method for fabricating flash memory device
KR100831676B1 (en) Method of manufacturing isolation layers in semiconductor device
KR100995328B1 (en) Method for forming insulation layer in a semiconductor device
KR101093627B1 (en) Method for fabricating semiconductor device
KR100497208B1 (en) Formation method of trench in semiconductor device
KR20030059465A (en) Method for forming trench isolation in semiconductor device
KR100724197B1 (en) Method for fabricating semiconductor device
KR100700283B1 (en) Method of fabricating the trench for isolation in semiconductor device
KR20080029268A (en) Isolation layer of semiconductor device and method forming the same
KR20060075104A (en) Method for fabricating a field oxide in a semiconductor device
KR20060001044A (en) Method for forming isolation of nand type flash memory device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150721

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170724

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee