KR101171154B1 - Recycling method of display panel - Google Patents

Recycling method of display panel Download PDF

Info

Publication number
KR101171154B1
KR101171154B1 KR1020100018529A KR20100018529A KR101171154B1 KR 101171154 B1 KR101171154 B1 KR 101171154B1 KR 1020100018529 A KR1020100018529 A KR 1020100018529A KR 20100018529 A KR20100018529 A KR 20100018529A KR 101171154 B1 KR101171154 B1 KR 101171154B1
Authority
KR
South Korea
Prior art keywords
bus lines
drive
array substrate
panel
cut surface
Prior art date
Application number
KR1020100018529A
Other languages
Korean (ko)
Other versions
KR20110099477A (en
Inventor
이춘래
Original Assignee
디스플레이솔루션스(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디스플레이솔루션스(주) filed Critical 디스플레이솔루션스(주)
Priority to KR1020100018529A priority Critical patent/KR101171154B1/en
Publication of KR20110099477A publication Critical patent/KR20110099477A/en
Application granted granted Critical
Publication of KR101171154B1 publication Critical patent/KR101171154B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1313Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells specially adapted for a particular application
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306Circuit arrangements or driving methods for the control of single liquid crystal cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 표시패널의 재활용 방법과 이를 이용한 표시장치에 관한 것으로, 그 재활용 방법은 미리 설정된 절단면을 따라 표시패널을 절단하여 상기 표시패널을 2 이상의 패널 부분으로 분할하고, 상기 표시패널의 일부분에서 버스 라인들이 노출되도록 TFT 어레이 기판을 컬러필터 어레이 기판보다 더 크게 절단하여 상기 패널 부분들 각각에 단차진 절단면을 형성하는 패널 커팅 공정; 상기 패널 부분의 단차진 절단면에서, 상기 TFT 어레이 기판과 상기 컬러필터 어레이 기판을 실런트로 접합하는 절단면 실링 공정; 상기 실런트가 도포되지 않은 상기 단차진 절단면의 일부분에서 상기 버스 라인들 위에 형성된 박막들을 제거하여 상기 버스 라인들을 노출시키는 버스 라인 노출 공정; 및 상기 단차진 절단면에서 노출된 상기 버스 라인들에 드라이브 IC 또는, 연성 기판을 부착하는 드라이브 IC 부착 공정을 포함한다. The present invention relates to a recycling method of a display panel and a display device using the same. The recycling method divides the display panel into two or more panel portions by cutting the display panel along a predetermined cut surface, and divides the display panel into two or more panel portions. A panel cutting process of cutting the TFT array substrate larger than the color filter array substrate so that the lines are exposed to form stepped cut surfaces in each of the panel portions; A cut surface sealing process of bonding the TFT array substrate and the color filter array substrate with a sealant at a stepped cut surface of the panel portion; A bus line exposing step of exposing the bus lines by removing the thin films formed on the bus lines at a portion of the stepped cut surface not coated with the sealant; And a drive IC attaching process for attaching a drive IC or a flexible substrate to the bus lines exposed at the stepped cut surface.

Description

표시패널의 재활용 방법{RECYCLING METHOD OF DISPLAY PANEL}Recycling method of display panel {RECYCLING METHOD OF DISPLAY PANEL}

본 발명은 표준 규격의 크기로 제작된 액정모듈을 비표준 또는 다른 표준 규격의 크기와 형태로 절단하여 특수 용도로 활용되는 표시패널의 재활용 방법에 관한 것이다.
The present invention relates to a recycling method of a display panel used for a special purpose by cutting a liquid crystal module manufactured to a standard size to non-standard or other standard size and shape.

음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들(Flat Panel Display, FPD)이 개발되고 있다. 이러한 평판 표시장치는 액정표시장치(Liquid Crystal Display : 이하 "LCD"라 한다), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 전계발광소자(Electroluminescence Device) 등이 있다. 이러한 평판표시장치는 그 구동 방식에 따라 PM(Passive Matrix) 표시장치와 AM(Active Matrix) 표시장치로 나뉘어진다. 전계발광소자는 발광층의 재료에 따라 무기 전계발광소자와 유기발광다이오드소자(Organic Light Emitting Diode, OLED)로 나뉘어진다. Various flat panel displays (FPDs) are being developed to reduce weight and volume, which are disadvantages of cathode ray tubes. Such flat panel displays include liquid crystal displays (hereinafter referred to as "LCDs"), field emission displays (FEDs), plasma display panels (PDPs), and electroluminescence devices (electroluminescence devices). ). The flat panel display device is divided into a PM (Passive Matrix) display device and an AM (Active Matrix) display device according to its driving method. The electroluminescent device is divided into an inorganic electroluminescent device and an organic light emitting diode device (OLED) according to the material of the light emitting layer.

AM TFT LCD는 각 픽셀마다 스위칭 소자로서 TFT(Thin Film Transistor)가 형성된다. AM TFT LCD는 음극선관(Cathode Ray Tube, CRT)에 비하여 소형화가 가능하여 휴대용 정보기기, 사무기기, 컴퓨터 등에서 표시기에 응용됨은 물론, 텔레비젼에도 응용되어 빠르게 음극선관을 대체하고 있다. In the TFT TFT LCD, a thin film transistor (TFT) is formed as a switching element for each pixel. AM TFT LCD can be miniaturized compared to Cathode Ray Tube (CRT), which is applied to display in portable information equipment, office equipment, computer, etc., and is also rapidly replacing cathode ray tube in TV.

액정모듈은 실런트로 합착되고 TFT 어레이 기판과 컬러 필터 어레이 기판을 포함한 액정패널, 액정패널의 아래에 배치된 백라이트 유닛, 및 액정패널과 백라이트 유닛을 하나의 모듈로 조립하기 위한 각종 프레임과 커버 부재들(도시하지 않음)을 포함한다. 이러한 액정모듈의 제조 공정은 AM TFT LCD의 제조공정은 기판 세정, 기판 패터닝 공정, 배향막형성/러빙 공정, 기판 합착 공정, 액정주입(또는 액정 적하) 공정, 실장 공정, 검사 공정, 리페어(Repair) 공정, 모듈 조립공정 등을 포함한다. 일반적으로 액정모듈 메이커는 표준 규격의 크기와 형태를 갖는 액정모듈을 대량 생산하여 세트 메이커로 납품한다. The liquid crystal module is bonded by a sealant and includes a liquid crystal panel including a TFT array substrate and a color filter array substrate, a backlight unit disposed below the liquid crystal panel, and various frames and cover members for assembling the liquid crystal panel and the backlight unit into one module. (Not shown). In the manufacturing process of the liquid crystal module, the manufacturing process of the AM TFT LCD includes substrate cleaning, substrate patterning process, alignment film forming / rubbing process, substrate bonding process, liquid crystal injection (or liquid crystal dropping) process, mounting process, inspection process, repair Process, module assembly process, and the like. Generally, liquid crystal module makers mass produce liquid crystal modules having the size and shape of standard specifications and deliver them to set makers.

최근에는, 비표준 규격의 크기와 형태를 갖는 표시장치에 대한 수요가 여러 분야에서 발생되고 있다. 이러한 수요를 충족하기 위하여, 일부 액정모듈 재가공 메이커는 액정모듈 메이커에 의해 완제품으로 출하된 표준 규격의 액정모듈 중에서 A1, B, C급 등 일부 결함이 있는 액정모듈을 구입하여 그 액정모듈을 원하는 크기와 형태로 절단한 후에 절단면을 재실링하여 비표준 규격의 액정모듈을 생산하고 있다. 그런데, 액정모듈 재가공 공정에서 드라이브 IC(Integrated Circuit)가 없분 부분은 드라이브 IC가 없어 활용되지 못하고 폐기되고 있다. 액정모듈 재가공 공정에서 패기되는 액정패널의 일부는 산업 페기물로서 자원 낭비를 초래하며 환경에도 악영항을 끼치고 있다.
In recent years, demand for display devices having sizes and shapes of non-standard specifications has been generated in various fields. In order to meet these demands, some LCD module remanufacturing makers purchase some defective liquid crystal modules such as A1, B, and C grade among standard standard liquid crystal modules shipped as finished products by liquid crystal module makers, and select the desired size of the liquid crystal module. After cutting in the form of and re-seal the cut surface to produce non-standard liquid crystal module. However, in the liquid crystal module reprocessing process, the portion without the drive IC (Integrated Circuit) is discarded due to the lack of the drive IC. Some of the liquid crystal panels discarded in the liquid crystal module reprocessing process are industrial wastes, causing waste of resources and adversely affecting the environment.

본 발명은 실런트로 합착된 표시패널을 절단하고 절단된 패널의 일부분으로 구현된 표시패널의 재활용 방법을 제공한다.
The present invention provides a method of cutting a display panel bonded with a sealant and recycling the display panel implemented as a part of the cut panel.

본 발명에 있어서, 표시패널의 재활용 방법은 데이터신호가 공급되는 소스 버스 라인들과, 상기 소스 버스 라인들과 교차되고 스캔 펄스가 공급되는 게이트 버스 라인들을 포함한 버스 라인들이 형성된 TFT 어레이 기판, 및 상기 TFT 어레이 기판과 대향하도록 제1 실런트로 상기 TFT 어레이 기판과 합착되고 컬러 필터가 형성된 컬러 필터 어레이를 포함한 표시패널의 재활용 방법에 있어서, 미리 설정된 절단면을 따라 상기 표시패널을 절단하여 상기 표시패널을 2 이상의 패널 부분으로 분할하고, 상기 표시패널의 일부분에서 상기 버스 라인들이 노출되도록 상기 TFT 어레이 기판을 상기 컬러필터 어레이 기판보다 더 크게 절단하여 상기 패널 부분들 각각에 단차진 절단면을 형성하는 패널 커팅 공정; 상기 패널 부분의 단차진 절단면에서, 상기 TFT 어레이 기판과 상기 컬러필터 어레이 기판을 제2 실런트로 접합하는 절단면 실링 공정; 상기 제2 실런트가 도포되지 않은 상기 단차진 절단면의 일부분에서 상기 버스 라인들 위에 형성된 박막들을 제거하여 상기 버스 라인들을 노출시키는 버스 라인 노출 공정; 및 상기 단차진 절단면에서 노출된 상기 버스 라인들에 드라이브 IC 또는, 연성 기판을 부착하는 드라이브 IC 부착 공정을 포함한다. In the present invention, a recycling method of a display panel includes a TFT array substrate having source bus lines supplied with a data signal, bus lines intersecting the source bus lines and gate bus lines supplied with scan pulses, and A method of recycling a display panel including a color filter array bonded to the TFT array substrate with a first sealant and facing a TFT array substrate, wherein a color filter is formed, wherein the display panel is cut by cutting the display panel along a predetermined cut surface. A panel cutting process of dividing the above-described panel portion and cutting the TFT array substrate larger than the color filter array substrate so that the bus lines are exposed at a portion of the display panel to form stepped cut surfaces in each of the panel portions; A cut surface sealing process of joining the TFT array substrate and the color filter array substrate with a second sealant at a stepped cut surface of the panel portion; A bus line exposing step of exposing the bus lines by removing the thin films formed on the bus lines at a portion of the stepped cut surface not coated with the second sealant; And a drive IC attaching process for attaching a drive IC or a flexible substrate to the bus lines exposed at the stepped cut surface.

본 발명의 표시장치에는 상기 커팅 공정, 상기 절단면 실링 공정, 상기 버스 라인 노출 공정, 및 상기 드라이브 IC 부착 공정을 거쳐 분할된 패널 부분에 상기 드라이브 IC가 부착된다.
In the display device of the present invention, the drive IC is attached to the panel portion divided through the cutting process, the cut surface sealing process, the bus line exposure process, and the drive IC attaching process.

본 발명은 표시패널을 분할하고 분할된 패널 부분의 단차진 절단면에 드라이브 IC를 부착할 수 있는 방법을 이용하여 종래에 폐기되었던 패널 부분을 재활용할 수 있다. 그 결과, 본 발명은 표시패널의 재가공 공정에서 발생하는 자원 낭비를 최소화하고 나아가, 본 발명을 응용 하여 새로운 형태의 응용 분야를 개척할 수 있다.
The present invention can recycle a panel portion which has been previously discarded by using a method of dividing the display panel and attaching the drive IC to the stepped cut surface of the divided panel portion. As a result, the present invention can minimize the waste of resources generated in the reprocessing process of the display panel, and furthermore, it is possible to open new types of applications by applying the present invention.

도 1은 LCD 패널의 일부를 보여 주는 분해 사시도이다.
도 2는 TFT 어레이 기판의 일부를 보여 주는 평면도이다.
도 3은 도 2에서 선"Ⅰ-Ⅰ'"를 따라 절취한 TFT 어레이 기판의 단면을 보여 주는 단면도이다.
도 4는 본 발명의 실시예에 따른 표시장치의 재활용 방법의 공정 수순을 단계적으로 보여 주는 흐름도이다.
도 5는 패널 커팅 공정(S1)에서 절단선의 일예를 보여 주는 평면도이다.
도 6은 도 5에서 선 "A-A" 아래의 패널 일부분(P2-P4)에서 단차진 절단면을 보여 주는 평면도이다.
도 7은 도 6에서 선 "Ⅱ-Ⅱ'"를 따라 절취한 패널의 일부분을 보여 주는 단면도이다.
도 8은 절단면 실링 공정(S2) 후에 실런트가 도포된 절단면을 보여 주는 단면도이다.
도 9는 드라이브 IC 부착 공정(S4)의 제1 실시예를 보여 주는 평면도이다.
도 10은 드라이브 IC 부착 공정(S4)의 제2 실시예를 보여 주는 평면도이다.
1 is an exploded perspective view showing a part of an LCD panel.
2 is a plan view showing a portion of a TFT array substrate.
FIG. 3 is a cross-sectional view showing a cross section of the TFT array substrate taken along the line "I '" in FIG.
4 is a flowchart illustrating a process step of a recycling method of a display device according to an exemplary embodiment of the present invention.
5 is a plan view illustrating an example of a cutting line in the panel cutting process S1.
FIG. 6 is a plan view showing the stepped cut plane in the panel portions P2-P4 under the line “AA” in FIG. 5.
FIG. 7 is a cross-sectional view showing a portion of the panel cut along the line "II-II '" in FIG.
8 is a cross-sectional view showing a cut surface to which the sealant is applied after the cut surface sealing process S2.
9 is a plan view showing the first embodiment of the drive IC attaching process S4.
10 is a plan view showing a second embodiment of the drive IC attaching process S4.

본 발명의 표시장치는 표준 규격의 표시패널을 재가공하여 비표준 또는 다른 표준 규격의 크기와 형태로 제가공된 표시패널을 포함한다. 이하에서 LCD를 중심으로 실시예가 설명되지만, 본 발명의 표시장치는 LCD에 한정되는 것이 아니라 TFT 어레이 기판과 컬러 필터 어레이가 합착된 패널 예를 들어, OLED 패널로도 구현될 수 있다는 것에 주의하여야 한다. 본 발명은 TFT 어레이 기판과 컬러필터 어레이 기판이 합착된 LCD 패널이나 OLED 패널의 일부를 절단하고 드라이브 IC가 없는 부분(종래에는 폐기되는 패널의 일부분)의 절단면을 별도의 실런트로 밀봉한 후, 절단면에서 버스 라인들을 노출시킨 다음, 버스 라인들의 노출면에 별도의 드라이브 IC를 부착하거나 연성 회로기판을 통해 드라이브 IC를 부착한다.The display device of the present invention includes a display panel fabricated in a size and a shape of a nonstandard or another standard standard by reprocessing a standard standard display panel. Although an embodiment will be described below with reference to the LCD, it should be noted that the display device of the present invention is not limited to the LCD but can also be implemented as a panel in which a TFT array substrate and a color filter array are bonded, for example, an OLED panel. . The present invention cuts a part of an LCD panel or an OLED panel to which a TFT array substrate and a color filter array substrate are bonded, and seals a cut surface of a portion without a drive IC (a part of the panel that is conventionally discarded) with a separate sealant, and then cuts the cut surface. After exposing the bus lines, a separate drive IC is attached to the exposed surfaces of the bus lines, or a drive IC is attached through a flexible circuit board.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the preferred embodiments of the present invention, examples of which are illustrated in the accompanying drawings. Like reference numerals throughout the specification denote substantially identical components. In the following description, when it is determined that a detailed description of known functions or configurations related to the present invention may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품과는 상이할 수 있다. Component names used in the following description are selected in consideration of ease of specification, and may be different from the actual product.

도 1 내지 도 3은 LCD 패널의 구조를 보여 주는 도면들이다. 1 to 3 are views showing the structure of the LCD panel.

도 1 내지 도 3을 참조하면, LCD 패널은 TFT 어레이 기판(TFTA), 컬러필터 어레이 기판(CFA), 및 그 기판들 사이에 형성된 액정층(LC)을 포함한다.1 to 3, the LCD panel includes a TFT array substrate TFTA, a color filter array substrate CFA, and a liquid crystal layer LC formed between the substrates.

TFT 어레이 기판(TFTA)은 하부 유리기판(GLSL)에 형성된 버스 라인들(DL, GL), TFT들, 화소전극(PXL), 화소전극(PXL)에 접속된 스토리지 커패시터(Cst) 등을 포함한다. 버스 라인들은 소스 버스 라인들과, 그 소스 버스 라인들과 교차되는 게이트 버스 라인들을 포함한다. 액정셀들은 TFT를 통해 데이터전압을 충전하는 화소전극과 공통전압이 인가되는 공통전극의 전압차에 의해 구동되어 빛의 투과양을 조정하여 비디오 데이터의 화상을 표시한다. The TFT array substrate TFTA includes bus lines DL and GL, TFTs, a pixel electrode PXL, a storage capacitor Cst connected to the pixel electrode PXL, and the like formed on the lower glass substrate GLSL. . Bus lines include source bus lines and gate bus lines intersecting the source bus lines. The liquid crystal cells are driven by the voltage difference between the pixel electrode charging the data voltage through the TFT and the common electrode to which the common voltage is applied, thereby adjusting the transmission amount of light to display an image of the video data.

컬러 필터 어레이 기판(CFA)은 상부 유리기판(GLSU)에 형성된 블랙매트릭스(BM), 컬러 필터(CF(R), CF(G), CF(B)) 및 오버코트층(OCL)을 포함한다. 오버코트층(OCL)은 블랙 매트릭스(BM)와 컬러 필터(CF(R), CF(G), CF(B))를 덮는 투명 수지층으로써 액정층(LC)과 접하는 컬러 필터 어레이 기판(CFA)의 내면을 평탄화한다.The color filter array substrate CFA includes a black matrix BM, a color filter CF (R), CF (G), CF (B)) and an overcoat layer (OCL) formed on the upper glass substrate GLSU. The overcoat layer OCL is a transparent resin layer covering the black matrix BM and the color filters CF (R), CF (G), and CF (B). The color filter array substrate CFA is in contact with the liquid crystal layer LC. Planarizes the inner surface.

액정층(LC)과 접하는 TFT 어레이 기판(TFTA)의 내면과, 컬러 필터 어레이 기판(CFA)의 내면 각각에는 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. 공통전극은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직 전계 구동방식에서 컬러필터 어레이 기판(CFA)에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(PXL)과 함께 TFT 어레이 기판(TFTA)에 형성된다. TFT 어레이 기판의 외면과 컬러 필터 어레이 기판의 외면 각각에는 편광판이 부착된다. An alignment film for setting the pre-tilt angle of the liquid crystal is formed on the inner surface of the TFT array substrate TFTA and the inner surface of the color filter array substrate CFA, which are in contact with the liquid crystal layer LC. The common electrode is formed on the color filter array substrate (CFA) in a vertical electric field driving method such as twisted nematic (TN) mode and vertical alignment (VA) mode, and is characterized by an in plane switching (IPS) mode and a fringe field switching (FFS) mode. In the same horizontal electric field driving method, the TFT array substrate TFTA is formed together with the pixel electrode PXL. A polarizing plate is attached to each of the outer surface of the TFT array substrate and the outer surface of the color filter array substrate.

TFT 어레이 기판(TFTA)의 단면 구조를 살펴 보면, 하부 유리기판(GLSL)에는 게이트 금속 패턴이 형성된다. 게이트 금속 패턴은 알루미늄계, 구리 등의 금속으로 패터닝된다. 게이트 금속 패턴은 TFT의 게이트전극(GE), TFT의 게이트전극(GE)에 연결된 게이트 버스 라인(GL), 게이트 버스 라인(GL)의 끝단에 형성된 게이트 패드(GP)의 하부전극을 포함한다. Looking at the cross-sectional structure of the TFT array substrate TFTA, a gate metal pattern is formed on the lower glass substrate GLSL. The gate metal pattern is patterned with a metal such as aluminum-based or copper. The gate metal pattern includes a gate electrode GE of the TFT, a gate bus line GL connected to the gate electrode GE of the TFT, and a lower electrode of the gate pad GP formed at the end of the gate bus line GL.

게이트 절연막(GI)은 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 절연물질을 포함하여 게이트 금속 패턴을 덮도록 하부 유리기판 상에 형성된다. 게이트 절연막(GI) 위에는 비정질 실리콘, 폴리 실리콘 등의 반도체 물질로 이루어진 액티브층(ACT)과 오믹접촉층(OHM)이 형성되고, 그 위에 소스-드레인 금속패턴이 형성된다. 소스-드레인 금속 패턴은 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy) 등의 금속으로 패터닝된다. 소스-드레인 금속패턴은 TFT의 소스전극(SE), TFT의 소스전극(SE)에 연결된 소스 버스 라인, 화소전극(PIX)에 전기적으로 연결되는 TFT의 드레인전극(DE), 소스 버스 라인의 끝단에 형성된 형성된 데이터 패드(DP)의 하부전극을 포함한다. The gate insulating layer GI is formed on the lower glass substrate to cover the gate metal pattern by including an insulating material such as silicon oxide (SiOx) or silicon nitride (SiNx). On the gate insulating layer GI, an active layer ACT and an ohmic contact layer OHM made of a semiconductor material such as amorphous silicon or polysilicon are formed, and a source-drain metal pattern is formed thereon. The source-drain metal pattern is patterned with metals such as molybdenum (Mo), titanium, tantalum, and molybdenum alloys (Mo alloy). The source-drain metal pattern includes the source electrode SE of the TFT, the source bus line connected to the source electrode SE of the TFT, the drain electrode DE of the TFT electrically connected to the pixel electrode PIX, and the end of the source bus line. And a lower electrode of the formed data pad DP.

보호막(PASSI)은 게이트 절연막(GI)과 같은 무기 절연 물질이나 유전상수가 작은 아크릴(acryl)계 유기 화합물, BCB 또는 PFCB 등의 유기 절연 물질로서, 소스 드레인 금속 패턴을 덮도록 하부 유리기판(GLSL)에 형성된다. 보호막(PASSI)에는 TFT의 소스 전극(SE)의 일부를 노출시키는 제1 콘택홀, 데이터 패드(GP)의 하부전극을 노출시키는 제2 콘택홀, 게이트 패드(GP)의 하부전극을 노출시키는 제3 콘택홀이 형성된다. The passivation layer PASSI is an inorganic insulating material such as a gate insulating film GI, an organic insulating material such as an acryl-based organic compound having a low dielectric constant, BCB, or PFCB, and covers the source drain metal pattern. Is formed. The passivation layer PASSI may include a first contact hole exposing a part of the source electrode SE of the TFT, a second contact hole exposing the bottom electrode of the data pad GP, and a bottom electrode of the gate pad GP. 3 contact holes are formed.

화소전극(PXL), 게이트 패드(GP)의 상부전극, 데이터 패드(DP)의 상부전극은 인듐 틴 옥사이드(Indium Tin Oxide : ITO), 틴 옥사이드(Tin Oxide : TO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide : IZO), 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 등의 투명 전도성 물질로 패터닝된다. 화소전극(PXL)은 제1 콘택홀을 통해 TFT의 소스전극(SE)에 접촉된다. 데이터 패드(DP)의 상부전극은 제2 콘택홀을 통해 게이트 패드(GP)의 하부전극에 접촉된다. 게이트 패드(GP)의 상부전극은 제3 콘택홀을 통해 게이트 패드(GP)의 하부전극에 접촉된다.The pixel electrode PXL, the upper electrode of the gate pad GP, and the upper electrode of the data pad DP include indium tin oxide (ITO), tin oxide (TO), and indium tin zinc oxide (Indium). It is patterned with a transparent conductive material such as Tin Zinc Oxide (IZO) and Indium Zinc Oxide (IZO). The pixel electrode PXL is in contact with the source electrode SE of the TFT through the first contact hole. The upper electrode of the data pad DP is in contact with the lower electrode of the gate pad GP through the second contact hole. The upper electrode of the gate pad GP is in contact with the lower electrode of the gate pad GP through the third contact hole.

데이터 패드(GP)에는 ACF(Anisotropic Conductive Film)를 통해 도 5와 같은 소스 드라이브 IC(SIC)의 출력단자들이 접속된다. 소스 드라이브 IC(SIC)는 디지털 비디오 데이터를 감마보상전압으로 변환하여 데이터전압을 발생하고 그 데이터전압을 데이터 패드(DP)를 통해 소스 버스 라인들(DL)에 공급한다. 게이트 패드(GP)에는 ACF를 통해 도 5와 같은 게이트 드라이브 IC(GIC)의 출력단자들이 접속된다. 게이트 드라이브 IC(GIC)는 게이트 패드(GP)를 통해 게이트펄스(또는 스캔펄스)를 게이트 버스 라인들(GL)에 순차적으로 공급한다. The output terminal of the source drive IC SIC shown in FIG. 5 is connected to the data pad GP through an anisotropic conductive film (ACF). The source drive IC (SIC) converts the digital video data into a gamma compensation voltage to generate a data voltage, and supplies the data voltage to the source bus lines DL through the data pad DP. Output terminals of the gate drive IC GIC shown in FIG. 5 are connected to the gate pad GP through the ACF. The gate drive IC GIC sequentially supplies a gate pulse (or scan pulse) to the gate bus lines GL through the gate pad GP.

도 4는 본 발명의 실시예에 따른 표시장치의 재활용 방법의 공정 수순을 단계적으로 보여 주는 흐름도이다. 도 4의 공정 설명을 도 5 내지 도 8을 결부하여 설명하기로 한다. 4 is a flowchart illustrating a process step of a recycling method of a display device according to an exemplary embodiment of the present invention. The process description of FIG. 4 will be described with reference to FIGS. 5 to 8.

도 4 내지 도 8을 참조하면, 본 발명의 실시예에 따른 표시장치의 재활용 방법은 패널 커팅 공정(S1), 절단면 실링 공정(S2), 버스 라인 노출 공정(S3), 드라이브 IC 부착 공정(S4), 및 모듈 재조립 공정(S5)을 포함한다. 4 to 8, a recycling method of a display device according to an exemplary embodiment of the present invention may include a panel cutting process S1, a cut surface sealing process S2, a bus line exposing process S3, and a drive IC attaching process S4. ), And a module reassembly process (S5).

패널 커팅 공정(S1)은 TFT 어레이 기판과 컬러필터 어레이기판이 합착된 LCD 패널을 레이저나 다이아몬드 커터로 절단하는 공정이다. 예컨대, LCD 패널은 도 5에서 선 "A-A'" 및/또는 선 "B-B'"을 따라 절단될 수 있다. 여기서, TFT 어레이 기판(TFTA)은 도 6 내지 도 8과 같이 신호배선들(DL, GL)이 노출될 수 있도록 커팅 공정에서 컬러필터 어레이 기판(CFA)보다 더 크게 절단된다. The panel cutting process S1 is a process of cutting an LCD panel in which a TFT array substrate and a color filter array substrate are bonded with a laser or a diamond cutter. For example, the LCD panel may be cut along line "A-A '" and / or line "B-B'" in FIG. Here, the TFT array substrate TFTA is cut larger than the color filter array substrate CFA in the cutting process so that the signal lines DL and GL are exposed as shown in FIGS. 6 to 8.

종래의 액정모듈 재가공 공정은 도 5의 LCD 패널에 대한 커팅 공정(S1)에서 분리된 패널 부분들 중에서 소스 드라이브 IC(SIC)와 게이트 드라이브 IC(GIC)가 모두 부착된 제1 패널 부분(P1)만을 사용하고, 소스 드라이브 IC(SIC) 및/또는 게이트 드라이브 IC(GIC)가 부착되지 않은 제2 내지 제4 패널 부분들(P2~P4)을 폐기하였다. 이에 비하여, 본 발명은 커팅 공정 이후에 소스 드라이브 IC(SIC) 및/또는 게이트 드라이브 IC(GIC)가 없는 패널 부분들에 대하여 후술하는 드라이브 IC 부착 공정에서 드라이브 IC들(SIC, GIC)의 출력단자들을 패널 부분의 버스 라인들에 1:1로 전기적으로 연결한다. Conventional liquid crystal module reprocessing process is the first panel portion (P1) attached to both the source drive IC (SIC) and gate drive IC (GIC) of the separated panel portion in the cutting process (S1) for the LCD panel of FIG. Only the second to fourth panel portions P2 to P4 to which the source drive IC (SIC) and / or the gate drive IC (GIC) are not attached are discarded. In contrast, the present invention provides an output terminal of the drive ICs (SIC, GIC) in the process of attaching the drive IC, which will be described later, for the panel portions without the source drive IC (SIC) and / or the gate drive IC (GIC) after the cutting process. To the bus lines in the panel section.

패널 커팅 공정(S1)에 이어서, 절단면 실링 공정(S2)은 도 7과 같이 단차진 절단면에서 상부 유리기판(GLSU)과 하부 유리기판(GLSL)이 접하는 모서리 근방에 제2 실런트(SEAL2)를 도포하고 제2 실런트(SEAL2)에 자외선(UV)을 조사하여 그 실런트(SEAL2)를 경화시킨다. 여기서, 제2 실런트(SEAL2)는 단차진 절단면에서 버스 라인들이 노출될 부분을 제외한 모서리 근방에 현성된다. 제2 실런트(SEAL2)는 절단면에서 액정이 누출되지 않도록 절단면에서 TFT 어레이 기판과 컬러필터 어레이 기판 사이의 갭을 밀봉한다. Subsequent to the panel cutting process S1, the cut surface sealing process S2 is applied to the second sealant SEAL2 near the corners where the upper glass substrate GLSU and the lower glass substrate GLSL are in contact with each other in a stepped cut surface as shown in FIG. 7. The second sealant SEAL2 is irradiated with ultraviolet rays UV to cure the sealant SEAL2. Here, the second sealant SEAL2 is formed near the edge except for the portion where the bus lines are exposed on the stepped cut surface. The second sealant SEAL2 seals the gap between the TFT array substrate and the color filter array substrate at the cutting surface so that the liquid crystal does not leak at the cutting surface.

한편, 모듈 메이커는 기판 합착 공정에서 상부 유리기판(GLSU)과 하부 유리기판(GLSL)의 대향면에 제1 실런트(SEAL1)를 도포하고 경화한다. 따라서, 제1 실런트(SEAL1)는 TFT 어레이 기판과 컬러필터 어레이 기판을 최초로 합착할 때 사용되며, 제2 실런트(SEAL2)는 제1 실런트(SEAL1)로 합착된 TFT 어레이 기판과 컬러필터 어레이 기판을 포함한 LCD 패널에 대한 재가공 공정의 커팅 공정(S1) 이후에 사용된다. On the other hand, the module maker applies and hardens the first sealant SEAL1 on the opposite surface of the upper glass substrate GLSU and the lower glass substrate GLSL in the substrate bonding process. Therefore, the first sealant SEAL1 is used when the TFT array substrate and the color filter array substrate are first bonded to each other, and the second sealant SEAL2 forms the TFT array substrate and the color filter array substrate bonded with the first sealant SEAL1. It is used after the cutting process (S1) of the rework process for the included LCD panel.

절단면 실링 공정(S2)에 이어서, 버스 라인 노출 공정(S3)은 소스 버스 라인들(DL)과 게이트 버스 라인들(GL)을 노출시키기 위하여 그 버스 라인들(DL, GL) 위에 덮여진 절연막, 보호막, 배향막 등을 제거한다. 소스 버스 라인들(DL)을 노출 시키기 위하여, 버스 라인 노출 공정(S3)은 절단면에서 소스 버스 라인들(DL) 위에 덮여진 폴리 이미드(Polyimide, PI)로 이루어진 배향막을 반도체 공정에서 사용되는 CMP(Chemical Mechanical Polishing) 공정으로 박막을 제거 하거나 또는, 알콜(Alcohol)/수산화 칼륨(KOH) 등의 알칼리 용액 또는 그 혼합액 등을 포함한 배향막 식각액으로 제거하고 보호막(PASSI)을 불산 또는 그 혼합액 등을 포함한 보호막 식각액으로 제거한다. 게이트 버스 라인들(GL)을 노출 시키기 위하여, 버스 라인 노출 공정(S3)은 상기와 같은 방법으로 배향막과 보호막(PASSI)을 제거한 후에 절단면에서 게이트 버스 라인들(GL) 위에 형성된 소스 버스 라인들(DL)을 황산 또는 염산, 질산액 등의 식각액 또는 그 혼합액을 포함한 소스-드레인 금속 식각액을 사용하여 제거시킨 후에, 게이트 절연막(GI)과 반도체 패턴들(ACT, OHM)을 불산 또는 그 혼합 액을 포함한 절연막 및 반도체 식각액으로 제거한다. 한편, 절단면 실링 공정(S2)은 전술한 식각액들의 혼합액을 이용하여 소스 버스 라인들(DL)과 게이트 버스 라인들(GL) 위에 형성되어 있는 박막들을 일괄 제거 할 수도 있다. 또한, 절단면 실링 공정(S2)은 전술한 식각액들의 혼합액을 이용하여 소스 버스 라인들(DL)과 게이트 버스 라인들(GL) 위에 형성되어 있는 박막들을 CMP 공정과 식각액을 이용한 식각 공정을 함께 적용하여 제거할 수도 있다. Following the cut surface sealing process S2, the bus line exposing process S3 may include an insulating layer covered on the bus lines DL and GL to expose the source bus lines DL and the gate bus lines GL. The protective film, the alignment film, etc. are removed. In order to expose the source bus lines DL, the bus line exposing step S3 is a CMP used in a semiconductor process by aligning an alignment film made of polyimide (PI) covered on the source bus lines DL at a cut plane. (Chemical Mechanical Polishing) process to remove the thin film, or to remove the alignment layer etching solution including an alkali solution such as alcohol (alcohol) / potassium hydroxide (KOH) or a mixture thereof, and the protective film (PASSI) containing hydrofluoric acid or a mixture thereof Remove with protective etch. In order to expose the gate bus lines GL, the bus line exposing process S3 may remove the alignment layer and the passivation layer PASSI in the same manner as described above, and then may remove the source bus lines formed on the gate bus lines GL at the cut surface. DL) is removed using an etchant such as sulfuric acid or hydrochloric acid or nitric acid, or a source-drain metal etchant including a mixture thereof, and then the gate insulating layer GI and the semiconductor patterns ACT and OHM are replaced with hydrofluoric acid or a mixture thereof. Removed with the insulating film and semiconductor etching solution included. Meanwhile, the cut surface sealing process S2 may collectively remove thin films formed on the source bus lines DL and the gate bus lines GL by using the mixed solution of the above-described etching liquids. In addition, the cut surface sealing process S2 may be performed by applying the CMP process and the etching process using the etching solution to the thin films formed on the source bus lines DL and the gate bus lines GL using the above-described mixture of etching solutions. You can also remove it.

드라이브 IC 부착 공정(S4)은 도 9 또는 도 10과 같은 방법으로 버스 라인 노출 공정(S3)에 의해 노출된 버스 라인들(DL, GL)에 드라이브 IC들(SIC, GIC)를 부착한다. 커팅 공정(S1)에 의해 분리된 도 5에 도시된 LCD 패널을 예로 들면, 드라이브 IC 부착 공정(S4)은 ACF를 이용하여 제2 패널 부분(P2)의 절단면에 노출된 게이트 버스 라인들(GL)에 게이트 드라이브 IC들(GIC)을 부착한다. 제3 패널 부분(P3)의 경우에, 드라이브 IC 부착 공정(S4)은 ACF를 이용하여 제3 패널 부분(P3)의 절단면에 노출된 소스 버스 라인들(SL)에 소스 드라이브 IC들(SIC)을 부착한다. 제3 패널 부분(P3)의 경우에, 드라이브 IC 부착 공정(S4)은 ACF를 이용하여 제3 패널 부분(P3)의 절단면에 노출된 소스 버스 라인들(SL)에 소스 드라이브 IC들(SIC)을 부착한다. 제4 패널 부분(P4)의 경우에, 드라이브 IC 부착 공정(S4)은 ACF를 이용하여 제4 패널 부분(P2)의 절단면에 노출된 소스 버스 라인들(SL)에 소스 드라이브 IC들(SIC)을 부착하고 또한, 제4 패널 부분(P4)의 절단면에 노출된 게이트 버스 라인들(GL)에 게이트 드라이브 IC들(GIC)을 부착한다. The drive IC attaching process S4 attaches the drive ICs SIC and GIC to the bus lines DL and GL exposed by the bus line exposing process S3 in the same manner as in FIG. 9 or 10. Taking the LCD panel shown in FIG. 5 separated by the cutting process S1 as an example, the drive IC attaching process S4 uses the ACF to expose the gate bus lines GL exposed to the cut surface of the second panel portion P2. Gate drive ICs (GIC). In the case of the third panel portion P3, the drive IC attaching process S4 uses the ACF to source drive ICs SIC on the source bus lines SL exposed to the cut surface of the third panel portion P3. Attach. In the case of the third panel portion P3, the drive IC attaching process S4 uses the ACF to source drive ICs SIC on the source bus lines SL exposed to the cut surface of the third panel portion P3. Attach. In the case of the fourth panel portion P4, the drive IC attaching process S4 uses the ACF to source drive ICs SIC on the source bus lines SL exposed to the cut surface of the fourth panel portion P2. Also, the gate drive ICs GIC are attached to the gate bus lines GL exposed on the cut surface of the fourth panel portion P4.

모듈 재조립 공정(S5)은 드라이브 IC 부착 공정(S4)에 의해 드라이브 IC들(SIC, GIC)이 부착된 패널 부분(P2~P4)의 아래에 백라이트 유닛을 정렬하고 그 패널 부분(P2, P4)과 백라이트 유닛을 하나의 모듈로 조립한다. 한편, OLED 패널이나 반사형 LCD 패널의 경우에 백라이트 유닛이 필요 없으므로 OLED 패널이나 반사형 LCD 패널을 재가공할 때 모듈 재조립 공정(S5)은 생략된다. The module reassembly process S5 aligns the backlight unit under the panel portions P2 to P4 to which the drive ICs SIC and GIC are attached by the drive IC attaching process S4, and the panel portions P2 and P4. ) And backlight unit into one module. On the other hand, in the case of an OLED panel or a reflective LCD panel, a backlight unit is not required, so the module reassembly process (S5) is omitted when reprocessing the OLED panel or the reflective LCD panel.

도 9는 드라이브 IC 부착 공정(S4)의 제1 실시예를 보여 주는 평면도이다. 9 is a plan view showing the first embodiment of the drive IC attaching process S4.

도 9를 참조하면, 드라이브 IC 부착 공정(S4)은 ACF를 이용하여 버스 라인 노출 공정(S3)에 의해 노출된 버스 라인들(DL, GL)에 드라이브 IC들(SIC, GIC)을 직접 부착한다. 이를 위하여, 드라이브 IC들(SIC, GIC)에 형성된 출력 단자들 간의 피치는 패널의 절단면에서 노출된 버스 라인들(DL, GL)의 피치(Pitch, P1)와 동일하여야 한다. Referring to FIG. 9, the drive IC attaching process S4 directly attaches the drive ICs SIC and GIC to the bus lines DL and GL exposed by the bus line exposing process S3 using the ACF. . For this purpose, the pitch between the output terminals formed in the drive ICs SIC and GIC should be equal to the pitch P1 of the bus lines DL and GL exposed at the cut surface of the panel.

한편, 기존의 드라이브 IC들(SIC, GIC)은 버스 라인들 간의 피치보다 좁은 피치로 배열된 패드들(GP, DP)에 부착되기 때문에 그 출력 단자들 간의 피치가 패드들(GP, DP) 간의 피치와 동일하게 설정되어 있다. 따라서, 도 9와 같이 절단면에 노출된 버스 라인들(DL, GL)에 드라이브 IC들(SIC, GIC)을 직접 부착하여야 하는 경우에는 드라이브 IC들(SIC, GIC)의 출력 단자 피치를 버스 라인들(DL, GL)의 피치와 동일하여야 하므로 드라이브 IC들(SIC, GIC)을 재설계할 필요가 있다. On the other hand, since the conventional drive ICs SIC and GIC are attached to the pads GP and DP arranged at a pitch narrower than the pitch between the bus lines, the pitch between the output terminals is between the pads GP and DP. It is set equal to the pitch. Therefore, when the drive ICs SIC and GIC are to be directly attached to the bus lines DL and GL exposed to the cut planes as illustrated in FIG. 9, the output terminal pitches of the drive ICs SIC and GIC are determined by the bus lines. It is necessary to redesign the drive ICs (SIC, GIC) because they must be equal to the pitch of (DL, GL).

도 10은 드라이브 IC 부착 공정(S4)의 제2 실시예를 보여 주는 평면도이다. 10 is a plan view showing a second embodiment of the drive IC attaching process S4.

도 9를 참조하면, 드라이브 IC 부착 공정(S4)은 ACF를 이용하여 버스 라인 노출 공정(S3)에 의해 노출된 버스 라인들(DL, GL)에 연성 기판(FPC)의 출력 단자들을 접착하고, ACF를 이용하여 연성 회로기판(FPC)의 입력 단자들에 드라이브 IC들(SIC, GIC)을 부착한다. 연성 회로기판(FPC)은 FPC(Flexible Printed Circuit), FW(Flexible Wire), FC(Flexible Circuitry) 등에서 선택될 수 있다. Referring to FIG. 9, the drive IC attaching process S4 adheres the output terminals of the flexible substrate FPC to the bus lines DL and GL exposed by the bus line exposing process S3 using an ACF. The drive ICs SIC and GIC are attached to the input terminals of the flexible printed circuit board FPC using the ACF. The flexible printed circuit board (FPC) may be selected from FPC (Flexible Printed Circuit), FW (Flexible Wire), FC (Flexible Circuitry) and the like.

연성 회로기판(FPC)의 출력 단자 피치는 패널의 절단면에서 노출된 버스 라인들(DL, GL)의 피치(P1)와 동일하게 되어야 한다. 연성 회로기판(FPC)의 입력 단자 단자 피치는 통상적인 드라이브 IC들(SIC, GIC)의 출력 단자 피치(P2)와 동일하게 되어야 한다. 따라서, 도 10과 같은 실시예의 경우에, 드라이브 IC들은 기존 드라이브 IC들로 사용될 수 있기 때문에 드라이브 IC들을 재설계할 필요가 없다. The output terminal pitch of the flexible printed circuit board FPC should be equal to the pitch P1 of the bus lines DL and GL exposed at the cut surface of the panel. The input terminal terminal pitch of the flexible circuit board FPC should be equal to the output terminal pitch P2 of the conventional drive ICs SIC and GIC. Thus, in the case of the embodiment as shown in FIG. 10, the drive ICs do not need to be redesigned since they can be used as existing drive ICs.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아 니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 예컨대, 전술한 실시예에서 설명된 LCD 패널은 OLED 패널로 대체될 수 있다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. For example, the LCD panel described in the above embodiment can be replaced with an OLED panel. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

P1, P2, P3, P3 : LCD 패널 SIC, GIC : 드라이브 IC
DL, GL : LCD 패널의 버스 라인
P1, P2, P3, P3: LCD Panel SIC, GIC: Drive IC
DL, GL: Bus Lines of LCD Panels

Claims (8)

데이터신호가 공급되는 소스 버스 라인들과, 상기 소스 버스 라인들과 교차되고 스캔 펄스가 공급되는 게이트 버스 라인들을 포함한 버스 라인들이 형성된 TFT 어레이 기판, 및 상기 TFT 어레이 기판과 대향하도록 제1 실런트로 상기 TFT 어레이 기판과 합착되고 컬러 필터가 형성된 컬러 필터 어레이를 포함한 표시패널의 재활용 방법에 있어서,
미리 설정된 절단면을 따라 상기 표시패널을 절단하여 상기 표시패널을 2 이상의 패널 부분으로 분할하고, 상기 표시패널의 일부분에서 상기 버스 라인들이 노출되도록 상기 TFT 어레이 기판을 상기 컬러필터 어레이 기판보다 더 크게 절단하여 상기 패널 부분들 각각에 단차진 절단면을 형성하는 패널 커팅 공정;
상기 패널 부분의 단차진 절단면에서, 상기 TFT 어레이 기판과 상기 컬러필터 어레이 기판을 제2 실런트로 접합하는 절단면 실링 공정;
상기 제2 실런트가 도포되지 않은 상기 단차진 절단면의 일부분에서 상기 버스 라인들 위에 형성된 박막들을 제거하여 상기 버스 라인들을 노출시키는 버스 라인 노출 공정; 및
상기 단차진 절단면에서 노출된 상기 버스 라인들에 드라이브 IC 또는, 연성 기판을 부착하는 드라이브 IC 부착 공정을 포함하는 것을 특징으로 하는 표시장치의 재활용 방법.
A TFT array substrate having source bus lines supplied with a data signal, bus lines intersecting the source bus lines and gate bus lines supplied with a scan pulse, and a first sealant to face the TFT array substrate; A recycling method of a display panel including a color filter array bonded to a TFT array substrate and having a color filter formed thereon,
Cutting the display panel along a predetermined cutting surface to divide the display panel into two or more panel portions, and cutting the TFT array substrate larger than the color filter array substrate so that the bus lines are exposed at a portion of the display panel. A panel cutting process for forming a stepped cut surface in each of the panel portions;
A cut surface sealing process of joining the TFT array substrate and the color filter array substrate with a second sealant at a stepped cut surface of the panel portion;
A bus line exposing step of exposing the bus lines by removing the thin films formed on the bus lines at a portion of the stepped cut surface not coated with the second sealant; And
And a drive IC attaching process for attaching a drive IC or a flexible substrate to the bus lines exposed at the stepped cut surfaces.
제 1 항에 있어서,
상기 드라이브 IC 부착 공정 이후에 상기 드라이브 IC가 접착된 패널 부분에 백라이트 유닛을 조립하는 모듈 재조립 공정을 더 포함하는 것을 특징으로 하는 표시장치의 재활용 방법.
The method of claim 1,
And a module reassembly process of assembling the backlight unit on the panel portion to which the drive IC is adhered after the drive IC attaching process.
제 1 항에 있어서,
상기 드라이브 IC 부착 공정은,
ACF(Anisotropic Conductive Film)를 이용하여 상기 단차진 절단면에서 노출된 상기 버스 라인들에 연성 회로기판의 출력단자들을 부착하는 단계; 및
상기 ACF를 이용하여 상기 연성 회로기판의 입력단자들에 상기 드라이브 IC를 부착하는 단계를 포함하는 것을 특징으로 하는 표시장치의 재활용 방법.
The method of claim 1,
The drive IC attaching process,
Attaching an output terminal of a flexible circuit board to the bus lines exposed at the stepped cut surface using an anisotropic conductive film (ACF); And
And attaching the drive IC to the input terminals of the flexible circuit board by using the ACF.
제 3 항에 있어서,
상기 연성 회로기판의 출력 단자들 간의 피치는 상기 연성 회로기판의 입력 단자들 간의 피치보다 넓은 것을 특징으로 하는 표시장치의 재활용 방법.
The method of claim 3, wherein
And a pitch between output terminals of the flexible printed circuit board is wider than a pitch between input terminals of the flexible printed circuit board.
제 1 항에 있어서,
상기 버스 라인 노출 공정은,
상기 단차진 절단면에서 CMP(Chemical Mechanical Polishing) 공정으로 박막을 제거 하거나 또는, 배향막의 식각액으로 상기 TFT 어레이 기판의 배향막을 제거하는 단계: 및
상기 단차진 절단면에서 보호막의 식각액으로 상기 TFT 어레이 기판의 보호막을 제거하여 상기 소스 버스 라인들을 노출하는 단계를 포함하고,
상기 드라이브 IC 부착 공정은,
상기 데이터신호를 출력하는 소스 드라이브 IC를 상기 소스 버스 라인들에 부착하는 단계를 포함하는 것을 특징으로 하는 표시장치의 재활용 방법.
The method of claim 1,
The bus line exposure process,
Removing the thin film from the stepped cut surface by a chemical mechanical polishing (CMP) process, or removing the alignment film of the TFT array substrate with an etching solution of the alignment film; and
Removing the passivation layer of the TFT array substrate with an etchant of the passivation layer at the stepped cut surface to expose the source bus lines;
The drive IC attaching process,
And attaching a source drive IC for outputting the data signal to the source bus lines.
제 5 항에 있어서,
상기 버스 라인 노출 공정은,
상기 배향막과 상기 보호막을 제거한 후에 상기 단차진 절단면에서 소스-드레인 금속의 식각액으로 상기 소스 버스 라인들을 제거하는 단계; 및
상기 단차진 절단면에서 절연막 및 반도체 식각액으로 상기 게이트 버스 라인을 덮은 게이트 절연막과 반도체 패턴을 제거하여 상기 게이트 버스 라인들을 노출하는 단계를 더 포함하고,
상기 드라이브 IC 부착 공정은,
상기 스캔 펄스를 출력하는 게이트 드라이브 IC를 상기 게이트 버스 라인들에 부착하는 단계를 포함하는 것을 특징으로 하는 표시장치의 재활용 방법.
The method of claim 5, wherein
The bus line exposure process,
Removing the source bus lines with an etchant of a source-drain metal at the stepped cut plane after removing the alignment layer and the protective layer; And
Exposing the gate bus lines by removing the gate insulating film and the semiconductor pattern covering the gate bus lines with the insulating film and the semiconductor etching solution from the stepped cut surface;
The drive IC attaching process,
And attaching a gate drive IC outputting the scan pulse to the gate bus lines.
제 1 항에 있어서,
상기 버스 라인 노출 공정은,
상기 소스 버스 라인들과 상기 게이트 버스 라인들 위에 형성되어 있는 박막들을 CMP(Chemical Mechanical Polishing) 공정과 식각액을 이용한 식각 공정을 함께 적용하여 제거하는 것을 특징으로 하는 표시장치의 재활용 방법.
The method of claim 1,
The bus line exposure process,
And removing the thin film formed on the source bus lines and the gate bus lines by applying a chemical mechanical polishing (CMP) process and an etching process using an etchant.
삭제delete
KR1020100018529A 2010-03-02 2010-03-02 Recycling method of display panel KR101171154B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100018529A KR101171154B1 (en) 2010-03-02 2010-03-02 Recycling method of display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100018529A KR101171154B1 (en) 2010-03-02 2010-03-02 Recycling method of display panel

Publications (2)

Publication Number Publication Date
KR20110099477A KR20110099477A (en) 2011-09-08
KR101171154B1 true KR101171154B1 (en) 2012-08-03

Family

ID=44952345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100018529A KR101171154B1 (en) 2010-03-02 2010-03-02 Recycling method of display panel

Country Status (1)

Country Link
KR (1) KR101171154B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101796706B1 (en) 2016-03-08 2017-11-10 주식회사 토비스 a stretched display panel and a manufacturing method of the same
KR101931735B1 (en) * 2017-03-31 2018-12-21 주식회사 토비스 a stretched display panel and a manufacturing method of the same
KR101947590B1 (en) * 2017-07-21 2019-02-13 주식회사 토비스 Cutting Panel with Protecting Circuit and Method of Manufacturing the same
TW201941676A (en) * 2018-02-01 2019-10-16 理察 麥卡特尼 Method system and apparatus for constructing a customized display panel
US11415854B2 (en) * 2020-06-29 2022-08-16 Sharp Kabushiki Kaisha Liquid crystal display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030184706A1 (en) 1997-10-15 2003-10-02 Watson David Stewart Improvements in or relating to liquid crystal displays

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030184706A1 (en) 1997-10-15 2003-10-02 Watson David Stewart Improvements in or relating to liquid crystal displays

Also Published As

Publication number Publication date
KR20110099477A (en) 2011-09-08

Similar Documents

Publication Publication Date Title
KR101107174B1 (en) Display panel and manufacturing method for the same
KR100602062B1 (en) Liquid crystal display apparatus of horizontal electronic field applying type and fabricating method thereof
US9612497B2 (en) Array substrate and manufacturing method thereof and liquid crystal display panel using the array substrate
US7683387B2 (en) Thin film transistor substrate having electrode layers that are formed on insulating layer to cover common voltage line and grounding line
KR101171154B1 (en) Recycling method of display panel
KR101039216B1 (en) Method for manufacturing liquid crystal display device
US8707544B2 (en) Method of manufacturing in-plane switching mode liquid crystal display
KR20080060442A (en) Liquid crystal display and fabricating method thereof
JP2009237410A (en) Liquid crystal panel, liquid crystal display and method for manufacturing liquid crystal panel
KR20110101395A (en) Display panel and method of fabricating the same
JP2015084017A (en) Liquid crystal display device
WO2015170678A1 (en) Adhesive member, method for producing adhesive member, and method for producing bonded member
CN101178490A (en) Method of manufacturing an electro-optical device
JP4259084B2 (en) Display body structure, display body structure manufacturing method, and electronic apparatus
JP2015079235A (en) Display device
WO2017022609A1 (en) Display panel
KR101696807B1 (en) Circular liquid crystal module and fabricating method of touch screen using the same
KR20120126770A (en) Acf, fabricating method of display panel using the same, fpd module inculding the display panel
KR101127960B1 (en) Large screen display device using a tiling technology and a fabricating method thereof
KR20150089252A (en) Display substrate and method of manufacturing mother substrate for display substrate
JP5247615B2 (en) Horizontal electric field type liquid crystal display device
JP2009265396A (en) Method of manufacturing display element
US11850823B2 (en) Electronic device and method for manufacturing the same
WO2016157399A1 (en) Liquid crystal panel and liquid crystal display device
KR101141313B1 (en) Display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee