KR101168685B1 - The methode of desquamation for device or pattern - Google Patents
The methode of desquamation for device or pattern Download PDFInfo
- Publication number
- KR101168685B1 KR101168685B1 KR1020100029091A KR20100029091A KR101168685B1 KR 101168685 B1 KR101168685 B1 KR 101168685B1 KR 1020100029091 A KR1020100029091 A KR 1020100029091A KR 20100029091 A KR20100029091 A KR 20100029091A KR 101168685 B1 KR101168685 B1 KR 101168685B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- sacrificial layer
- substrate
- etching
- present
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02019—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02046—Dry cleaning only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 소자 또는 패턴의 박리방법에 관한 것으로, 보다 구체적으로는 기판을 준비하는 단계; 상기 기판상에 희생층을 증착하는 단계; 상기 희생층상에 소자 또는 패턴을 형성하는 단계; 및 상기 희생층을 건식 기상 식각하여 상기 소자 또는 패턴을 박리하는 단계;를 포함하는 것을 특징으로 한다.The present invention relates to a method of peeling a device or a pattern, and more specifically, preparing a substrate; Depositing a sacrificial layer on the substrate; Forming an element or a pattern on the sacrificial layer; And peeling the device or the pattern by dry vapor etching the sacrificial layer.
Description
본 발명은 소자 또는 패턴의 박리방법에 관한 것으로, 보다 구체적으로는 고온 공정이 가능한 유리기판 또는 실리콘 웨이퍼 상에 소자 또는 패턴을 형성하고, 상기 소자 또는 패턴을 상기 유리기판 또는 실리콘 웨이퍼에서 건식 기상 식각으로 박리(剝離)하여 폴리머 재질의 기판에 전사(轉寫)함으로써, 소자 또는 패턴의 성능과 신뢰성이 검증되면서도 유연성을 확보된 소자 또는 패턴을 제조할 수 있는 소자 또는 패턴의 박리방법에 관한 것이다.
The present invention relates to a method of stripping an element or a pattern, and more particularly, to form an element or a pattern on a glass substrate or a silicon wafer capable of a high temperature process, and to dry-etch the element or pattern on the glass substrate or a silicon wafer. The present invention relates to a method of peeling an element or pattern capable of producing an element or pattern in which flexibility is secured while the performance and reliability of the element or pattern are verified by being peeled off and transferred to a substrate made of a polymer material.
최근 Flexible Display 등과 같은 유연 전자산업의 중요성이 크게 부각되고 있다. 이러한 유연 전자소자는 플라스틱 필름과 같은 폴리머 재질을 기판으로 유연성을 확보하고 있었으나, 상기 폴리머 기반의 유연 기판은 유연성과 저렴한 소재 원가라는 장점을 지니지만, 고온 공정이 어렵기 때문에 유기물이나 비결정질 소재와 같은 성능 및 신뢰성이 낮은 소자 또는 패턴만을 형성할 수 있다는 단점이 있었다.Recently, the importance of the flexible electronics industry, such as flexible display, has been highlighted. Such flexible electronic devices have secured flexibility by using polymer materials such as plastic films as substrates, but the polymer-based flexible substrates have advantages of flexibility and low cost of materials, but are difficult to be processed at high temperatures, such as organic materials or amorphous materials. There has been a disadvantage in that only devices or patterns having low performance and reliability can be formed.
이와 달리 실리콘 웨이퍼나 유리를 기판으로 사용하는 무기 기반의 공정기술은 소자 또는 패턴 형성에 있어 고온공정이 가능하여 그 성능과 신뢰성이 검증되어 있다. 그러나 이는 유연 제품에 적용되기는 어려운 기술로 이러한 기술들의 장점을 활용하여 고온공정이 가능한 실리콘 웨이퍼나 유리를 기판으로 고성능의 소자 또는 패턴을 형성한 후, 이를 유연 기판으로 전사하여 고성능의 유연 소자 또는 패턴을 형성하고자 하는 연구가 활발히 진행되고 있었다. 이러한 기술은 유리나 실리콘 웨이퍼 위에 희생층을 형성하고 다시 소자 또는 패턴을 형성한 후 상기 희생층을 식각하여 박리하고, 박리 된 소자 또는 패턴을 스탬프 등으로 점착하여 유연한 기판 위에 전사하는 일련의 과정을 통해 달성 가능하였다.
In contrast, inorganic-based process technology using silicon wafers or glass as substrates enables high temperature processes in device or pattern formation, and its performance and reliability have been proven. However, this is a technology that is difficult to be applied to flexible products. By utilizing the advantages of these technologies, a high-performance device or pattern is formed from a silicon wafer or glass capable of high temperature processing as a substrate, and then transferred to a flexible substrate to transfer a high-performance flexible device or pattern. The research to form a was in progress. Such a technology is formed through a series of processes in which a sacrificial layer is formed on a glass or silicon wafer, an element or a pattern is formed again, the sacrificial layer is etched and peeled off, and the peeled element or pattern is adhered with a stamp to be transferred onto a flexible substrate. It was achievable.
이와 관련하여 상기 희생층을 식각하는 종래기술로는 다음과 같다.
In this regard, conventional techniques for etching the sacrificial layer are as follows.
1. 습식 박리 기술1. Wet Peeling Technology
이 기술은 실리콘에 sidewall passivation을 적용하여 수십에서 수백 나노미터 수준의 두께를 지니는 실리콘 나노 리본을 제조하고, 모재로부터 분리시키는 기술로 이 기술은 별도의 희생층을 dummy 모재와 실리콘 리본 사이에 형성시키지 않고, 습식 식각 용액의 비등방성과 sidewall passivation의 구조적 특성을 이용하여 박리를 구현하였다. This technique applies sidewall passivation to silicon to produce silicon nanoribbons with thicknesses ranging from tens to hundreds of nanometers, and is separated from the substrate, which does not form a separate sacrificial layer between the dummy substrate and the silicon ribbon. Releasing was achieved using the anisotropy of the wet etching solution and the structural properties of sidewall passivation.
이러한 습식 식각은 공정이 단순하고 비용이 저렴한 장점이 있으나, 시간에 따른 식각률의 감소 및 온도 특성 등에 매우 민감하여 공정 재연성을 확보하기 어렵고, 특히 대면적 적용 시 발생하는 대량의 폐액 처리 문제 및 식각 용액의 농도를 유지 문제 등으로 대면적 적용에 어려움이 있었다.
Such wet etching has advantages of simple process and low cost, but it is difficult to secure process reproducibility because it is very sensitive to decrease of etching rate and temperature characteristics over time, and especially large amount of waste liquid treatment problem and etching solution that occur in large area application. Difficulties in large-area applications, such as maintenance of concentration.
2.Laser 박리기술2.Laser peeling technology
LLO(Laser Lift-Off) 기술은 다양한 화합물 반도체 소자를 제조하는 데에 이용되고 있으며, 특히 수직 발광형 LED(Light Emitting Diode)를 구성하는데 적용되고 있다. 레이저를 이용한 박리기술은 친환경적이며 공정비용이 저렴하지만, 고가의 레이저를 사용하여 장치 비용이 비싸며 대면적 적용이 어렵고 희생층의 확산으로 인해 소자 및 패턴의 특성이 저하될 우려가 있다.
Laser lift-off (LLO) technology is used to manufacture a variety of compound semiconductor devices, and is particularly applied to construct a vertical light emitting diode (LED). Although the peeling technique using the laser is environmentally friendly and low in process cost, the device is expensive, the large area is difficult to apply, and the characteristics of the device and the pattern may be degraded due to the diffusion of the sacrificial layer.
본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로, The present invention has been made to solve the above problems,
먼저, 공정이 단순하고 비용이 저렴하면서도 공정의 재연성이 우수한 소자 또는 패턴의 박리 방법 제공을 일 목적으로 한다.First, it is an object of the present invention to provide a method of peeling a device or a pattern having a simple process and a low cost, and having excellent reproducibility of the process.
또한, 습식 박리 기술과 같은 폐액 처리 문제가 발생하지 않아 친환경적이며, 대면적 분야에도 적용 가능한 소자 또는 패턴의 박리 방법 제공을 다른 목적으로 한다.In addition, it is another object of the present invention to provide a method of peeling a device or a pattern that is eco-friendly and applicable to a large-area field since waste liquid treatment problems such as a wet peeling technique do not occur.
아울러, 형성된 소자 또는 패턴의 특성이 그대로 유지될 수 있는 소자 또는 패턴의 박리 방법 제공을 또 다른 목적으로 한다. In addition, another object of the present invention is to provide a peeling method of an element or a pattern in which the characteristics of the formed element or pattern can be maintained as it is.
본 발명의 목적들은 이상에서 언급한 목적들로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
The objects of the present invention are not limited to the above-mentioned objects, and other objects not mentioned can be clearly understood by those skilled in the art from the following description.
본 발명에 따른 소자 또는 패턴의 박리 방법은 상기 목적을 달성하기 위하여, 기판을 준비하는 단계; 상기 기판상에 희생층을 증착하는 단계; 상기 희생층상에 소자 또는 패턴을 형성하는 단계; 및 상기 희생층을 건식 기상 식각하여 상기 소자 또는 패턴을 박리하는 단계;를 포함한다.Method for peeling the device or pattern according to the present invention comprises the steps of preparing a substrate; Depositing a sacrificial layer on the substrate; Forming an element or a pattern on the sacrificial layer; And peeling the device or the pattern by dry vapor etching the sacrificial layer.
바람직하게는 상기 기판은 유리기판 또는 실리콘 웨이퍼를 이용하며, 상기 희생층은 금속산화물인 산화아연계 물질을 이용한다.Preferably, the substrate uses a glass substrate or a silicon wafer, and the sacrificial layer uses a zinc oxide-based material which is a metal oxide.
바람직하게는 상기 희생층은 스퍼터링(sputtering) 방식에 의해 증착되는 것을 특징으로 하며, 이때, 상기 희생층은 기판온도 200℃이하에서 증착되거나, 7mtorr 이상의 공정압력 및 기판온도 300℃이하에서 증착된다.Preferably, the sacrificial layer is deposited by a sputtering method, wherein the sacrificial layer is deposited at a substrate temperature of 200 ° C. or less, or at a process pressure of 7 mtorr or more and a substrate temperature of 300 ° C. or less.
바람직하게는 상기 건식 기상 식각을 위한 에천트(etchant)로 헥사플루오로아세틸아세톤(Hexafluoroacethylacetone)을 이용한다.Preferably, hexafluoroacceacetone is used as an etchant for the dry gas phase etching.
바람직하게는 상기 건식 기상 식각의 공정온도는 250~400℃인 것을 특징으로 한다.Preferably, the process temperature of the dry gas phase etching is characterized in that 250 ~ 400 ℃.
바람직하게는 상기 소자 또는 패턴 형성 단계 이후, 상기 소자 또는 패턴이 식각되는 것을 방지하기 위하여 상기 소자 또는 패턴 상에 보호층 형성하는 단계를 더 포함한다.Preferably, after the forming of the device or pattern, the method may further include forming a protective layer on the device or pattern to prevent the device or pattern from being etched.
바람직하게는 상기 보호층 형성 단계:는 상기 소자 또는 패턴 상에 포토레지스트층을 형성하는 단계; 및 상기 포토레지스트층을 노광하는 단계;를 포함한다.
Preferably, forming the protective layer: forming a photoresist layer on the device or pattern; And exposing the photoresist layer.
본 발명은 다음과 같은 우수한 효과를 가진다.The present invention has the following excellent effects.
먼저, 본 발명에 따른 소자 또는 패턴의 박리방법은 공정이 단순하고 비용이 저렴하면서도 공정의 재연성이 우수한 효과가 있다.First, the peeling method of the device or pattern according to the present invention has the effect of simplicity and low cost but excellent reproducibility of the process.
또한, 습식 박리 기술과 같은 폐액 처리 문제가 발생하지 않아 친환경적이며, 대면적 분야에도 적용 가능하다.In addition, waste liquid treatment problems such as wet peeling technology does not occur, it is environmentally friendly, and can be applied to a large area.
아울러, 형성된 소자 또는 패턴의 특성이 그대로 유지될 수 있는 우수한 효과가 있다.
In addition, there is an excellent effect that the characteristics of the formed element or pattern can be maintained as it is.
도 1 은 본 발명의 일실시 예에 따른 소자 또는 패턴 박리방법의 전체 공정도다.
도 2 는 기판온도 200℃ 이상, 공정압력 5mtorr이하에서 증착된 희생층의 식각 전?후의 SEM사진이다.
도 3 은 기판온도 250℃, 공정압력 7mtorr의 공정조건에서 증착된 희생층의 식각 전?후의 SEM 사진이다.
도 4 는 식각 공정온도에 따른 희생층의 식각 속도를 나타내는 도다.
도 5 내지 도 7 은 각각의 식각 조건에 따른 희생층의 식각 상태를 보여주는 SEM사진이다.1 is an overall process diagram of a device or a pattern peeling method according to an embodiment of the present invention.
FIG. 2 is a SEM photograph before and after etching of a sacrificial layer deposited at a substrate temperature of 200 ° C. or higher and a process pressure of 5 mtorr or lower.
FIG. 3 is a SEM photograph before and after etching of a sacrificial layer deposited at a substrate temperature of 250 ° C. and a process pressure of 7 mtorr.
4 is a view illustrating an etching rate of a sacrificial layer according to an etching process temperature.
5 to 7 are SEM photographs showing the etching states of the sacrificial layer according to the respective etching conditions.
본 발명에서 사용되는 용어는 가능한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어도 있는데 이 경우에는 단순한 용어의 명칭이 아닌 발명의 상세한 설명 부분에 기재되거나 사용된 의미를 고려하여 그 의미가 파악되어야 할 것이다. Although the terms used in the present invention have been selected as general terms that are widely used at present, there are some terms selected arbitrarily by the applicant in a specific case. In this case, the meaning described or used in the detailed description part of the invention The meaning must be grasped.
이하, 첨부한 도면에 도시된 바람직한 실시 예들을 참조하여 본 발명의 기술적 구성을 상세하게 설명한다.
Hereinafter, the technical structure of the present invention will be described in detail with reference to preferred embodiments shown in the accompanying drawings.
먼저, 도 1 은 본 발명의 일실시 예에 따른 소자 또는 패턴 박리방법의 전체 공정도다.First, Figure 1 is an overall process diagram of a device or pattern stripping method according to an embodiment of the present invention.
도 1을 참조하면, 본 발명에 따른 소자 또는 패턴의 박리방법은 기판을 준비하는 단계(S100), 상기 기판상에 희생층을 증착하는 단계(S200), 상기 희생층상에 소자 또는 패턴을 형성하는 단계(S300) 및 상기 희생층을 건식 기상 식각하여 상기 소자 또는 패턴을 박리하는 단계(S400)를 포함할 수 있다.Referring to FIG. 1, a method of removing an element or a pattern according to the present invention includes preparing a substrate (S100), depositing a sacrificial layer on the substrate (S200), and forming an element or a pattern on the sacrificial layer. Step (S300) and the dry gas phase etching of the sacrificial layer may include the step (S400) for removing the device or pattern.
이때, 상기 기판을 준비하는 단계(S100)에 있어서, 상기 기판은 고성능 소자 또는 패턴을 위한 고온공정이 가능한 소재이면 족하고, 그 종류에 있어서 크게 제한되지 않으나, 본 발명의 일실시 예에 있어서는 유리기판 또는 실리콘 웨이퍼를 이용하였다.At this time, in the step (S100) of preparing the substrate, the substrate is a material capable of a high temperature process for a high-performance device or pattern is sufficient, but not limited in kind, but in one embodiment of the present invention a glass substrate Or a silicon wafer was used.
또한, 상기 기판은 상기 기판상에 존재하는 불순물 등을 제거하기 위한 전처리 공정으로 세정공정이 수행된 기판을 이용하였다.In addition, the substrate was a substrate in which a cleaning process was performed as a pretreatment process for removing impurities and the like present on the substrate.
다음으로 상기 기판상에 희생층을 증착하는 단계(S200)로, 상기 희생층이라 함은 후술할 건식 기상 식각에 의해 식각되어 제거되는 층을 의미한다.Next, in step S200 of depositing a sacrificial layer on the substrate, the sacrificial layer refers to a layer that is etched and removed by dry vapor phase etching, which will be described later.
상기 희생층은 상기 건식 기상 식각에 의해 식각될 수 있는 다양한 재료 특히, 금속산화물 이용할 수 있으나, 본 발명의 일실시 예에 있어서는 ZnO, Al이 도핑된 ZnO, Ga이 도핑된 ZnO 등을 포함하는 산화아연계 물질을 이용하였다.The sacrificial layer may be made of various materials that can be etched by the dry gas phase etching, in particular, metal oxides, but in one embodiment of the present invention, an oxide including ZnO, ZnO doped with Al, ZnO doped with Ga, and the like may be used. Zinc-based material was used.
아울러, 상기 희생층은 실리콘 또는 실리콘 옥사이드로 이루어질 수도 있다.In addition, the sacrificial layer may be made of silicon or silicon oxide.
본 발명의 가장 바람직한 실시 예에 있어서는 상기 희생층은 ZnO을 이용하였다.In the most preferred embodiment of the present invention, the sacrificial layer was ZnO.
한편, 상기 희생층을 상기 기판상에 증착함에 있어서, 다양한 방식 또는 방법을 이용할 수 있으나, 본 발명의 일실시 예에 있어서, 상기 희생층의 증착은 스퍼터링(sputtering)방법을 이용하여 상기 기판상에 증착하였다. Meanwhile, various methods or methods may be used to deposit the sacrificial layer on the substrate, but in one embodiment of the present invention, the deposition of the sacrificial layer may be performed on the substrate using a sputtering method. Deposited.
이때, 상기 희생층은 다양한 공정조건에서 증착 가능하나, 본 발명의 바람직한 실시 예에 있어서는 기판온도 200℃이하에서 별도의 공정압력 조건 없이 수행되거나, 7mtorr이상의 공정압력 및 300℃이상의 기판온도 조건에서 수행되는 것이 바람직하다. At this time, the sacrificial layer may be deposited under various process conditions, but in a preferred embodiment of the present invention, the substrate may be performed at a substrate temperature of 200 ° C. or less without a separate process pressure condition, or may be performed at a process pressure of 7 mtorr or more and a substrate temperature of 300 ° C. or more. It is preferable to be.
이는 기판온도 200℃ 이상, 공정압력 5mtorr이하에서 증착된 상기 희생층은 상기 희생층의 치밀한 박막구조로 인하여 본 발명에 따른 식각 공정에 의해 식각이 원활하게 이루어지지 않기 때문이다.This is because the sacrificial layer deposited at a substrate temperature of 200 ° C. or higher and a process pressure of 5 mtorr or less is not etched smoothly by the etching process according to the present invention due to the dense thin film structure of the sacrificial layer.
기판온도 200℃ 이상, 공정압력 5mtorr이하에서 증착된 상기 희생층의 식각 전?후의 SEM 사진인 도 2를 참조하면 더욱 자명하게 알 수 있다. The SEM photograph before and after etching of the sacrificial layer deposited at a substrate temperature of 200 ° C. or higher and a process pressure of 5 mtorr or less can be more clearly understood.
도 2를 참조하면, 상기 공정조건에서 증착된 상기 희생층은 본 발명에 따른 건식 기상 식각에 의해 거의 식각이 이루어지지 않음을 알 수 있다. Referring to FIG. 2, it can be seen that the sacrificial layer deposited under the process conditions is hardly etched by dry vapor phase etching according to the present invention.
이에 비해, 기판온도 250℃, 공정압력 7mtorr의 공정조건에서 증착된 희생층의 식각 전?후의 SEM 사진인 도 3을 참조하면, 식각률 200nm/min으로 균일하게 상기 희생층이 식각됨을 알 수 있다.In contrast, referring to FIG. 3, which is a SEM photograph before and after etching of the sacrificial layer deposited at a substrate temperature of 250 ° C. and a process pressure of 7 mtorr, the sacrificial layer is uniformly etched at an etching rate of 200 nm / min.
다음으로, 상기 희생층상에 소자 또는 패턴을 형성하는 단계(S300)로 상기 소자 또는 패턴은 필요로 하는 다양한 소자 또는 패턴이 형성될 수 있으며, 그 종류 또는 패턴의 형성방법에 있어서는 크게 제한되지 않는다.Next, in the step S300 of forming an element or a pattern on the sacrificial layer, various elements or patterns required by the element or pattern may be formed, and the type or pattern of forming the element or pattern is not greatly limited.
다만, 본 발명의 일실시 예로 Ti패턴을 형성하였으며, 이에 대한 패턴의 형성단계는 다음과 같다.However, as an embodiment of the present invention, a Ti pattern was formed, and the forming step of the pattern is as follows.
먼저, 상기 희생층상에 PR층을 코팅한다.First, a PR layer is coated on the sacrificial layer.
이때, PR층은 스핀 코터(Spin Coater)를 이용하여 80℃에서 5분 동안 수행하여 코팅하였다.At this time, the PR layer was coated by performing a spin coater (Spin Coater) for 5 minutes at 80 ℃.
다음으로 상기 PR층을 리소그래피 공정을 통해 부분적으로 제거한 후, Ti를 스퍼터링(Sputtering)을 통해 증착하였으며, 아세톤(Acetone)을 이용하여 상기 PR층을 완전히 제거한 후 최종적으로 Ti패턴을 형성하였다.Next, after the PR layer was partially removed through a lithography process, Ti was deposited through sputtering, and after removing the PR layer completely using acetone, a Ti pattern was finally formed.
마지막으로, 상기 희생층을 식각하여 상기 패턴을 상기 기판으로부터 박리하는 단계(S400)로, 이때, 상기 식각은 건식 기상 식각을 이용하였다. Finally, by etching the sacrificial layer to remove the pattern from the substrate (S400), the etching was a dry gas phase etching.
본 발명의 일실시 예에 따른 상기 건식 기상 식각은 다음과 같은 단계를 통해 수행하였다.The dry vapor phase etching according to an embodiment of the present invention was performed through the following steps.
먼저, 식각하고자 하는 샘플을 건식 기상 식각 장치에 구비된 챔버 내부에 장착하고 진공 배기하는 단계, 상기 장치에 구비된 히터를 이용하여 공정분위기 온도 및 상기 샘플을 가열하는 단계, 상기 샘플 및 진공 챔버의 분위기 온도를 원하는 온도 값으로 유지하는 단계, 에천트(etchant)용액을 기화시켜 챔버 내부로 공급하는 단계, 일정 진공도를 유지하며 상기 희생층을 식각하는 단계, 식각 공정 수행 후, 에천트의 공급을 차단하고 챔버를 퍼지(Purge)하는 단계 및 상기 챔버 내부의 진공을 파기하고 샘플을 인출하는 단계로 이루어져 있다. First, mounting a sample to be etched in the chamber provided in the dry gas phase etching apparatus and evacuating, heating the process atmosphere temperature and the sample using a heater provided in the apparatus, the sample and the vacuum chamber Maintaining an ambient temperature at a desired temperature value, vaporizing an etchant solution into the chamber, etching the sacrificial layer while maintaining a constant vacuum level, and performing an etchant supply after the etching process is performed. Blocking and purging the chamber; and breaking the vacuum inside the chamber and withdrawing the sample.
이때, 상기 에천트로는 헥사플루오로아세틸아세톤(Hexa fluoro acethyl acetone)을 포함하는 다양한 에천트를 이용하여 건식 기상 식각을 수행하였다.In this case, as the etchant, dry gas phase etching was performed using various etchants including hexafluoroacetylacetone.
다만, 상기 희생층이 실리콘으로 이루어진 경우, 에천트로 XeF2를 사용하는 것이 바람직하며, 상기 희생층이 실리콘 옥사이드로 이루어진 경우 HF를 에천트로 사용하는 것이 바람직하다.However, when the sacrificial layer is made of silicon, it is preferable to use XeF 2 as an etchant, and when the sacrificial layer is made of silicon oxide, it is preferable to use HF as an etchant.
또한, 상기 헥사플루오로아세틸아세톤(Hexa fluoro acethyl acetone)을 에천트로 이용하여 상기 건식 기상 식각을 수행할 시, 다양한 공정온도에서 식각이 가능하나, 본 발명의 바람직한 실시 예에 있어서, 상기 공정온도는 250~400℃에서 수행하였다. In addition, when the dry gas phase etching is performed using the hexafluoroacetylacetone as an etchant, etching is possible at various process temperatures, but in a preferred embodiment of the present invention, the process temperature is It was carried out at 250 ~ 400 ℃.
이와 관련하여, 식각 공정온도에 따른 희생층의 식각 속도를 나타내는 도 4를 참조하여 설명하면, 100℃이상에서 상기 희생층의 식각이 이루어지지만 250℃ 이하에서는 상기 희생층의 식각 속도가 너무 느려서 상업적으로 이용하기 어려우며, 특히, 400℃이상에서는 상기 에천트(헥사플루오로아세틸아세톤:Hexa fluoro acethyl acetone)가 열 분해되어 식각이 어렵기 때문이다.In this regard, referring to Figure 4 showing the etching rate of the sacrificial layer according to the etching process temperature, the etching of the sacrificial layer is performed at 100 ℃ or more, but below 250 ℃ the etching rate of the sacrificial layer is too slow commercial This is because it is difficult to use, in particular, since the etchant (Hexa fluoroacetylacetone: Hexa fluoro acethyl acetone) is thermally decomposed at 400 ℃ or more difficult.
한편, 도 5 내지 도 7 은 각각의 식각 조건에 따른 상기 희생층의 식각 상태를 보여주는 SEM사진이다.Meanwhile, FIGS. 5 to 7 are SEM photographs showing etching states of the sacrificial layer according to respective etching conditions.
도 5 내지 도 7을 참조하면, 본 발명의 일실시 예에 따른 산화아연계 희생층과 에천트로 헥사플루오로아세틸아세톤(Hexa fluoro acethyl acetone)용액을 기화시켜 식각하는 건식 기상 식각 공정을 통해 상기 소자 또는 패턴의 박리공정이 원활하게 수행됨을 알 수 있다.5 to 7, the device is subjected to a dry gas phase etching process in which a zinc oxide sacrificial layer and an hexafluoro acetylacetone solution are evaporated and evaporated in accordance with an embodiment of the present invention. Or it can be seen that the peeling process of the pattern is performed smoothly.
한편, 본 발명에 따른 소자 또는 패턴의 박리방법은 상기 소자 또는 패턴 형성단계(S300) 이후, 상기 소자 또는 패턴이 상술한 건식 기상 식각을 통해 식각되는 것을 방지하기 위한 보호층 형성단계를 포함한다.On the other hand, the method of removing the device or pattern according to the present invention includes a protective layer forming step for preventing the device or pattern is etched through the above-described dry vapor phase etching after the device or pattern forming step (S300).
상기 보호층은 본 발명에 따라 형성되는 소자 또는 패턴이 다양한 관계로, 상기 희생층상에 형성되는 상기 소자 또는 패턴이 상기 에천트에 의해 상기 희생층과 함께 식각 될 수 있기 때문에 상기 소자 또는 패턴을 보호하기 위함이다. The protective layer protects the device or pattern because the device or pattern formed according to the present invention has various relations, and the device or pattern formed on the sacrificial layer can be etched together with the sacrificial layer by the etchant. To do this.
이를 위해 상기 보호층은 다양한 방법 및 수단을 통해 형성될 수 있으나, 본 발명의 바람직한 실시 예에 있어서는 상기 소자 또는 패턴 상에 포토레지스트층을 형성하는 단계 및 상기 포토레지스트층을 노광하는 단계를 통해 형성된다.
To this end, the protective layer may be formed through various methods and means, but in a preferred embodiment of the present invention is formed by forming a photoresist layer on the device or pattern and exposing the photoresist layer do.
이상에서 살펴본 바와 같이 본 발명은 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능하다 할 것이다. As described above, the present invention has been illustrated and described with reference to preferred embodiments, but is not limited to the above-described embodiments, and is provided to those skilled in the art without departing from the spirit of the present invention. Various changes and modifications are possible by this.
Claims (9)
상기 기판상에 산화아연계 물질인 희생층을 스퍼터링(sputtering) 방식에 의해 증착하는 단계;
상기 희생층상에 소자 또는 패턴을 형성하는 단계; 및
상기 희생층을 건식 기상 식각하여 상기 소자 또는 패턴을 박리하는 단계;를 포함하며,
상기 건식 기상 식각을 위한 에천트(etchant)로 헥사플루오로아세틸아세톤(Hexafluoroacethylacetone)을 이용하는 것을 특징으로 하는 소자 또는 패턴의 박리방법.
Preparing a glass substrate or a silicon wafer as a substrate;
Depositing a sacrificial layer of zinc oxide based material on the substrate by a sputtering method;
Forming an element or a pattern on the sacrificial layer; And
And peeling the device or the pattern by dry vapor etching the sacrificial layer.
A method of stripping a device or a pattern using hexafluoroacethylacetone as an etchant for the dry gas phase etching.
상기 희생층은 기판온도 200℃이하에서 증착되거나, 7mtorr 이상의 공정압력 및 기판온도 300℃이하에서 증착되는 것을 특징으로 하는 소자 또는 패턴의 박리방법.
The method of claim 1,
The sacrificial layer is deposited at a substrate temperature of 200 ° C. or lower, or at a process pressure of 7 mtorr or higher and a substrate temperature of 300 ° C. or lower.
상기 건식 기상 식각의 공정온도는 250~400℃인 것을 특징으로 하는 소자 또는 패턴의 박리방법.
6. The method according to claim 1 or 5,
Process temperature of the dry vapor phase etching method of the device or pattern, characterized in that 250 ~ 400 ℃.
상기 소자 또는 패턴 형성 단계 이후, 상기 소자 또는 패턴이 식각되는 것을 방지하기 위하여 상기 소자 또는 패턴 상에 보호층 형성하는 단계를 더 포함하는 것을 특징으로 하는 소자 또는 패턴의 박리방법.
The method of claim 1,
After the forming of the device or pattern, further comprising forming a protective layer on the device or pattern to prevent the device or pattern from being etched.
상기 보호층 형성 단계:는
상기 소자 또는 패턴 상에 포토레지스트층을 형성하는 단계; 및
상기 포토레지스트층을 노광하는 단계;를 포함하는 것을 특징으로 하는 소자 또는 패턴의 박리방법.The method of claim 8,
The protective layer forming step:
Forming a photoresist layer on the device or pattern; And
Exposing the photoresist layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100029091A KR101168685B1 (en) | 2010-03-31 | 2010-03-31 | The methode of desquamation for device or pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100029091A KR101168685B1 (en) | 2010-03-31 | 2010-03-31 | The methode of desquamation for device or pattern |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110109388A KR20110109388A (en) | 2011-10-06 |
| KR101168685B1 true KR101168685B1 (en) | 2012-07-30 |
Family
ID=45026625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100029091A KR101168685B1 (en) | 2010-03-31 | 2010-03-31 | The methode of desquamation for device or pattern |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101168685B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9257679B2 (en) | 2013-03-26 | 2016-02-09 | Samsung Display Co., Ltd. | Manufacturing method for flexible display device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130129008A (en) | 2012-05-18 | 2013-11-27 | 삼성디스플레이 주식회사 | Display device and fabrication method thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008288374A (en) * | 2007-05-17 | 2008-11-27 | Seiko Epson Corp | Electronic component, manufacturing method thereof, and electronic instrument having the same |
| JP2009253022A (en) * | 2008-04-07 | 2009-10-29 | Sony Corp | Method of manufacturing semiconductor device |
-
2010
- 2010-03-31 KR KR1020100029091A patent/KR101168685B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008288374A (en) * | 2007-05-17 | 2008-11-27 | Seiko Epson Corp | Electronic component, manufacturing method thereof, and electronic instrument having the same |
| JP2009253022A (en) * | 2008-04-07 | 2009-10-29 | Sony Corp | Method of manufacturing semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9257679B2 (en) | 2013-03-26 | 2016-02-09 | Samsung Display Co., Ltd. | Manufacturing method for flexible display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110109388A (en) | 2011-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103646855B (en) | The manufacture method of graphene device | |
| JP2011520242A5 (en) | ||
| JP2008042067A5 (en) | ||
| CN103606514B (en) | Based on the chemical corrosion transfer method of GaN substrate CVD extending and growing graphene | |
| CN109103072B (en) | Transfer method of large-area single-layer and few-layer molybdenum disulfide film | |
| WO2008069057A2 (en) | Etching amorphous semiconductor oxides with alkaline etchant solution | |
| JP2009253268A (en) | Substrate structure and method of forming the same | |
| TWI818439B (en) | A method for the manufacture of an improved graphene substrate and applications therefor | |
| Chaitoglou et al. | Effect of a balanced concentration of hydrogen on graphene CVD growth | |
| TWI655327B (en) | Method of manufacturing a partially freestanding two-dimensional crystal film and device comprising such a film | |
| TW201021124A (en) | Passivation of etched semiconductor structures | |
| CN108281357A (en) | Based on Al2O3Method for preparing two-dimensional material field effect transistor by dielectric gate substrate | |
| KR101168685B1 (en) | The methode of desquamation for device or pattern | |
| US9660185B2 (en) | Pattern fortification for HDD bit patterned media pattern transfer | |
| WO2019104728A1 (en) | Method for transferring graphene assisted by sacrificial support layer, and graphene | |
| KR102024463B1 (en) | Large area transfer method of transition metal dichalcogenides | |
| KR101090398B1 (en) | METHOD FOR FORMING ZnO NANOWIRES PATTERNED SELECTIVELY ON SUBSTRATE VIA WET ETCHING | |
| CN109824032A (en) | The transfer method of wafer level graphene film | |
| WO2017096626A1 (en) | Method for forming gate dielectric on graphene surface and producing transistor | |
| CN113066905A (en) | Method for preparing indium selenide photoelectric detector by photoetching technology | |
| US6806202B2 (en) | Method of removing silicon oxide from a surface of a substrate | |
| JP2006228963A (en) | Method of manufacturing semiconductor wafer | |
| JP2001023931A (en) | Method for selectively forming copper coating film | |
| KR102564206B1 (en) | Manufacturing mathod of flexible metal film using surface energy control layer | |
| JP5568758B2 (en) | Stripping method and device for aluminum oxide thin film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150513 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160615 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170207 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |