KR101161811B1 - Burn-in test apparatus for the transmission of high speed signal and burn-in board therefor and method for the transmission of high speed signal - Google Patents

Burn-in test apparatus for the transmission of high speed signal and burn-in board therefor and method for the transmission of high speed signal Download PDF

Info

Publication number
KR101161811B1
KR101161811B1 KR1020100079217A KR20100079217A KR101161811B1 KR 101161811 B1 KR101161811 B1 KR 101161811B1 KR 1020100079217 A KR1020100079217 A KR 1020100079217A KR 20100079217 A KR20100079217 A KR 20100079217A KR 101161811 B1 KR101161811 B1 KR 101161811B1
Authority
KR
South Korea
Prior art keywords
signal pattern
burn
serial
parallel
signal
Prior art date
Application number
KR1020100079217A
Other languages
Korean (ko)
Other versions
KR20120021782A (en
Inventor
이용근
박병옥
이강수
유권종
Original Assignee
서울과학기술대학교 산학협력단
(주)아테코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울과학기술대학교 산학협력단, (주)아테코 filed Critical 서울과학기술대학교 산학협력단
Priority to KR1020100079217A priority Critical patent/KR101161811B1/en
Publication of KR20120021782A publication Critical patent/KR20120021782A/en
Application granted granted Critical
Publication of KR101161811B1 publication Critical patent/KR101161811B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 고속 신호 전송용 번인 테스트 장치 및 그를 위한 번인보드에 관한 것으로, 번인보드 내에서 직렬화 및 병렬화를 통해 구간별로 상이한 전송속도로 신호 패턴을 전달하여 최종적으로 칩(DUT)에 고속 신호 패턴을 전달함으로써, 고속으로 동작하는 칩에 대한 고속 번인 테스트를 수행하기 위한, 고속 신호 전송용 번인 테스트 장치와 그를 위한 번인보드 및 번인보드의 고속 신호 전송 방법을 제공하고자 한다.
이를 위하여, 본 발명은 번인 테스트 장치로서, 칩에 전달되는 직렬 신호 패턴을 고려하여 번인 테스트용 병렬 신호 패턴을 생성하기 위한 신호 패턴 생성부; 상기 신호 패턴 생성부로부터 전달된 병렬 신호 패턴의 전압 레벨을 조정하기 위한 드라이버; 및 상기 드라이버로부터 전달된 병렬 신호 패턴을 구간별로 전송속도를 상이하게 전달하기 위한 직렬화를 통해 출력된 직렬 신호 패턴을 고속으로 상기 칩에 전송하기 위한 번인보드;를 포함한다.The present invention relates to a burn-in test apparatus for high-speed signal transmission and a burn-in board for the same, and transmits a signal pattern at a different transmission rate for each section through serialization and parallelization in the burn-in board, thereby finally delivering a high-speed signal pattern to a chip (DUT). The present invention provides a burn-in test apparatus for high-speed signal transmission and a burn-in board and a high-speed signal transmission method for the burn-in board for performing a fast burn-in test on a chip operating at high speed.
To this end, the present invention provides a burn-in test apparatus, comprising: a signal pattern generator for generating a parallel signal pattern for burn-in test in consideration of a serial signal pattern transferred to a chip; A driver for adjusting the voltage level of the parallel signal pattern transferred from the signal pattern generator; And a burn-in board for transmitting the serial signal pattern outputted through serialization to transfer the parallel signal pattern transmitted from the driver differently for each section to the chip at high speed.

Figure R1020100079217
Figure R1020100079217

Description

고속 신호 전송용 번인 테스트 장치와 그를 위한 번인보드 및 번인보드의 고속 신호 전송 방법{BURN-IN TEST APPARATUS FOR THE TRANSMISSION OF HIGH SPEED SIGNAL AND BURN-IN BOARD THEREFOR AND METHOD FOR THE TRANSMISSION OF HIGH SPEED SIGNAL}BURN-IN TEST APPARATUS FOR THE TRANSMISSION OF HIGH SPEED SIGNAL AND BURN-IN BOARD THEREFOR AND METHOD FOR THE TRANSMISSION OF HIGH SPEED SIGNAL}

본 발명은 고속 신호 전송용 번인 테스트 장치와 그를 위한 번인보드 및 번인보드의 고속 신호 전송 방법에 관한 것으로, 더욱 상세하게는, 번인보드 내에서 직렬화 및 병렬화를 통해 구간별로 상이한 전송속도로 신호 패턴을 전달하여 최종적으로 칩(DUT)에 고속 신호 패턴을 전달함으로써, 고속 신호 전송용 번인 테스트 장치와 그를 위한 번인보드 및 번인보드의 고속 신호 전송 방법에 관한 것이다.
The present invention relates to a burn-in test apparatus for a high-speed signal transmission and a high-speed signal transmission method of the burn-in board and burn-in board for it, and more particularly, through the serialization and parallelization within the burn-in board The present invention relates to a burn-in test apparatus for high-speed signal transmission and a burn-in board and a high-speed signal transmission method for the burn-in board for delivering the high speed signal pattern to the chip (DUT).

반도체 제조공정은 웨이퍼를 가공하는 전공정(Fabrication: FAB)과, 웨이퍼상의 칩(chip)을 개개로 잘라서 완성품으로 조립하고 완성된 제품이 제대로 동작하는지를 검사하는 후공정(packaging/test)으로 구분된다. 구체적으로, 전공정은 웨이퍼라 일컫는 실리콘 산화물 박막에 여러 공정[확산(diffusion), 감광(photo), 식각(etching), 이온주입(ion implantation) 및 박막형성(thin film) 등]을 통해 제조하고자 하는 회로소자를 실장하는 공정이다. 후공정은 전공정을 통해 제조된 웨이퍼상의 개별소자별로 특정 테스트(probe/test)를 한 뒤 소자단위로 절삭(sawing)하여 조립[배선(bonding), 성형(molding) 등]한 후, 완성된 개별소자에 대한 최종 출하 검사(burn-in test 및 final test)를 하는 공정이다.The semiconductor manufacturing process is divided into a fabrication process (FAB) for processing wafers and a post-processing (testing / testing) for cutting chips on the wafer individually, assembling them into finished products and checking whether the finished product works properly. . Specifically, the entire process is to be manufactured by various processes (diffusion, photo, etching, ion implantation, thin film, etc.) on a silicon oxide thin film called a wafer. It is a process of mounting a circuit element. The post-process is completed after a specific test (probe / test) for each individual device on the wafer manufactured through the previous process, sawing and assembling each device (bonding, molding, etc.) It is a process to perform burn-in test and final test for individual devices.

특히, 후공정에서 번인 테스트(burn-in test)는 칩의 수명 및 신뢰성과 관련하여 일정시간 동안 고온과 고압을 인가하여 제품을 동작시켜 조기불량을 발견하여 조치하기 위한 과정으로서, 퍼니스(furnace)를 이용하여 상온에서 125℃까지 올려 칩의 동작에 대한 테스트를 수행한다. 이때, 번인 타임은 용도에 따라 다르게 설정될 수 있다. 이러한 번인 테스트용 반도체 장비는 1세대 MBT(Memory Burn-in Test), 2세대 MBT, 3세대 MBT로 구별된다. 이때, 1세대 MBT는 번인 결과의 모니터링이 가능한 모니터링 번인 테스트 장비이며, 2세대 MBT는 1세대보다 처리속도가 빠르며 신호 관리능력까지 갖춘 번인 테스트 장비이며, 3세대 MBT는 상기 1세대와 2세대의 기능을 갖추며 디바이스 자체의 특성까지도 테스트할 수 있는 번인 테스트 장비이다. 이때, 3세대 MBT를 통상적으로 TDBI(Test During Burn-In)라 한다.In particular, the burn-in test in the post process is a process for detecting and dealing with premature failure by applying a high temperature and a high pressure for a predetermined time in relation to the life and reliability of the chip. Using to raise the temperature up to 125 ℃ to perform the test for the operation of the chip. In this case, the burn-in time may be set differently according to the use. Such burn-in test semiconductor equipment is classified into first generation memory burn-in test (MBT), second generation MBT, and third generation MBT. At this time, the first generation MBT is a monitoring burn-in test equipment capable of monitoring the burn-in result, the second generation MBT is a burn-in test equipment with faster processing speed and signal management capability than the first generation, and the third generation MBT is the first generation and second generation Burn-in test equipment that is functional and can test the characteristics of the device itself. In this case, the third generation MBT is commonly referred to as TDBI (Test During Burn-In).

도 1은 종래의 번인 테스트 장치에 대한 구성도이다. 1 is a block diagram of a conventional burn-in test apparatus.

도 1과 같이, 종래의 번인 테스트 장치는 TDBI로서, 번인 테스트용 테스트 패턴을 발생시키는 신호 패턴 생성부(pattern generator, 110), 신호 패턴 생성부(110)로부터 칩(150)을 테스트하기 위한 신호를 전달받아 커넥터(connector, 130)를 통해 각각의 칩(150)으로 전달하고 커넥터(130)를 통해 칩(150)의 출력결과에 대한 신호를 전달받아 통과(pass) 또는 불량(fail)을 판정하는 드라이버(driver, 120), 번인 테스트용 칩(150)이 배치되는 번인보드(Burn In Board: BIB, 140)로 구성된다. 일반적으로, 번인 테스트 장치는 125℃의 고온 환경에서 칩의 동작에 대한 테스트를 수행하기 위해, 칩이 실장된 번인보드(140)를 퍼니스(furnace)에서 테스트를 수행한다.As shown in FIG. 1, the conventional burn-in test apparatus is a TDBI, and includes a signal pattern generator 110 generating a test pattern for burn-in test and a signal for testing the chip 150 from the signal pattern generator 110. Receives the signal transmitted to each chip 150 through the connector (connector, 130) and receives a signal for the output result of the chip 150 through the connector 130 to determine the pass (pass) or failure (fail) It consists of a driver (driver, 120), burn-in board (Burn In Board: BIB, 140) on which the burn-in test chip 150 is disposed. In general, the burn-in test apparatus tests the burn-in board 140 on which the chip is mounted in a furnace to test the operation of the chip in a high temperature environment of 125 ° C.

이러한 번인 테스트 장치는 대부분 수십 ㎒의 검사속도로 제작되어 있기 때문에, 수백 ㎒의 고속 동작 환경이 요구되는 칩(예를 들어, DDR2, DDR3 등)에 대해 효율적인 번인 테스트 과정을 수행하기 어렵다.Since these burn-in test apparatuses are mostly manufactured at inspection speeds of several tens of MHz, it is difficult to perform efficient burn-in test procedures for chips (eg, DDR2, DDR3, etc.) requiring high-speed operating environment of several hundred MHz.

이는 종래의 번인 테스트 장치에서 번인 테스트용 신호 패턴이 수십 ㎒의 검사속도로 한정될 때 번인 테스트를 수행할 수 있는 상태의 신호 패턴을 제공할 수 있음을 의미한다. 즉, 종래의 번인 테스트 장치는 번인 테스트용 신호 패턴을 수백 ㎒의 검사속도로 설정할 때 신호 패턴이 번인 테스트를 수행할 수 없는 상태로 나타나기 때문에 번인 테스트 자체를 수행할 수 없다.This means that in the conventional burn-in test apparatus, when the burn-in test signal pattern is limited to the inspection speed of several tens of MHz, it is possible to provide a signal pattern in a state capable of performing the burn-in test. That is, the conventional burn-in test apparatus cannot perform the burn-in test itself because the signal pattern appears to be unable to perform the burn-in test when the burn-in test signal pattern is set at an inspection speed of several hundred MHz.

상기와 같은 이유로, 고속 동작 환경이 요구되는 칩의 경우에도 종래의 테스트 장치를 이용하여 번인 테스트를 수행할 때 수십 ㎒의 검사속도로 신호 패턴을 제공해야 하므로, 이는 실제적으로 요구되는 검사속도(즉, 수백 ㎒)에 크게 미치지 못하여 테스트의 신뢰성을 떨어트릴 뿐만 아니라 고온상태에서 실제 동작상태를 검사하는 번인 테스트라기보다 단지 전압을 오픈(open) 또는 쇼트(short)시키는 정도의 성능 테스트라는 의미밖에 없다.For the above reasons, even in the case of a chip requiring a high speed operating environment, when performing a burn-in test using a conventional test apparatus, a signal pattern must be provided at an inspection speed of several tens of MHz. It is not only a test that checks the actual operating state at high temperature, but also a performance test that only opens or shorts the voltage. .

전술한 바와 같이, 종래의 번인 테스트 장치는 고속 동작 환경이 요구되는 칩에 대한 번인 테스트를 수행하기 어려운데, 이는 신호 경로상에 존재하는 전송 지연(propagation delay)과 로드(load)에 병렬로 걸려있는 캐피시터(capacitor)의 충전으로 인해 원하는 시간에 원하는 형태로의 고속 동작 환경용 신호 패턴을 생성할 수 없기 때문이다.As described above, the conventional burn-in test apparatus is difficult to perform burn-in tests on chips requiring a high speed operating environment, which is paralleled to the propagation delay and the load existing on the signal path. This is because, due to the charging of the capacitor, it is not possible to generate a signal pattern for a high speed operating environment in a desired shape at a desired time.

일반적으로, 번인보드에서 고속 신호 패턴이 전달되는 경우에는, 드라이버와 연결되는 전단에 위치하는 칩의 경우에 고속 신호 패턴이 전송지연 없이 전달될 수 있으나, 후단에 위치하는 칩의 경우에 고속 신호 패턴이 거리에 따른 전송지연에 의해 고속 신호 패턴이 그대로 전달되기 어렵다. 이는 번인보드 내 모든 칩에 대해 고속으로 신호 패턴을 전송하기 어렵다는 점을 나타낸다.In general, when a high speed signal pattern is transmitted from a burn-in board, a high speed signal pattern may be transmitted without a transmission delay in the case of a chip located at the front end connected to the driver, but a high speed signal pattern may be transmitted in the case of a chip located at the rear end. Due to the transmission delay along this distance, the high speed signal pattern is difficult to be transmitted as it is. This indicates that it is difficult to transmit signal patterns at high speed for all chips in the burn-in board.

따라서, 고속으로 동작하는 칩에 대한 번인 테스트를 수행하기 위해서는, 번인 테스트 장치 내(특히, 번인보드)의 전송 지연을 줄여 원하는 시간에 원하는 형태의 신호 패턴을 제공할 필요가 있으며, 전송속도에 따른 전송지연 특성을 고려하여 번인보드를 설계할 필요가 있다.
Therefore, in order to perform burn-in test on a chip operating at a high speed, it is necessary to provide a desired signal pattern at a desired time by reducing the transmission delay in the burn-in test apparatus (especially, burn-in board). It is necessary to design the burn-in board in consideration of the transmission delay characteristics.

따라서 상기와 같은 종래 기술은 번인보드 내에서 거리에 따른 전송지연으로 인해 모든 칩에 대해 고속 신호 패턴을 전송하기 어렵다는 문제점이 있으며, 이러한 문제점을 해결하고자 하는 것이 본 발명의 과제이다.Therefore, the prior art as described above has a problem that it is difficult to transmit a high-speed signal pattern for all chips due to the transmission delay according to the distance in the burn-in board, it is a problem of the present invention to solve this problem.

따라서 본 발명은 번인보드 내에서 직렬화 및 병렬화를 통해 구간별로 상이한 전송속도로 신호 패턴을 전달하여 최종적으로 칩(DUT)에 고속 신호 패턴을 전달함으로써, 고속으로 동작하는 칩에 대한 고속 번인 테스트를 수행하기 위한, 고속 신호 전송용 번인 테스트 장치와 그를 위한 번인보드 및 번인보드의 고속 신호 전송 방법을 제공하는데 그 목적이 있다.Therefore, the present invention transmits a signal pattern at different transmission rates for each section through serialization and parallelization within a burn-in board, and finally delivers a high speed signal pattern to a chip (DUT), thereby performing a fast burn-in test for a chip operating at high speed. It is an object of the present invention to provide a burn-in test apparatus for high-speed signal transmission and a high-speed signal transmission method of a burn-in board and a burn-in board therefor.

본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
The objects of the present invention are not limited to the above-mentioned objects, and other objects and advantages of the present invention which are not mentioned can be understood by the following description, and will be more clearly understood by the embodiments of the present invention. Also, it will be readily appreciated that the objects and advantages of the present invention may be realized by the means and combinations thereof indicated in the claims.

상기 목적을 달성하기 위하여, 본 발명은 번인 테스트 장치로서, 칩에 전달되는 직렬 신호 패턴을 고려하여 번인 테스트용 병렬 신호 패턴을 생성하기 위한 신호 패턴 생성부; 상기 신호 패턴 생성부로부터 전달된 병렬 신호 패턴의 전압 레벨을 조정하기 위한 드라이버; 및 상기 드라이버로부터 전달된 병렬 신호 패턴을 구간별로 전송속도를 상이하게 전달하기 위한 직렬화를 통해 출력된 직렬 신호 패턴을 고속으로 상기 칩에 전송하기 위한 번인보드;를 포함한다.In order to achieve the above object, the present invention provides a burn-in test apparatus, comprising: a signal pattern generator for generating a parallel signal pattern for the burn-in test in consideration of the serial signal pattern transmitted to the chip; A driver for adjusting the voltage level of the parallel signal pattern transferred from the signal pattern generator; And a burn-in board for transmitting the serial signal pattern outputted through serialization to transfer the parallel signal pattern transmitted from the driver differently for each section to the chip at high speed.

상기 드라이버는, 상기 신호 패턴 생성부로부터 전달된 병렬 신호 패턴에 대한 직렬화를 통해 출력된 직렬 신호 패턴을 상기 번인보드로 전달하는 것을 특징으로 하며, 상기 번인보드는, 상기 드라이버로부터 전달된 직렬 신호 패턴에 대한 병렬화를 통해 상기 칩의 인접 구간까지 병렬 신호 패턴으로 전송한 후 직렬화를 수행하여, 상기 칩에 이르는 구간에서 직렬 신호 패턴으로 전송하는 것을 특징으로 한다.The driver may transmit the serial signal pattern output through serialization of the parallel signal pattern transmitted from the signal pattern generator to the burn-in board, and the burn-in board may transmit the serial signal pattern transmitted from the driver. Through parallelization to transmit the parallel signal pattern to the adjacent section of the chip and then serialization is performed, characterized in that the transmission to the serial signal pattern in the section leading to the chip.

상기 드라이버는, 상기 신호 패턴 생성부로부터 전달된 병렬 신호 패턴에 대한 직렬화를 수행하기 위한 제1 직렬처리부를 포함하는 것을 특징으로 한다.The driver may include a first serial processor for performing serialization on the parallel signal pattern transmitted from the signal pattern generator.

상기 번인보드는, 상기 드라이버로부터 전달된 직렬 신호 패턴에 대한 병렬화를 수행하여 저속으로 병렬 신호 패턴을 출력하기 위한 병렬처리부; 및 상기 병렬처리부로부터 전달된 병렬 신호 패턴에 대한 직렬화를 수행하여 칩에 고속으로 직렬 신호 패턴을 출력하기 위한 제2 직렬처리부;를 포함한다.The burn-in board may include a parallel processor configured to output a parallel signal pattern at a low speed by performing parallelism on the serial signal pattern transmitted from the driver; And a second serial processor configured to perform serialization on the parallel signal pattern transmitted from the parallel processor to output a serial signal pattern at a high speed to the chip.

상기 제1 및 제2 직렬처리부는, 병렬 신호 패턴에 대해 병렬 채널의 전송속도 및 개수에 따라 처리된 전송속도로 직렬 신호 패턴을 출력하는 것을 특징으로 한다.The first and second serial processing units may output serial signal patterns with respect to the parallel signal patterns at the transmission rates processed according to the transmission rates and the number of parallel channels.

상기 병렬처리부는, 상기 번인보드에서 거리에 따른 전송지연의 영향이 없는 전송속도로 병렬 신호 패턴을 출력하는 것을 특징으로 한다.The parallel processing unit may output a parallel signal pattern at a transmission speed without the influence of a transmission delay according to a distance on the burn-in board.

상기 번인보드는, 상기 제2 직렬처리부로부터 전달된 직렬 신호 패턴을 다수의 칩에 전달하기 위한 복수의 신호 분배부를 더 포함한다.The burn-in board further includes a plurality of signal distribution units for transferring the serial signal pattern transmitted from the second serial processor to a plurality of chips.

한편, 본 발명은 번인 테스트 장치로서, 번인 테스트용 병렬 신호 패턴을 생성하기 위한 신호 패턴 생성부; 상기 신호 패턴 생성부로부터 전달된 병렬 신호 패턴에 대한 직렬화를 통해 직렬 신호 패턴을 출력하기 위한 드라이버; 및 번인보드;를 포함하며, 상기 번인보드는, 다수의 칩에 인접하여 배치하고 상기 드라이버와의 거리에 따라 상기 드라이버로부터 전달된 직렬 신호 패턴의 전송속도를 조정하여 직렬 신호 패턴을 상기 다수의 칩에 전달하기 위한 복수의 신호 분배부;를 포함한다.On the other hand, the present invention is a burn-in test apparatus, the signal pattern generating unit for generating a parallel signal pattern for the burn-in test; A driver for outputting a serial signal pattern through serialization of the parallel signal pattern transferred from the signal pattern generator; And a burn-in board, wherein the burn-in board is disposed adjacent to the plurality of chips and adjusts the transmission rate of the serial signal pattern transmitted from the driver according to the distance from the driver to convert the serial signal pattern into the plurality of chips. It includes; a plurality of signal distribution for transmitting to.

또한, 본 발명은 번인보드로서, 외부로부터 전달된 직렬 신호 패턴에 대한 병렬화를 수행하여 저속으로 병렬 신호 패턴을 출력하기 위한 병렬처리부; 및 상기 병렬처리부로부터 전달된 병렬 신호 패턴에 대한 직렬화를 수행하여 상기 칩으로 고속으로 직렬 신호 패턴을 출력하기 위한 직렬처리부;를 포함한다.The present invention also provides a burn-in board, comprising: a parallel processor for outputting parallel signal patterns at a low speed by performing parallelization on a serial signal pattern transmitted from the outside; And a serial processor for performing serialization on the parallel signal pattern transmitted from the parallel processor to output the serial signal pattern to the chip at high speed.

상기 번인보드는, 상기 직렬처리부로부터 전달된 직렬 신호 패턴을 다수의 칩에 전달하기 위한 복수의 신호 분배부를 더 포함한다.The burn-in board further includes a plurality of signal distribution units for transferring the serial signal pattern transmitted from the serial processor to a plurality of chips.

아울러, 본 발명은 번인보드의 신호 전송 방법으로서, 외부로부터 전달된 직렬 신호 패턴에 대한 병렬화를 수행하여 저속으로 병렬 신호 패턴을 출력하는 병렬화 단계; 및 상기 병렬 신호 패턴에 대한 직렬화를 수행하여 칩에 고속으로 직렬 신호 패턴을 출력하는 직렬화 단계;를 포함한다.
In addition, the present invention provides a signal transmission method of the burn-in board, performing a parallelization on the serial signal pattern transmitted from the outside to output a parallel signal pattern at a low speed; And a serialization step of outputting a serial signal pattern at a high speed to the chip by performing serialization on the parallel signal pattern.

상기한 바와 같이, 본 발명은 번인 테스트용 신호 패턴을 고속으로 칩에 전달함으로써 고속 번인 테스트를 수행할 수 있는 효과가 있다.As described above, the present invention has an effect of performing a fast burn-in test by transferring a signal pattern for burn-in test to a chip at high speed.

또한, 본 발명은 전송속도에 따른 전송지연 특성을 고려하여 번인보드를 설계함으로써, 번인보드 내 칩의 위치에 상관없이 고속으로 번인 테스트를 수행할 수 있는 효과가 있다.In addition, the present invention by designing the burn-in board in consideration of the transmission delay characteristics according to the transmission speed, there is an effect that can perform a burn-in test at a high speed regardless of the position of the chip in the burn-in board.

또한, 본 발명은 드라이버와 번인보드 사이에 직렬 채널을 통해 신호 패턴을 전달함으로써 상호 연결을 위한 커넥터의 개수를 줄일 수 있는 효과가 있다.
In addition, the present invention has the effect of reducing the number of connectors for interconnection by transferring a signal pattern through the serial channel between the driver and the burn-in board.

도 1은 종래의 번인 테스트 장치에 대한 구성도,
도 2는 본 발명의 일실시예에 따른 고속 신호 전송용 번인 테스트 장치에 대한 구성도,
도 3은 본 발명의 다른 실시예에 따른 고속 신호 전송용 번인 테스트 장치에 대한 구성도,
도 4는 본 발명에 따른 차동 신호의 싱글 엔드 전송 방법에 대한 설명도이다.1 is a block diagram of a conventional burn-in test apparatus,
2 is a block diagram of a burn-in test apparatus for high-speed signal transmission according to an embodiment of the present invention;
3 is a block diagram of a burn-in test apparatus for high-speed signal transmission according to another embodiment of the present invention;
4 is an explanatory diagram for a single-end transmission method of a differential signal according to the present invention.

상술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되어 있는 상세한 설명을 통하여 보다 명확해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다.
The above objects, features, and advantages will become more apparent from the detailed description given hereinafter with reference to the accompanying drawings, and accordingly, those skilled in the art to which the present invention pertains may share the technical idea of the present invention. It will be easy to implement. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 일실시예에 따른 고속 신호 전송용 번인 테스트 장치에 대한 구성도이다.2 is a block diagram of a burn-in test apparatus for high-speed signal transmission according to an embodiment of the present invention.

도 2에 도시된 바와 같이, 본 발명의 일실시예에 따른 고속 신호 전송용 번인 테스트 장치(이하 "번인 테스트 장치"라 함, 200)는, 신호 패턴 생성부(pattern generator, 210), 드라이버(driver, 220), 번인보드(burn in board, 230)를 포함하며, 드라이버(220)는 제1 직렬처리부(serializer, 221)를 포함하고, 번인보드(230)는 병렬처리부(deserializer, 231), 제2 직렬처리부(232), 칩(Device Under Test: DUT, 233)을 포함한다.As shown in FIG. 2, a burn-in test apparatus for fast signal transmission according to an embodiment of the present invention (hereinafter referred to as a "burn-in test apparatus" 200) may include a signal pattern generator 210 and a driver ( driver, 220), burn in board (burn in board) 230, the driver 220 includes a first serial processor (221), burn-in board 230, the parallel processor (deserializer, 231), The second serial processor 232 and a chip (Device Under Test: DUT) 233 are included.

여기서, 번인 테스트 장치(200)는 번인 테스트를 수행하기 위해 해당 칩(233)으로 데이터(data), 어드레스(address) 및 컨트롤(control)을 위한 신호 패턴을 전송한다. 이때, 번인 테스트 장치(200)는 고속으로 번인 테스트를 수행할 때, 데이터 및 어드레스를 위한 신호 패턴을 칩(233)으로 고속 전송해야 하며, 컨트롤을 위한 신호 패턴에 있어서는 칩(233)으로 저속 전송해도 상관없다.Here, the burn-in test apparatus 200 transmits a signal pattern for data, an address, and a control to the corresponding chip 233 to perform the burn-in test. At this time, when performing the burn-in test at a high speed, the burn-in test apparatus 200 should transmit a signal pattern for data and an address to the chip 233 at high speed, and a low-speed transmission to the chip 233 in a signal pattern for control. It does not matter.

그런데, 번인보드(230)에서는 저속 신호 패턴이 전달되는 경우에 거리에 따른 전송 지연에 의한 영향을 거의 받지 않으나, 고속 신호 패턴이 전달되는 경우에 거리에 따른 전송지연에 의한 영향으로 고속 번인 테스트를 수행할 수 없다.By the way, the burn-in board 230 is hardly affected by the transmission delay according to the distance when the low-speed signal pattern is transmitted, but the fast burn-in test due to the transmission delay by the distance when the high-speed signal pattern is transmitted It cannot be done.

이에 따라, 번인 테스터 장치(200)는 도 2와 같이 도시하여 데이터 또는 어드레스를 위한 신호 패턴을 병렬처리부(231)와 제2 직렬처리부(232)를 통해 전송한다. 다만, 번인 테스터 장치(200)는 컨트롤을 위한 신호 패턴을 전송하기 위해 제2 직렬처리부(232) 없이 병렬처리부(231)를 통해 직접 칩(233)으로 전송할 수도 있다.Accordingly, the burn-in tester apparatus 200 transmits a signal pattern for data or an address through the parallel processor 231 and the second serial processor 232 as illustrated in FIG. 2. However, the burn-in tester apparatus 200 may directly transmit the chip pattern 233 through the parallel processor 231 without the second serial processor 232 to transmit a signal pattern for control.

구체적으로, 번인 테스트 장치(200)는 직렬화(serialization)/병렬화(deserialization) 변환을 통해 신호 패턴 생성부(210)로부터 칩(233)에 이르는 구간(즉, 제1 직렬 처리 구간, 병렬 처리 구간, 제2 직렬 처리 구간)별 신호 전송 속도를 상이하게 설정함으로써, 고속으로 신호 패턴을 전송하여 해당 칩에 대한 번인 테스트를 수행할 수 있는 환경을 구현한다.Specifically, the burn-in test apparatus 200 may include a section from the signal pattern generator 210 to the chip 233 through serialization / deserialization conversion (ie, a first serial processing section, a parallel processing section, By setting a different signal transmission rate for each second serial processing section, a signal pattern can be transmitted at a high speed to implement an environment in which a burn-in test can be performed for a corresponding chip.

먼저, 제1 직렬 처리 구간은 드라이버(220)의 제1 직렬처리부(221)와 번인보드(230)의 병렬처리부(231)에 이르는 직렬 구간을 나타내며, 신호 패턴 생성부(210)로부터 전달된 저속 병렬 신호 패턴이 고속 직렬 신호 패턴으로 변환되어 전송되는 구간이다. 즉, 제1 직렬 처리 구간에서는 드라이버(220)와 번인보드(230) 사이에서 병렬 채널 대신에 직렬 채널을 통해 신호 패턴이 전송됨으로써, 드라이버(220)와 번인보드(230) 간 연결에 있어 제한적인 인터페이스 환경이 개선된다.First, the first serial processing section represents a serial section from the first serial processing unit 221 of the driver 220 to the parallel processing unit 231 of the burn-in board 230, and the low speed transmitted from the signal pattern generation unit 210. The parallel signal pattern is converted into a high speed serial signal pattern and transmitted. That is, in the first serial processing section, a signal pattern is transmitted between the driver 220 and the burn-in board 230 through the serial channel instead of the parallel channel, thereby limiting the connection between the driver 220 and the burn-in board 230. The interface environment is improved.

다음으로, 병렬 처리 구간은 번인보드(230)에서 병렬처리부(231)와 제2 직렬처리부(232)에 이르는 병렬 구간을 나타내며, 제1 직렬처리부(221)로부터 전달된 고속 직렬 신호 패턴이 저속 병렬 신호 패턴으로 변환되어 전송되는 구간이다. Next, the parallel processing section represents a parallel section from the burn-in board 230 to the parallel processing unit 231 and the second serial processing unit 232, and the high speed serial signal pattern transmitted from the first serial processing unit 221 is a low speed parallel. This section is converted into signal pattern and transmitted.

이에 따라, 변환된 저속 병렬 신호 패턴은 번인보드(230)내 대부분의 전송 경로를 상대적으로 전송 지연에 의한 영향이 적게 받으면서 경유하므로 제2 직렬처리부(232)까지 신호 패턴의 무결성(integrity)을 유지하면서 전송될 수 있다. 만약, 제1 직렬처리부(221)로부터 전달된 고속 직렬 신호 패턴이 그대로 전달되는 경우에는, 번인보드(230)의 전송 지연에 의한 영향이 많아 신호 패턴의 무결성이 깨져 원하는 신호 패턴을 칩(233)까지 전송할 수 없기 때문에 고속으로 번인 테스트를 수행하기 어렵다. 이는 신호 패턴이 저속으로 전송되는 경우에 전송에 의해 발생되는 지연보다 라이징 타임(rising time)이 길기 때문에 상대적으로 영향이 약하여 무결성이 유지되는 반면, 고속으로 전송되는 경우에 전송 때문에 발생되는 지연보다 라이징 타임이 짧아 상대적으로 영향이 커서 무결성이 깨지기 때문이다.Accordingly, the converted low-speed parallel signal pattern passes through most of the transmission paths in the burn-in board 230 while being less affected by the transmission delay, thereby maintaining the integrity of the signal pattern up to the second serial processor 232. Can be transmitted. If the high speed serial signal pattern transmitted from the first serial processor 221 is transmitted as it is, the burn-in board 230 may have a large influence due to the transmission delay, and thus the integrity of the signal pattern may be broken, so that the desired signal pattern may be chip 233. It is difficult to perform burn-in tests at high speeds because they cannot be transmitted. This is because the rising time is longer than the delay caused by the transmission when the signal pattern is transmitted at a low speed, and thus the integrity is relatively low, so that integrity is maintained. This is because the time is relatively short and the impact is large and the integrity is broken.

다음으로, 제2 직렬 처리 구간은 번인보드(230)에서 제2 직렬처리부(232)와 칩(233)에 이르는 직렬 구간을 나타내며, 병렬처리부(231)로부터 전달된 저속 병렬 신호 패턴이 고속 직렬 신호 패턴으로 변환되어 전송되는 구간이다. 이때, 제2 직렬 처리 구간은 제2 직렬처리부(232)와 칩(233)을 상호 근접 거리에 위치하도록 배치하여 병렬 처리 구간에 비해 매우 짧다. 즉, 변환된 고속 직렬 신호 패턴은 번인보드(230) 내 전송 경로를 따라 전송되더라도 제2 직렬 처리 구간이 짧아 전송 지연에 의해 영향받는 정도가 미흡하여 해당 칩(233)까지 그대로 제공된다.Next, the second serial processing section represents a serial section from the burn-in board 230 to the second serial processing unit 232 and the chip 233, and the low speed parallel signal pattern transmitted from the parallel processing unit 231 is a high speed serial signal. It is a section that is converted into a pattern and transmitted. In this case, the second serial processing section is arranged so that the second serial processing unit 232 and the chip 233 are located in close proximity to each other is very short compared to the parallel processing section. That is, even if the converted high speed serial signal pattern is transmitted along the transmission path in the burn-in board 230, the second serial processing section is short, and thus the degree of being affected by the transmission delay is insufficient.

이하, 번인 테스트 장치(200)의 구성요소에 대해 상세히 설명한다. 여기서는 번인 테스트 장치(200)가 3개의 병렬 채널과 1개의 직렬 채널 간 직렬화 및 병렬화 과정을 이용하여 번인 테스트를 수행하는 경우를 가정하여 설명한다.Hereinafter, the components of the burn-in test apparatus 200 will be described in detail. Herein, it is assumed that the burn-in test apparatus 200 performs the burn-in test using serialization and parallelization processes between three parallel channels and one serial channel.

신호 패턴 생성부(210)는 번인 테스트를 위한 데이터 또는 어드레스에 대한 신호 패턴을 생성한다. 이때, 신호 패턴 생성부(210)는 칩(233)에 최종적으로 전달하려는 직렬 신호 패턴을 고려하여 번인 테스트용 병렬 신호 패턴을 생성하여 반복 출력한다.The signal pattern generator 210 generates a signal pattern for data or an address for a burn-in test. In this case, the signal pattern generator 210 generates a burn-in test parallel signal pattern in consideration of the serial signal pattern to be finally delivered to the chip 233 and repeatedly outputs the same.

구체적으로, 신호 패턴 생성부(210)는 '0' 또는 '1'의 이진 비트로 신호 패턴을 생성하여 고속으로 전송하는데, 각 병렬 채널에 대해 4 비트를 기본 단위로 신호 패턴을 생성하여 출력한다. 이때, 200㎒ 이상의 고속으로 3개 병렬 채널을 통해 신호 패턴을 전송하려는 경우에, 3개 병렬 채널을 통해 출력되는 각각의 신호 패턴(즉, 병렬 신호 패턴)은 '0101', '1010', '1101'이며 70㎒의 전송 속도로 출력된다.In detail, the signal pattern generator 210 generates a signal pattern using binary bits of '0' or '1' and transmits the signal pattern at high speed. The signal pattern generator 210 generates and outputs a signal pattern based on 4 bits for each parallel channel. In this case, when a signal pattern is to be transmitted through three parallel channels at a high speed of 200 MHz or more, each signal pattern (ie, parallel signal pattern) output through the three parallel channels is' 0101 ',' 1010 ',' 1101 'and output at a transmission rate of 70 MHz.

드라이버(220)는 신호 패턴 생성부(210)에 의해 생성된 병렬 신호 패턴의 전압 레벨을 조정한다. 여기서, 드라이버(220)는 제1 직렬처리부(221)를 포함하며, 제1 직렬처리부(221)는 신호 패턴 생성부(210)로부터 생성된 병렬 신호 패턴에 대한 직렬화를 통해 직렬 신호 패턴을 출력한다. The driver 220 adjusts the voltage level of the parallel signal pattern generated by the signal pattern generator 210. Here, the driver 220 includes a first serial processor 221, and the first serial processor 221 outputs a serial signal pattern through serialization of the parallel signal pattern generated from the signal pattern generator 210. .

이때, 제1 직렬처리부(221)는 70㎒의 전송 속도로 전달된 각각의 병렬 신호 패턴(즉, 0101, 1010, 1101)에 대한 직렬화를 통해 210㎒의 전송 속도로 직렬 신호 패턴(즉, 110101010101)을 출력한다. 여기서, 제1 직렬처리부(221)는 각 병렬 채널을 통해 입력되는 병렬 신호 패턴에 대해, 병렬 채널의 전송속도 및 개수에 따라 처리된 전송속도로 직렬 신호 패턴을 출력한다. 도 2에서는 각 병렬 채널의 전송속도가 70㎒이고 그 개수가 3개이므로, 3개의 병렬 채널을 통해 전송속도 70㎒로 동시에 입력되는 병렬 신호 패턴을 동시에 처리하기 위한 직렬 신호 패턴을 적어도 210㎒(즉, 70㎒×3개)로 처리하여 출력한다. In this case, the first serial processor 221 transmits the serial signal pattern (ie, 110101010101 at a transmission rate of 210 MHz) through serialization of each parallel signal pattern (ie, 0101, 1010, and 1101) transmitted at a transmission rate of 70 MHz. ) Here, the first serial processor 221 outputs a serial signal pattern with respect to the parallel signal pattern input through each parallel channel at the transmission rate processed according to the transmission rate and the number of parallel channels. In FIG. 2, since the transmission speed of each parallel channel is 70 MHz and the number is three, the serial signal pattern for simultaneously processing the parallel signal pattern simultaneously inputted at the transmission rate of 70 MHz through the three parallel channels is at least 210 MHz ( That is, it processes at 70 MHz x 3) and outputs it.

구체적으로, 제1 직렬처리부(221)는 각 병렬 신호 패턴에 대해 최하위 비트부터 최상위 비트까지 지그재그로 나열하여 직렬화를 수행한 후 생성된 직렬 신호 패턴을 출력한다. 일례로, 전술한 병렬 신호 패턴을 각각 "A(a1a2a3a4)＝0101", "B(b1b2b3b4)＝1010", "C(c1c2c3c4)＝1101"에 대응시켜 설명하면, "C(c1)-B(b1)-A(a1) A(a2)-B(b2)-C(c2) C(c3)-B(b3)-A(a3) A(a4)-B(b4)-C(c4)"와 같이 최하위 비트부터 직렬화를 수행한 후, 직렬 신호 패턴 "c1b1a1 a2b2c2 c3b3a3 a4b4c4"를 출력한다. 즉, 직렬 신호 패턴 "c1b1a1 a2b2c2 c3b3a3 a4b4c4"는 "110 101 010 101"로 나타난다.Specifically, the first serial processor 221 outputs a serial signal pattern generated after serializing by arranging the least significant bit to the most significant bit for each parallel signal pattern. As an example, the above-described parallel signal pattern may be referred to as "A (a 1 a 2 a 3 a 4 ) = 0101", "B (b 1 b 2 b 3 b 4 ) = 1010", "C (c 1 c 2 c). 3 c 4 ) = 1101, "C (c 1 ) -B (b 1 ) -A (a 1 ) A (a 2 ) -B (b 2 ) -C (c 2 ) C ( c 3 ) -B (b 3 ) -A (a 3 ) A (a 4 ) -B (b 4 ) -C (c 4 ) ", followed by serialization from the least significant bit, followed by the serial signal pattern" c 1 b 1 a 1 a 2 b 2 c 2 c 3 b 3 a 3 a 4 b 4 c 4 " That is, the serial signal pattern "c 1 b 1 a 1 a 2 b 2 c 2 c 3 b 3 a 3 a 4 b 4 c 4 " is represented by "110 101 010 101".

이는 번인보드(230)에 탑재된 칩(233)의 개수가 많을수록 드라이버(220)와 번인보드(230) 간에 필요한 커넥터의 개수가 증가하는 드라이버(220)와 번인보드(230) 간의 제한적인 인터페이스 환경을 개선하기 위함이다. 도 2에 도시된 일실시예의 경우에는 3개의 병렬 채널을 1개의 직렬 채널로 신호 패턴을 전송함으로써 필요한 커넥터의 개수가 1/3 수준으로 줄이는 효과를 나타낸다.This is because a larger number of chips 233 mounted on the burn-in board 230 increases the number of connectors required between the driver 220 and the burn-in board 230, thereby limiting the interface environment between the driver 220 and the burn-in board 230. To improve. In the exemplary embodiment illustrated in FIG. 2, the number of connectors required is reduced to one third by transmitting signal patterns on three parallel channels to one serial channel.

번인보드(230)에는 병렬처리부(231) 및 제2 직렬처리부(232)가 포함되며, 번인 테스트를 위한 다수의 칩(233)이 실장된다.The burn-in board 230 includes a parallel processor 231 and a second serial processor 232, and a plurality of chips 233 for burn-in test are mounted.

병렬처리부(231)는 제1 직렬처리부(221)로부터 전송된 직렬 신호 패턴에 대해 직렬화의 역 과정인 병렬화를 통해 병렬 신호 패턴으로 변환한다. 이때, 병렬처리부(231)는 210㎒의 전송 속도로 전달된 직렬 신호 패턴(즉, 110101010101)에 대한 병렬화를 통해 70㎒의 전송 속도로 각각의 병렬 신호 패턴(즉, 0101, 1010, 1101)을 출력한다. 이처럼, 병렬처리부(231)는 고속 직렬 신호 패턴을 저속 병렬 신호 패턴으로 변환하여 전송한다. 이는 번인보드(230)에서 칩(233)에 이르는 거리가 멀수록 신호 패턴을 고속으로 전송하기 어렵기 때문에, 번인보드(230)에서 전송 제약이 없는 저속으로 신호 패턴을 전송하여 손실 없이 전송하기 위함이다.The parallel processor 231 converts the serial signal pattern transmitted from the first serial processor 221 into a parallel signal pattern through parallelism, which is a reverse process of serialization. At this time, the parallel processing unit 231 transmits each parallel signal pattern (ie, 0101, 1010, 1101) at a transmission rate of 70 MHz through parallelization of the serial signal pattern (ie, 110101010101) transmitted at a transmission rate of 210 MHz. Output As such, the parallel processing unit 231 converts the high speed serial signal pattern into a low speed parallel signal pattern and transmits the same. This is because the farther the distance from the burn-in board 230 to the chip 233 is, the harder it is to transmit the signal pattern at high speed. Therefore, the burn-in board 230 transmits the signal pattern at low speed without transmission restriction and transmits therewith without loss. to be.

이때, 병렬처리부(231)는 직렬화에 기초하여 그 역 과정으로서 병렬화를 수행함에 있어, 직렬 신호 패턴을 각 병렬 채널로 추출 및 배치하여 병렬 신호 패턴을 생성하여 출력한다. 일례로, 직렬 신호 패턴 "c1b1a1 a2b2c2 c3b3a3 a4b4c4"인 경우에, 병렬 신호 패턴 A(a1a2a3a4)는 최상위 비트로부터 3, 4, 9 및 10번째 비트를 추출 및 배치하고, 병렬 신호 패턴 B(b1b2b3b4)는 최상위 비트로부터 2, 5, 8 및 11번째 비트를 추출 및 배치하며, 병렬 신호 패턴 C(c1c2c3c4)는 최상위 비트로부터 1, 6, 7 및 12번째 비트를 추출 및 배치한다.At this time, the parallel processing unit 231 generates and outputs a parallel signal pattern by extracting and arranging a serial signal pattern into each parallel channel in performing parallelization as a reverse process based on serialization. For example, in the case of the serial signal pattern "c 1 b 1 a 1 a 2 b 2 c 2 c 3 b 3 a 3 a 4 b 4 c 4 ", the parallel signal pattern A (a 1 a 2 a 3 a 4 ) Extracts and places the 3rd, 4th, 9th, and 10th bits from the most significant bit, and parallel signal pattern B (b 1 b 2 b 3 b 4 ) extracts and places the 2nd, 5th, 8th, and 11th bits from the most significant bit. The parallel signal pattern C (c 1 c 2 c 3 c 4 ) extracts and places the 1st, 6th, 7th and 12th bits from the most significant bit.

제2 직렬처리부(232)는 제1 직렬처리부(221)와 마찬가지로, 병렬처리부(231)로부터 전달된 병렬 신호 패턴에 대해 직렬화를 통해 직렬 신호 패턴으로 변환한다. 이때, 제2 직렬처리부(232)는 70㎒의 전송 속도로 전달된 각각의 병렬 신호 패턴(즉, 0101, 1010, 1101)에 대한 직렬화를 통해 210㎒의 전송 속도로 직렬 신호 패턴(즉, 110101010101)을 출력한다.Like the first serial processor 221, the second serial processor 232 converts the parallel signal pattern transmitted from the parallel processor 231 into a serial signal pattern through serialization. At this time, the second serial processor 232 transmits the serial signal pattern (ie, 110101010101 at a transmission rate of 210 MHz) through serialization of each parallel signal pattern (ie, 0101, 1010, and 1101) transmitted at a transmission rate of 70 MHz. )

아울러, 제2 직렬처리부(232)는 칩(223)의 근접 거리에 위치하여 직렬 신호 패턴을 칩(223)에 제공한다. 이와 같이 제2 직렬처리부(232)가 칩(223)의 근접 거리에 위치함으로써, 직렬 신호 패턴이 비록 번인보드(230)를 통해 전달되더라도 전송 제약에 영향을 크게 받지 않고 고속으로 직렬 신호 패턴을 칩(223)에 전달할 수 있다. 바람직하게는, 병렬 처리 구간이 제2 직렬 처리 구간에 비해 크면 클수록, 직렬 신호 패턴은 전송 제약에 상관없이 칩(223)으로 전달될 수 있다.In addition, the second serial processor 232 is located at a close distance of the chip 223 to provide a serial signal pattern to the chip 223. As such, since the second serial processor 232 is located at a close distance of the chip 223, even if the serial signal pattern is transmitted through the burn-in board 230, the serial signal pattern may be chipped at high speed without being greatly affected by the transmission constraint. 223 can be passed. Preferably, the larger the parallel processing interval is compared to the second serial processing interval, the serial signal pattern may be transferred to the chip 223 regardless of transmission constraints.

한편, 제1 직렬처리부(221) 및 제2 직렬처리부(232)는 입력측의 경우에 TTL(Transistor Transistor Logic) 방식으로 저속의 병렬 신호 패턴이 입력되고, 출력측의 경우에 LVDS(Low Voltage Differential Signalling) 방식으로 고속의 직렬 신호 패턴이 출력된다. 반면에, 병렬처리부(231)는 입력측의 경우에 LVDS 방식으로 고속의 직렬 신호 패턴이 입력되고, 출력측의 경우에 TTL 방식으로 저속의 병렬 신호 패턴이 입력된다.
On the other hand, the first serial processing unit 221 and the second serial processing unit 232 input a low-speed parallel signal pattern in a TTL (Transistor Transistor Logic) method on the input side, and LVDS (Low Voltage Differential Signaling) on the output side. In this manner, a high speed serial signal pattern is output. On the other hand, the parallel processing unit 231 inputs a high speed serial signal pattern in the LVDS method on the input side and a low speed parallel signal pattern in the TTL method on the output side.

도 3은 본 발명의 다른 실시예에 따른 고속 신호 전송용 번인 테스트 장치에 대한 구성도이다.3 is a block diagram of a burn-in test apparatus for high-speed signal transmission according to another embodiment of the present invention.

도 3에 도시된 번인 테스트 장치(300)는 도 2와 마찬가지로 신호 패턴 생성부(310), 드라이버(320) 및 번인보드(330)를 포함한다. 이에 따라, 여기서는 도 3에 도시된 번인 테스트 장치(300)의 주요 구성요소가 도면번호를 상이하게 부여하더라도 전술한 도 2의 번인 테스트 장치(200)에 대한 구성요소에 중복되므로 자세한 설명을 생략하기로 한다.The burn-in test apparatus 300 illustrated in FIG. 3 includes a signal pattern generator 310, a driver 320, and a burn-in board 330 similarly to FIG. 2. Accordingly, although the main components of the burn-in test apparatus 300 shown in FIG. 3 are given different reference numerals, detailed descriptions thereof will be omitted since the components of the burn-in test apparatus 200 of FIG. 2 are duplicated. Shall be.

다만, 번인보드(330)는 다수의 제1 내지 제6칩(233a,233b)에 대한 번인 테스트를 수행하기 위한 확장형 보드 구조를 제공한다. 이때, 번인보드(330)는 병렬 처리 구간 및 제2 직렬 처리 구간을 계층화 구조로 형성함으로써 다수의 제1 내지 제6칩(233a,233b)을 집적하여 수용한다.However, the burn-in board 330 provides an expandable board structure for performing burn-in tests on the plurality of first to sixth chips 233a and 233b. In this case, the burn-in board 330 integrates and accommodates a plurality of first to sixth chips 233a and 233b by forming a parallel processing section and a second serial processing section in a hierarchical structure.

즉, 번인보드(330)는 병렬 처리 구간에서 병렬처리부(331)에 대해 제2 직렬처리부(332a) 및 제3 직렬처리부(332b)가 연결되고, 제2 직렬처리부(332a)에 대해 다수의 제1 내지 제3칩(233a)이 연결된 제1 신호분배부(334a)가 배치되며, 제3 직렬처리부(332b)에 대해 다수의 제4 내지 제6칩(233b)이 연결된 제2 신호분배부(334b)가 배치된다.That is, the burn-in board 330 is connected to the second serial processor 332a and the third serial processor 332b with respect to the parallel processor 331 in the parallel processing section, and the plurality of second processor 332a with respect to the second serial processor 332a. The first signal distribution unit 334a, to which the first to third chips 233a are connected, is disposed, and the second signal distribution unit to which the plurality of fourth to sixth chips 233b are connected to the third serial processing unit 332b ( 334b) is disposed.

여기서, 병렬처리부(331)로부터 출력된 병렬 신호 패턴은 저속이므로 병렬처리부(331)로부터의 거리에 따른 전송지연에 영향이 없다. 이에 따라, 제2 직렬처리부(332a) 및 제3 직렬처리부(332b)는 병렬처리부(331)로부터의 거리에 상관없이 다수의 칩을 수용하기 위한 번인보드(330)의 구조에 따라 임의로 배치할 수 있다. Here, since the parallel signal pattern output from the parallel processor 331 is a low speed, there is no influence on the transmission delay according to the distance from the parallel processor 331. Accordingly, the second serial processor 332a and the third serial processor 332b may be arbitrarily arranged according to the structure of the burn-in board 330 for accommodating a plurality of chips regardless of the distance from the parallel processor 331. have.

아울러, 제2 직렬처리부(332a)는 직렬 신호 패턴을 다수의 제1 내지 제3칩(233a)로 동일하게 제공하기 위한 제1 신호분배부(334a)에 연결되며, 제3 직렬처리부(332b)는 직렬 신호 패턴을 다수의 제4 내지 제6칩(233b)로 동일하게 제공하기 위한 제2 신호분배부(334b)에 연결된다.In addition, the second serial processor 332a is connected to the first signal distributor 334a for equally providing a serial signal pattern to the plurality of first to third chips 233a, and the third serial processor 332b. Is connected to a second signal distribution unit 334b for equally providing a serial signal pattern to the plurality of fourth to sixth chips 233b.

일반적으로, 제1 직렬처리부(321), 병렬처리부(331), 제2 직렬처리부(332a), 제3 직렬처리부(332b), 제1 신호분배부(334a), 제2 신호분배부(334b)는 팬 인(fan-in)되는 입력 전류(input current)가 20㎂로 작기 때문에, 필요에 따라 다수의 팬 아웃(fan-out)이 가능하다. 이때, 출력 쇼트 서킷 전류(output short circuit current)는 제1 직렬처리부(321), 제2 직렬처리부(332a), 제3 직렬처리부(332b)의 경우에 3.5㎃, 병렬처리부(331)의 경우에 50㎃, 제1 신호분배부(334a) 및 제2 신호분배부(334b)의 경우에 50㎃이다. 이에 따라, 번인 테스트 장치(300)는 번인보드(330)에서 제2 직렬처리부(332a) 및 제3 직렬처리부(332b)의 개수는 줄이고 칩의 개수에 따라 제1 신호분배부(334a) 및 제2 신호분배부(334b)의 개수를 늘린다. 예를 들어, 칩의 1핀에 필요한 전류가 10㎃이면 제1 신호분배부(334a)의 1개 신호는 5개의 칩을 제어할 수 있고, 제2 직렬처리부(332a)의 1개 신호에 60개의 제1 신호분배부(334a)를 팬 아웃하면 20㎂×60=1.2㎃로 칩을 제어할 수 있다.In general, the first serial processor 321, the parallel processor 331, the second serial processor 332a, the third serial processor 332b, the first signal distributor 334a, and the second signal distributor 334b. Since the fan-in input current is as small as 20 mA, multiple fan-outs are possible as needed. At this time, the output short circuit current is 3.5 kW in the case of the first serial processor 321, the second serial processor 332a, and the third serial processor 332b, and in the case of the parallel processor 331. 50 ms in the case of the first signal splitter 334a and the second signal splitter 334b. Accordingly, the burn-in test apparatus 300 reduces the number of the second serial processor 332a and the third serial processor 332b in the burn-in board 330 and reduces the number of the first signal distributor 334a and the third according to the number of chips. The number of two signal distribution units 334b is increased. For example, if the current required for one pin of the chip is 10 mA, one signal of the first signal distribution unit 334a can control five chips, and 60 signals are applied to one signal of the second serial processor 332a. If the first signal distribution unit 334a is fanned out, the chip can be controlled at 20 Hz x 60 = 1.2 Hz.

한편, 제1 신호분배부(334a) 및 제2 신호분배부(334b)는 병렬처리부(331), 제2 직렬처리부(332a) 및 제3 직렬처리부(332b)를 배치하지 않고 제1 직렬처리부(221)로부터 직접 직렬 신호 패턴을 전달받아 다수의 제1 내지 제6칩(333a,333b)으로 전달할 수도 있다. 이때, 다수의 제1 내지 제6칩(333a,333b)에 전달되는 직렬 신호 패턴의 전송속도는, 제1 직렬처리부(321)로부터 떨어진 제1 신호분배부(334a) 및 제2 신호분배부(334b)의 거리를 조정하여 결정할 수 있다. 바람직하게는, 직렬 신호 패턴의 전송속도는 고속이므로 번인보드(330) 내에서 전송지연이 일어나기 때문에, 제1 신호분배부(334a) 및 제2 신호분배부(334b)는 제1 직렬처리부(321)로부터 떨어진 거리가 최대한 짧도록 배치한다.
On the other hand, the first signal distributor 334a and the second signal distributor 334b do not arrange the parallel processor 331, the second serial processor 332a, and the third serial processor 332b without the first serial processor 332 ( The serial signal pattern may be directly received from the 221 and transferred to the plurality of first to sixth chips 333a and 333b. In this case, the transmission speeds of the serial signal patterns transmitted to the plurality of first to sixth chips 333a and 333b may include the first signal distributor 334a and the second signal distributor distant from the first serial processor 321. This can be determined by adjusting the distance of 334b). Preferably, since the transmission speed of the serial signal pattern is high, a transmission delay occurs in the burn-in board 330, so that the first signal distributor 334a and the second signal distributor 334b are the first serial processor 321. Position it so that the distance from the

도 4는 본 발명에 따른 차동 신호의 싱글 엔드 전송 방법에 대한 설명도이다.4 is an explanatory diagram for a single-end transmission method of a differential signal according to the present invention.

도 4에 도시된 바와 같이, 번인 보드 장치(400)는 노이즈에 강한 차동 신호(differential signal)를 칩(433)에 전달할 수 있다. 즉, 제2 직렬처리부(432)로부터 출력된 차동 신호를 칩(433)에 전달할 때, 차동 신호의 양의 신호측 뿐만 아니라 음의 신호측에 대해서도 칩(433)의 입력 캐패시턴스(input capacitance, Cinput)와 동일한 크기의 캐패시터(434a,434b)를 배치하여 그라운드 처리한다. 이때, 캐패시터(434a,434b)의 캐패시턴스(C)는 다음과 같다. 일례로, I=50㎃, dＶ=1V, dt=1㎱일 때 I=C·dＶ/dt이므로, C=I·dt/dＶ=50㎃·1㎱/1V=50㎊와 같이 계산된다.As shown in FIG. 4, the burn-in board apparatus 400 may transmit a differential signal resistant to noise to the chip 433. That is, when the differential signal output from the second serial processor 432 is transferred to the chip 433, the input capacitance C of the chip 433 is applied not only to the positive signal side but also to the negative signal side of the differential signal. Capacitors 434a and 434b having the same size as input are disposed and grounded. At this time, the capacitance C of the capacitors 434a and 434b is as follows. For example, when I = 50 mV, dV = 1V, dt = 1 mV, I = C · dV / dt, so it is calculated as C = I · dt / dV = 50V · 1V / 1V = 50V.

여기서, 제1 직렬처리부(421) 및 제2 직렬처리부(432)는 싱글 엔드 신호가 입력되면 차동 신호를 출력하며, 병렬처리부(431)는 차동 신호가 입력되면 싱글 엔드 신호를 출력한다.Here, the first serial processor 421 and the second serial processor 432 output a differential signal when a single end signal is input, and the parallel processor 431 outputs a single end signal when a differential signal is input.

이상에서는 본 발명을 특정의 바람직한 실시예를 예를 들어 도시하고 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
In the above, the present invention has been illustrated and described with reference to specific preferred embodiments, but the present invention is not limited to the above-described embodiments, and the present invention is not limited to the spirit of the present invention. Various changes and modifications will be possible by those who have the same.

210: 신호 패턴 생성부
220: 드라이버
221: 제1 직렬처리부
230: 번인보드
231: 병렬처리부
232: 제2 직렬처리부
233: 칩(DUT)210: signal pattern generation unit
220: driver
221: first serial processing unit
230: burn-in board
231: parallel processing unit
232: second serial processing unit
233: chip (DUT)

Claims (11)

번인 테스트 장치로서,
번인 테스트용 병렬 신호 패턴을 생성하기 위한 신호 패턴 생성부;
상기 신호 패턴 생성부로부터 전달된 병렬 신호 패턴의 전압 레벨을 조정하며, 병렬 신호 패턴에 대한 직렬화를 수행하여 직렬 신호 패턴을 출력하기 위한 드라이버; 및
상기 드라이버로부터 전달된 상기 직렬 신호 패턴을 병렬처리구간과 직렬처리구간별로 전송속도를 상이하게 전달하기 위해 상기 직렬 신호 패턴에 대한 병렬화 및 직렬화를 통해 출력된 직렬 신호 패턴을 고속으로 번인 테스트용 칩에 전송하기 위한 번인보드;
를 포함하는 고속 신호 전송용 번인 테스트 장치.
As a burn-in test device,
A signal pattern generator for generating a parallel signal pattern for a burn-in test;
A driver for adjusting a voltage level of the parallel signal pattern transferred from the signal pattern generator and outputting a serial signal pattern by performing serialization on the parallel signal pattern; And
In order to transfer the serial signal pattern transmitted from the driver to the parallel processing section and the serial processing section differently, the serial signal pattern outputted through parallelization and serialization of the serial signal pattern is rapidly burned into a test chip. Burn-in board for transmission;
Burn-in test device for high-speed signal transmission comprising a.
제 1 항에 있어서,
상기 드라이버는,
상기 신호 패턴 생성부로부터 전달된 병렬 신호 패턴에 대한 직렬화를 통해 출력된 직렬 신호 패턴을 상기 번인보드로 전달하는 것을 특징으로 하며,
상기 번인보드는,
상기 드라이버로부터 전달된 직렬 신호 패턴에 대한 병렬화를 통해 상기 칩의 인접 구간까지 병렬 신호 패턴으로 전송한 후 직렬화를 수행하여, 상기 칩에 이르는 구간에서 직렬 신호 패턴으로 전송하는 것을 특징으로 하는 고속 신호 전송용 번인 테스트 장치.
The method of claim 1,
The driver,
Characterized in that the serial signal pattern output through the serialization of the parallel signal pattern transferred from the signal pattern generation unit to the burn-in board,
The burn-in board,
High-speed signal transmission, characterized in that by transmitting the parallel signal pattern to the adjacent section of the chip through the parallel signal pattern transmitted from the driver to the adjacent section of the chip and serialization, and transmits the serial signal pattern in the section leading to the chip Burn-in test device.
제 2 항에 있어서,
상기 드라이버는,
상기 신호 패턴 생성부로부터 전달된 병렬 신호 패턴에 대한 직렬화를 수행하기 위한 제1 직렬처리부를 포함하는 것을 특징으로 하는 고속 신호 전송용 번인 테스트 장치.
The method of claim 2,
The driver,
And a first serial processor configured to perform serialization on the parallel signal pattern transmitted from the signal pattern generator.
제 2 항에 있어서,
상기 번인보드는,
상기 드라이버로부터 전달된 직렬 신호 패턴에 대한 병렬화를 수행하여 저속으로 병렬 신호 패턴을 출력하기 위한 병렬처리부; 및
상기 병렬처리부로부터 전달된 병렬 신호 패턴에 대한 직렬화를 수행하여 상기 칩으로 고속으로 직렬 신호 패턴을 출력하기 위한 제2 직렬처리부;
를 포함하는 것을 특징으로 하는 고속 신호 전송용 번인 테스트 장치.
The method of claim 2,
The burn-in board,
A parallel processor for outputting parallel signal patterns at a low speed by performing parallelization on the serial signal patterns transmitted from the driver; And
A second serial processor for performing serialization on the parallel signal pattern transmitted from the parallel processor and outputting a serial signal pattern to the chip at high speed;
Burn-in test device for a high-speed signal transmission comprising a.
제 3 항 또는 제 4 항에 있어서,
상기 제1 및 제2 직렬처리부는,
병렬 신호 패턴에 대해 병렬 채널의 전송속도 및 개수에 따라 결정된 전송속도로 직렬 신호 패턴을 출력하는 것을 특징으로 하는 고속 신호 전송용 번인 테스트 장치.
The method according to claim 3 or 4,
The first and second serial processing unit,
Burn-in test device for high-speed signal transmission, characterized in that for outputting the serial signal pattern to the parallel signal pattern at a transmission rate determined according to the transmission rate and the number of parallel channels.
삭제delete 제 4 항에 있어서,
상기 제2 직렬처리부로부터 전달된 직렬 신호 패턴을 다수의 칩에 전달하기 위한 복수의 신호 분배부를 더 포함하는 고속 신호 전송용 번인 테스트 장치.
The method of claim 4, wherein
And a plurality of signal distributors for transmitting the serial signal pattern transmitted from the second serial processor to a plurality of chips.
번인 테스트 장치로서,
번인 테스트용 병렬 신호 패턴을 생성하기 위한 신호 패턴 생성부;
상기 신호 패턴 생성부로부터 전달된 병렬 신호 패턴에 대한 직렬화를 통해 직렬 신호 패턴을 출력하기 위한 드라이버; 및
번인보드;를 포함하며,
상기 번인보드는,
상기 드라이버로부터 전달된 직렬 신호 패턴에 대한 병렬화를 수행하여 저속으로 병렬 신호 패턴을 출력하기 위한 병렬처리부;
상기 병렬처리부로부터 전달된 병렬 신호 패턴에 대한 직렬화를 수행하여 칩에 고속으로 직렬 신호 패턴을 출력하기 위한 복수의 직렬처리부; 및
각각 상기 직렬처리부와 다수의 칩 사이에 배치되어 직렬 신호 패턴을 상기 다수의 칩에 전달하기 위한 복수의 신호 분배부;
를 포함하는 고속 신호 전송용 번인 테스트 장치.
As a burn-in test device,
A signal pattern generator for generating a parallel signal pattern for a burn-in test;
A driver for outputting a serial signal pattern through serialization of the parallel signal pattern transferred from the signal pattern generator; And
Including burn-in board;
The burn-in board,
A parallel processor for outputting parallel signal patterns at a low speed by performing parallelization on the serial signal patterns transmitted from the driver;
A plurality of serial processing units for outputting serial signal patterns at a high speed to a chip by performing serialization on the parallel signal patterns transmitted from the parallel processing units; And
A plurality of signal distributors disposed between the serial processor and the plurality of chips, respectively, for transferring a serial signal pattern to the plurality of chips;
Burn-in test device for high-speed signal transmission comprising a.
번인보드로서,
외부로부터 전달된 직렬 신호 패턴에 대한 병렬화를 수행하여 저속으로 병렬 신호 패턴을 출력하기 위한 병렬처리부; 및
상기 병렬처리부로부터 전달된 병렬 신호 패턴에 대한 직렬화를 수행하여 칩에 고속으로 직렬 신호 패턴을 출력하기 위한 직렬처리부;
를 포함하는 번인보드.
As a burn-in board,
A parallel processor for outputting parallel signal patterns at a low speed by performing parallelization on the serial signal patterns transmitted from the outside; And
A serial processor for outputting a serial signal pattern at a high speed to a chip by performing serialization on the parallel signal pattern transmitted from the parallel processor;
Burn-in board comprising a.
제 9 항에 있어서,
상기 직렬처리부로부터 전달된 직렬 신호 패턴을 다수의 칩에 전달하기 위한 복수의 신호 분배부를 더 포함하는 번인보드.
The method of claim 9,
And a plurality of signal distributors for transmitting the serial signal patterns transmitted from the serial processor to a plurality of chips.
번인보드의 신호 전송 방법으로서,
외부로부터 전달된 직렬 신호 패턴에 대한 병렬화를 수행하여 저속으로 병렬 신호 패턴을 출력하는 병렬화 단계; 및
상기 병렬 신호 패턴에 대한 직렬화를 수행하여 칩에 고속으로 직렬 신호 패턴을 출력하는 직렬화 단계;
를 포함하는 고속 신호 전송 방법.
As a signal transmission method of burn-in board,
A parallelization step of performing parallelization on the serial signal pattern transmitted from the outside to output the parallel signal pattern at a low speed; And
Serializing the parallel signal pattern to output a serial signal pattern at a high speed to a chip;
High speed signal transmission method comprising a.
KR1020100079217A 2010-08-17 2010-08-17 Burn-in test apparatus for the transmission of high speed signal and burn-in board therefor and method for the transmission of high speed signal KR101161811B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100079217A KR101161811B1 (en) 2010-08-17 2010-08-17 Burn-in test apparatus for the transmission of high speed signal and burn-in board therefor and method for the transmission of high speed signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100079217A KR101161811B1 (en) 2010-08-17 2010-08-17 Burn-in test apparatus for the transmission of high speed signal and burn-in board therefor and method for the transmission of high speed signal

Publications (2)

Publication Number Publication Date
KR20120021782A KR20120021782A (en) 2012-03-09
KR101161811B1 true KR101161811B1 (en) 2012-07-03

Family

ID=46130013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100079217A KR101161811B1 (en) 2010-08-17 2010-08-17 Burn-in test apparatus for the transmission of high speed signal and burn-in board therefor and method for the transmission of high speed signal

Country Status (1)

Country Link
KR (1) KR101161811B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220041684A (en) 2020-09-25 2022-04-01 제이제이티솔루션 주식회사 A high speed monitoring burn-in tester and a burn-in board therefor

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9026870B2 (en) 2012-07-27 2015-05-05 Samsung Electronics Co., Ltd. Memory module and a memory test system for testing the same
CN105630495A (en) * 2015-12-23 2016-06-01 深圳市科陆电子科技股份有限公司 Chip programming method and system
KR101962414B1 (en) * 2017-11-03 2019-03-26 주식회사 두성기술 Burn-in test apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001330645A (en) 2000-05-18 2001-11-30 Ando Electric Co Ltd Burn-in test system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001330645A (en) 2000-05-18 2001-11-30 Ando Electric Co Ltd Burn-in test system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220041684A (en) 2020-09-25 2022-04-01 제이제이티솔루션 주식회사 A high speed monitoring burn-in tester and a burn-in board therefor

Also Published As

Publication number Publication date
KR20120021782A (en) 2012-03-09

Similar Documents

Publication Publication Date Title
US8384430B2 (en) RC delay detectors with high sensitivity for through substrate vias
US8627160B2 (en) System and device for reducing instantaneous voltage droop during a scan shift operation
EP1927004B1 (en) Scan testing methods
US20070241766A1 (en) Semiconductor integrated circuit
US7733079B2 (en) Clock distribution circuit and test method
US20090138771A1 (en) Boundary scan method, system and device
KR20070013295A (en) Systems and methods for testing packaged dies
US6844624B1 (en) Multichip module
CN104280651B (en) Test system and semiconductor element
KR101161811B1 (en) Burn-in test apparatus for the transmission of high speed signal and burn-in board therefor and method for the transmission of high speed signal
WO2007097053A1 (en) Semiconductor integrated circuit and method for inspecting same
US7526033B2 (en) Serializer deserializer (SERDES) testing
KR20130042076A (en) Semiconductor apparatus
US9998350B2 (en) Testing device and testing method
US9720041B2 (en) Scan-based test architecture for interconnects in stacked designs
CN102567587A (en) FPGA (field programmable gate array) interconnection method and device utilizing same
US8020058B2 (en) Multi-chip digital system having a plurality of controllers with self-identifying signal
JP2010118408A (en) Semiconductor device and method of manufacturing semiconductor device
CN112834895A (en) Test apparatus and test method
US7657804B2 (en) Plesiochronous transmit pin with synchronous mode for testing on ATE
KR101068568B1 (en) Testing interface board for semiconductor device
US8362795B2 (en) Semiconductor device capable of verifying reliability
KR20170108186A (en) Method of testing interconnection in semiconductor device and test apparatus
KR101100714B1 (en) Interface apparatus for burn­in board
CN110736919A (en) Method and test circuit for improving test coverage rate in SoC design

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150603

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee