KR101159165B1 - 디레이트 매칭과 디인터리빙을 처리하는 방법 및 장치 - Google Patents

디레이트 매칭과 디인터리빙을 처리하는 방법 및 장치 Download PDF

Info

Publication number
KR101159165B1
KR101159165B1 KR1020090108556A KR20090108556A KR101159165B1 KR 101159165 B1 KR101159165 B1 KR 101159165B1 KR 1020090108556 A KR1020090108556 A KR 1020090108556A KR 20090108556 A KR20090108556 A KR 20090108556A KR 101159165 B1 KR101159165 B1 KR 101159165B1
Authority
KR
South Korea
Prior art keywords
data
subblock
deinterleaving
derate matching
sub
Prior art date
Application number
KR1020090108556A
Other languages
English (en)
Other versions
KR20110051789A (ko
Inventor
김은태
김대호
정희상
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020090108556A priority Critical patent/KR101159165B1/ko
Publication of KR20110051789A publication Critical patent/KR20110051789A/ko
Application granted granted Critical
Publication of KR101159165B1 publication Critical patent/KR101159165B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H03M13/6505—Memory efficient implementations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H04L1/0013—Rate matching, e.g. puncturing or repetition of code symbols

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)

Abstract

이동통신 시스템의 단말에서 디레이트 매칭 및 디인터리빙을 수행하는 방법에 있어서, (a) 다수의 복조 데이터로부터 서브 블록에 대응하는 서브 블록 데이터를 분리하는 단계와, (b) 상기 서브 블록 데이터에 대하여 디레이트 매칭을 수행하면서 상기 서브 블록에 할당된 메모리인 서브 블록 메모리에 저장하는 단계와, (c) 상기 서브 블록에 대한 인터리빙 패턴에 기반하여 상기 서브 블록에 대한 인터리빙 위치를 계산하는 단계와, (d) 상기 인터리빙 위치에 기반하여 계산되는 메모리 주소 정보로 상기 서브 블록 메모리에 저장되어 있는 데이터를 액세스하여 출력함으로써 상기 서브 블록 데이터에 대하여 디인터리빙을 수행하는 단계를 포함하는 디레이트 매칭 및 디인터리빙 방법을 제공한다. 이 방법에 의하면, 고속 대용량의 패킷 전송 이동통신 시스템의 단말에서 디레이트 및 디인터리빙을 처리하는 시간을 대폭 단축시키고 필요한 메모리를 감소시키는 효과가 있다.
디레이트 매칭, 디인터리빙, 레이트 매칭, 인터리빙

Description

디레이트 매칭과 디인터리빙을 처리하는 방법 및 장치 {Method and Apparatus for Derate Matching and Deinterleaving}
본 발명은 통신 시스템에서의 디레이트 매칭과 디인터리빙 방법 및 그 장치에 관한 것으로, 더욱 상세하게는 통신 시스템의 단말에서 수신한 복조 데이터를 다수 개 입력 받아 디레이트 매칭과 디인터리빙을 수행하는 방법 및 그 장치에 관한 것이다.
본 발명은 지식경제부의 IT성장동력기술개발 사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2006-S-001-04, 과제명: 4세대 이동통신용 적응 무선접속 및 전송 기술개발].
최근 이동통신 기술은 고속 대용량 서비스에 대한 수요가 급증하면서 3GPP(3rd Generation Partnership Project) LTE(Long Term Evolution) 이동통신 시스템과 같이 높은 데이터 전송률, 통신 대역폭의 효율, 낮은 응답시간(latency), 패킷 전송에 최적화된 기술, 신뢰도 보장 등을 제공하는 방향으로 발전하고 있다.
일반적으로 이동통신 시스템, 예컨대 3GPP LTE와 같은 이동통신 시스템에 있어서, 기지국 등의 송신단에서는 채널 인코딩된 소스 데이터에 대하여 서브 블록 인터리빙(interleaving)과 레이트 매칭(rate matching)이 수행되고, 수신단인 단말(User Equipment, UE)에서는 서브 블록 디인터리빙(deinterleaving)과 디레이트 매칭(derate matching)이 수행된 후 채널 디코딩을 거치게 된다.
인터리빙은 데이터에 집단적으로 오류가 발생한 연집 오류(burst error)를 시간적으로 분산시켜 채널 디코더가 랜덤 오류(random error)로 다룰 수 있도록 채널 인코딩된 비트 열의 순서를 일정한 인터리빙 패턴에 따라 재배열하는 과정을 의미한다.
디인터리빙은 인터리빙과는 역으로 인터리빙 패턴에 따라 재배열된 비트 열의 순서를 원래의 순서대로 다시 배열하는 과정을 의미한다.
레이트 매칭은 채널 인코딩된 데이터를 물리 채널 상에서 송출하기 위하여 레이트 매칭 패턴에 따라 반복(repetition) 또는 프루닝(pruning)함으로써 채널 인코딩된 비트 수를 물리 채널에 할당된 전송량에 맞추는 과정을 의미한다.
디레이트 매칭은 레이트 매칭과는 역으로 채널 디코딩 과정 전에 단말에서 수신된 데이터를 반복 또는 프루닝된 상태로부터 원래의 상태로 복원하는 과정으로서, 예컨대 3GPP LTE 이동통신 시스템의 단말에서는 수신된 데이터를 서브 블록 데이터인 시스테매틱(systematic), 제1 패러티(parity1) 및 제2 패러티(parity) 데이터 별로 분리한 후 레이트 매칭된 상태를 원 상태로 복원할 수 있다.
도 1은 이동통신 시스템의 단말에서 디레이트 매칭 및 디인터리빙을 수행하는 장치의 예시적인 구조를 나타내는 도면이다.
도 1에 도시된 바와 같이, 디레이트 매칭 및 디인터리빙 장치(100)는 수신 데이터 분리부(110), 디레이트 매칭 처리부(120), 디레이트 매칭 결과 저장부(130), 디인터리빙 처리부(140) 및 디인터리빙 결과 저장부(150)을 포함한다.
수신 데이터 분리부(110)는 수신된 데이터를 서브 블록 별로 분리하여 저장하는 과정을 수행하는바, 예컨대 3GPP LTE 이동통신 시스템의 송신단에서 채널 인코딩된 후 송출된 데이터가 단말에서 수신되어 시스테매틱, 제1 패러티 및 제2 패러티 데이터 별로 분리될 수 있다.
디레이트 매칭 처리부(120)는 수신 데이터 분리부(110)에 의하여 분리된 수신 데이터에 대하여 디레이트 매칭을 수행하는바, 상위로부터 주어지는 수신 데이터에 대한 정보를 기반으로 송신단에서 채널 인코딩된 데이터가 레이트 매칭 패턴에 따라 반복되었는지 프루닝되었는지 판단한 후 송신단에서 레이트 매칭 과정을 거치면서 반복 또는 프루닝된 비트 열을 원 상태로 복원하게 된다.
디레이트 매칭 결과 저장부(130)는 디레이트 매칭 처리부(120)에 의하여 디레이트 매칭이 수행된 후 출력되는 데이터를 저장한다.
디인터리빙 처리부(140)는 송신단에서 송출하지 않은 널(null) 데이터의 위치 및 개수를 파악하여 디레이트 매칭 결과 저장부(130)에 저장된 데이터를 디인터리빙한다.
디인터리빙 결과 저장부(150)는 디인터리빙 처리부(140)에 의하여 디인터리빙이 수행된 후 출력되는 데이터를 저장한다.이와 같이 이동통신 시스템의 수신단에서 디레이트 매칭 및 디인터리빙을 수행하는 경우, 만일 수신 데이터를 한 비트씩 처리한다면 그만큼의 클럭 수가 필요하므로, 예컨대 3GPP LTE 이동통신 시스템 과 같이 대용량의 데이터를 전송하는 이동통신 시스템이 요구하는 응답시간을 보장하기 어려울 수 있다. 또한, 예컨대 3GPP LTE 이동통신 시스템에서 PDSCH(Physical Downlink Shared Channel)과 같은 물리 채널은 전송 시마다 데이터의 길이가 가변적인바, 이에 따라 디레이트 매칭 및 디인터리빙을 수행하기 위한 파라미터도 달라지는 점을 고려하여 제한된 시간 내에 디레이트 매칭과 디인터리빙을 처리할 필요가 있다. 한편, 위와 같은 디레이트 매칭 및 디인터리빙 장치에는 수신 데이터를 분리하여 저장하는 메모리, 디레이트 매칭된 데이터를 저장하는 메모리 및 디인터리빙된 데이터를 저장하는 메모리가 각각 존재하게 된다. 따라서, 고속 대용량의 이동통신 시스템에서 소정의 시간 내에 처리될 수 있고 하드웨어적으로도 경제적이면서도 용이하게 구현될 수 있도록 디레이트 매칭 및 디인터리빙을 효율적으로 수행할 필요가 있다.
본 발명은 상기와 같은 문제점을 인식한 것으로서, 이동통신 시스템의 단말에서 다수의 복조 데이터를 입력 받아 디레이트 매칭 및 디인터리빙을 처리함으로써 제한된 시간 내에 디레이트 매칭 및 디인터리빙을 수행하는 방법 및 장치를 제공하는 데에 그 목적이 있다.
또한, 본 발명은 이동통신 시스템의 단말에서 다수의 복조 데이터를 입력 받아 서브 블록 별로 분리한 서브 블록 데이터에 대하여 디레이트 매칭을 수행하면서 서브 블록 메모리에 저장하고 서브 블록 데이터가 인터리빙된 위치로부터 매핑되는 메모리 주소 정보를 이용하여 서브 블록 메모리로부터 데이터를 출력하는 방식으로 디인터리빙을 수행함으로써 디레이트 및 디인터리빙을 처리하는 시간을 단축시키고 필요한 메모리의 사용을 줄이는 데에 그 목적이 있다.
본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기와 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따르면, 이동통신 시스템의 단말에서 디레이트 매칭 및 디인터리빙을 수행하는 방법에 있어서, (a) 다수의 복조 데이터로부터 서브 블록에 대응하는 서브 블록 데이터를 분리하는 단계와, (b) 상기 서브 블록 데이터에 대하여 디레이트 매칭을 수행하면서 상기 서브 블록에 할당된 메모리인 서브 블록 메모리에 저장하는 단계와, (c) 상기 서브 블록에 대한 인터리빙 패턴에 기반하여 상기 서브 블록에 대한 인터리빙 위치를 계산하는 단계와, (d) 상기 인터리빙 위치에 기반하여 계산되는 메모리 주소 정보로 상기 서브 블록 메모리에 저장되어 있는 데이터를 액세스하여 출력함으로써 상기 서브 블록 데이터에 대하여 디인터리빙을 수행하는 단계를 포함하는 디레이트 매칭 및 디인터리빙 방법을 제공한다.
또한, 상기 (a) 단계는 상기 다수의 복조 데이터로부터 상기 서브 블록 데이터를 분리하는 데에 필요한 파라미터인 서브 블록 분리 파라미터를 계산하는 단계와, 상기 서브 블록 분리 파라미터에 기반하여 상기 다수의 복조 데이터로부터 상기 서브 블록 데이터를 분리하는 단계를 포함하는 디레이트 매칭 및 디인터리빙 방법을 제공한다.
또한, 상기 서브 블록 분리 파라미터는 상기 서브 블록 데이터의 비트 수, 상기 서브 블록에 대응하는 인터리버를 나타내는 행렬의 행 수, 상기 행렬에 삽입되는 널 데이터 비트의 개수, 상기 다수의 복조 데이터에 대응하는 레이트 매칭된 데이터가 상기 이동통신 시스템의 송신단에서 출력되기 시작한 시작 위치 및 상기 레이트 매칭된 데이터가 상기 송신단에서 출력될 때 사용되는 가상 버퍼에 포함된 상기 서브 블록 데이터의 비트 수 중 적어도 하나를 포함하는 디레이트 매칭 및 디인터리빙 방법을 제공한다.
또한, 상기 시작 위치는 각각 상기 널 데이터 비트의 개수를 제외한 값인 디레이트 매칭 및 디인터리빙 방법을 제공한다.
또한, 상기 가상 버퍼에 포함된 상기 서브 블록 데이터의 비트 수는 상기 널 데이터 비트의 개수를 제외한 값인 디레이트 매칭 및 디인터리빙 방법을 제공한다.
또한, 상기 (b) 단계는 상기 서브 블록 데이터가 반복을 통해 레이트 매칭되었는지 프루닝을 통해 레이트 매칭되었는지 판단하는 데에 필요한 파라미터인 디레이트 매칭 파라미터를 계산하는 단계와, 상기 디레이트 매칭 파라미터에 기반하여 상기 서브 블록 데이터에 대하여 디레이트 매칭을 수행하는 단계를 포함하는 디레이트 매칭 및 디인터리빙 방법을 제공한다.
또한, 상기 서브 블록 메모리에 저장된 데이터 전부를 0으로 초기화하는 제 1 초기화 단계와, 상기 메모리 주소 정보에 의하여 액세스되는 데이터를 0으로 초기화하는 제2 초기화 단계를 포함하되, 상기 제1 초기화 단계는 상기 (b) 단계 전에 수행되고, 상기 제2 초기화 단계는 상기 (d) 단계 후에 수행되며, 상기 (b) 단계에서 상기 서브 블록 데이터를 상기 서브 블록 메모리에 누적하여 저장하는 디레이트 매칭 및 디인터리빙 방법을 제공한다.
또한, 상기 (c) 단계에서 상기 인터리빙 위치는 상기 서브 블록에 대응하는 인터리버를 나타내는 행렬의 행 수, 상기 행렬의 열 수, 상기 인터리빙 패턴 및 상기 서브 블록 데이터가 인터리빙 되기 전의 원래 비트 열 순서에 기반하여 계산되는 디레이트 매칭 및 디인터리빙 방법을 제공한다.
또한, 상기 인터리빙 위치는 상기 행렬에서 상기 원래 비트 열 순서에 해당하는 비트가 삽입된 열까지 열마다 삽입된 널 데이터 비트의 개수를 누적한 값을 제외한 값인 디레이트 매칭 및 디인터리빙 방법을 제공한다.
또한, 상기 서브 블록 메모리는 2의 거듭제곱에 해당하는 개수의 서브 메모리를 포함하고, 상기 메모리 주소 정보는 상기 인터리빙 위치 및 상기 서브 메모리의 개수에 대응하는 2의 지수에 기반하여 구하는 디레이트 매칭 및 디인터리빙 방법을 제공한다.
상기와 같은 목적을 달성하기 위한 본 발명의 다른 실시예에 따르면, 이동통신 시스템의 단말에서 디레이트 매칭 및 디인터리빙을 수행하는 장치에 있어서, 다수의 복조 데이터로부터 서브 블록에 대응하는 서브 블록 데이터를 분리하는 서브 블록 분리부와, 상기 서브 블록 데이터에 대하여 디레이트 매칭을 수행하는 디 레이트 매칭 처리부와, 상기 서브 블록 데이터가 상기 디레이트 매칭 처리부에 의하여 디레이트 매칭되면서 상기 서브 블록에 할당된 메모리인 서브 블록 메모리에 저장되도록 하는 서브 블록 데이터 저장부와, 상기 서브 블록에 대한 인터리빙 패턴에 기반하여 상기 서브 블록에 대한 인터리빙 위치를 계산하는 인터리빙 위치 계산부와, 상기 인터리빙 위치에 기반하여 계산되는 메모리 주소 정보로 상기 서브 블록 메모리에 저장되어 있는 데이터를 액세스하여 출력함으로써 상기 서브 블록 데이터에 대한 디인터리빙을 수행하는 디인터리빙 처리부를 포함하는 디레이트 매칭 및 디인터리빙 장치를 제공한다.
또한, 상기 서브 블록 분리부가 상기 서브 블록 데이터를 분리하는 데에 필요한 파라미터를 계산하는 서브 블록 분리 파라미터 계산부와, 상기 디레이트 매칭 처리부가 상기 서브 블록 데이터에 대한 디레이트 매칭을 수행하는 데에 필요한 파라미터를 계산하는 디레이트 매칭 파라미터 계산부와, 상기 인터리빙 위치 계산부가 상기 인터리빙 위치를 계산하는 데에 필요한 상기 인터리빙 패턴을 저장하는 인터리빙 패턴부를 더 포함하는 디레이트 매칭 및 디인터리빙 장치를 제공한다.
또한, 상기 서브 블록 데이터 저장부는 상기 서브 블록 데이터를 상기 서브 블록 메모리에 누적하여 저장하되, 상기 디레이트 매칭이 수행되기 전에 상기 서브 블록 메모리에 저장된 데이터 전부는 0으로 초기화되고, 상기 디인터리빙이 수행된 후에 상기 메모리 주소 정보에 의하여 액세스되는 데이터는 0으로 초기화되는 디레이트 매칭 및 디인터리빙 장치를 제공한다.
본 발명의 또 다른 실시예들에 따른 구체적인 사항들은 이하의 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예에 따르면, 고속 대용량의 패킷 전송 이동통신 시스템의 단말에서 디레이트 및 디인터리빙을 처리하는 시간을 대폭 단축시키고 필요한 메모리를 감소시키는 효과가 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 실시예들은 단지 본 발명의 개시가 완전하도록 하고 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
이하에서, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 본 발명의 실시예에서는 3GPP LTE 이동통신 시스템을 예로 들어서 설명하였지만, 본 발명의 실시예는 다른 이동통신 시스템에도 적용될 수 있다.
도 2는 본 발명의 실시예에 따른 이동통신 시스템의 송신단에서 인터리빙 및 레이트 매칭을 수행하는 송신 장치의 예시적인 구조를 나타내는 도면이다.
도 2를 참조하면, 송신 장치(200)는 채널 인코더(220), 레이트 매칭부(240) 및 변조기(260)를 포함한다. 이와 같은 송신 장치(200)는 예컨대 3GPP LTE와 같은 이동통신 시스템의 송신단에서 인터리빙 및 레이트 매칭을 처리하기 위하여 사용될 수 있다.
채널 인코더(220)는 인코딩한 데이터를 레이트 매칭부(240)로 출력한다. 예컨대, 채널 인코더(220)는 코드 블록 단위의 데이터를 터보 인코딩하여 얻게 되는 제1 서브 블록 내지 제3 서브 블록 데이터인 (dk (0), dk (1), dk (2) )를 각각 분리하여 레이트 매칭부(240)로 출력한다. 이때, 제1 서브 블록은 시스테매틱 비트(systematic bits), 제2 서브 블록은 제1 패러티 비트(parity1 bits), 그리고 제3 서브 블록은 제2 패러티 비트(parity2 bits)로 구성된다.
레이트 매칭부(240)는 인터리빙부(242), 비트 수집부(244) 및 비트 선택부(246)를 포함한다.
인터리빙부(242)는 채널 인코더(220)로부터 분리되어 입력되는 각각의 서브 블록 데이터에 대하여 각각 일정한 인터리빙 패턴에 따라 인터리빙을 수행하는 3개의 서브 블록 인터리빙부(242a, 242b, 242c)를 포함한다. 여기서, 제1 서브 블록 인터리빙부(242a), 제2 서브 블록 인터리빙부(242b) 및 제3 서브 블록 인터리빙부(242c)는 각각 제1 서브 블록 데이터, 제2 서브 블록 데이터 및 제3 서브 블록 데이터에 대응되어 인터리빙 과정을 처리한다.
서브 블록 인터리빙부(242a, 242b, 242c)는 각각 제1 서브 블록 내지 제3 서 브 블록 데이터 (dk (0), dk (1), dk (2) )에 대하여 다음과 같이 인터리빙을 수행할 수 있다. 예컨대, 해당 서브 블록에 대응하는 인터리버를 나타내는 행렬의 열 수가 32이라고 할 때, 우선 해당 서브 블록 데이터의 비트 수를 32로 나눈 몫에 대하여 올림 함수(ceiling function) 값을 계산하여 얻은 값을 ROW라고 할 때, 32×ROW의 행렬에서 행 순서대로(row-by-row) 원소(element) 자리마다 한 비트씩 해당 서브 블록 데이터를 입력한다. 이때, 위 32×ROW의 행렬의 총 원소 수가 해당 서브 블록 데이터의 비트 수보다 작은 경우에는, 위 32×ROW의 행렬에 해당 서브 블록 데이터를 한 비트씩 채우기에 앞서 널(null) 데이터 비트를 삽입한다. 이후, 서브 블록 인터리빙부(242a, 242b, 242c)는 미리 설정된 인터리빙 패턴에 따른 열 순서대로(column-by-column) 위 32×ROW의 행렬에 입력된 비트를 비트 수집부(244)로 출력한다.
비트 수집부(244)는 제1 서브 블록 인터리빙부(242a)로부터 입력 받은 비트를 먼저 저장하고, 제2 서브 블록 인터리빙부(242b)로부터 입력 받은 비트와 제3 서브 블록 인터리빙부(242c)로부터 입력 받은 비트를 번갈아 가며 저장한다.
비트 선택부(246)는 비트 수집부(244)에 의하여 저장된 데이터에서 비트를 선택적으로 변조기(260)에 출력하되, 널 데이터 비트는 출력하지 않도록 처리함으로써 레이트 매칭을 수행하게 된다. 이러한 동작을 수행하기 위하여 비트 선택부(246)는 미리 계산된 레이트 매칭 파라미터에 따라 비트 수집부(244)에 저장된 데이터를 처음 출력되는 비트의 위치부터 변조기(260)로 출력하는데, 비트 수집 부(244)에 저장된 데이터의 양보다 물리 채널의 최대 전송 비트 수가 큰 경우에는 반복을 수행하고, 비트 수집부(244)에 저장된 데이터의 양보다 물리 채널의 최대 전송 비트 수가 작은 경우에는 프루닝을 수행한다. 이와 같은 과정을 통하여 전송되는 데이터의 비트 수는 이동통신 시스템의 물리 채널에서 전송할 수 있는 비트 수에 맞추어 진다.
위와 같이 레이트 매칭된 데이터는 변조기(260)에 의하여 변조되어 단말로 전송된다.
한편, 이동통신 시스템의 단말은 위와 같이 변조된 데이터를 수신하여 복조하고, 레이트 매칭된 데이터에 대응하는 복조 데이터에 대하여 디레이트 매칭 및 디인터리빙을 수행한 후 채널 디코딩을 하게 된다.
도 3은 본 발명의 실시예에 따른 이동통신 시스템의 단말에서 디레이트 매칭 및 디인터리빙을 수행하는 수신 장치의 예시적인 구조를 나타내는 도면이다.
도 3을 참조하면, 수신 장치(300)는 복조기(320), 디레이트 매칭부(340) 및 채널 디코더(360)를 포함한다. 이와 같은 수신 장치(300)는 예컨대 3GPP LTE와 같은 이동통신 시스템의 수신단에서 디레이트 매칭 및 디인터리빙을 처리하기 위하여 사용될 수 있다.
복조기(320)는 이동통신 시스템의 송신단에서 레이트 매칭되어 전송된 데이터를 수신하고 이와 같은 수신 데이터를 복조한 복조 데이터를 디레이트 매칭부(340)로 출력한다.
디레이트 매칭부(340)는 복조기(320)로부터 출력된 복조 데이터를 각 서브 블록 별로 분리한 각 서브 블록 데이터에 대하여 디레이트 매칭 및 디인터리빙을 수행함으로써 송신단에서 서브 블록 별로 인터리빙되고 레이트 매칭된 데이터를 원래의 비트 열로 복원하여 채널 디코더(360)로 출력한다.
디레이트 매칭부(340)로부터 출력되는 데이터는 채널 디코더(360)에 의하여 채널 디코딩 과정을 거치게 된다. 예컨대 송신단에서 테일 바이팅 구조에 따라 데이터가 채널 인코딩된 경우 채널 디코더(360)에서는 테일 바이팅 비터비 디코딩이 수행된다.
위와 같은 경우, 본 발명의 실시예에 따르면, 디레이트 매칭부(340)는 다수의 복조 데이터에 대하여 디레이트 매칭과 디인터리빙을 함께 처리할 수 있는바, 이하에서 상세히 설명하도록 한다.
도 3을 참조하면, 디레이트 매칭부(340)는 코드 블록 분리부(342), 서브 블록 분리 파라미터 계산부(344), 서브 블록 분리부(346), 디레이트 매칭 파리미터 계산부(348), 디레이트 매칭 처리부(350), 서브 블록 데이터 저장부(352), 인터리빙 패턴부(354), 인터리빙 위치 계산부(356) 및 디인터리빙 처리부(358)를 포함한다.
코드 블록 분리부(342)는 복조기(320)에 의하여 복조된 데이터를 입력 받아 코드 블록 단위로 분리한다. 이때, 코드 블록 분리부(342)는 상위로부터 주어지는 코드 블록의 개수 및 각 코드 블록마다 레이트 매칭된 데이터의 비트 수를 이용하여 다수의 복조 데이터를 코드 블록 단위로 분리할 수 있다.
서브 블록 분리 파라미터 계산부(344)는 다수의 복조 데이터를 서브 블록 분 리부(346)가 각 서브 블록에 대응하는 서브 블록 데이터로 각각 분리하는 데에 필요한 파라미터를 계산한다.
이때, 서브 블록 분리 파라미터 계산부(344)는 각 서브 블록 데이터의 비트 수를 계산할 수 있는데, 예컨대 본 발명의 실시예에 따른 이동통신 시스템의 송신단에서 채널 인코더에 의하여 터보 인코딩이 수행된 경우, 다음의 수학식으로부터 구할 수 있다.
Figure 112009069262143-pat00001
여기서, V는 서브 블록 데이터의 비트 수이고, K는 코드 블록에 해당하는 데이터의 비트 수이며, 4는 송신단에서 터보 인코딩을 거치면서 추가되는 비트 수를 의미한다.
위와 같은 경우, 본 발명의 실시예에 따른 이동통신 시스템의 송신단에서 서브 블록에 대응하는 인터리버를 나타내는 행렬이 32×ROW의 행렬인바, 서브 블록 분리 파라미터 계산부(344)는 서브 블록 데이터의 비트 수 V를 32로 나눈 몫에 대하여 올림 함수(ceiling function) 값을 계산하여 ROW를 구한 후, 위 32×ROW 행렬에 삽입된 널 데이터 비트의 개수를 다음의 수학식과 같이 계산할 수 있다.
Figure 112009069262143-pat00002
여기서, N은 널 데이터 비트 수이다.
한편, 본 발명의 실시예에 따른 이동통신 시스템의 송신단에서 출력하는 레이트 매칭된 데이터에서 처음 출력이 시작되는 위치는 가변적인 값으로서 상위로부터 서브 블록 분리 파라미터 계산부(344)에 주어진다. 여기서, 송신단에서 데이터를 송출할 때 널 데이터 비트는 송출되지 않는바, 레이트 매칭된 데이터가 송신단에서 출력되기 시작한 시작 위치를 상위로부터 입력 받으면 서브 블록 분리 파라미터 계산부(344)는 그 시작 위치로부터 널 데이터 비트의 개수를 뺀 값 K0를 얻을 수 있다.
또한, 본 발명의 실시예에 따른 이동통신 시스템의 송신단에서 레이트 매칭된 데이터를 출력할 때 사용하는 가상 버퍼의 크기가 제한된 점을 고려하여 서브 블록 분리부(346)가 복조 데이터를 각 서브 블록 데이터로 분리할 수 있어야 하는바, 서브 블록 분리 파라미터 계산부(344)는 위 가상 버퍼에 포함된 각 서브 블록 데이터의 크기를 계산하되, 송신단에서 송출되지 않는 널 데이터 비트는 제외하고 각 서브 블록 데이터의 비트 수를 계산한다. 이때, 위 가상 버퍼의 크기는 다음의 수학식과 같이 주어진다.
Figure 112009069262143-pat00003
여기서, Nir은 트랜스포트 블록에 대한 소프트 버퍼 사이즈이고, C는 코드 블록의 개수이며, Kw는 제1 서브 블록 내지 제3 서브 블록에 각각 대응하는 인터리버를 나타내는 32×ROW 행렬의 크기의 합으로서 3*32*ROW으로 주어지고,
Figure 112009069262143-pat00004
은 내 림 함수(floor function)을 의미한다.
서브 블록 분리부(346)는 서브 블록 분리 파라미터 계산부(344)에서 구한 파라미터를 이용하여 복조 데이터를 서브 블록 별로 분리한다.
우선, 서브 블록 분리부(346)는 서브 블록 파라미터 계산부(344)에서 계산된 K0가 제1 서브 블록에 해당하는지, 제2 서브 블록에 해당하는지 또는 제3 서브 블록에 해당하는지 판단하여 해당 서브 블록에 할당된 메모리인 서브 블록 메모리에서 복조 데이터의 저장이 시작될 위치를 결정한다. 이후, 서브 블록 분리부(346)는 서브 블록 데이터 저장부(352)가 복조 데이터를 저장할 때 각 서브 블록 데이터로 분리되도록 한다. 예컨대, K0가 제1 서브 블록에 해당하면 K0는 제1 서브 블록에 할당된 서브 블록 메모리에 액세스할 수 있는 메모리 주소 정보로 매핑되는바, 서브 블록 분리부(346)는 제1 서브 블록에 할당된 서브 블록 메모리에서 위 메모리 주소 정보로 액세스되는 위치부터 복조 데이터가 저장되도록 하고 제1 서브 블록 데이터가 저장된 후에는 복조 데이터가 제2 서브 블록에 할당된 서브 블록 메모리와 제3 서브 블록에 할당된 서브 블록 메모리에 교대로 저장되도록 한다.
디레이트 매칭 파라미터 계산부(348)는 송신단에서 레이트 매칭 패턴에 따라 채널 인코딩된 데이터가 반복을 통해 레이트 매칭되었는지 프루닝을 통해 레이트 매칭되었는지 판단하는 데에 필요한 파라미터를 계산한다.
디레이트 매칭 파라미터 계산부(348)에서는 송신단에서 코드 블록 단위로 채널 인코딩된 후 레이트 매칭된 전체 데이터의 크기 E를 상위로부터 입력 받는다.
또한, 디레이트 매칭 파라미터 계산부(348)는 널 데이터 비트를 포함한 3개의 서브 블록 데이터의 크기의 합산, 즉 제1 서브 블록 내지 제3 서브 블록에 대한 32×ROW 행렬의 크기의 합인 Kw를 3*32*ROW로 계산할 수 있다.
디레이트 매칭 처리부(350)는 디레이트 매칭 파라미터 계산부(348)에서 구한 파라미터를 이용하여 송신단에서 레이트 매칭 과정을 거치면서 반복 또는 프루닝된 비트 열을 원 상태로 복원한다.
디레이트 매칭 처리부(350)는 디레이트 매칭 파라미터 계산부(348)로부터 주어지는 E와 Kw를 비교하는데, E가 Kw보다 큰 경우라면 반복을 통하여 레이트 매칭된 데에 따른 디레이트 매칭을 처리하고, E가 Kw보다 작은 경우라면 프루닝을 통하여 레이트 매칭된 데에 따른 디레이트 매칭을 처리한다. 이와 같은 경우, 만일 서브 블록 데이터 저장부(352)에 의해 서브 블록 데이터가 저장되는 메모리인 서브 블록 메모리에 저장된 데이터를 모두 0으로 초기화한 후 아래에서 설명하는 바와 같이 디인터리빙 처리부(358)에 의해 디인터리빙이 수행되어 출력되는 데이터를 다시 0으로 초기화한다면, 디레이트 매칭 처리부(350)는 서브 블록 데이터를 서브 블록 메모리에 누적하여 저장함으로써 반복 및 프루닝에 따른 디레이트 매칭을 구현할 수 있다. 여기서, 위와 같이 서브 블록 메모리는 0으로 초기화되어 있는바, 반복되지 않은 데이터가 누적되더라도 영향이 없고 프루닝된 데이터에 대해서도 0을 삽입하지 않고 위 메모리로부터 읽은 0을 바로 출력할 수 있으므로, 디레이트 매칭 처리부(350)는 용이하게 디레이트 매칭을 수행할 수 있다.
서브 블록 데이터 저장부(352)는 각 서브 블록 메모리에 각 서브 블록 데이 터를 저장한다. 여기서, 서브 블록 메모리에 2의 거듭제곱에 해당하는 개수의 서브 메모리를 할당함으로써 서브 블록 별로 다수의 복조 데이터를 저장하는 경우에도 위 서브 블록 메모리에 병렬적으로 액세스할 수 있다.
도 4는 본 발명의 실시예에 따라 각 서브 블록 데이터를 저장하기 위한 서브 블록 메모리의 구조를 간략하게 나타내는 도면이다.
도 4를 참조하면, 서브 블록 메모리는 2의 2승인 4개의 서브 메모리를 포함한다. 여기서, 서브 블록 메모리에 저장된 데이터에 액세스하기 위한 메모리 주소 정보는 해당 서브 블록 데이터의 비트 열 순서를 나타내는 값으로부터 매핑되는바, 해당 서브 블록 데이터의 비트 열 순서에서 서브 메모리의 개수인 4에 대응하는 2의 지수만큼의 하위 비트, 즉 2개의 하위 비트가 위 4개의 서브 메모리 중 하나를 선택하게 되고 나머지 상위 비트가 선택된 서브 메모리에 대한 주소 값이 되는 방식이 될 수 있다. 한편, 이러한 방식은 아래에서 설명하는 바와 같이 디인터리빙 처리부(358)에서 디인터리빙을 수행할 때 사용하기 위하여 인터리빙 위치를 위와 같은 4개의 서브 메모리에 액세스하기 위한 메모리 주소 정보에 매핑시키는 경우에도 마찬가지로 적용될 수 있다. 또한, 이와 같은 방법은 서브 블록 메모리가 다른 2의 거듭제곱 값에 해당하는 개수의 서브 메모리를 포함하는 경우에도 통상의 기술자라면 용이하게 적용할 수 있다.
인터리빙 패턴부(354)는 송신단에서 인터리빙을 수행하는 데에 사용되는 인터리빙 패턴을 저장하여 인터리빙 위치 계산부(356)에서 읽을 수 있도록 한다.
예컨대, 인터리빙 패턴부(354)에 의하여 저장된 인터리빙 패턴은 다음의 표 와 같이 제1 서브 블록 및 제2 서브 블록에 대한 패턴과 제3 서브 블록에 대한 패턴으로 구분될 수 있다.
Figure 112009069262143-pat00005
Figure 112009069262143-pat00006
인터리빙 위치 계산부(356)는 인터리빙 패턴부(354)로부터 읽어온 인터리빙 패턴에 기반하여 송신단에서 채널 인코딩의 결과로 얻은 원래의 서브 블록 데이터가 인터리빙된 위치를 계산한다.
도 5는 본 발명의 실시예에 따라 복조 데이터가 서브 블록 메모리에 저장된 구조와 송신단에서 인터리빙되기 전 원래의 서브 블록 데이터에서의 비트 열 순서를 개략적으로 나타내는 도면이다.
도 5를 참조하면, 인터리빙 위치 계산부(356)가 계산하는 인터리빙 위치는 다음의 수학식과 같이 표현할 수 있다.
Figure 112009069262143-pat00007
Figure 112009069262143-pat00008
여기서, Y1은 제1 서브 블록과 제2 서브 블록에 대한 인터리빙 위치이고, Y2는 제3 서브 블록에 대한 인터리빙 위치이며, k는 인터리빙되지 않은 원래의 서브 블록 데이터에서의 비트 열 순서이고, P1()은 예컨대 표 1에서 주어진 바와 같은 제1 서브 블록과 제2 서브 블록에 대한 인터리빙 패턴을 의미하며, P2()는 예컨대 표 2에서 주어진 바와 같은 제3 서브 블록에 대한 인터리빙 패턴을 의미한다. 또한
Figure 112009069262143-pat00009
은 내림 함수을 의미하고, %는 나머지 연산을 의미한다.
한편, 위 수학식 4에서 해당 열(column)까지 열마다 삽입된 널 데이터 비트의 개수를 누적한 값을 빼는 것은, 송신단에서 널 데이터 비트는 송출되지 않는바 서브 블록 메모리에 저장된 데이터에는 널 데이터 비트가 존재하지 않고 이러한 널 데이터 비트의 수는 열마다 다르기 때문이다.
이때, 위 수학식 4에 포함된 몫을 구하는 연산과 나머지를 구하는 연산은 하드웨어적으로 단순하게 구현할 수 있다. 즉, 제수인 32에 대응하는 2의 지수인 5만큼의 하위 비트만을 취하면 나머지를 쉽게 구할 수 있고, 하위 5 비트를 제외한 상위 비트를 취하면 몫을 쉽게 구할 수 있다.
디인터리빙 처리부(358)는 인터리빙 위치 계산부(356)에서 구한 인터리빙 위치에 기반하여 서브 블록 별로 할당된 메모리에 저장된 데이터를 원래의 비트 열 순서에 따라 채널 디코더(360)로 출력한다. 여기서, 인터리빙 위치 계산부(356)에 의하여 계산된 인터리빙 위치는 전술한 바와 같이 서브 블록 별로 데이터가 저장된 서브 블록 메모리에 액세스할 수 있는 메모리 주소 정보로 매핑된다. 이와 같은 경우, 디인터리빙 처리부(358)는 서브 블록 별로 수신되는 순서대로 저장된 복조 데이터를 인터리빙 위치에 따라 데이터를 출력함으로써 디인터리빙을 수행하게 된다.
도 6은 본 발명의 실시예에 따른 이동통신 시스템의 단말에서 디레이트 매칭 및 디인터리빙을 수행하는 과정을 도시한 플로우차트이다.
도 6을 참조하면, 예컨대 3GPP LTE와 같은 이동통신 시스템의 단말에서 다수의 복조 데이터가 입력 받는다(S600).
이어서, 입력 받은 다수의 복조 데이터를 서브 블록 별로 분리하여 저장할 서브 블록 메모리에 저장된 데이터를 모두 0으로 초기화시킨다(S610).
이후, 입력 받은 다수의 복조 데이터를 각 서브 블록에 대응하는 서브 블록 데이터로 분리한다(S620). 여기서, 입력 받은 다수의 복조 데이터를 서브 블록 별로 분리하는 데에 필요한 서브 블록 분리 파라미터를 계산하고(S630), 그 서브 블록 분리 파라미터에 기반하여 입력 받은 다수의 복조 데이터로부터 서브 블록 데이터를 분리할 수 있다. 이와 같은 서브 블록 분리 파라미터에는 서브 블록 데이터의 비트 수, 서브 블록에 대응하는 인터리버를 나타내는 행렬의 행 수, 위 행렬에 삽입된 널 데이터 비트의 개수, 송신단에서 레이트 매칭된 데이터가 출력되기 시작한 시작 위치 및 레이트 매칭된 데이터가 송신단에서 출력될 때 사용되는 가상 버퍼에 포함된 서브 블록 데이터의 비트 수 중 적어도 하나가 포함된다.
다음으로, 서브 블록 데이터에 대하여 디레이트 매칭 처리를 하면서 서브 블록에 할당된 서브 블록 메모리에 저장한다(S640). 여기서, 서브 블록 데이터에 대한 디레이트 매칭 파라미터를 계산하고(S650), 그 디레이트 매칭 파라미터에 기반하여 서브 블록 데이터에 대한 디레이트 매칭을 수행할 수 있다. 이와 같은 디레이트 매칭 파라미터는 서브 블록 데이터가 반복되었는지 프루닝되었는지 판단하는 데에 필요한 파라미터이다.
이어서, 복조 데이터를 더 입력 받을 수 있는지 여부를 판단한다(S660).
만일, 복조 데이터를 더 입력 받을 수 있다면 그 복조 데이터를 다시 서브 블록 별로 분리하는 단계(S620)로 돌아간다.
복조 데이터의 입력이 완료되었다면, 서브 블록에 대한 인터리빙 위치를 계산한다(S670). 여기서, 인터리빙 위치는 서브 블록에 대한 인터리빙 패턴을 읽고(S680), 그 인터리빙 패턴에 기반하여 계산할 수 있다. 또한, 인터리빙 위치는 서브 블록 데이터가 인터리빙 되기 전의 원래 비트 열 순서, 서브 블록에 대응하는 인터리버를 나타내는 행렬의 행 수 및 그 열 수에 기반하여 계산할 수 있다.
인터리빙 위치로부터 매핑되는 메모리 주소 정보로 서브 블록 메모리에 저장되어 있는 데이터에 액세스하여 출력한 후 출력된 데이터를 0으로 초기화한다(S690). 이와 같이, 입력된 복조 데이터에 대하여 서브 블록 별로 디레이트 매칭을 처리하면서 서브 블록 데이터를 저장하고, 원래의 서브 블록 데이터의 인터리빙 위치를 계산하여 저장된 서브 블록 데이터를 읽음으로써 서브 블록 데이터에 대한 디인터리빙을 완료하게 된다.
본 발명의 실시예들은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터로 판독할 수 있는 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체는 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크와 같은 자기-광 매체(magneto-optical media) 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같이 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 상기 매체는 프로그램 명령, 데이터 구조 등을 지정하는 신호를 전송하는 반송파를 포함하는 광 또는 금속선, 도파관 등의 전송 매체일 수도 있다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이 며, 한정적인 것으로 이해해서는 안 된다.
도 1은 이동통신 시스템의 단말에서 디레이트 매칭 및 디인터리빙을 수행하는 장치의 예시적인 구조를 나타내는 도면이다.
도 2는 본 발명의 실시예에 따른 이동통신 시스템의 송신단에서 인터리빙 및 레이트 매칭을 수행하는 송신 장치의 예시적인 구조를 나타내는 도면이다.
도 3은 본 발명의 실시예에 따른 이동통신 시스템의 단말에서 디레이트 매칭 및 디인터리빙을 수행하는 수신 장치의 예시적인 구조를 나타내는 도면이다.
도 4는 본 발명의 실시예에 따라 각 서브 블록 데이터를 저장하기 위한 서브 블록 메모리의 구조를 간략하게 나타내는 도면이다.
도 5는 본 발명의 실시예에 따라 복조 데이터가 서브 블록 메모리에 저장된 구조와 송신단에서 인터리빙되기 전 원래의 서브 블록 데이터에서의 비트 열 순서를 개략적으로 나타내는 도면이다.
도 6은 본 발명의 실시예에 따른 이동통신 시스템의 단말에서 디레이트 매칭 및 디인터리빙을 수행하는 과정을 도시한 플로우차트이다.

Claims (13)

  1. 이동통신 시스템의 단말에서 디레이트 매칭 및 디인터리빙을 수행하는 방법에 있어서,
    (a) 다수의 복조 데이터로부터 서브 블록에 대응하는 서브 블록 데이터를 분리하는 단계와,
    (b) 상기 서브 블록 데이터에 대하여 디레이트 매칭을 수행하면서 상기 서브 블록에 할당된 메모리인 서브 블록 메모리에 저장하는 단계와,
    (c) 상기 서브 블록에 대한 인터리빙 패턴에 기반하여 상기 서브 블록에 대한 인터리빙 위치를 계산하는 단계와,
    (d) 상기 인터리빙 위치에 기반하여 계산되는 메모리 주소 정보로 상기 서브 블록 메모리에 저장되어 있는 데이터를 액세스하여 출력함으로써 상기 서브 블록 데이터에 대하여 디인터리빙을 수행하는 단계
    를 포함하는 디레이트 매칭 및 디인터리빙 방법.
  2. 제 1항에 있어서,
    상기 (a) 단계는
    상기 다수의 복조 데이터로부터 상기 서브 블록 데이터를 분리하는 데에 필요한 파라미터인 서브 블록 분리 파라미터를 계산하는 단계와,
    상기 서브 블록 분리 파라미터에 기반하여 상기 다수의 복조 데이터로부터 상기 서브 블록 데이터를 분리하는 단계
    를 포함하는 디레이트 매칭 및 디인터리빙 방법.
  3. 제 2항에 있어서,
    상기 서브 블록 분리 파라미터는 상기 서브 블록 데이터의 비트 수, 상기 서브 블록에 대응하는 인터리버를 나타내는 행렬의 행 수, 상기 행렬에 삽입되는 널 데이터 비트의 개수, 상기 다수의 복조 데이터에 대응하는 레이트 매칭된 데이터가 상기 이동통신 시스템의 송신단에서 출력되기 시작한 시작 위치 및 상기 레이트 매칭된 데이터가 상기 송신단에서 출력될 때 사용되는 가상 버퍼에 포함된 상기 서브 블록 데이터의 비트 수 중 적어도 하나를 포함하는
    디레이트 매칭 및 디인터리빙 방법.
  4. 제 3항에 있어서,
    상기 시작 위치는 각각 상기 널 데이터 비트의 개수를 제외한 값인
    디레이트 매칭 및 디인터리빙 방법.
  5. 제 3항에 있어서,
    상기 가상 버퍼에 포함된 상기 서브 블록 데이터의 비트 수는 상기 널 데이터 비트의 개수를 제외한 값인
    디레이트 매칭 및 디인터리빙 방법.
  6. 제 1항에 있어서,
    상기 (b) 단계는
    상기 서브 블록 데이터가 반복을 통해 레이트 매칭되었는지 프루닝을 통해 레이트 매칭되었는지 판단하는 데에 필요한 파라미터인 디레이트 매칭 파라미터를 계산하는 단계와,
    상기 디레이트 매칭 파라미터에 기반하여 상기 서브 블록 데이터에 대하여 디레이트 매칭을 수행하는 단계
    를 포함하는 디레이트 매칭 및 디인터리빙 방법.
  7. 제 1항에 있어서,
    상기 서브 블록 메모리에 저장된 데이터 전부를 0으로 초기화하는 제1 초기화 단계와,
    상기 메모리 주소 정보에 의하여 액세스되는 데이터를 0으로 초기화하는 제2 초기화 단계를 포함하되,
    상기 제1 초기화 단계는 상기 (b) 단계 전에 수행되고,
    상기 제2 초기화 단계는 상기 (d) 단계 후에 수행되며,
    상기 (b) 단계에서 상기 서브 블록 데이터를 상기 서브 블록 메모리에 누적하여 저장하는
    디레이트 매칭 및 디인터리빙 방법.
  8. 제 1항에 있어서,
    상기 (c) 단계에서
    상기 인터리빙 위치는 상기 서브 블록에 대응하는 인터리버를 나타내는 행렬의 행 수, 상기 행렬의 열 수, 상기 인터리빙 패턴 및 상기 서브 블록 데이터가 인터리빙 되기 전의 원래 비트 열 순서에 기반하여 계산되는
    디레이트 매칭 및 디인터리빙 방법.
  9. 제 8항에 있어서,
    상기 인터리빙 위치는 상기 행렬에서 상기 원래 비트 열 순서에 해당하는 비트가 삽입된 열까지 열마다 삽입된 널 데이터 비트의 개수를 누적한 값을 제외한 값인
    디레이트 매칭 및 디인터리빙 방법.
  10. 제 1항 내지 제 9항 중 어느 하나의 항에 있어서,
    상기 서브 블록 메모리는 2의 거듭제곱에 해당하는 개수의 서브 메모리를 포함하고,
    상기 메모리 주소 정보는 상기 인터리빙 위치 및 상기 서브 메모리의 개수에 대응하는 2의 지수에 기반하여 구하는
    디레이트 매칭 및 디인터리빙 방법.
  11. 이동통신 시스템의 단말에서 디레이트 매칭 및 디인터리빙을 수행하는 장치에 있어서,
    다수의 복조 데이터로부터 서브 블록에 대응하는 서브 블록 데이터를 분리하는 서브 블록 분리부와,
    상기 서브 블록 데이터에 대하여 디레이트 매칭을 수행하는 디레이트 매칭 처리부와,
    상기 서브 블록 데이터가 상기 디레이트 매칭 처리부에 의하여 디레이트 매칭되면서 상기 서브 블록에 할당된 메모리인 서브 블록 메모리에 저장되도록 하는 서브 블록 데이터 저장부와,
    상기 서브 블록에 대한 인터리빙 패턴에 기반하여 상기 서브 블록에 대한 인터리빙 위치를 계산하는 인터리빙 위치 계산부와,
    상기 인터리빙 위치에 기반하여 계산되는 메모리 주소 정보로 상기 서브 블록 메모리에 저장되어 있는 데이터를 액세스하여 출력함으로써 상기 서브 블록 데이터에 대한 디인터리빙을 수행하는 디인터리빙 처리부
    를 포함하는 디레이트 매칭 및 디인터리빙 장치.
  12. 제 11항에 있어서,
    상기 서브 블록 분리부가 상기 서브 블록 데이터를 분리하는 데에 필요한 파라미터를 계산하는 서브 블록 분리 파라미터 계산부와,
    상기 디레이트 매칭 처리부가 상기 서브 블록 데이터에 대한 디레이트 매칭을 수행하는 데에 필요한 파라미터를 계산하는 디레이트 매칭 파라미터 계산부와,
    상기 인터리빙 위치 계산부가 상기 인터리빙 위치를 계산하는 데에 필요한 상기 인터리빙 패턴을 저장하는 인터리빙 패턴부
    를 포함하는 디레이트 매칭 및 디인터리빙 장치.
  13. 제 11항에 있어서,
    상기 서브 블록 데이터 저장부는 상기 서브 블록 데이터를 상기 서브 블록 메모리에 누적하여 저장하되,
    상기 디레이트 매칭이 수행되기 전에 상기 서브 블록 메모리에 저장된 데이터 전부는 0으로 초기화되고, 상기 디인터리빙이 수행된 후에 상기 메모리 주소 정보에 의하여 액세스되는 데이터는 0으로 초기화되는
    디레이트 매칭 및 디인터리빙 장치.
KR1020090108556A 2009-11-11 2009-11-11 디레이트 매칭과 디인터리빙을 처리하는 방법 및 장치 KR101159165B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090108556A KR101159165B1 (ko) 2009-11-11 2009-11-11 디레이트 매칭과 디인터리빙을 처리하는 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090108556A KR101159165B1 (ko) 2009-11-11 2009-11-11 디레이트 매칭과 디인터리빙을 처리하는 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20110051789A KR20110051789A (ko) 2011-05-18
KR101159165B1 true KR101159165B1 (ko) 2012-06-22

Family

ID=44361998

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090108556A KR101159165B1 (ko) 2009-11-11 2009-11-11 디레이트 매칭과 디인터리빙을 처리하는 방법 및 장치

Country Status (1)

Country Link
KR (1) KR101159165B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101286022B1 (ko) * 2012-02-06 2013-07-19 주식회사 이노와이어리스 데이터 레이트 매칭장치 및 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050087892A (ko) * 2004-02-27 2005-09-01 삼성전자주식회사 고속 패킷 전송 시스템에서 디레이트 매칭 방법 및 그 장치
KR20070057369A (ko) * 2005-12-02 2007-06-07 이오넥스 주식회사 트랜스포트 채널의 버퍼링없이 디레이트 매칭을 수행하는방법과 장치
KR20080079163A (ko) * 2007-02-26 2008-08-29 한국전자통신연구원 통신 시스템의 송신 장치 및 방법과, 수신 장치 및 방법
WO2008114957A1 (en) 2007-03-16 2008-09-25 Samsung Electronics Co., Ltd. Methods and apparatus to improve performance and enable fast decoding of transmissions with multiple code blocks

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050087892A (ko) * 2004-02-27 2005-09-01 삼성전자주식회사 고속 패킷 전송 시스템에서 디레이트 매칭 방법 및 그 장치
KR20070057369A (ko) * 2005-12-02 2007-06-07 이오넥스 주식회사 트랜스포트 채널의 버퍼링없이 디레이트 매칭을 수행하는방법과 장치
KR20080079163A (ko) * 2007-02-26 2008-08-29 한국전자통신연구원 통신 시스템의 송신 장치 및 방법과, 수신 장치 및 방법
WO2008114957A1 (en) 2007-03-16 2008-09-25 Samsung Electronics Co., Ltd. Methods and apparatus to improve performance and enable fast decoding of transmissions with multiple code blocks

Also Published As

Publication number Publication date
KR20110051789A (ko) 2011-05-18

Similar Documents

Publication Publication Date Title
EP3584974B1 (en) Method and device for rate matching and rate de-matching
CN107370560B (zh) 一种极化码的编码和速率匹配方法、装置及设备
US9774352B2 (en) Transmitting apparatus, and puncturing method thereof
CN108173621B (zh) 数据传输的方法、发送设备、接收设备和通信系统
JP4253332B2 (ja) 復号装置、方法およびプログラム
KR20240023542A (ko) 가변 길이 시그널링 정보를 위한 역 패리티 인터리빙 장치 및 이를 이용한 역 패리티 인터리빙 방법
US20100195662A1 (en) Method for sub-packet generation with adaptive bit index
KR102634676B1 (ko) 고정 길이 시그널링 정보 부호화를 위한 제로 패딩 장치 및 이를 이용한 제로 패딩 방법
KR102383593B1 (ko) 폴라 코드의 레이트 매칭을 프로세싱하기 위한 방법 및 장치
KR102453472B1 (ko) 가변 길이 시그널링 정보 부호화를 위한 패리티 펑처링 장치 및 이를 이용한 패리티 펑처링 방법
KR20220141767A (ko) 고정 길이 시그널링 정보 부호화를 위한 패리티 펑처링 장치 및 이를 이용한 패리티 펑처링 방법
KR20240024869A (ko) 가변 길이 시그널링 정보를 위한 역 제로 패딩 장치 및 이를 이용한 역 제로 패딩 방법
JP2023508449A (ja) 復号化方法、装置、ネットワークデバイス及び記録媒体
KR102638450B1 (ko) 가변 길이 시그널링 정보 부호화를 위한 제로 패딩 장치 및 이를 이용한 제로 패딩 방법
US7970021B2 (en) Derate matching method and apparatus
CN107733557A (zh) 一种数据发送的方法及装置、通信设备
KR20080041488A (ko) 병렬 인터리빙 장치 및 방법
KR102288510B1 (ko) 송신 장치, 수신 장치 및 그들의 신호 처리 방법
KR20090044178A (ko) 통신시스템에서 병렬구조 라틴방진 인터리빙 방법 및 장치
KR101159165B1 (ko) 디레이트 매칭과 디인터리빙을 처리하는 방법 및 장치
CN114499764B (zh) 一种速率匹配、解匹配方法、装置、移动终端和存储介质
KR101433375B1 (ko) 통신 시스템에서 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
CN110324111B (zh) 一种译码方法及设备
KR20070057369A (ko) 트랜스포트 채널의 버퍼링없이 디레이트 매칭을 수행하는방법과 장치
CN113131947B (zh) 译码方法、译码器和译码装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150527

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170529

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee