KR101152821B1 - Method of manufacturing capacitor of semiconductor device - Google Patents
Method of manufacturing capacitor of semiconductor device Download PDFInfo
- Publication number
- KR101152821B1 KR101152821B1 KR1020080002243A KR20080002243A KR101152821B1 KR 101152821 B1 KR101152821 B1 KR 101152821B1 KR 1020080002243 A KR1020080002243 A KR 1020080002243A KR 20080002243 A KR20080002243 A KR 20080002243A KR 101152821 B1 KR101152821 B1 KR 101152821B1
- Authority
- KR
- South Korea
- Prior art keywords
- storage node
- forming
- film
- hole
- insulating film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 239000003990 capacitor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title description 2
- 238000003860 storage Methods 0.000 claims abstract description 105
- 239000002184 metal Substances 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000011800 void material Substances 0.000 claims abstract description 6
- 230000000903 blocking effect Effects 0.000 claims abstract description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 67
- 238000000926 separation method Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000003892 spreading Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910008486 TiSix Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 125000006850 spacer group Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명에 따른 반도체 소자의 캐패시터 형성방법은, 반도체 기판 상부에 홀이 구비된 몰드절연막을 형성하는 단계와, 상기 홀 표면을 포함한 몰드절연막 상에 스토리지 노드용 제1금속막을 형성하는 단계와, 상기 홀의 입구가 막히도록 절연막을 형성하여 상기 홀의 하부에 상기 절연막에 의해 외부와 차단되는 공극(void)을 형성하는 단계와, 상기 몰드절연막 상부의 상기 절연막을 제거하는 단계와, 상기 홀의 입구에 남아 상기 홀의 입구를 막고 있는 상기 절연막 상에 스토리지 노드용 제2금속막을 형성하여 상기 스토리지 노드용 제1금속막과 스토리지 노드용 제2금속막으로 구성된 스토리지 노드를 형성하는 단계와, 상기 몰드절연막을 제거하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of forming a capacitor of a semiconductor device, the method including: forming a mold insulating layer having a hole on a semiconductor substrate; forming a first metal layer for a storage node on the mold insulating layer including the hole surface; Forming an insulating film to block the inlet of the hole to form a void in the lower portion of the hole, the void being blocked by the insulating film; and removing the insulating film on the upper part of the mold insulating film; Forming a storage node including a first metal film for a storage node and a second metal film for a storage node by forming a second metal film for a storage node on the insulating film blocking an opening of a hole; and removing the mold insulating film. Steps.
Description
본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 보다 자세하게는, 필라(Pillar)형 스토리지 노드를 갖는 반도체 소자의 캐패시터 형성시, 스트레스에 의한 상기 스토리지 노드의 크랙(Crack) 발생을 방지할 수 있는 반도체 소자의 캐패시터 형성방법에 관한 것이다. The present invention relates to a method for forming a capacitor of a semiconductor device, and more particularly, to prevent cracking of the storage node due to stress when forming a capacitor of a semiconductor device having a pillar-type storage node. A method for forming a capacitor of a semiconductor device.
반도체 메모리 소자의 수요가 급증함에 따라 고용량의 캐패시터를 얻기 위한 다양한 기술들이 제안되고 있다. 여기서, 캐패시터는 스토리지 노드(Storage Node)와 플레이트 노드(Plate Node) 사이에 유전체막(Dielectric)이 개재된 구조로서, 그 용량은 전극 표면적과 유전체막의 유전율에 비례하며, 전극들 간의 간격, 즉, 유전체막의 두께에 반비례한다. As the demand for semiconductor memory devices has soared, various techniques for obtaining high capacity capacitors have been proposed. Here, the capacitor is a structure in which a dielectric film is interposed between the storage node and the plate node, the capacitance of which is proportional to the surface area of the electrode and the dielectric constant of the dielectric film, and the spacing between the electrodes, that is, It is inversely proportional to the thickness of the dielectric film.
따라서, 고용량의 캐패시터를 얻기 위해서는 유전율이 큰 유전체막을 사용하거나, 전극 표면적을 확대시키거나, 또는, 전극들간의 거리를 줄이는 것이 요구된다. 그런데, 전극들 간의 거리, 즉, 유전체막의 두께를 줄이는 것은 그 한계가 있는바, 고용량의 캐패시터를 형성하기 위한 연구는 유전율이 큰 유전체막을 사용하 거나, 또는, 전극 표면적을 넓히는 방식으로 진행되고 있다.Therefore, in order to obtain a high capacity capacitor, it is required to use a dielectric film having a large dielectric constant, to enlarge the electrode surface area, or to reduce the distance between the electrodes. However, reducing the distance between the electrodes, that is, the thickness of the dielectric film has a limitation, and researches for forming a high capacity capacitor have been conducted by using a dielectric film having a high dielectric constant or increasing the electrode surface area. .
여기서, 상기 전극 표면적을 증가시키기 위한 방법으로는 스토리지 노드의 형태를 오목(Concave) 또는 실린더(Cylinder) 형태의 3차원 구조로 형성하는 방법이 대표적이며, 이 중에서도 실린더 형태의 스토리지 노드는 오목 형태의 스토리지 노드에 비해 상대적으로 매우 넓은 전극 면적을 갖기 때문에 고용량의 캐패시터를 적용하기에 유리하다. In this case, the method for increasing the electrode surface area is typically a method of forming the shape of the storage node into a concave or cylinder-shaped three-dimensional structure, and among these, the cylindrical storage node has a concave shape. The relatively large electrode area compared to the storage node is advantageous for the application of high capacity capacitors.
또한, 상기와 같이 스토리지 노드의 전극 표면적을 증가시키기 위해 스토리지 노드를 오목 또는 실린더 형태의 3차원 구조로 형성하는 방법 이외에, 상기 실린더 형태의 스토리지 노드를 적용하지 못하는 평판(Parallel Plate) 구조의 고집적 반도체 소자에서는 상기 스토리지 노드를 핀(Fin), 또는, 필라(Pillar) 구조로 형성하여 적용하고 있다.In addition, in addition to the method of forming the storage node in a concave or cylindrical three-dimensional structure to increase the electrode surface area of the storage node as described above, a highly integrated semiconductor having a parallel plate structure that cannot be applied to the cylindrical storage node. In the device, the storage node is formed by applying a fin or pillar structure.
이하에서는, 종래 기술에 따른 필라형 스토리지 노드의 형성 공정을 포함한 반도체 소자의 제조방법을 간략하게 설명하도록 한다.Hereinafter, a method of manufacturing a semiconductor device including a process of forming a pillar-type storage node according to the related art will be briefly described.
먼저, 스토리지 노드 콘택을 포함한 층간절연막 상에 식각정지막과 몰드절연막을 차례로 증착한 다음, 상기 몰드절연막과 식각정지막을 식각하여 상기 스토리지 노드 콘택을 노출시키는 홀을 형성한다. First, an etch stop layer and a mold insulating layer are sequentially deposited on an interlayer insulating layer including a storage node contact, and then the mold insulating layer and the etch stop layer are etched to form holes for exposing the storage node contact.
이어서, 상기 홀을 포함한 기판 전면 상에 상기 홀을 매립하도록 스토리지 노드용 금속막을 증착한 후, 스토리지 노드 간 분리가 이루어지도록 CMP 하여 상기 홀 내에 스토리지 노드용 금속막이 매립된 필라형 스토리지 노드를 형성한다.Subsequently, after depositing the metal layer for the storage node to fill the hole on the front surface of the substrate including the hole, CMP to form a separation between the storage nodes to form a pillar-type storage node embedded with the metal layer for the storage node in the hole. .
다음으로, 상기 스토리지 노드의 형성틀로서 작용한 몰드절연막을 제거하기 위한 딥-아웃(Dip-out) 공정을 수행하고, 그리고 나서, 상기 스토리지 노드 상에 유전막과 플레이트 노드를 차례로 형성하여 캐패시터를 형성한다. 이어서, 상기 캐패시터가 형성된 기판 결과물에 대해 공지된 일련의 후속 공정들을 차례로 수행하여 반도체 소자를 완성한다.Next, a dip-out process is performed to remove the mold insulating layer serving as the storage node forming frame, and then a dielectric layer and a plate node are sequentially formed on the storage node to form a capacitor. do. Subsequently, a series of subsequent known processes are sequentially performed on the substrate product on which the capacitor is formed to complete the semiconductor device.
그러나, 자세하게 도시하고 설명하지는 않았지만, 상기와 같은 필라형의 스토리지 노드는, 스토리지 노드의 표면적을 증가시켜 캐패시터의 용량을 증가시킴과 아울러, 실린더 형태의 스토리지 노드를 적용하지 못하는 고집적 소자에 적용할 수 있다는 이점이 있지만, 스토리지 노드용 금속막으로 스토리지 노드용 홀 매립 중, 또는, 매립 후, 상기 상대적으로 많은 양이 매립된 스토리지 노드용 금속막과 몰드절연막 간의 스트레스로 인해 상기 스토리지 노드용 금속막에서 크랙(Crack)이 발생하게 된다.However, although not shown and described in detail, the pillar-type storage node can be applied to highly integrated devices that can increase the capacity of the capacitor by increasing the surface area of the storage node and can not apply a cylindrical storage node. Although there is an advantage in that the metal layer for the storage node is embedded in the hole for the storage node, or after the buried, the metal layer for the storage node due to the stress between the relatively large amount of embedded metal layer for the storage node and the mold insulating film. Cracks will occur.
더욱이, 스토리지 노드 간 분리를 위해 CMP 공정시, 상기 크랙이 더욱 확대되며, 경우에 따라, 상기 몰드절연막 내로 상기 크랙이 전파되어 소자의 특성을 저하시키게 된다.Furthermore, during the CMP process for separation between storage nodes, the cracks are further enlarged, and in some cases, the cracks propagate into the mold insulating layer, thereby degrading the characteristics of the device.
본 발명은 필라형 스토리지 노드를 적용한 반도체 소자의 캐패시터 형성시, 상기 스토리지 노드에의 크랙 발생을 방지할 수 있는 반도체 소자의 캐패시터 형성방법을 제공한다.The present invention provides a method of forming a capacitor of a semiconductor device capable of preventing cracks in the storage node when forming a capacitor of the semiconductor device to which the pillar-type storage node is applied.
또한, 본 발명은 상기와 같이 필라형 스토리지 노드에의 크랙 발생을 방지하 여 반도체 소자의 특성 저하를 방지할 수 있는 반도체 소자의 캐패시터 형성방법을 제공한다.In addition, the present invention provides a method of forming a capacitor of a semiconductor device capable of preventing the occurrence of cracks in the pillar-type storage node as described above to prevent deterioration of characteristics of the semiconductor device.
본 발명에 따른 반도체 소자의 캐패시터 형성방법은, 반도체 기판 상부에 홀이 구비된 몰드절연막을 형성하는 단계와, 상기 홀 표면을 포함한 몰드절연막 상에 스토리지 노드용 제1금속막을 형성하는 단계와, 상기 홀의 입구가 막히도록 절연막을 형성하여 상기 홀의 하부에 상기 절연막에 의해 외부와 차단되는 공극(void)을 형성하는 단계와, 상기 몰드절연막 상부의 상기 절연막을 제거하는 단계와, 상기 홀의 입구에 남아 상기 홀의 입구를 막고 있는 상기 절연막 상에 스토리지 노드용 제2금속막을 형성하여 상기 스토리지 노드용 제1금속막과 스토리지 노드용 제2금속막으로 구성된 스토리지 노드를 형성하는 단계와, 상기 몰드절연막을 제거하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of forming a capacitor of a semiconductor device, the method including: forming a mold insulating layer having a hole on a semiconductor substrate; forming a first metal layer for a storage node on the mold insulating layer including the hole surface; Forming an insulating film to block the inlet of the hole to form a void in the lower portion of the hole, the void being blocked by the insulating film; and removing the insulating film on the upper part of the mold insulating film; Forming a storage node including a first metal film for a storage node and a second metal film for a storage node by forming a second metal film for a storage node on the insulating film blocking an opening of a hole; and removing the mold insulating film. Steps.
상기 절연막을 형성하는 단계는, 400~500℃의 온도와 5~7Torr의 압력 및 100~1000W의 파워 조건의 PE-CVD(Plasma-Enhanced Chemical Vapor Deposition) 방식으로 수행한다.The forming of the insulating layer is performed by using a plasma-enhanced chemical vapor deposition (PE-CVD) method at a temperature of 400 to 500 ° C., a pressure of 5 to 7 Torr, and a power condition of 100 to 1000 W.
상기 절연막은 산화막 또는 질화막으로 형성한다.The insulating film is formed of an oxide film or a nitride film.
상기 스토리지 노드용 제1금속막 및 스토리지 노드용 제2금속막은 TiN막을 포함하여 형성한다.The first metal film for the storage node and the second metal film for the storage node include a TiN film.
상기 스토리지 노드용 제1금속막은 100~300Å의 두께로 형성한다.The first metal film for the storage node is formed to a thickness of 100 ~ 300Å.
상기 몰드절연막을 제거하는 단계 후, 상기 스토리지 노드 상에 유전체막과 플레이트 노드를 형성하는 단계;를 더 포함한다.After removing the mold insulating film, forming a dielectric film and a plate node on the storage node;
본 발명은 필라형 스토리지 노드를 적용한 반도체 소자의 캐패시터 형성시, 스토리지 노드용 홀 내부 표면에만 먼저, 스토리지 노드용 금속막을 형성하고, 그런 다음, 상기 스토리지 노드용 제1금속막이 형성된 홀에 대해 도포 특성이 우수하지 못한 방식을 이용하여 홀 상부를 오버-행(Over-Hang) 현상이 발생하도록 매립한 후, 이어서, 상기 절연막 상에 다시 스토리지 노드용 금속막을 완전히 매립하여 필라형 스토리지 노드를 형성함으로써, 상대적으로 스토리지 노드용 금속막의 두께를 감소시킬 수 있어, 상기 스토리지 노드용 금속막과 몰드절연막 간의 스트레스로 인한 상기 스토리지 노드용 금속막에서의 크랙(Crack) 발생을 방지할 수 있다.According to the present invention, when forming a capacitor of a semiconductor device to which a pillar-type storage node is applied, a metal film for the storage node is first formed only on an inner surface of the hole for the storage node, and then coating characteristics are applied to the hole in which the first metal film for the storage node is formed. By filling the upper part of the hole with an over-hang phenomenon using this inferior method, the metal layer for a storage node is then completely embedded on the insulating film to form a pillar-type storage node. The thickness of the metal layer for the storage node can be relatively reduced, thereby preventing cracks in the metal layer for the storage node due to the stress between the metal layer for the storage node and the mold insulating layer.
또한, 본 발명은 상기와 같이 스토리지 노드용 금속막에서의 크랙 발생을 방지할 수 있으므로, 스토리지 노드 간 분리를 위한 CMP 공정시, 상기 크랙의 확대를 방지하여 몰드절연막 내로 상기 크랙이 전파되는 것을 방지할 수 있다.In addition, since the present invention can prevent the occurrence of cracks in the metal layer for the storage node as described above, during the CMP process for separation between storage nodes, the crack is prevented from spreading to prevent the crack from propagating into the mold insulating layer. can do.
따라서, 본 발명은 반도체 소자의 특성 저하를 방지할 수 있다.Therefore, this invention can prevent the characteristic fall of a semiconductor element.
본 발명은, 필라형 스토리지 노드를 적용한 반도체 소자의 캐패시터 형성시, 스토리지 노드용 홀 내부 표면에만 먼저, 스토리지 노드용 금속막을 형성하고, 그런 다음, 상기 스토리지 노드용 제1금속막이 형성된 홀에 대해 도포 특성이 우수하지 못한 방식을 이용하여 오버-행(Over-Hang) 현상이 발생하도록 홀 상부 만을 매립한 후, 이어서, 상기 절연막 상에 다시 스토리지 노드용 금속막을 완전히 매립하 여 필라형 스토리지 노드를 형성한다.When forming a capacitor of a semiconductor device to which a pillar-type storage node is applied, the metal layer for the storage node is first formed only on the inner surface of the hole for the storage node, and then applied to the hole in which the first metal layer for the storage node is formed. After filling only the upper part of the hole so that an over-hang phenomenon occurs using a method having poor characteristics, a pillar-type storage node is formed by completely filling a metal layer for a storage node on the insulating layer again. do.
이렇게 하면, 스토리지 노드용 홀 내부를 스토리지 노드용 금속막 만으로 완전히 매립하여 형성하는 종래의 필라형 스토리지 노드와 달리, 상기와 같이 스토리지 노드용 홀 내부를 스토리지 노드용 금속막 뿐만 아니라, 절연막으로 홀 상부를 매립하여 필라형 스토리지 노드를 형성함으로써, 상대적으로 스토리지 노드용 금속막의 두께를 감소시킬 수 있어, 상기 스토리지 노드용 금속막과 몰드절연막 간의 스트레스로 인한 상기 스토리지 노드용 금속막에서의 크랙(Crack) 발생을 방지할 수 있다.In this way, unlike the conventional pillar-type storage node in which the inside of the hole for the storage node is completely filled with only the metal layer for the storage node, the inside of the hole for the storage node is not only the metal layer for the storage node but also the insulating layer. By forming a pillar-shaped storage node by filling the gap, the thickness of the metal layer for the storage node can be relatively reduced, so that cracks in the metal layer for the storage node due to stress between the metal layer for the storage node and the mold insulating layer. It can prevent occurrence.
또한, 상기와 같이 스토리지 노드용 금속막에서의 크랙 발생을 방지할 수 있으므로, 스토리지 노드 간 분리를 위한 CMP 공정시, 상기 크랙의 확대를 방지하여 몰드절연막 내로 상기 크랙이 전파되는 것을 방지할 수 있다.In addition, since cracks may be prevented in the metal layer for the storage node as described above, the cracks may be prevented from spreading in the mold insulation layer during the CMP process for separation between the storage nodes. .
따라서, 반도체 소자의 특성 저하를 방지할 수 있다.Therefore, the fall of the characteristic of a semiconductor element can be prevented.
이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
자세하게, 도 1a 내지 도 1h는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위해 도시한 공정별 단면도로서, 이를 설명하면 다음과 같다.1A to 1H are cross-sectional views illustrating processes for forming a capacitor of a semiconductor device according to an embodiment of the present invention, which will be described below.
도 1a를 참조하면, 소자분리막 및 게이트와 같은 하부 구조물(도시안됨)이 구비된 반도체 기판(100) 상부에 층간절연막(102)을 형성한다. 그런 다음, 상기 층간절연막(102) 내에 폴리실리콘으로 이루어진 스토리지 노드 콘택(104)을 형성하 고, 상기 폴리실리콘으로 이루어진 스토리지 노드 콘택(104)을 갖는 층간절연막(102) 상에 식각정지막(106) 및 몰드절연막(108)을 순차적으로 형성한다.Referring to FIG. 1A, an
도 1b를 참조하면, 상기 몰드절연막(108) 상에 마스크 패턴(도시안됨)을 형성하고, 상기 마스크 패턴을 식각마스크로 상기 몰드절연막(108) 및 식각정지막(106)을 식각하여 상기 몰드절연막(108) 내에 홀(H)을 형성한다.Referring to FIG. 1B, a mask pattern (not shown) is formed on the
도 1c를 참조하면, 상기 폴리실리콘으로 이루어진 스토리지 노드 콘택(104)을 노출시키는 홀(H) 표면을 포함한 몰드절연막(108) 상에 Ti막을 형성한다. 그런 다음, 상기 Ti막이 형성된 기판(100) 결과물에 대해 어닐링을 수행하여 TiSix와 같은 물질로 이루어진 오믹콘택층(110)을 상기 홀(H) 저면 부분에, 즉, 상기 폴리실리콘으로 이루어진 스토리지 노드 콘택(104) 표면에만 선택적으로 형성한다.Referring to FIG. 1C, a Ti film is formed on a
상기 Ti막은 CVD(Chemical Vapor Deposition) 또는 PVD(Physical Vapor Deposition) 방식으로 형성한다. The Ti film is formed by CVD (Chemical Vapor Deposition) or PVD (Physical Vapor Deposition) method.
이어서, 상기 어닐링 공정에 미반응된 상기 Ti막을 습식으로 제거한다.Subsequently, the Ti film unreacted in the annealing process is wetly removed.
도 1d를 참조하면, 저면에 상기 오믹콘택층(110)이 형성된 홀(H) 표면을 포함한 몰드절연막(108) 상에 TiN막으로 이루어진 스토리지 노드용 제1금속막(112)을 형성한다. Referring to FIG. 1D, the
그런 다음, 상기 스토리지 노드용 제1금속막(112) 상에 상기 홀의 입구가 막히도록 매립 특성이 좋지 않은 PE-CVD(Plasama-Enhanced Chemical Vapor Deposition) 방식을 이용하여 산화막 또는 질화막으로 이루어진 절연막(114)을 형성한다.Next, an
여기서, 상기 PE-CVD 방식은 400~500℃의 온도와 5~7Torr의 압력 및 100~1000W의 파워 조건으로 수행하는 것이 바람직하다.Here, the PE-CVD method is preferably carried out at a temperature of 400 ~ 500 ℃, pressure of 5 ~ 7 Torr and power conditions of 100 ~ 1000W.
이 경우, 상기 PE-CVD와 같은 플라즈마 공정을 이용하여 홀을 매립하게 되면, 각 이온 들의 평균 자유 행로(Mean Free Path)가 짧기 때문에 깊은 홀(H) 안쪽으로는 직진하여 상기 이온들이 들어가기가 어렵게 되며, 따라서, 자연적으로 홀(H) 상부에 오버-행(Over-Hang) 현상이 발생하여 홀(H) 상부만 매립되게 된다.In this case, when the holes are filled by using a plasma process such as PE-CVD, since the mean free path of each ion is short, the holes go straight into the deep hole H, making it difficult for the ions to enter. Therefore, an over-hang phenomenon occurs naturally in the upper portion of the hole H, so that only the upper portion of the hole H is buried.
한편, 상기 플라즈마 방식을 이용하여 절연막(114) 증착중 압력을 높이거나, 또는, 가스 유속 비율을 증가시킬 경우에, 상기 오버-행 현상은 더욱 증가되어, 상기 절연막(114)의 매립 특성을 더욱 인위적으로 감소시킬 수 있다.On the other hand, when the pressure is increased or the gas flow rate is increased during deposition of the insulating
도 1e를 참조하면, 상기 절연막(114)을 에치-백하여 상기 몰드절연막(108) 상부 및 홀(H) 상부의 절연막(114)을 제거한다. 이때, 상기 에치-백에 의한 상기 절연막(114) 제거시, 바람직하게는, 상기 절연막(114)이 상기 홀(H) 내의 상부 측벽에 스페이서 형태로 일부 잔류되도록 한다.Referring to FIG. 1E, the insulating
도 1f를 참조하면, 상기 절연막(114)이 형성된 홀(H)을 포함한 스토리지 노드용 제1금속막(112) 상에 상기 홀(H) 상부를 매립하도록 TiN막으로 이루어진 스토리지 노드용 제2금속막(116)을 형성한다.Referring to FIG. 1F, a second metal for a storage node made of a TiN film to fill an upper portion of the hole H on the
도 1g를 참조하면, 상기 스토리지 노드용 제2금속막(116) 및 스토리지 노드용 제1금속막(112)을 상기 몰드절연막(108)이 노출될 때까지 CMP(Chemical Mechanical Polishing)하여 제거한다.Referring to FIG. 1G, the
도 1h를 참조하면, 상기 몰드절연막(108) 및 상기 식각정지막(106)을 딥-아 웃(Dip-Out)으로 제거하여 필라형 구조를 갖는 스토리지 노드(118)를 형성한다.Referring to FIG. 1H, the
이후, 도시하지는 않았지만, 상기 스토리지 노드 상에 유전체막 및 플레이트 노드를 형성하여 본 발명의 실시예에 따른 반도체 소자의 캐패시터를 완성한다.Subsequently, although not shown, a dielectric film and a plate node are formed on the storage node to complete the capacitor of the semiconductor device according to the embodiment of the present invention.
전술한 바와 같이 본 발명은, 필라형 스토리지 노드를 적용한 반도체 소자의 캐패시터 형성시, 스토리지 노드용 홀 내부 표면에만 먼저, 스토리지 노드용 금속막을 형성하고, 그런 다음, 상기 스토리지 노드용 제1금속막이 형성된 홀에 대해 도포 특성이 우수하지 못한 방식을 이용하여 홀 상부를 오버-행(Over-Hang) 현상이 발생하도록 매립한 후, 이어서, 상기 절연막 상에 다시 스토리지 노드용 금속막을 완전히 매립하여 필라형 스토리지 노드를 형성함으로써, 상대적으로 스토리지 노드용 금속막의 두께를 감소시킬 수 있어, 상기 스토리지 노드용 금속막과 몰드절연막 간의 스트레스로 인한 상기 스토리지 노드용 금속막에서의 크랙(Crack) 발생을 방지할 수 있다.As described above, when the capacitor of the semiconductor device to which the pillar-type storage node is applied is formed, the metal layer for the storage node is first formed only on the inner surface of the hole for the storage node, and then the first metal layer for the storage node is formed. After filling the hole with an over-hang phenomenon by using a method in which the coating property is not excellent for the hole, the metal layer for the storage node is completely embedded on the insulating film, and then pillar-type storage By forming the node, it is possible to relatively reduce the thickness of the metal layer for the storage node, thereby preventing cracks in the metal layer for the storage node due to the stress between the metal layer for the storage node and the mold insulating film. .
또한, 상기와 같이 스토리지 노드용 금속막에서의 크랙 발생을 방지할 수 있으므로, 스토리지 노드 간 분리를 위한 CMP 공정시, 상기 크랙의 확대를 방지하여 몰드절연막 내로 상기 크랙이 전파되는 것을 방지할 수 있다.In addition, since cracks may be prevented in the metal layer for the storage node as described above, the cracks may be prevented from spreading in the mold insulation layer during the CMP process for separation between the storage nodes. .
따라서, 반도체 소자의 특성 저하를 방지할 수 있다.Therefore, the fall of the characteristic of a semiconductor element can be prevented.
이상, 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있 다.In the above-described embodiments of the present invention, the present invention has been described and described with reference to specific embodiments, but the present invention is not limited thereto, and the scope of the following claims is not limited to the scope of the present invention. It will be readily apparent to those skilled in the art that the present invention may be variously modified and modified.
도 1a 내지 도 1h는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위해 도시한 공정별 단면도. 1A to 1H are cross-sectional views illustrating processes for forming a capacitor of a semiconductor device in accordance with an embodiment of the present invention.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080002243A KR101152821B1 (en) | 2008-01-08 | 2008-01-08 | Method of manufacturing capacitor of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080002243A KR101152821B1 (en) | 2008-01-08 | 2008-01-08 | Method of manufacturing capacitor of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090076347A KR20090076347A (en) | 2009-07-13 |
KR101152821B1 true KR101152821B1 (en) | 2012-06-12 |
Family
ID=41333469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080002243A KR101152821B1 (en) | 2008-01-08 | 2008-01-08 | Method of manufacturing capacitor of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101152821B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102076060B1 (en) | 2013-06-10 | 2020-02-11 | 삼성전자주식회사 | Semiconductor device including capacitors and method for manufacturing the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010016805A (en) * | 1999-08-04 | 2001-03-05 | 윤종용 | Fabrication Method of Double Cylinder Capacitor |
KR100319884B1 (en) * | 1999-04-12 | 2002-01-10 | 윤종용 | Capacitor of semiconductor device and method for fabricating the same |
KR20060081020A (en) * | 2005-01-06 | 2006-07-12 | 주식회사 하이닉스반도체 | Method of forming of storage node electrode |
-
2008
- 2008-01-08 KR KR1020080002243A patent/KR101152821B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100319884B1 (en) * | 1999-04-12 | 2002-01-10 | 윤종용 | Capacitor of semiconductor device and method for fabricating the same |
KR20010016805A (en) * | 1999-08-04 | 2001-03-05 | 윤종용 | Fabrication Method of Double Cylinder Capacitor |
KR20060081020A (en) * | 2005-01-06 | 2006-07-12 | 주식회사 하이닉스반도체 | Method of forming of storage node electrode |
Also Published As
Publication number | Publication date |
---|---|
KR20090076347A (en) | 2009-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100716641B1 (en) | Method of manufacturing cylinder type capacitor using amorphous carbon lyaer | |
US7557013B2 (en) | Methods of forming a plurality of capacitors | |
US20090047769A1 (en) | Methods of Forming a Plurality of Capacitors | |
KR100656283B1 (en) | Method for forming capacitor in semiconductor device | |
KR20090068774A (en) | Capacitor in semiconductor device and method for manufacturing the same | |
KR101152821B1 (en) | Method of manufacturing capacitor of semiconductor device | |
KR20100078971A (en) | Semiconductor device and method for manufacturing of the same | |
KR20090068776A (en) | Capacitor in semiconductor device and method for manufacturing the same | |
KR100826978B1 (en) | Method for forming capacitor of semiconductor device | |
KR100541689B1 (en) | Method for forming storage node electrode of capacitor | |
KR101044006B1 (en) | Method of manufacturing capacitor of semiconductor device | |
KR100680962B1 (en) | Method for forming capacitor of semiconductor device | |
KR20090000519A (en) | Method for fabricating capacitor with cylinder storage node | |
US20090072402A1 (en) | Semiconductor device and method of fabricating the same | |
KR101094960B1 (en) | Method for forming a capacitor in semiconductor device | |
KR100673895B1 (en) | Method for fabricating capacitor | |
KR100985408B1 (en) | Method for fabricating capacitor | |
KR100955932B1 (en) | Method for forming capacitor of semiconductor device | |
KR100622610B1 (en) | Capacitor in semiconductor device and method for manufacturing the same | |
KR100541690B1 (en) | Method for forming storage node electrode of capacitor | |
KR20060041408A (en) | Method for manufacturing small contact in semiconductor device | |
KR20060039586A (en) | Semiconductor device and method for fabricating the same | |
KR20020048774A (en) | Method for fabricating of semiconductor device | |
KR20090014015A (en) | Capacitor of semiconductor device and method for forming the same | |
KR20060027992A (en) | Method for fabricating capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |